TWI496217B - 薄膜電晶體和其製法、以及顯示裝置和其製法 - Google Patents

薄膜電晶體和其製法、以及顯示裝置和其製法 Download PDF

Info

Publication number
TWI496217B
TWI496217B TW098119076A TW98119076A TWI496217B TW I496217 B TWI496217 B TW I496217B TW 098119076 A TW098119076 A TW 098119076A TW 98119076 A TW98119076 A TW 98119076A TW I496217 B TWI496217 B TW I496217B
Authority
TW
Taiwan
Prior art keywords
etching
film
electrode layer
conductive film
resist mask
Prior art date
Application number
TW098119076A
Other languages
English (en)
Other versions
TW201007851A (en
Inventor
Hidekazu Miyairi
Ryu Komatsu
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201007851A publication Critical patent/TW201007851A/zh
Application granted granted Critical
Publication of TWI496217B publication Critical patent/TWI496217B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Description

薄膜電晶體和其製法、以及顯示裝置和其製法
本發明係關於一種薄膜電晶體及其製造方法、具有該薄膜電晶體的顯示裝置及其製造方法。
近年來，由形成在玻璃基板等的具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的薄膜電晶體引人注目。薄膜電晶體廣泛地應用於電子裝置諸如IC(積體電路)及電光裝置等。尤其是正在加緊對作為以液晶顯示裝置或EL(電致發光)顯示裝置等為代表的圖像顯示裝置的開關元件的薄膜電晶體進行開發。具體而言，在主動矩陣型液晶顯示裝置中，在連接到被選擇了的開關元件的像素電極和對應於該像素電極的對置電極之間施加電壓，從而進行配置在像素電極和對置電極之間的液晶層的光學調制，並且該光學調制被觀察者識別為顯示圖案。在此，主動矩陣型液晶顯示裝置是指一種液晶顯示裝置，其中採用藉由利用開關元件使配置為矩陣狀的像素電極驅動，而在螢幕上形成顯示圖案的方式。另外，主動矩陣型EL顯示裝置是指一種EL顯示裝置，其中採用藉由利用開關元件使配置為矩陣狀的像素驅動，而在螢幕上形成顯示圖案的方式。
如上所述那樣的主動矩陣型顯示裝置的用途不斷擴大，並且對於螢幕尺寸的大面積化、高精晰化及高開口率 化的要求越來越高。此外，主動矩陣型顯示裝置在被要求具有高可靠性的同時，其生產方法還被要求高生產性及低生產成本。作為提高生產性並降低生產成本的方法之一，可以舉出步驟的簡化。
在主動矩陣型顯示裝置中，主要將薄膜電晶體用作開關元件。為了簡化薄膜電晶體的製造步驟，減少用於光微影的光罩的數目是重要的。例如，若是增加一個光罩，則需要如下步驟：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的步驟、以及在其前後的步驟中的膜的形成、蝕刻步驟、以及抗蝕劑的剝離、清洗及乾燥步驟等。因此，若是增加一個用於製造步驟的光罩，則使步驟數目大幅度地增加。為減少製造步驟中的光罩的數目，進行了大量的技術開發。
薄膜電晶體大致劃分為通道形成區域設置於閘極電極的下層的頂閘極型和通道形成區域設置於閘極電極的上層的底閘極型。已知的是，在底閘極型薄膜電晶體的製造步驟中使用的光罩數目少於在頂閘極型薄膜電晶體的製造步驟中使用的光罩數目。一般地，利用三個光罩製造底閘極型薄膜電晶體。
用於減少光罩數目的現有技術主要採用複雜的技術如背面曝光、抗蝕劑軟熔或剝離法(lift-off method)並需要特殊的裝置。因利用這種複雜的技術會導致各種問題，因此其成為成品率的降低的原因之一。另外，還在很多情況下不得不犧牲薄膜電晶體的電特性。
作為薄膜電晶體的製造步驟中的用來減少光罩數目的典型方法，使用多級灰階掩膜(被稱為半色調掩膜或灰色調掩膜的掩膜)的技術被廣泛地周知。作為使用多級灰階掩膜減少薄膜電晶體的製造步驟的技術，例如可以舉出專利文獻1。
另外，雖然目前被實用化的多級灰階掩膜一般是三級灰階的，但是也在進展四級灰階的多級灰階掩膜的開發(例如，專利文獻2)。
[專利文獻1]日本專利申請公開第2003-179069號公報
[專利文獻2]日本專利申請公開第2007-249198號公報
但是，在使用上述多級灰階掩膜製造底閘極型電晶體的情況下也需要至少兩個光罩，難以進一步減少光罩數目。其中的一個光罩用於閘極電極層的構圖。
在此，本發明的一種實施例的目的之一在於提供不使用用於閘極電極層的構圖的新的光罩地能夠製造薄膜電晶體的新的方法。換言之，於此揭示不需要使用複雜的技術而能夠使用一個光罩製造的薄膜電晶體的製造方法。
由此，在製造薄膜電晶體時，與現有的技術相比，可以減少使用的光罩的數目。
另外，本發明的一種實施例特別地可以應用於用於顯示裝置的像素的薄膜電晶體(也稱為像素TFT)的製造方法。因此，本發明的一種方式的目的在於提供不使用複雜的技術而與現有的技術相比減少用於光微影法的光罩的數目的顯示裝置的製造方法。並且，目的還在於：在減少光罩的數目的情況下也獲得具有良好的電特性的薄膜電晶體。
下面，說明本發明的一種實施例的薄膜電晶體的製造方法。在本發明的一種方式的薄膜電晶體的製造方法中，首先形成按順序層疊第一導電膜、該第一導電膜上的絕緣膜、半導體膜、雜質半導體膜及第二導電膜的薄膜疊層體和該薄膜疊層體上的具有三個步驟的厚度的區域(從厚度薄的區域舉出：第一區域、第二區域、第三區域)的抗蝕劑掩膜；藉由第一蝕刻至少使所述第一導電膜的表面露出並形成所述薄膜疊層體的圖案；以及藉由第二蝕刻形成第一導電膜的圖案。並且，使所述抗蝕劑掩膜凹陷(縮小)並去除所述抗蝕劑掩膜的所述第一區域，而使重疊於所述第一區域的第二導電膜露出。藉由對露出的所述第二導電膜進行第三蝕刻，去除重疊於所述第一區域的絕緣膜、半導體膜、雜質半導體膜及第二導電膜。接著，在進行第三蝕刻之後，使所述抗蝕劑掩膜凹陷(縮小)並去除所述抗蝕劑掩膜的第二區域，而使重疊於所述第二區域的第二導電膜露出。藉由對露出的第二導電膜進行第四蝕刻，去除重疊於所述第二區域的半導體膜的一部分、雜質半導體膜 及第二導電膜。在此，以第一導電膜選擇性地受到側面蝕刻的條件進行第二蝕刻。
在此，作為第一蝕刻利用乾蝕刻或濕蝕刻的任一種，即可，但是較佳的利用各向異性高的蝕刻法(物理蝕刻)而進行。作為第一蝕刻利用各向異性高的蝕刻法，而可以提高圖案的加工精度。注意，雖然在以乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行第一蝕刻，但是在以濕蝕刻進行第一蝕刻的情況下，以多個步驟進行第一蝕刻。因此，作為第一蝕刻較佳的利用乾蝕刻。
此外，作為第二蝕刻可以採用乾蝕刻或濕蝕刻的任一種。但是，較佳的採用主要為各向同性蝕刻的蝕刻法(化學蝕刻)。藉由採用主要為各向同性蝕刻的蝕刻法(化學蝕刻)進行第二蝕刻，可以對第一導電膜進行側面蝕刻。因此，較佳的採用濕蝕刻進行第二蝕刻。
這裏，由於第二蝕刻包括第一導電膜的側面蝕刻，所以藉由第二蝕刻，第一導電膜比藉由第一蝕刻形成的薄膜疊層體更向內側凹陷(縮小)。由此，進行第二蝕刻後的第一導電膜的側面的位置會比薄膜疊層體的側面更為內側。藉由第二蝕刻包括側面蝕刻，形成有圖案的第一導電膜的側面和形成有圖案的薄膜疊層體的側面的間隔大致均勻。
注意，第一導電膜的圖案例如是指形成閘極電極及閘極佈線和電容電極及電容佈線、電源線等的金屬佈線的俯視佈局。
較佳的與第一蝕刻同樣地藉由各向異性高的蝕刻法(物理蝕刻)進行第三蝕刻。另外，第三蝕刻與第一蝕刻同樣地進行，即可。這是因為第三蝕刻中的被蝕刻層與第一蝕刻中的被蝕刻層相同的緣故。換言之，作為第三蝕刻採用乾蝕刻或濕蝕刻的任一種，即可。在採用乾蝕刻進行第三蝕刻的情況下，可以以一個步驟進行第三蝕刻。但是，在採用濕蝕刻進行第三蝕刻的情況下，以多個步驟進行第三蝕刻。因此，較佳的採用乾蝕刻進行第三蝕刻。
較佳的與第一蝕刻和第三蝕刻同樣地藉由各向異性高的蝕刻法(物理蝕刻)進行第四蝕刻。另外，第四蝕刻與第一蝕刻和第三蝕刻同樣地進行，即可。這是因為第四蝕刻中的被蝕刻層與第一蝕刻和第三蝕刻中的被蝕刻層的一部分一致的緣故。換言之，作為第四蝕刻採用乾蝕刻或濕蝕刻的任一種，即可。在採用乾蝕刻進行第四蝕刻的情況下，可以以一個步驟進行第四蝕刻。但是，在採用濕蝕刻進行第四蝕刻的情況下，以多個步驟進行第四蝕刻。因此，較佳的採用乾蝕刻進行第四蝕刻。
本發明的一種實施例是一種薄膜電晶體的製造方法，其中使用側面蝕刻形成閘極電極層，以及使用具有三個步驟的厚度的抗蝕劑掩膜形成設置在所述閘極電極層的上層中的半導體層、雜質半導體層以及源極電極及汲極電極層。
本發明的一種實施例是一種薄膜電晶體的製造方法，包括如下步驟：依次層疊形成第一導電膜、絕緣膜、半導 體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有第一區域、厚於該第一區域的第二區域及厚於該第二區域的第三區域的第一抗蝕劑掩膜；使用所述第一抗蝕劑掩膜對所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以使所述第一導電膜的至少表面露出；對所述第一導電膜的一部分進行包括側面蝕刻的第二蝕刻來形成閘極電極層；藉由使所述第一抗蝕劑掩膜凹陷來使重疊於所述第一抗蝕劑掩膜的所述第一區域的所述第二導電膜露出並形成第二抗蝕劑掩膜；使用所述第二抗蝕劑掩膜對所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第三蝕刻來去除重疊於所述第一區域的所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜；藉由使所述第二抗蝕劑掩膜凹陷來使重疊於所述第二抗蝕劑掩膜的所述第二區域的所述第二導電膜露出並形成第三抗蝕劑掩膜；以及藉由使用所述第三抗蝕劑掩膜對所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜進行第四蝕刻來去除重疊於所述第二區域的所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜，而形成源極電極及汲極電極層、源極區域及汲極區域以及半導體層。
本發明的一種實施例是一種薄膜電晶體的製造方法，包括如下步驟：依次層疊形成第一導電膜、絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有第一區域、厚於該第一區域的第二區域及厚於該 第二區域的第三區域的第一抗蝕劑掩膜；使用所述第一抗蝕劑掩膜對所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以使所述第一導電膜的至少表面露出；藉由使所述第一抗蝕劑掩膜凹陷來使重疊於所述第一抗蝕劑掩膜的所述第一區域的所述第二導電膜露出並形成第二抗蝕劑掩膜；對所述第一導電膜的一部分進行包括側面蝕刻的第二蝕刻來形成閘極電極層；使用所述第二抗蝕劑掩膜對所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第三蝕刻來去除重疊於所述第一區域的所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜；藉由使所述第二抗蝕劑掩膜凹陷來使重疊於所述第二抗蝕劑掩膜的所述第二區域的所述第二導電膜露出並形成第三抗蝕劑掩膜；以及藉由使用所述第三抗蝕劑掩膜對所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜進行第四蝕刻來去除重疊於所述第二區域的所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜，而形成源極電極及汲極電極層、源極區域及汲極區域以及半導體層。
在上述結構的薄膜電晶體的製造方法中，使用四級灰階的光罩可以形成所述第一抗蝕劑掩膜。另外，使用三級灰階的光罩和雷射可以形成所述第一抗蝕劑掩膜。
在上述結構的薄膜電晶體的製造方法中，較佳的作為所述第一蝕刻、所述第三蝕刻及所述第四蝕刻使用乾蝕刻，而作為所述第二蝕刻使用濕蝕刻。
根據上述結構的薄膜電晶體的製造方法，藉由所述第一蝕刻形成元件區域，而藉由所述第二蝕刻在離所述元件區域的側面具有大致均勻的距離的內側形成閘極電極層的側面。
藉由選擇性地形成連接到本發明的一種實施例的薄膜電晶體的所述源極電極及汲極電極層的像素電極，可以製造顯示裝置。
本發明的一種實施例是一種顯示裝置的製造方法，包括如下步驟：依次層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有第一區域、厚於該第一區域的第二區域及厚於該第二區域的第三區域的第一抗蝕劑掩膜；使用所述第一抗蝕劑掩膜對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以使所述第一導電膜的至少表面露出；對所述第一導電膜的一部分進行包括側面蝕刻的第二蝕刻來形成閘極電極層；藉由使所述第一抗蝕劑掩膜凹陷來使重疊於所述第一抗蝕劑掩膜的所述第一區域的所述第二導電膜露出並形成第二抗蝕劑掩膜；使用所述第二抗蝕劑掩膜對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第三蝕刻來去除重疊於所述第一區域的所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜；藉由使所述第二抗蝕劑掩膜凹陷來使重疊於所述第二抗蝕劑掩膜的所述第二區域的所述第二導電膜露出並形成第三抗蝕劑掩 膜；藉由使用所述第三抗蝕劑掩膜對所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜進行第四蝕刻來去除重疊於所述第二區域的所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜，而形成源極電極及汲極電極層、源極區域及汲極區域以及半導體層，以形成薄膜電晶體；去除所述第三抗蝕劑掩膜；覆蓋所述薄膜電晶體地形成第二絕緣膜；使所述源極電極及汲極電極層的一部分露出地在所述第二絕緣膜中形成開口部；以及在所述開口部及所述第二絕緣膜上選擇性地形成像素電極。
本發明的一種實施例是一種顯示裝置的製造方法，包括如下步驟：依次層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有第一區域、厚於該第一區域的第二區域及厚於該第二區域的第三區域的第一抗蝕劑掩膜；使用所述第一抗蝕劑掩膜對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以使所述第一導電膜的至少表面露出；藉由使所述第一抗蝕劑掩膜凹陷來使重疊於所述第一抗蝕劑掩膜的所述第一區域的所述第二導電膜露出並形成第二抗蝕劑掩膜；對所述第一導電膜的一部分進行包括側面蝕刻的第二蝕刻來形成閘極電極層；使用所述第二抗蝕劑掩膜對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第三蝕刻來去除重疊於所述第一區域的所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜；藉由使所 述第二抗蝕劑掩膜凹陷來使重疊於所述第二抗蝕劑掩膜的所述第二區域的所述第二導電膜露出並形成第三抗蝕劑掩膜；藉由使用所述第三抗蝕劑掩膜對所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜進行第四蝕刻來去除重疊於所述第二區域的所述半導體膜的一部分、所述雜質半導體膜及所述第二導電膜，而形成源極電極及汲極電極層、源極區域及汲極區域以及半導體層，以形成薄膜電晶體；去除所述第三抗蝕劑掩膜；覆蓋所述薄膜電晶體地形成第二絕緣膜；使所述源極電極及汲極電極層的一部分露出地在所述第二絕緣膜中形成開口部；以及在所述開口部及所述第二絕緣膜上選擇性地形成像素電極。
在上述結構的顯示裝置的製造方法中，使用四級灰階的光罩可以形成所述第一抗蝕劑掩膜。另外，使用三級灰階的光罩和雷射可以形成所述第一抗蝕劑掩膜。
在上述結構的顯示裝置的製造方法中，較佳的作為所述第一蝕刻、所述第三蝕刻及所述第四蝕刻使用乾蝕刻，而作為所述第二蝕刻使用濕蝕刻。
根據上述結構的顯示裝置的製造方法，藉由所述第一蝕刻形成元件區域，而藉由所述第二蝕刻在離所述元件區域的側面具有大致均勻的距離的內側形成閘極電極層的側面。
在上述結構的顯示裝置的製造方法中，較佳的藉由層疊利用CVD法或濺鍍法形成的絕緣膜和利用旋塗法形成的絕緣膜而形成所述第二絕緣膜。特別佳的是，藉由 CVD法或濺鍍法形成氮化矽膜，而藉由旋塗法形成有機樹脂膜。藉由如上所述那樣形成第二絕緣膜，可以保護薄膜電晶體免受有可能影響到薄膜電晶體的電特性的雜質元素等的影響，並且可以提高像素電極的被形成面的平坦性而防止成品率的降低。
在上述結構的顯示裝置的製造方法中，較佳的藉由光微影法形成所述像素電極。
注意，較佳的在儘量不發生偶然蝕刻的條件下進行蝕刻。
注意，“閘極佈線”是指連接到薄膜電晶體的閘極電極的佈線。閘極佈線由閘極電極層形成。此外，閘極佈線有時被稱為掃描線。
此外，“源極電極佈線”是指連接到薄膜電晶體的源極電極及汲極電極的一方的佈線。源極電極佈線由源極電極及汲極電極層形成。另外，源極電極佈線有時被稱為信號線。
另外，“電源線”是指連接到電源並被保持為恆定電位的佈線。
注意，“膜具有耐熱性”是指由於後面步驟中的溫度該膜可以保持膜的形態並可以保持對該膜要求的機能及特性的狀態。
也可以大幅度地縮減顯示裝置的製造步驟，因為當形成閘極電極的圖案時不需要新的光罩，可以大幅度地縮減薄膜電晶體的製造步驟數目，並且可以將該薄膜電晶體用 於顯示裝置。
更具體而言，可以減少光罩的數目。也可以使用一個光罩(多級灰階掩膜)製造薄膜電晶體。從而，可以大幅度地縮減薄膜電晶體或顯示裝置的製造步驟數目。另外，因為可以使用一個光罩製造薄膜電晶體，所以可以防止當使光罩的位置一致時產生不一致。
此外，與以光罩數目的減少為目的的現有技術不同，不需要經過背面曝光、抗蝕劑軟熔及剝離法等的複雜步驟。由此，可以大幅度地縮減顯示裝置的製造步驟數目而不降低成品率。
另外，可以保持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以不犧牲顯示裝置的顯示品質等並大幅度地縮減顯示裝置的製造步驟數目。
並且，由於上述效果，可以大幅度地縮減薄膜電晶體及顯示裝置的製造成本。
而且，在本發明的一種實施例的薄膜電晶體中，閘極電極層對半導體層的大部分起到遮光作用。特別地，閘極電極層對薄膜電晶體所包括的半導體層起到遮光作用。因此，可以製造光洩漏電流少的薄膜電晶體。從而，可以製造顯示品質良好的顯示裝置。
以下，使用附圖對本發明的實施例模式詳細地進行說明。但是，本發明不局限於以下的說明，並且本領域的技 術人員容易理解：本發明的形態和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，本發明不應該被解釋為僅限於以下所示的實施例模式的記載內容。注意，當使用附圖說明發明的結構時，在不同附圖之間共同使用相同的附圖標記來表示相同的部分。另外，也有如下情況：當表示相同的部分時使用相同的填充圖案，而不特別附加附圖標記。另外，在俯視圖中未顯示第一絕緣膜和第二絕緣膜。
實施例模式1
在本實施例模式中，參照圖1A至圖33C說明薄膜電晶體的製造方法及將該薄膜電晶體配置為矩陣狀的顯示裝置的製造方法的一例。
注意，圖21至圖29示出根據本實施例模式的薄膜電晶體的製程中的俯視圖，並且圖29是形成了像素電極的完成圖。圖1A至圖4C是沿著圖21至圖29所示的A1-A2的截面圖。圖5A至圖8C是沿著圖21至圖29所示的B1-B2的截面圖。圖9A至圖12C是沿著圖21至圖29所示的C1-C2的截面圖。圖13A至圖16C是沿著圖21至圖29所示的D1-D2的截面圖。圖17A至圖20C是沿著圖21至圖29所示的E1-E2的截面圖。
首先，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。這些膜可以是單層或層疊多個膜而成的疊層膜。
基板100是絕緣基板。在應用於顯示裝置的情況下，作為基板100可以使用玻璃基板或石英基板。在本實施例模式中，使用玻璃基板。
使用導電材料形成第一導電膜102。例如，可以使用鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮或鈧等的金屬或以上述材料為主要成分的合金等的導電材料形成第一導電膜102。但是，需要具有可耐受後面步驟(第一絕緣膜104的形成等)的程度的耐熱性，並且還需要選擇在後面步驟(第二導電膜110的蝕刻等)中不被蝕刻或腐蝕的材料。在這些條件下，第一導電膜102不局限於特定的材料。
注意，例如可以藉由濺鍍法或CVD法(包括熱CVD法或電漿CVD法等)等形成第一導電膜102。但是，不局限於特定的方法。
此外，第一絕緣膜104用作閘極絕緣膜。
使用絕緣材料形成第一絕緣膜104。例如，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜等形成第一絕緣膜104。但是，與第一導電膜102同樣地需要具有可耐受後面步驟(半導體膜106的形成等)的程度的耐熱性，並且還需要選擇在後面步驟中不被蝕刻或腐蝕的材料。在這些條件下，第一絕緣膜104不局限於特定的材料。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺鍍法等形成第一絕緣膜104，但是不局限於特定的方法。
使用半導體材料形成半導體膜106。例如，可以使用由矽烷氣體形成的非晶矽等形成半導體膜106。但是，與第一導電膜102等同樣地需要具有可耐受後面步驟(第二導電膜110等的形成等)的程度的耐熱性，並且還需要選擇在後面的步驟中不被蝕刻或腐蝕的材料。在這些條件下，半導體膜106不局限於特定的材料。因此，還可以使用鍺等。注意，對於半導體膜106的結晶性也沒有特別的限制。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺鍍法等形成半導體膜106。但是，不局限於特定的方法。
雜質半導體膜108是包含賦予一種導電性的雜質元素的半導體膜，並且它由用來形成添加有賦予一種導電性的雜質元素的半導體的材料氣體等形成。例如，雜質半導體膜108是由包含磷化氫(化學式：PH3 )或乙硼烷(化學式：B2 H6 )的矽烷氣體形成的包含磷或硼的矽膜。但是，與第一導電膜102等同樣地需要具有可耐受後面步驟(第二導電膜110等的形成等)的程度的耐熱性，並且還需要選擇在後面步驟中不被蝕刻或腐蝕的材料。在這些條件下，雜質半導體膜108不局限於特定的材料。注意，對於雜質半導體膜108的結晶性也沒有特別的限制。
注意，在製造n型薄膜電晶體的情況下，作為添加的賦予一種導電性的雜質元素，使用磷或砷等，即可。也就是，用於形成雜質半導體膜108的矽烷氣體包含具有所希 望的濃度的磷化氫或砷化氫(化學式：AsH3 )等，即可。或者，在製造p型薄膜電晶體的情況下，添加硼等作為賦予一種導電性的雜質元素，即可。也就是，使用於形成雜質半導體膜108的矽烷氣體包含所希望的濃度的乙硼烷等，即可。此外，當在由半導體膜106形成的半導體層的一部分藉由摻雜等設置可以實現與源極電極及汲極電極層的歐姆接觸的區域等時，不需要設置雜質半導體膜108。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成雜質半導體膜108。但是，不局限於特定的方法。
第二導電膜110由導電材料(作為第一導電膜102列舉的材料等)形成，該導電材料是與第一導電膜102不同的材料。在此，“不同的材料”是指其主要成分不同的材料。具體而言，選擇不容易藉由後面說明的第二蝕刻被蝕刻的材料，即可。此外，與第一導電膜102等同樣地需要具有可耐受後面步驟(第一保護膜126等的形成等)的程度的耐熱性，並且還需要選擇在後面步驟中不被蝕刻或腐蝕的材料。因此，在這些條件下，第二導電膜110不局限於特定的材料。
注意，例如可以藉由濺鍍法或CVD法(包括熱CVD法或電漿CVD法等)等形成第二導電膜110。但是，不局限於特定的方法。
注意，至於如上所說明的第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜 110所需要的耐熱性，第一導電膜102最高，耐熱性按上述的順序地降低，而第二導電膜110的耐熱性最低。另外，例如，在半導體膜106是包含氫的非晶半導體膜的情況下，藉由採用大約300℃以上的溫度，半導體膜106中的氫脫離而電特性改變。因此，例如在形成半導體膜106之後的步驟中，較佳的採用不超過300℃的溫度。
接著，在第二導電膜110上形成第一抗蝕劑掩膜112(參照圖1A、圖5A、圖9A、圖13A、圖17A、圖21)。第一抗蝕劑掩膜112是具有厚度不同的三個區域的抗蝕劑掩膜。在第一抗蝕劑掩膜112中，將最薄的區域稱為第一區域，而將最厚的區域稱為第三區域，並且將厚於第一區域並薄於第三區域的區域稱為第二區域。注意，在圖1A、圖5A、圖9A、圖13A、圖17A中，將第一區域的厚度表示為t1 ，將第二區域的厚度表示為t2 ，並且將第三區域的厚度表示為t3 。
在第一抗蝕劑掩膜112中，在形成源極電極及汲極電極層120的區域中形成第三區域，並且在沒主動電極及汲極電極層120而半導體層124露出地形成的區域中形成第二區域。第一區域是為了形成閘極電極層的圖案而設置。
使用四級灰階的多級灰階掩膜可以形成第一抗蝕劑掩膜112。在此，參照圖30A及30B以下說明多級灰階掩膜。
注意，多級灰階掩膜是指能夠以多步驟的光量進行曝光的光罩，典型的是指以曝光區域、半曝光區域及未曝光 區域的三個步驟的光量(三級灰階)進行曝光的光罩。藉由使用多級灰階掩膜，可以以一次的曝光及顯影步驟形成具有多個厚度的抗蝕劑掩膜。因此，藉由使用多級灰階掩膜，可以縮減光罩的數目。
在本實施例模式中，具有厚度不同的三個區域的第一抗蝕劑掩膜112可以使用四級灰階的多級灰階掩膜而形成。注意，例如在專利文獻2中公開了四級灰階的多級灰階掩膜。以下，說明在本實施例模式中使用的多級灰階掩膜。
圖30A及30B示出四級灰階的多級灰階掩膜的截面圖。
圖30A所示的多級灰階掩膜140由使用半透光膜形成在具有透光性的基板141上的第一半透光部142、其透光率比第一半透光部142低的第二半透光部143以及使用遮光膜形成的遮光部144構成。
作為具有透光性的基板141，可以使用石英等。
圖30B所示的多級灰階掩膜145由使用半透光膜形成在具有透光性的基板146上的第一半透光部147、其透光率比第一半透光部147低的第二半透光部148以及使用遮光膜形成的遮光部149構成。
第一半透光部142及第一半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。
遮光部144及遮光部149使用金屬膜形成即可，較佳的使用鉻、氧化鉻或氮化鉻等設置。
第二半透光部143及第二半透光部148使用其透光率小於第一半透光部142或第一半透光部147的透光率並大於遮光部144的透光率的膜設置，即可。因此，既可以與第一半透光部142等同樣地使用半透光膜形成第二半透光部143及第二半透光部148，又可以與遮光部144同樣地使用金屬膜形成第二半透光部143及第二半透光部148。藉由調整膜厚，適當地調整構成膜的材料的組成，或者控制構成膜的材料中的晶化率等，可以調整透光率。
在對多級灰階掩膜照射用於曝光的光的情況下，如圖30A及30B所示，重疊於遮光部的區域中的透光率大概是0%，而沒設置有遮光部或半透光部(第一半透光部及第二半透光部)的區域中的透光率大概是100%。此外，在半透光部中的透光率大致是10%至70%的範圍內，並且根據形成的材料的種類或形成的膜厚度等可以調整該透光率。
注意，較佳的將第一半透光部和第二半透光部的透光率設定為在上述範圍內大相徑庭。這是因為藉由將形成的抗蝕劑的不同區域之間的厚度差異設定得大，可以使製造步驟中的餘地充分的緣故。從而，較佳的將在第一半透光部中的透光率設定為10%至20%左右的範圍內，並且將在第二半透光部中的透光率設定為60%至70%左右的範圍內。但是，因為在圖30B中有第一半透光部147和第二半透光部148重疊的區域，所以較佳的藉由第一半透光部147和第二半透光部148重疊來使透光率成為60%至70 %左右。
如上所述那樣，藉由使用四級灰階的多級灰階掩膜進行曝光和顯影，可以形成具有厚度不同的三個區域的第一抗蝕劑掩膜112。
注意，在本實施例模式中使用的四級灰階的多級灰階掩膜不局限於上述說明，而只要是能夠形成具有厚度不同的三個區域的抗蝕劑掩膜的四級灰階的多級灰階掩膜，就可以使用任何方式的光罩。
接著，使用第一抗蝕劑掩膜112進行第一蝕刻。也就是，藉由蝕刻對第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行構圖，以形成第一薄膜疊層體114(參照圖1B、圖5B、圖9B、圖13B、圖17B、圖22)。藉由該步驟，較佳的至少使第一導電膜102的表面露出。將該蝕刻步驟稱為第一蝕刻。在此，作為第一蝕刻採用乾蝕刻或濕蝕刻即可，但是，較佳的採用各向異性高的蝕刻法(物理蝕刻)進行第一蝕刻。藉由採用各向異性高的蝕刻法進行第一蝕刻，可以提高圖案的加工精度。注意，在採用乾蝕刻進行第一蝕刻的情況下，也可以以一個步驟進行第一蝕刻，但是在採用濕蝕刻進行第一蝕刻的情況下，較佳的以多個步驟進行第一蝕刻。這是因為如下緣故：當進行濕蝕刻時，每一種被蝕刻膜具有不同的蝕刻速度，因此不容易以一個步驟進行蝕刻。從而，較佳的使用乾蝕刻作為第一蝕刻。
注意，例如採用三個步驟的乾蝕刻進行第一蝕刻，即 可。首先，在Cl2 氣體、CF4 氣體和O2 氣體的混合氣體中進行蝕刻。接著，只使用Cl2 氣體進行蝕刻。最後，只使用CHF3 氣體進行蝕刻，即可。
注意，雖然也可以藉由第一蝕刻對第一導電膜102進行蝕刻，但是在此情況下，較佳的在基板100上預先設置底膜，以便不使基板100受到蝕刻。
接著，使用第一抗蝕劑掩膜112進行第二蝕刻。也就是，藉由蝕刻對第一導電膜102進行構圖來形成閘極電極層116(參照圖1C、圖5C、圖9C、圖13C、圖17C、圖23)。將該蝕刻步驟稱為第二蝕刻。
注意，閘極電極層116構成薄膜電晶體的閘極電極、閘極佈線、電容元件的一方的電極、電容佈線及支撐部。在將其表示為閘極電極層116A的情況下，是指構成閘極佈線、薄膜電晶體的閘極電極的閘極電極層。在將其表示為閘極電極層116B或閘極電極層116D的情況下，是指構成支撐部的閘極電極層。在將其表示為閘極電極層116C的情況下，是指構成電容佈線和電容元件的一方電極的閘極電極層。而且，將它們總稱為閘極電極層116。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜102形成的閘極電極層116的側面形成在第一薄膜疊層體114的側面的內側。換言之，進行蝕刻，以與第一薄膜疊層體114的底面接觸地形成閘極電極層116的側面(進行蝕刻，以使在圖23及圖24的A1-A2截面中閘極電極層116的寬度成為小於第一薄膜疊層體114的寬度)。特別地， 以對第二導電膜110的蝕刻速度小，且對第一導電膜102的蝕刻速度大的條件進行蝕刻。換言之，以相對於第二導電膜110的第一導電膜102的蝕刻選擇比大的條件進行蝕刻。藉由以這些條件進行第二蝕刻，可以形成閘極電極層116。
注意，對於閘極電極層116的側面的形狀沒有特別的限制。例如，也可以是錐形狀。閘極電極層116的側面形狀取決於用於第二蝕刻的化學溶液等的條件。
在此，“對第二導電膜110的蝕刻速度小，且對第一導電膜102的蝕刻速度大的條件”或者“相對於第二導電膜110的第一導電膜102的蝕刻選擇比大的條件”是指滿足以下第一必要條件及第二必要條件的條件。
第一必要條件是指閘極電極層116殘留在所需要的部分。需要閘極電極層116的部分是指圖23等中的以虛線表示的區域。換言之，需要的是：在第二蝕刻之後，閘極電極層116需要以構成閘極佈線、電容佈線及支撐部的方式殘留。為了使閘極電極層構成閘極佈線及電容佈線，需要不使這些佈線斷開地進行第二蝕刻。例如，如圖1C及圖23所示，藉由第二蝕刻，在離第一薄膜疊層體114的側面具有間隔d1 的內側形成閘極電極層116的側面。實施者根據佈局適當地設定間隔d1 ，即可。
第二必要條件是指由閘極電極層116構成的閘極佈線及電容佈線的最小寬度d3 和由源極電極及汲極電極層120A構成的源極電極佈線的最小寬度d2 成為適當的寬 度。這是因為如下緣故：當藉由第二蝕刻第二導電膜110被蝕刻時，源極電極佈線的最小寬度d2 縮小，並且源極電極佈線的電流密度成為過大，因此電特性降低。由此，以第一導電膜102的蝕刻速度不成為過大且第二導電膜110的蝕刻速度儘量小的條件進行第二蝕刻。
注意，在閘極佈線和與該閘極佈線彼此相鄰的電容佈線之間有至少一個將與源極電極佈線重疊的半導體層的寬度設定為最小寬度d4 的部分，即可。較佳的是，如圖23所示，將閘極佈線和支撐部之間以及電容佈線和支撐部之間的半導體層的寬度設定為最小寬度d4 ，即可。注意，將半導體層的最小寬度d4 設定得小於上述間隔d1 的大概2倍。換言之，將間隔d1 設定得大於半導體層的最小寬度d4 的大概一半。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極寬度設定為源極電極佈線的最小寬度d2 。
如上所說明，非常重要的是根據包括側面蝕刻的條件進行第二蝕刻。這是因為如下緣故：藉由使第二蝕刻包括對於第一導電膜102的側面蝕刻，可以使由閘極電極層116構成的彼此相鄰的閘極佈線和電容佈線絕緣(參照圖23)。在此，因為第二蝕刻是包括側面蝕刻的蝕刻，所以第二蝕刻大致各向同性地進行。
在此，“側面蝕刻”是指如下蝕刻，即不僅在被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於被蝕刻的膜 的底表面的方向)上，還在垂直於厚度方向的方向(平行於基板面的方向或平行於被蝕刻的膜的底表面的方向)上也削去被蝕刻膜。受到側面蝕刻的被蝕刻膜的端部被形成為根據對於被蝕刻膜的蝕刻氣體或用於蝕刻的化學溶液的蝕刻速度而成為各種形狀，但是在很多情況下其端部被形成為曲面。
藉由利用側面蝕刻形成閘極電極層116，當形成閘極電極層116時不需要新的光罩。
注意，如圖23所示，較佳的將藉由第一蝕刻形成的第一薄膜疊層體114設計為接觸於由閘極電極層116B及閘極電極層116D構成的支撐部的部分細。藉由採用這種結構，可以藉由第二蝕刻分割閘極電極層116A和閘極電極層116B或閘極電極層116D並使它們絕緣。
注意，圖23所示的閘極電極層116B及閘極電極層116D用作支撐第一薄膜疊層體114的支撐部。藉由具有支撐部，可以防止形成在閘極電極層的上方的閘極絕緣膜等的膜的剝離。再者，藉由具有支撐部，可以對重疊於支撐部的區域的半導體層進行遮光。但是，本實施例模式不局限於此，而也可以不設置支撐部。
作為第二蝕刻可以採用乾蝕刻或濕蝕刻的任一種。但是，如上所說明，較佳的採用主要為各向同性蝕刻的蝕刻法(化學蝕刻)。藉由採用主要為各向同性蝕刻的蝕刻法(化學蝕刻)進行第二蝕刻，可以對第一導電膜選擇性地進行側面蝕刻。在第二蝕刻中，第一導電膜需要被側面蝕 刻。因此，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，使用鋁或鉬形成第一導電膜102，使用鈦或鎢形成第二導電膜110，並且將包含硝酸、醋酸及磷酸的化學溶液用於蝕刻劑，即可。或者，使用鉬形成第一導電膜102，使用鈦、鋁或鎢形成第二導電膜110，並且將包含過氧化氫溶液的化學溶液用於蝕刻劑，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最佳的是：形成在添加有釹的鋁上形成鉬的疊層膜作為第一導電膜102，由鎢形成第二導電膜110，並且使用包含2%的硝酸、10%的醋酸、72%的磷酸的化學溶液作為蝕刻劑。藉由使用如上所述那樣的組成的化學溶液，不使第二導電膜110受到蝕刻地對第一導電膜102進行蝕刻。注意，添加到第一導電膜102的釹是為了實現鋁的低電阻化並防止小丘的產生而添加的。
注意，如圖23所示，俯視的閘極電極層116具有角(例如，角151)。這是因為如下緣故：由於形成閘極電極層116的第二蝕刻是大致各向同性的，因此以使閘極電極層116的側面和第一薄膜疊層體114的側面之間的間隔d1大致均勻的方式進行蝕刻。
接著，使第一抗蝕劑掩膜112凹陷(縮小)而使重疊於第一抗蝕劑掩膜112中的第一區域的區域的第二導電膜110露出，並形成第二抗蝕劑掩膜117(參照圖2A、圖6A、圖10A、圖14A、圖18A及圖24)。作為使第一抗 蝕劑掩膜112凹陷(縮小)來形成第二抗蝕劑掩膜117的方法，例如可以舉出使用氧電漿的灰化。但是，使第一抗蝕劑掩膜112凹陷(縮小)來形成第二抗蝕劑掩膜117的方法不局限於此。注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩膜117的情況，但是不局限於此，還可以在形成第二抗蝕劑掩膜117之後進行第二蝕刻。
接著，使用第二抗蝕劑掩膜117對重疊於第一抗蝕劑掩膜112中的第一區域的區域的第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行蝕刻。將該蝕刻製程稱為第三蝕刻。第三蝕刻與第一蝕刻同樣地進行，即可。藉由第三蝕刻，可以形成第二薄膜疊層體118(參照圖2B、圖6B、圖10B、圖14B、圖18B及圖25)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110以外的膜的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層116的蝕刻及腐蝕的條件進行蝕刻。
接著，使第二抗蝕劑掩膜117凹陷(縮小)，使與第二區域重疊的區域的第二導電膜110露出並形成第三抗蝕劑掩膜119(參照圖2C、圖6C、圖10C、圖14C、圖18C、圖26)。
接著，使用第三抗蝕劑掩膜119，對第二薄膜疊層體118中的第二導電膜110進行蝕刻，來形成源極電極及汲極電極層120(參照圖3A、圖7A、圖11A、圖15A及圖 19A)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第二導電膜110以外的膜的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層116的蝕刻及腐蝕的條件進行蝕刻。
注意，源極電極及汲極電極層120構成薄膜電晶體的源極電極或汲極電極、源極電極佈線、連接薄膜電晶體和像素電極的電極以及用作儲存電容器的電容元件的另一方的電極。在記載為“源極電極及汲極電極層120A”或“源極電極及汲極電極層120D”的情況下，此是指構成薄膜電晶體的源極電極及汲極電極中的一方以及源極電極佈線的電極層。在記載為“源極電極及汲極電極層120B”的情況下，此是指構成薄膜電晶體的源極電極及汲極電極中的另一方以及連接薄膜電晶體和像素電極的電極的電極層。在記載為“源極電極及汲極電極層120C”的情況下，此是指構成電容元件的另一方的電極的電極層。而且，將它們總稱為“源極電極及汲極電極層120”。
注意，作為對第二薄膜疊層體118中的第二導電膜110的蝕刻，可以採用濕蝕刻或乾蝕刻的任一種。
接著，使用第三抗蝕劑掩膜119，對第二薄膜疊層體118中的雜質半導體膜108及半導體膜106的上部(背通道部)進行蝕刻，來形成源極區域及汲極區域122(參照圖3B、圖7B、圖11B、圖15B、圖19B及圖27)。同時，形成半導體層124。半導體層124具有半導體層124A及半導體層124B，並且半導體層124A和半導體層 124B被分離。
將包括形成源極電極及汲極電極層120的製程和形成源極區域及汲極區域122的製程的蝕刻製程稱為第四蝕刻。第四蝕刻與第一蝕刻及第三蝕刻同樣地進行，即可。這是因為第四蝕刻中的被蝕刻層與第一蝕刻及第三蝕刻中的被蝕刻層的一部分一致。在此，選擇如下蝕刻條件，即不產生或不容易產生對雜質半導體膜108及半導體膜106以外的膜的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層116的蝕刻及腐蝕的條件進行蝕刻。
然後，去除第三抗蝕劑掩膜119，以完成薄膜電晶體(參照圖3C、圖7C、圖11C、圖15C、圖19C及圖28)。如上所說明，可以使用一個光罩(多級灰階掩膜)製造薄膜電晶體。
覆蓋如上所述那樣製造的薄膜電晶體地形成第二絕緣膜。在此，也可以只使用第一保護膜126形成第二絕緣膜，但是，使用第一保護膜126和第二保護膜128形成第二絕緣膜(參照圖4A、圖8A、圖12A、圖16A、圖20A)。與第一絕緣膜104同樣地形成第一保護膜126，即可。
藉由其表面大致成為平坦的方法形成第二保護膜128。這是因為藉由使第二保護膜128的表面大致平坦，可以防止形成在第二保護膜128上的像素電極層132的破裂等的緣故。因此，在此的“大致平坦”是指能夠實現上述目的的程度即可，而並不被要求高平坦性。
注意，例如可以使用感光聚醯亞胺、丙烯或環氧樹脂等並藉由旋塗法等來形成第二保護膜128。但是，不局限於這些材料或形成方法。
接著，在第二絕緣膜中形成第一開口部130及第二開口部131(參照圖4B、圖8B、圖12B、圖16B、圖20B)。將第一開口部130及第二開口部131形成為至少到達源極電極及汲極電極層120的表面。第一開口部130及第二開口部131的形成方法不局限於特定的方法，而實施者根據第一開口部130的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部130及第二開口部131。
注意，當藉由光微影法形成開口部時，使用一個光罩。
接著，在第二絕緣膜上形成像素電極層132(參照圖4C、圖8C、圖12C、圖16C、圖20C、圖29)。將像素電極層132形成為藉由開口部連接到源極電極及汲極電極層120。具體而言，將像素電極層132形成為藉由第一開口部130連接到源極電極及汲極電極層120B，並且藉由第二開口部131連接到源極電極及汲極電極層120C。較佳的使用具有透光性的導電材料形成像素電極層132。在此，作為具有透光性的導電材料，可以舉出氧化銦錫(下面稱為ITO)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或添加有氧化矽的氧化銦錫等。藉由濺鍍法或 CVD法等形成具有透光性的導電材料的膜，即可，但是不局限於特定的方法。此外，既可以由單層形成像素電極層132，又可以層疊多個膜而形成疊層膜作為像素電極層132。
注意，在本實施例模式中，只對像素電極層132使用具有透光性的導電材料，但是本實施例模式不局限於此。作為第一導電膜102及第二導電膜110的材料，也可以使用具有透光性的導電材料。
注意，當藉由光微影法形成像素電極層132時，使用一個光罩。
如上所說明，根據本實施例模式的主動矩陣基板的製造(所謂的陣列步驟)結束。如本實施例模式所說明，藉由利用側面蝕刻形成閘極電極層並使用多級灰階掩膜形成源極電極及汲極電極層，可以使用一個掩膜製造薄膜電晶體。
應用如上所說明的製造方法的薄膜電晶體所具有的半導體層124的大部分重疊於閘極電極層116。因此，藉由閘極電極層116對半導體層124的大部分進行遮光，而可以防止光洩漏電流的產生。
在此，參照圖31至圖33C說明藉由上述步驟製造的主動矩陣基板中的端子連接部。
圖31至圖33C示出藉由上述步驟製造的主動矩陣基板中的閘極佈線一側的端子連接部及源極電極佈線一側的端子連接部的俯視圖及截面圖。
圖31示出在閘極佈線一側的端子連接部及源極電極佈線一側的端子連接部中的從像素部延伸的閘極佈線及源極電極佈線的俯視圖。
圖32示出沿圖31的X1-X2的截面圖。也就是，圖32示出閘極佈線一側的端子連接部中的截面圖。在圖32中，只有閘極電極層116露出。外部輸入端子的端子部連接到該閘極電極層116露出的區域。
圖33A至圖33C示出沿圖31的Y1-Y2的截面圖。換言之，圖33A至圖33C示出源極電極佈線一側的端子連接部中的截面圖。在圖31的Y1-Y2中，閘極電極層116和源極電極及汲極電極層120隔著像素電極層132連接。圖33A至圖33C示出閘極電極層116和源極電極及汲極電極層120的各種連接方式。作為本發明的一種方式的顯示裝置的端子連接部，既可以使用這些連接方式中的任何一種，又可以使用除了圖33A至圖33C所示的方式之外的連接方式。藉由使源極電極及汲極電極層120連接到閘極電極層116，可以使端子的連接部的高度成為大致均勻。
注意，開口部的數目不局限於圖33A至圖33C所示的開口部的數目。不但可以對於一個端子設置一個開口部，而且可以對於一個端子設置多個開口部。藉由對於一個端子設置多個開口部，即使因為形成開口部的蝕刻步驟不充分等的理由而不獲得優質的開口部，也可以利用其他開口部實現電連接。再者，當順利地形成所有的開口部 時，也可以擴大接觸面積，因此可以降低接觸電阻，所以是較佳的。
在圖33A中，藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成像素電極層132，而可以實現電連接。圖33A相當於沿圖31的Y1-Y2的截面圖。
注意，在形成第一開口部130及第二開口部131的同時，可以形成閘極電極層116和源極電極及汲極電極層120露出的區域。
在圖33B中，藉由在第一保護膜126及第二保護膜128中設置第三開口部160A，並且藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，而使閘極電極層116和源極電極及汲極電極層120露出。藉由在該露出的區域中形成像素電極層132，實現電連接。
注意，在形成第一開口部130及第二開口部131的同時，可以形成第三開口部160A及閘極電極層116露出的區域。
在圖33C中，藉由在第一保護膜126及第二保護膜128中設置第三開口部160B及第四開口部161，來使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成像素電極層132，實現電連接。在此，與圖33A及圖33B同樣地藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，並且將該區域用作端子 的連接部。
注意，在形成第一開口部130及第二開口部131的同時，可以形成第三開口部160B、第四開口部161和閘極電極層116露出的區域。
接著，說明使用藉由上述步驟製造的顯示裝置的主動矩陣基板製造液晶顯示裝置的方法，即單元步驟及模組步驟。但是，在根據本實施例模式的顯示裝置的製造方法中，單元步驟及模組步驟不局限於下面的說明。
在單元步驟中，貼合藉由上述步驟製造的主動矩陣基板和與此對置的基板(以下稱為對置基板)並注入液晶。首先，下面對對置基板的製造方法進行簡單的說明。注意，在沒有特別的說明時，形成在對置基板上的膜也可以是單層或疊層。
首先，在基板上形成遮光層，在遮光層上形成紅色、綠色、藍色中任一種的彩色濾光片層，在彩色濾光片層上選擇性地形成像素電極層，並且在像素電極層上形成肋材(rib)。
作為遮光層，選擇性地形成具有遮光性的材料的膜。作為具有遮光性的材料，例如可以使用包含黑色樹脂(碳黑)的有機樹脂。或者，也可以使用以鉻為主要成分的材料膜的疊層膜。以鉻為主要成分的材料膜是指鉻、氧化鉻或氮化鉻。用於遮光層的材料只要是具有遮光性的材料，就沒有特別的限制。藉由採用光微影法等選擇性地形成具有遮光性的材料的膜。
使用如下有機樹脂膜選擇性地形成彩色濾光片層，即可，即，當照射來自背光燈的白色光時，可以只使紅色、綠色、藍色中的任一種的光透過。藉由當形成時分別塗敷，可以選擇性地形成彩色濾光片層。作為彩色濾光片的排列，採用條形排列、三角排列或正方排列，即可。
可以與主動矩陣基板所具有的像素電極層132同樣地形成對置基板上的像素電極層。但是，因為不需要選擇性地形成其，所以在對置基板的整個面上形成，即可。
形成在像素電極層上的肋材是以擴大視角為目的而形成的形成有圖案的有機樹脂膜。注意，在並不需要形成其時，也可以不形成肋材。
注意，作為對置基板的製造方法，還可以舉出其他各種方式。例如，也可以在形成彩色濾光片層之後，在形成像素電極層之前形成外敷層。藉由形成外敷層，可以提高像素電極層的被形成面的平坦性，從而成品率得到提高。此外，可以防止包括在彩色濾光片層中的材料的一部分侵入到液晶材料中。作為外敷層，使用以丙烯樹脂或環氧樹脂為基礎的熱固性材料。
此外，也可以在形成肋材之前或後形成支柱間隔物(柱狀間隔物)作為間隔物。支柱間隔物是指為了將主動矩陣基板和對置基板之間的間隙保持為一定，而以一定間隔形成在對置基板上的結構物。在使用珠狀間隔物(球狀間隔物)的情況下，也可以不形成支柱間隔物。
接著，將取向膜形成在主動矩陣基板及對置基板上。 例如，藉由如下步驟形成取向膜，即將聚醯亞胺樹脂等溶化在有機溶劑中，藉由印刷法或旋塗法等塗敷它，並且在去除有機溶劑之後對基板進行焙燒。所形成的取向膜的厚度一般為50nm以上且100nm以下左右。對取向膜進行研磨處理以使液晶分子具有某一定的預傾角而取向。例如，藉由使用如天鵝絨等的毛長的布擦取向膜，來進行研磨處理。
接著，使用密封材料貼合主動矩陣基板和對置基板。當在對置基板沒設置有支柱間隔物時，較佳的將珠狀間隔物分散在所希望的區域中並進行貼合。
接著，藉由滴下等將液晶材料注入到貼合了的主動矩陣基板和對置基板之間。在注入液晶材料之後，使用紫外線固化樹脂等密封注入口。或者，也可以在滴下液晶材料之後，貼合主動矩陣基板和對置基板。
接著，將偏光板貼附到貼合主動矩陣基板和對置基板的液晶單元的雙面上而結束單元步驟。
接著，進行模組步驟，即將FPC(撓性印刷電路)連接到端子部的輸入端子(圖33A至33C中的閘極電極層116露出的區域)作為外部輸入端子。在FPC中在如聚醯亞胺等的有機樹脂薄膜上形成有由導電膜構成的佈線，並且FPC隔著各向異性導電膏劑(下面，稱為ACP)連接到輸入端子。ACP由用作黏合劑的膏劑和塗鍍有金等的直徑為幾十μm至幾百μm的具有導電表面的粒子構成。藉由混入在膏劑中的粒子接觸於輸入端子上的導電層和連接 到形成在FPC中的佈線的端子上的導電層，實現電連接。注意，也可以在FPC的連接之後將偏光板貼附到主動矩陣基板和對置基板上。如上所述，可以製造用於顯示裝置的液晶面板。
如上所述，可以使用三個光罩製造用於顯示裝置的具有像素電晶體的主動矩陣基板。
如上所述，因為當形成閘極電極的圖案時不需要新的光罩，可以大幅度地縮減薄膜電晶體的製造步驟數目，並且可以將該薄膜電晶體用於顯示裝置，所以可以大幅度地縮減顯示裝置的製程。另外，也可以使用一個光罩(多級灰階掩膜)製造薄膜電晶體。從而，可以大幅度地縮減薄膜電晶體或顯示裝置的製造步驟數目。另外，因為可以使用一個光罩製造薄膜電晶體，所以可以防止當使光罩的位置一致時產生不一致。
另外，與以光罩的數目的縮減為目的的現有的技術不同，不需要經過如背面曝光、抗蝕劑回流及剝離法等的複雜的步驟。從而，可以不使成品率降低並大幅度地縮減顯示裝置的製造步驟數目。
此外，可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟。因此，可以不犧牲顯示裝置的顯示品質等並大幅度地縮減顯示裝置的製造步驟數目。
再者，藉由上述效果，可以大幅度地縮減薄膜電晶體及顯示裝置的製造成本。
另外，在本發明的一種方式的薄膜電晶體中，藉由閘 極電極層對半導體層的大部分進行遮光。特別地，藉由閘極電極層對薄膜電晶體所具有的半導體層進行遮光。因此，可以製造光洩漏電流少的薄膜電晶體。從而，可以製造顯示品質良好的顯示裝置。
實施例模式2
在本實施例模式中，說明與實施例模式1不同的薄膜電晶體及顯示裝置的製造方法。
在實施例模式1中說明了藉由使用四級灰階的多級灰階掩膜形成具有厚度不同的三個區域的抗蝕劑掩膜的方式，而在本實施例模式中說明不使用四級灰階的多級灰階掩膜地形成具有厚度不同的三個區域的抗蝕劑掩膜的方法。
圖52示出根據厚度的差異而使用不同的填充圖案的第一抗蝕劑掩膜112(參照圖21)。第一抗蝕劑掩膜112由最薄的第一區域171、最厚的第三區域173和厚於第一區域171並薄於第三區域173的第二區域172構成。注意，在此，在基板上層疊形成有鉬膜、氮化矽膜、半導體膜、雜質半導體膜及鎢膜，並且在該鎢膜上形成有第一抗蝕劑掩膜112。注意，作為第一抗蝕劑掩膜112，使用正型抗蝕劑。
首先，藉由利用三級灰階的多級灰階掩膜曝光並顯影形成在整個面上的抗蝕劑，形成曝光區域、半曝光區域、遮光區域。在此，曝光區域是抗蝕劑完全被去除的區域 (不符合第一區域171、第二區域172、第三區域173的任一區域的區域)。半曝光區域形成第一區域171。遮光區域形成第二區域172和第三區域173。在該步驟中，第二區域172和第三區域173具有大致相同的厚度。
接著，藉由只對上述遮光區域中的成為第二區域172的部分照射雷射，對成為第二區域172的部分的抗蝕劑進行曝光。在此，作為雷射，例如可以使用HeCd雷射。照射的雷射的輸出根據形成的厚度而適當地設定，即可。然後，藉由進行顯影，可以形成具有第二區域172的抗蝕劑掩膜。
注意，雖然在上述說明中進行了兩次的顯影，但是也可以在使用三級灰階的多級灰階掩膜進行曝光之後不久，不進行顯影而進行雷射照射，然後進行顯影來形成具有第二區域172的抗蝕劑掩膜。
在此，參照圖53A至53D對在第三區域173的厚度是1.5μm左右的情況下使照射的雷射的輸出變化來形成的第二區域172的厚度進行說明作為一例。
在此，作為抗蝕劑，使用高靈敏度抗蝕劑的TFR-H(東京應化工業株式會社製造)，並且作為顯影，使用顯影液NMD3(東京應化工業株式會社製造)。使用最大輸出是70mW的HeCd雷射，對將其厚度均勻地形成為1.5μm的抗蝕劑進行雷射照射。圖53A示出在對雷射照射區域以最大輸出的20%(即，14mW)照射雷射之後進行顯影的抗蝕劑的STEM(Scanning Transmission Electron Microscopy：掃描透射電子顯微鏡)圖像，圖53B示出在對雷射照射區域以最大輸出的25%(即，17.5mW)照射雷射之後進行顯影的抗蝕劑的STEM圖像，圖53C示出在對雷射照射區域以最大輸出的30%(即，21mW)照射雷射之後進行顯影的抗蝕劑的STEM圖像，並且圖53D示出在對雷射照射區域以最大輸出的35%(即，24.5mW)照射雷射之後進行顯影的抗蝕劑的STEM圖像。
在圖53A中雷射照射區域(第二區域172)的厚度是10μm，在圖53B中雷射照射區域的厚度是0.9μm，在圖53C中雷射照射區域的厚度是0.8μm，並且在圖53D中雷射照射區域的厚度是0.6μm。藉由如上所述那樣調整雷射的輸出，可以調整抗蝕劑的厚度。
如上所述，可以不使用四級灰階的多級灰階掩膜地形成具有厚度不同的三個區域的抗蝕劑掩膜。換言之，不使用四級灰階的多級灰階掩膜也可以進行實施例模式1所說明的薄膜電晶體的製造方法，而如本實施例模式所說明，藉由調整雷射的輸出，可以形成具有所希望的厚度的第一抗蝕劑掩膜112。
注意，雖然在上述說明中使用正型抗蝕劑進行了說明，但是也可以使用負型抗蝕劑同樣地進行形成。
另外，雖然在上述說明中首先進行使用三級灰階的多級灰階掩膜的曝光，但是不局限於此。也可以藉由使用兩級灰階的光罩進行曝光，然後根據每個區域的厚度分別調整雷射的輸出，而形成厚度不同的抗蝕劑掩膜。或者，也 可以不使用光罩，根據每個區域分別調整雷射的輸出，而形成厚度不同的抗蝕劑掩膜。
但是，因為與使用光罩進行曝光的情況相比，在本實施例模式所說明的方法中難以使抗蝕劑的厚度成為均勻，所以較佳的對儘量窄的區域(在圖52中是指第二區域172)使用如上所說明的方法。
注意，本實施例模式不局限於實施例模式1所說明的薄膜電晶體及其製造方法，而也可以將其用於各種各樣的薄膜電晶體的製造方法。
實施例模式3
可以將本發明的一種實施例的薄膜電晶體用於EL顯示裝置。在本實施例模式中，參照圖34至圖47說明製造薄膜電晶體及將該薄膜電晶體配置為矩陣狀的EL顯示裝置的方法的一例。
作為將薄膜晶體管用作開關元件的EL顯示裝置(主動型EL顯示裝置)的像素電路，研究開發各種各樣的電路。在本實施例模式中，圖34示出簡單的像素電路的一例，並且說明應用該像素電路的像素結構的製造方法。但是，EL顯示裝置的像素電路不局限於圖34所示的結構。
在圖34所示的EL顯示裝置的像素結構中，像素191包括第一電晶體181、第二電晶體182、第三電晶體183、電容元件184及發光元件185。第一至第三電晶體是n型電晶體。第一電晶體181的閘極電極連接到閘極佈 線186，源極電極及汲極電極的一方(為第一電極)連接到源極電極佈線188，源極電極及汲極電極的另一方(為第二電極)連接到第二電晶體182的閘極電極及電容元件184的一方電極(為第一電極)。電容元件184的另一方電極(為第二電極)連接到第二電晶體182的源極電極及汲極電極的一方(為第一電極)、第三電晶體183的源極電極及汲極電極的一方(為第一電極)及發光元件185的一方電極(為第一電極)。第二電晶體182的源極電極及汲極電極的另一方(為第二電極)連接到第二電源線189。第三電晶體183的源極電極及汲極電極的另一方(為第二電極)連接到第一電源線187，閘極電極連接到閘極佈線186。發光元件185的另一方的電極(為第二電極)連接到共同電極190。注意，第一電源線187的電位和第二電源線189的電位互不相同。
對像素191的工作進行說明。當第三電晶體183根據閘極佈線186的信號導通時，第二電晶體182的第一電極、發光元件185的第一電極及電容元件184的第二電極的電位相等於第一電源線187的電位(V187 )。在此，因為第一電源線187的電位(V187 )恆定，所以第二電晶體182的第一電極等的電位恆定(V187 )。
當第一電晶體181被閘極佈線186的信號選擇而導通時，來自源極電極佈線188的信號的電位(V188 )藉由第一電晶體181輸入到第二電晶體182的閘極電極。此時，若是第二電源線189的電位(V189 )高於第一電源線187 的電位(V187 )，則Vgs =V188 -V187 。而且，若是Vgs 大於第二電晶體182的臨界值電壓，則使第二電晶體182導通。
因此，當使第二電晶體182工作在線性區域中時，藉由改變源極電極佈線188的電位(V188 )(例如為二值)，可以控制第二電晶體182的導通和截止。也就是，可以控制是否對發光元件185所包括的EL層施加電壓。
此外，當使第二電晶體182工作在飽和區域中時，藉由改變源極電極佈線188的電位(V188 )，可以控制流過發光元件185中的電流量。
當如上所述那樣地使第二電晶體182工作在線性區域中時，可以控制對發光元件185施加不施加電壓，而可以控制發光元件185的發光狀態和非發光狀態。例如，可以將這種驅動方法用於數位時間灰階級驅動。數字時間灰階級驅動是一種驅動方法，其中將一個框分割為多個子框，並且在各子框中控制發光元件185的發光狀態和非發光狀態。此外，當使第二電晶體182工作在飽和區域中時，可以控制流過發光元件185中的電流量，而可以調整發光元件185的亮度。圖51A至51C是沿圖47所示的B1-B2的截面圖。
接著，下面對應用圖34所示的像素電路的像素結構和其製造方法進行說明。
注意，圖39至圖47示出根據本實施例模式的薄膜電晶體的俯視圖，圖47是形成了像素電極的完成圖。圖 35A至圖38C是沿圖39至圖47所示的A1-A2的截面圖。
首先，在基板200上形成第一導電膜202、第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210(參照圖35A)。
注意，作為基板200，可以使用與實施例模式1中的基板100同樣的基板。可以使用與實施例模式1中的第一導電膜102同樣的材料及同樣的方法形成第一導電膜202。可以使用與實施例模式1中的第一絕緣膜104同樣的材料及方法形成第一絕緣膜204。
作為半導體膜206，較佳的使用結晶半導體膜和非晶半導體膜的疊層膜。作為結晶半導體膜，可以舉出多晶半導體膜或微晶半導體膜等。
多晶半導體膜是指由晶粒構成並在該晶粒之間包括多個晶界的半導體膜。多晶半導體膜例如藉由熱晶化法或雷射晶化法形成。在此，熱晶化法是指一種晶化法，其中在基板上形成非晶半導體膜，並加熱該基板來將該非晶半導體晶化。此外，雷射晶化法是指一種晶化法，其中在基板上形成非晶半導體膜，並對該非晶半導體膜照射雷射來將非晶半導體晶化。或者，也可以採用添加鎳等的促進晶化元素進行晶化的晶化法。在添加促進晶化元素進行晶化的情況下，較佳的對該半導體膜照射雷射。
多晶半導體被分類為如下兩種：以不使玻璃基板產生應變的程度的溫度和時間進行晶化的LTPS(低溫多晶 矽)；以及以更高溫進行晶化的HTPS(高溫多晶矽)。
微晶半導體膜是指包括其粒徑大致為2nm以上且100nm以下的晶粒的半導體膜，該微晶半導體膜包括其整個面只由晶粒構成的半導體膜或使非晶半導體介於晶粒之間的半導體膜。作為微晶半導體膜的形成方法，採用如下方法等，即可：即形成晶核並使它成長的方法；形成非晶半導體膜並接觸於該非晶半導體膜地形成絕緣膜和金屬膜，並且利用藉由對該金屬膜照射雷射產生在其中的熱來將非晶半導體晶化的方法。但是，微晶半導體膜不包括對非晶半導體膜利用熱晶化法或雷射晶化法形成的結晶半導體膜。
當例如使用在結晶半導體膜上層疊非晶半導體膜來形成的疊層膜作為半導體膜206時，可以使EL顯示裝置的像素電路所具有的電晶體高速工作。在此，作為結晶半導體膜，既可以應用多晶矽(包括LTPS及HTPS)膜等的多晶半導體膜，又可以應用微晶半導體膜。
注意，藉由在結晶半導體膜上具有非晶半導體膜，可以防止微晶半導體膜表面的氧化。此外，可以提高耐壓性並降低截止電流。
但是，在EL顯示裝置的像素電路正常地工作的情況下，對於半導體膜206的結晶性沒有特別的限制。
雜質半導體膜208是包含賦予一種導電性的雜質元素的半導體膜，並且它由添加有賦予一種導電性的雜質元素的半導體材料形成用氣體等形成。由於在本實施例模式中 設置n型薄膜電晶體，因此例如使用由包含磷化氫(化學式：PH3 )的矽烷氣體形成的包含磷的矽膜設置雜質半導體膜208，即可。但是，與第一導電膜202等同樣地需要耐熱性，還需要選擇在後面步驟中不被蝕刻或腐蝕的材料。在這種條件下，雜質半導體膜208不局限於特定的材料。注意，對於雜質半導體膜208的結晶性也沒有特別的限制。此外，當在使用半導體膜206形成的半導體層的一部分中藉由摻雜等設置可以實現與源極電極及汲極電極層間的歐姆接觸的區域時等，不需要設置雜質半導體膜208。
因為在本實施例模式中製造n型薄膜電晶體，所以也可以使用砷等作為所添加的賦予一種導電性的雜質元素，並且使用於形成雜質半導體膜208的矽烷氣體包含所希望的濃度的砷化氫(化學式：AsH3 )，即可。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成雜質半導體膜208。但是，不局限於特定的方法。
可以使用與實施例模式1中的第二導電膜110同樣的材料及方法形成第二導電膜210，並且使用與第一導電膜202不同的材料形成第二導電膜210。
接著，在第二導電膜210上形成第一抗蝕劑掩膜212(參照圖35A及圖39)。在此，第一抗蝕劑掩膜212是與實施例模式1中的第一抗蝕劑掩膜112同樣的具有厚度不同的三個區域的抗蝕劑掩膜。在第一抗蝕劑掩膜212 中，將最薄的區域稱為第一區域，將最厚的區域稱為第三區域，並且將厚於第一區域並薄於第三區域的區域稱為第二區域。注意，在圖35A中，將第一區域的厚度表示為t1 ，將第二區域的厚度表示為t2 ，並且將第三區域的厚度表示為t3 。
在第一抗蝕劑掩膜212中，在形成源極電極及汲極電極層220的區域中形成第三區域，並且在沒主動電極及汲極電極層220並使半導體層224露出地形成的區域中形成第二區域。設置第一區域，以便形成閘極電極層的圖案。
如在實施例模式1中所說明，藉由使用四級灰階的多級灰階掩膜，可以形成第一抗蝕劑掩膜212。但是，不局限於此，也可以使用可以形成具有厚度不同的三個區域的抗蝕劑掩膜的其他方法。例如，也可以藉由如在實施例模式2中所說明的方法形成具有厚度不同的三個區域的抗蝕劑掩膜。
接著，使用第一抗蝕劑掩膜212與實施例模式1同樣地進行第一蝕刻。也就是，藉由蝕刻對第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210進行構圖，形成第一薄膜疊層體214(參照圖35B及圖40)。
接著，使用第一抗蝕劑掩膜212進行第二蝕刻。也就是，藉由蝕刻對第一導電膜202進行構圖，形成閘極電極層216(參照圖35C及圖41)。
注意，閘極電極層216構成薄膜電晶體的閘極電極、閘極佈線、電容元件的一方的電極、第一電源線及支撐 部。在表示為閘極電極層216A的情況下，是指構成閘極佈線、第一電晶體181的閘極電極及第三電晶體183的閘極電極的閘極電極層。在表示為閘極電極層216B的情況下，是指構成第二電晶體182的閘極電極及電容元件184的一方的電極的電極層。在表示為閘極電極層216C的情況下，是指構成支撐部的電極層。在表示為閘極電極層216D的情況下，是指構成第一電源線187的電極層。在表示為閘極電極層216E、閘極電極層216F及閘極電極層216G的情況下，是指設置在源極電極佈線下並構成支撐部的電極層。而且，將它們總稱為閘極電極層216。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜202形成的閘極電極層216的側面形成在第一薄膜疊層體214的側面的內側。換言之，進行蝕刻，以與第一薄膜疊層體214的底面接觸地形成閘極電極層216的側面(進行蝕刻，以使在圖35A至35C的A1-A2截面中閘極電極層216的寬度成為小於第一薄膜疊層體214的寬度)。再者，以對於第二導電膜210的蝕刻速度小且對於第一導電膜202的蝕刻速度大的條件進行蝕刻。換言之，以相對於第二導電膜210的第一導電膜202的蝕刻選擇比大的條件進行蝕刻。藉由以這些條件進行第二蝕刻，可以形成閘極電極層216。
注意，對於閘極電極層216的側面形狀沒有特別的限制。例如，也可以是錐形狀。閘極電極層216的側面形狀取決於用於第二蝕刻的化學溶液等的條件。
在此，“對於第二導電膜210的蝕刻速度小並對於第一導電膜202的蝕刻速度大的條件”或者“相對於第二導電膜210的第一導電膜202的蝕刻選擇比大的條件”是指滿足以下第一必要條件及第二必要條件的條件。
第一必要條件是指閘極電極層216殘留在所需要的部分。需要閘極電極層216的部分是指圖41及圖42等中的以虛線表示的區域。換言之，需要的是，在第二蝕刻之後，閘極電極層216需要以構成閘極佈線、電晶體所具有的閘極電極及電容元件所具有的一個電極的方式殘留。為了使閘極電極層構成閘極佈線及電容佈線，需要以不使這些佈線斷開的方式進行第二蝕刻。較佳的是，如圖35C及圖41所示，在離第一薄膜疊層體214的側面具有間隔d1 的內側形成閘極電極層216的側面。實施者可以根據佈局而適當地設定間隔d1 ，即可。
第二必要條件是指由閘極電極層216構成的閘極佈線及電容佈線的最小寬度d3 和由源極電極及汲極電極層220構成的源極電極佈線的最小寬度d2 成為適當的寬度(參照圖46)。這是因為如下緣故：當藉由第二蝕刻而源極電極及汲極電極層220被蝕刻時，源極電極佈線的最小寬度d2 縮小，並且源極電極佈線的電流密度成為過大，因此電特性降低。由此，以第一導電膜202的蝕刻速度不成為過大並第二導電膜210的蝕刻速度儘量小的條件進行第二蝕刻。
注意，將以重疊於源極電極佈線的半導體層的寬度為 最小寬度d4 的部分適當地設置在為了根據每個元件分離閘極電極層所需要的部分中，即可。注意，將半導體層的最小寬度d4 設定為小於上述間隔d1 的大致兩倍。換言之，將間隔d1 設定為大於半導體層的最小寬度d4 的大致一半。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極的寬度設定為源極電極佈線的最小寬度d2 。
如上所說明，非常重要的是根據包括側面蝕刻的條件進行第二蝕刻。這是因為如下緣故：藉由第二蝕刻進行對於第一導電膜202的側面蝕刻，可以形成圖案，以不僅可以實現由閘極電極層216構成的相鄰的閘極佈線之間的所希望的連接，而且可以實現像素電路中的元件的所希望的連接。因為第二蝕刻是包括側面蝕刻的蝕刻，所以蝕刻大致各向同性地進行。
在此，側面蝕刻是指如下蝕刻，即不僅在被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於被蝕刻膜的底表面的方向)上，還在垂直於厚度方向的方向(平行於基板面的方向或平行於被蝕刻膜的底表面方向)上也削去被蝕刻膜。受到側面蝕刻的被蝕刻膜的端部被形成為根據對於被蝕刻膜的蝕刻氣體或用於蝕刻的化學溶液的蝕刻速度而成為各種形狀，但是在很多情況下端部被形成為曲面。
注意，圖41所示的閘極電極層216C、閘極電極層216F及閘極電極層216G用作支撐第一薄膜疊層體214的 支撐部。藉由具有支撐部，可以防止形成在閘極電極層上方的閘極絕緣膜等的膜的剝離。再者，藉由設置支撐部，可以防止利用第二蝕刻而接觸於閘極電極層216地形成的空洞的區域多餘地擴大。注意，因為藉由設置支撐部，還可以防止當進行製造時第一薄膜疊層體214因自重受到破壞或破損，並且可以提高成品率，所以是較佳的。另外，因為藉由具有支撐部而使對半導體層進行遮光的面積變大，所以是較佳的。但是，不局限此，也可以不設置支撐部。
如上所說明，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，使用鋁或鉬形成第一導電膜202，使用鈦或鎢形成第二導電膜210，並且將包含硝酸、醋酸及磷酸的化學溶液用於蝕刻液(蝕刻劑)，即可。或者，使用鉬形成第一導電膜202，使用鈦、鋁或鎢形成第二導電膜210，並且將包含過氧化氫溶液的化學溶液用於蝕刻液(蝕刻劑)，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最佳的是，形成在添加有釹的鋁膜上形成鉬膜的疊層膜作為第一導電膜202，形成鎢膜作為第二導電膜210，並且使用包含2%的硝酸、10%的醋酸、72%的磷酸的化學溶液作為蝕刻劑。藉由使用這樣的組成的化學溶液，不使第二導電膜210受到蝕刻地對第一導電膜202進行蝕刻。注意，添加到第一導電膜202的釹是為了實現鋁的低電阻化和為了防止小丘的產生而添加的。
接著，使第一抗蝕劑掩膜212凹陷(縮小)而使重疊於第一抗蝕劑掩膜212中的第一區域的區域的第二導電膜210露出，並形成第二抗蝕劑掩膜217(參照圖36A及圖42)。作為使第一抗蝕劑掩膜212凹陷(縮小)來形成第二抗蝕劑掩膜217的方法，例如可以舉出使用氧電漿的灰化。但是，使第一抗蝕劑掩膜212凹陷(縮小)來形成第二抗蝕劑掩膜217的方法不局限於此。注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩膜217的情況，但是本實施例模式不局限於此，還可以在形成第二抗蝕劑掩膜217之後進行第二蝕刻。
注意，在不將多級灰階掩膜用於形成第一抗蝕劑掩膜212的情況下，使用不同的光罩另行形成第二抗蝕劑掩膜217，即可。
接著，使用第二抗蝕劑掩膜217，並藉由蝕刻去除重疊於第一抗蝕劑掩膜212中的第一區域的區域的第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210。將該蝕刻製程稱為第三蝕刻。第三蝕刻與第一蝕刻同樣地進行，即可。藉由第三蝕刻，可以形成第二薄膜疊層體218(參照圖36B、圖43)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210以外的膜的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層216的蝕刻及腐蝕的條件進行蝕刻。
接著，使第二抗蝕劑掩膜217凹陷(縮小)而使重疊 於第二區域的區域的第二導電膜210露出，並形成第三抗蝕劑掩膜219(參照圖36C及圖44)。
接著，使用第三抗蝕劑掩膜219，對第二薄膜疊層體218中的第二導電膜210進行蝕刻，來形成源極電極及汲極電極層220(參照圖37A、圖45及圖46)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第二導電膜210以外的膜的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層216的蝕刻及腐蝕的條件進行蝕刻。
注意，源極電極及汲極電極層220構成薄膜電晶體的源極電極或汲極電極、源極電極佈線、第二電源線、電容元件的另一方的電極及連接薄膜電晶體和發光元件的一個電極的電極。在表示為源極電極及汲極電極層220A的情況下，是指構成源極電極佈線188和第一電晶體181的源極電極及汲極電極的一方的電極層。在表示為源極電極及汲極電極層220B的情況下，是指構成電容元件184的另一方的電極、第二電晶體182的源極電極及汲極電極的一方、第三電晶體183的源極電極及汲極電極的一方以及將這些電極中的任一個或多個連接到發光元件的一個電極的電極的電極層。在表示為源極電極及汲極電極層220C的情況下，是指構成第一電晶體181的源極電極及汲極電極的另一方及連接第一電晶體181和發光元件的一個電極的電極的電極層。在表示為源極電極及汲極電極層220D的情況下，是指構成第二電源線189及第二電晶體182的源 極電極及汲極電極的另一方的電極層。在表示為源極電極及汲極電極層220E的情況下，是指構成第三電晶體183的源極電極及汲極電極的另一方的電極層。
注意，作為對於第二薄膜疊層體218中的第二導電膜210的蝕刻，可以採用濕蝕刻或乾蝕刻的任一種。
接著，使用第三抗蝕劑掩膜219，對第二薄膜疊層體218中的雜質半導體膜208及半導體膜206的上部(背通道部)進行蝕刻，來形成源極區域及汲極區域222(參照圖37B)。同時形成半導體層224。半導體層224具有半導體層224A及半導體層224B，並且半導體層224A和半導體層224B被分離(參照圖37C)。
將包括形成源極電極及汲極電極層220的製程和形成源極區域及汲極區域222的製程的蝕刻製程稱為第四蝕刻。第四蝕刻也與第一蝕刻同樣地進行，即可。這是因為第四蝕刻中的被蝕刻層與第一蝕刻中的被蝕刻層的一部分一致。在此，選擇如下蝕刻條件，即不產生或不容易產生對雜質半導體膜208及半導體膜206以外的膜的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層216的蝕刻及腐蝕的條件進行蝕刻。
注意，作為對於第二薄膜疊層體218中的雜質半導體膜208及半導體膜206的上部(背通道部)的蝕刻，可以採用乾蝕刻或濕蝕刻的任一種。
然後，去除第三抗蝕劑掩膜219，以完成薄膜電晶體(參照圖37C、圖46)。如上所說明，可以使用一個光罩 (多級灰階掩膜)製造可以用於EL顯示裝置的薄膜電晶體。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。此時，也可以只使用第一保護膜226形成第二絕緣膜，但是在此使用第一保護膜226和第二保護膜228形成第二絕緣膜(參照圖38A及圖51A)。與第一絕緣膜204同樣地形成第一保護膜226，即可。但是，較佳的由包含氫的氮化矽或包含氫的氧氮化矽形成第一保護膜226，而防止金屬等的雜質侵入到半導體層中並擴散而半導體層被污染。
藉由其表面大致成為平坦的方法形成第二保護膜228。這是因為藉由使第二保護膜228的表面成為大致平坦，可以防止形成在第二保護膜228上的第一像素電極層232的破裂等的緣故。因此，在此“大致平坦”是指能夠實現上述目的的程度即可，而並不要求高平坦性。
注意，例如可以使用感光聚醯亞胺、丙烯或環氧樹脂等並藉由旋塗法等來形成第二保護膜228。但是，不局限於這些材料或形成方法。
注意，第二保護膜228較佳的層疊藉由使其表面大致成為平坦的方法形成的上述保護膜和覆蓋它來防止水分的侵入和釋放的保護膜而形成。具體而言，防止水分的侵入和釋放的保護膜較佳的使用氮化矽、氧氮化矽、氧氮化鋁或氮化鋁等形成。作為形成方法，較佳的使用濺鍍法。
接著，在第二絕緣膜中形成第一開口部230及第二開 口部231(參照圖38B及圖51B)。將第一開口部230形成為至少到達源極電極及汲極電極層的表面。將第二開口部231形成為至少到達閘極電極層的表面。第一開口部230及第二開口部231的形成方法不局限於特定的方法，而實施者根據第一開口部230的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部230及第二開口部231。
將第一開口部230設置為到達源極電極及汲極電極層220，並且如圖47所示那樣將多個第一開口部230設置在所需要的部分中。將第一開口部230A設置在源極電極及汲極電極層220C上，將第一開口部230B設置在源極電極及汲極電極層220B上，並且將第一開口部230C設置在源極電極及汲極電極層220E上。
將第二開口部231設置為到達閘極電極層216，並且如圖47所示那樣將多個第二開口部231設置在所需要的部分中。也就是，不僅去除第二絕緣膜，而且還去除第一絕緣膜204、半導體層224的所希望的部分而設置第二開口部231。將第二開口部231A設置在閘極電極層216B上，並且將第二開口部231B設置在閘極電極層216D上。
注意，當藉由光微影法形成開口部時，使用一個光罩。
接著，在第二絕緣膜上形成第一像素電極層232(參照圖38C、圖51B及圖47)。將第一像素電極層232形 成為通過第一開口部230或第二開口部231連接到源極電極及汲極電極層220或閘極電極層216。具體而言，將第一像素電極層232形成為通過第一開口部230A連接到源極電極及汲極電極層220C，通過第一開口部230B連接到源極電極及汲極電極層220B，通過第一開口部230C連接到源極電極及汲極電極層220E，通過第二開口部231A連接到閘極電極層216B，並且藉由第二開口部231B連接到閘極電極層216D。
注意，當藉由光微影法形成第一像素電極層232時，使用一個光罩。
如上所說明，可以形成可以用於EL顯示裝置的像素的電晶體和與此連接的像素電極的一方。藉由在該像素電極上還形成EL層，並在EL層上形成像素電極的另一方，可以製造EL顯示裝置。下面，對於其後面的步驟進行簡單的說明。
由於像素所具有的薄膜電晶體是n型電晶體，因此較佳的使用成為陰極的材料形成第一像素電極層232。作為成為陰極的材料，可以舉出功函數小的材料，例如Ca、Al、MgAg、AlLi等。但是，不局限於這些材料。此外，第一像素電極層232既可以由單層形成，又可以採用層疊多個膜而形成的疊層膜。
接著，在第一像素電極層232的側面(端部)及第二絕緣膜上形成分隔壁233(參照圖51C)。將分隔壁233形成為：具有開口部，並且使第一像素電極層232在該開 口部中露出。使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁233。具體而言，較佳的使用聚醯亞胺、聚醯胺、聚醯亞胺-醯胺、丙烯、苯並環丁烯類樹脂形成分隔壁233。特別地，較佳的使用感光材料在第一像素電極層232上形成開口部，而使該開口部的側壁成為具有連續的曲率的傾斜面。
接著，將EL層234形成為在該分隔壁233的開口部中接觸於第一像素電極層232(參照圖51C)。EL層234既可以由單層構成，又可以由層疊多個層來形成的疊層膜構成。EL層234至少包括發光層。發光層較佳的通過電洞傳輸層連接到第二像素電極層235。
而且，覆蓋EL層地使用成為陽極的材料形成第二像素電極層235(參照圖51C)。第二像素電極層235相當於圖34中的共同電極190。可以使用具有透光性的導電材料形成第二像素電極層235。在此，作為具有透光性的導電材料，可以舉出氧化銦錫(下面稱為ITO)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或添加有氧化矽的氧化銦錫等。藉由濺鍍法或CVD法等形成具有透光性的導電材料的膜，即可，但是不局限於特定的方法。此外，第二像素電極層235也既可以由單層形成，又可以採用層疊多個膜而形成的疊層膜。
在此，使用ITO作為第二像素電極層235。在分隔壁233的開口部中第一像素電極層232、EL層234和第二像 素電極層235重疊，以形成發光元件236。發光元件236相當於圖34中的發光元件185。然後，較佳的在第二像素電極層235及分隔壁233上形成第三保護膜(未圖示)，以便防止氧、氫、水分及二氧化碳等侵入到發光元件236中。作為第三保護膜，選擇具有藉由與第一保護膜226同樣的材料防止水分的侵入和釋放的功能的膜。第三保護膜較佳的由氮化矽、氧氮化矽、氧氮化鋁或氮化鋁等形成。再者，較佳的覆蓋第三保護膜地具有氮化矽膜或DLC膜等。
而且，較佳的使用保護薄膜(貼合薄膜、紫外線固性樹脂薄膜等)或覆蓋材料進一步進行封裝(封入)，以防止使發光元件暴露在外部空氣中。較佳的使用氣體透過性低且漏氣少的材料設置保護薄膜及覆蓋材料。
如上所說明，可以形成到頂部發射結構型EL顯示裝置的發光元件(參照圖51C)。但是，本實施例模式不局限於上述說明，還可以將其應用於底面發射結構型EL顯示裝置或雙面發射結構型EL顯示裝置。在底面發射結構及雙面發射結構中，將具有透光性的導電材料用於第一像素電極層232，即可。注意，在使用成為陽極的材料形成第一像素電極層232的情況下，例如可以使用ITO形成第一像素電極層232。藉由作為第一像素電極層232採用這種結構，可以製造底面發射型EL顯示裝置。在此情況下，較佳的使用成為陰極的材料，並覆蓋EL層234地形成第二像素電極層235。作為成為陰極的材料，可以舉出 功函數小的材料，例如Ca、Al、MgAg、AlLi等。注意，較佳的藉由使用掩膜的蒸鍍形成EL層234及第二像素電極層235。因此，較佳的使用可藉由蒸鍍形成的材料形成第二像素電極層235。
注意，如上所說明的保護膜等不局限於上述材料或形成方法，而採用不阻礙EL層的發光並可以防止退化等的膜，即可。
或者，在頂部發射結構中，也可以包括形成有像素電路的區域地形成第一像素電極層232A。在此情況下，首先只形成相當於第一像素電極層232B及第一像素電極層232C的導電層，在該導電層上形成具有第一開口部230B的絕緣膜，並且通過第一開口部230B連接到源極電極及汲極電極層220B地形成第一像素電極層232A，即可。藉由也包括形成有像素電路的區域地形成第一像素電極層232A，可以擴大發光區域，從而可以進行更高清晰的顯示。
注意，雖然在此描述了作為發光元件的有機EL元件，但是也可以使用無機EL元件作為發光元件。
注意，端子連接部與實施例模式1所說明的同樣。
如上所述那樣，可以製造EL顯示裝置。
如上所說明，因為可以當形成閘極電極的圖案時不需要新的光罩，大幅度地縮減薄膜電晶體的製造步驟數目，並且將該薄膜晶體管用於EL顯示裝置，所以可以大幅度地縮減EL顯示裝置的製造步驟。另外，也可以使用一個 光罩(多級灰階掩膜)製造薄膜電晶體。從而，可以大幅度地縮減薄膜電晶體或EL顯示裝置的製造步驟數目。另外，因為使用一個光罩可以製造薄膜電晶體，所以可以防止當使光罩的位置一致時產生不一致。
此外，與以光罩的數目的減少為目的的現有技術不同，不需要經過如背面曝光、抗蝕劑軟熔及剝離法等的複雜步驟。從而，可以不使成品率降低並大幅度地縮減EL顯示裝置的製造步驟數目。
此外，可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟。因此，可以不犧牲EL顯示裝置的顯示品質等並大幅度地縮減EL顯示裝置的製造步驟數目。
再者，藉由上述效果，可以大幅度地縮減薄膜電晶體及EL顯示裝置的製造成本。
另外，在本發明的一種實施例的薄膜電晶體中，閘極電極層對半導體層的大部分起到遮光作用。特別地，閘極電極層對薄膜電晶體所包括的半導體層起到遮光的作用。因此，可以使用光洩漏電流少的薄膜電晶體，而可以製造顯示品質良好的EL顯示裝置。
注意，本實施例模式不局限於如上所說明的像素結構，而可以用於各種各樣的EL顯示裝置。
實施例模式4
在本實施例模式中，參照圖48A至圖50C對於組裝 藉由實施例模式1至實施例模式3所說明的方法製造的顯示面板或顯示裝置作為顯示部的電子設備進行說明。作為這些電子設備，例如可以舉出如攝像機或數位相機等的影像拍攝裝置、頭戴式顯示器(護目鏡型顯示器)、汽車導航、投影機、汽車音響、個人電腦、可攜式資訊終端(移動電腦、手機或電子書等)。圖48A及48B示出這些電子設備的一例。
圖48A示出電視裝置。藉由將顯示面板組裝到框體中，可以完成圖48A所示的電視裝置。由應用實施例模式1至實施例模式3所說明的方法而製造的顯示面板形成主螢幕323，並且作為其他輔助設備具備有揚聲器部329、操作開關等。
如圖48A所示，將應用實施例模式1至實施例模式3所說明的製造方法的顯示用面板322組裝到框體321中，藉由接收器325可以接收普通的電視廣播。而且，藉由經由數據機324連接到採用有線或無線方式的通信網路，也可以進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。藉由使用組裝到框體中的開關或另外提供的遙控單元326，可以進行電視裝置的操作。在該遙控單元326中也可以設置有用於顯示輸出資訊的顯示部327。
另外，也可以在電視裝置中，除了主螢幕323之外，還由第二顯示面板形成子螢幕328，而附加有顯示頻道或音量等的結構。
圖49表示示出電視裝置的主要結構的方塊圖。在顯示面板中形成有像素部351。信號線驅動電路352和掃描線驅動電路353也可以以COG方式安裝到顯示面板中。
作為其他外部電路的結構，在視頻信號的輸入一側具有視頻信號放大電路355、視頻信號處理電路356、以及控制電路357等：該視頻信號放大電路355放大由調諧器354接收的信號中的視頻信號；該視頻信號處理電路356將從視頻信號放大電路355輸出的信號轉換為對應於紅色、綠色、藍色各種顏色的顏色信號；該控制電路357將該視頻信號轉換為驅動器IC的輸入規格。控制電路357將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以採用如下結構，即在信號線一側設置信號分割電路358，並將輸入數位信號分割為整數個來供給。
由調諧器354接收的信號中的音頻信號被傳送到音頻信號放大電路359，並且其輸出經過音頻信號處理電路360被供給到揚聲器363。控制電路361從輸入部362接收接收站(接收頻率)、音量的控制資訊，並且將信號傳送到調諧器354及音頻信號處理電路360。
當然，本發明的一種方式的顯示裝置不局限於電視裝置而還可以應用於個人電腦的監視器、如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等的大面積的顯示媒體。因此，藉由應用上述本實施例模式之一的顯示裝置的製造方法，可以提高這些顯示媒體的生產率。
藉由將應用實施例模式1至實施例模式3所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於主螢幕323、子螢幕328，可以提高電視裝置的生產率。
此外，圖48B所示的可攜式電腦包括主體331及顯示部332等。藉由將應用實施例模式1至實施例模式3所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於顯示部332，可以提高電腦的生產率。
圖50A至50C是手機的一例，圖50A是正視圖，圖50B是後視圖，圖50C是當滑動兩個框體時的正視圖。手機由兩個框體，即框體301以及302構成。手機具有手機和可攜式資訊終端雙方的功能，其內置有電腦，並且除了聲音通話以外還可以處理各種資料，即是所謂的智慧手機(Smartphone)。
框體301具備顯示部303、揚聲器304、麥克風305、操作鍵306、定位裝置307、表面相機用透鏡308、外部連接端子插口309、以及耳機端子310等，並且框體302由鍵盤311、外部記憶體插槽312、背面相機313、燈314等構成。此外，天線內置在框體301中。
此外，手機還可以在上述結構的基礎上內置有非接觸IC晶片、小型記憶體件等。
相重合的框體301和框體302(示出在圖50A中)可以滑動，藉由滑動則如圖50C那樣展開。可以將應用實施例模式1至實施例模式3所說明的顯示裝置的製造方法的顯示面板或顯示裝置安裝到顯示部303中。由於在與顯示 部303相同的面上具備表面影像拍攝裝置用透鏡308，所以可以進行視頻通話。此外，藉由將顯示部303用作取景器，可以利用背面影像拍攝裝置313以及燈314進行靜態圖像以及動態圖像的攝影。
藉由利用揚聲器304和麥克風305，可以將手機用作聲音儲存裝置(錄音裝置)或聲音再現裝置。此外，可以利用操作鍵306進行電話的撥打和接收、電子郵件等的簡單的資訊輸入操作、表示在顯示部中的畫面的捲動操作、選擇表示在顯示部中的資訊等的游標移動操作等。
此外，當如製作檔、用作可攜式資訊終端等進行處理的資訊較多時，使用鍵盤311是較方便的。再者，藉由使相重合的框體301和框體302(圖50A)滑動，可以如圖50C那樣展開。當用作可攜式資訊終端時，可以使用鍵盤311及定位裝置307順利地進行游標的操作。外部連接端子插口309可以與AC適配器以及USB電纜等的各種電纜連接，並可以進行充電以及與個人電腦等的資料通信。此外，藉由對外部記憶體插槽312插入記錄媒體，可以進行更大量的資料儲存以及移動。
框體302的背面(圖50B)具備背面影像拍攝裝置313及燈314，並且可以將顯示部303用作取景器而可以進行靜態圖像以及動態圖像的攝影。
此外，除了上述功能結構之外，還可以具備紅外線通信功能、USB埠、數位電視(one-seg)接收功能、非接觸IC晶片或耳機插口等。
由於可以應用實施例模式1至實施例模式3所說明的薄膜電晶體及顯示裝置的製造方法製造本實施例模式所說明的各種電子設備，因此可以提高這些電子設備的生產率。
由此，可以大幅度地縮減這些電子設備的製造成本。
再者，如實施例模式1至實施例模式3所說明，可以製造顯示品質高的顯示裝置。
100‧‧‧基板
102‧‧‧第一導電膜
104‧‧‧第一絕緣膜
106‧‧‧半導體膜
108‧‧‧雜質半導體膜
110‧‧‧第二導電膜
112‧‧‧第一抗蝕劑掩膜
114‧‧‧第一薄膜疊層體
116‧‧‧閘極電極層
116A‧‧‧閘極電極層
116B‧‧‧閘極電極層
116C‧‧‧閘極電極層
116D‧‧‧閘極電極層
117‧‧‧第二抗蝕劑掩膜
118‧‧‧第二薄膜疊層體
119‧‧‧第三抗蝕劑掩膜
120‧‧‧源極電極及汲極電極層
120A‧‧‧源極電極及汲極電極層
120B‧‧‧源極電極及汲極電極層
120C‧‧‧源極電極及汲極電極層
120D‧‧‧源極電極及汲極電極層
122‧‧‧源極區域及汲極區域
122A‧‧‧源極區域及汲極區域
122B‧‧‧源極區域及汲極區域
122C‧‧‧源極區域及汲極區域
122D‧‧‧源極區域及汲極區域
124‧‧‧半導體層
124A‧‧‧半導體層
124B‧‧‧半導體層
126‧‧‧第一保護膜
128‧‧‧第二保護膜
130‧‧‧第一開口部
131‧‧‧第二開口部
132‧‧‧像素電極層
140‧‧‧多級灰階掩膜
141‧‧‧基板
142‧‧‧第一半透光部
143‧‧‧第二半透光部
144‧‧‧遮光部
145‧‧‧多級灰階掩膜
146‧‧‧基板
147‧‧‧第一半透光部
148‧‧‧第二半透光部
149‧‧‧遮光部
151‧‧‧角
160A‧‧‧第三開口部
160B‧‧‧第三開口部
161‧‧‧第四開口部
171‧‧‧第一區域
172‧‧‧第二區域
173‧‧‧第三區域
181‧‧‧第一電晶體
182‧‧‧第二電晶體
183‧‧‧第三電晶體
184‧‧‧電容元件
185‧‧‧發光元件
186‧‧‧閘極佈線
187‧‧‧第一電源線
188‧‧‧源極電極佈線
189‧‧‧第二電源線
190‧‧‧共同電極
191‧‧‧像素
200‧‧‧基板
202‧‧‧第一導電膜
204‧‧‧第一絕緣膜
206‧‧‧半導體膜
208‧‧‧雜質半導體膜
210‧‧‧第二導電膜
212‧‧‧第一抗蝕劑掩膜
214‧‧‧第一薄膜疊層體
216‧‧‧閘極電極層
216A‧‧‧閘極電極層
216B‧‧‧閘極電極層
216C‧‧‧閘極電極層
216D‧‧‧閘極電極層
216E‧‧‧閘極電極層
216F‧‧‧閘極電極層
216G‧‧‧閘極電極層
217‧‧‧第二抗蝕劑掩膜
218‧‧‧第二薄膜疊層體
219‧‧‧第三抗蝕劑掩膜
220‧‧‧源極電極及汲極電極層
220A‧‧‧源極電極及汲極電極層
220B‧‧‧源極電極及汲極電極層
220C‧‧‧源極電極及汲極電極層
220D‧‧‧源極電極及汲極電極層
220E‧‧‧源極電極及汲極電極層
222‧‧‧源極區域及汲極區域
222A‧‧‧源極區域及汲極區域
222B‧‧‧源極區域及汲極區域
222C‧‧‧源極區域及汲極區域
222D‧‧‧源極區域及汲極區域
224‧‧‧半導體層
224A‧‧‧半導體層
224B‧‧‧半導體層
224C‧‧‧半導體層
226‧‧‧第一保護膜
228‧‧‧第二保護膜
230‧‧‧第一開口部
230A‧‧‧第一開口部
230B‧‧‧第一開口部
230C‧‧‧第一開口部
231‧‧‧第二開口部
231A‧‧‧第二開口部
231B‧‧‧第二開口部
232‧‧‧第一像素電極層
232A‧‧‧第一像素電極層
232B‧‧‧第一像素電極層
232C‧‧‧第一像素電極層
233‧‧‧分隔壁
234‧‧‧EL層
235‧‧‧第二像素電極層
236‧‧‧發光元件
301‧‧‧框體
302‧‧‧框體
303‧‧‧顯示部
304‧‧‧揚聲器
305‧‧‧麥克風
306‧‧‧操作鍵
307‧‧‧定位裝置
308‧‧‧表面影像拍攝裝置用透鏡
309‧‧‧外部連接端子插口
310‧‧‧耳機端子
311‧‧‧鍵盤
312‧‧‧外部記憶體插槽
313‧‧‧背面影像拍攝裝置
314‧‧‧燈
321‧‧‧框體
322‧‧‧顯示用面板
323‧‧‧主螢幕
324‧‧‧數據機
325‧‧‧接收器
326‧‧‧遙控單元
327‧‧‧顯示部
328‧‧‧子螢幕
329‧‧‧揚聲器部
331‧‧‧主體
332‧‧‧顯示部
351‧‧‧像素部
352‧‧‧信號線驅動電路
353‧‧‧掃描線驅動電路
354‧‧‧調諧器
355‧‧‧視頻信號放大電路
356‧‧‧視頻信號處理電路
357‧‧‧控制電路
358‧‧‧信號分割電路
359‧‧‧音頻信號放大電路
360‧‧‧音頻信號處理電路
361‧‧‧控制電路
362‧‧‧輸入部
363‧‧‧揚聲器
在附圖中：圖1A至1C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖2A至2C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖3A至3C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖4A至4C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖5A至5C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖6A至6C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖7A至7C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖； 圖8A至8C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖9A至9C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖10A至10C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖11A至11C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖12A至12C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖13A至13C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖14A至14C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖15A至15C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖16A至16C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖17A至17C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖18A至18C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖19A至19C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖； 圖20A至20C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖21是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖22是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖23是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖24是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖25是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖26是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖27是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖28是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖29是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖30A及30B是說明四級灰階的光罩的圖；圖31是說明主動矩陣基板的連接部的圖；圖32是說明主動矩陣基板的連接部的圖；圖33A至33C是說明主動矩陣基板的連接部的圖； 圖34是說明顯示裝置的像素電路的一例的圖；圖35A至35C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖36A至36C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖37A至37C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖38A至38C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖39是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖40是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖41是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖42是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖43是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖44是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖45是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖46是說明薄膜電晶體及顯示裝置的製造方法的一 例的圖；圖47是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖48A及48B是說明電子設備的圖；圖49是說明電子設備的圖；圖50A至50C是說明電子設備的圖；圖51A至51C是說明EL顯示裝置的製造方法的一例的圖；圖52是說明抗蝕劑掩膜的形成方法的一例的圖；以及圖53A至53D是說明抗蝕劑掩膜的形成方法的一例的圖。
116A‧‧‧閘極電極層
d1 ‧‧‧間隔

Claims (19)

  1. 一種薄膜電晶體的製造方法，包含如下步驟：形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；在該第二導電膜上形成第一抗蝕劑掩膜，該第一抗蝕劑掩膜包括第一區域、厚於該第一區域的第二區域、及厚於該第二區域的第三區域；使用該第一抗蝕劑掩膜對該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，以使該第一導電膜的至少一表面露出；進行對該第一導電膜的一部分進行側面蝕刻的第二蝕刻來形成閘極電極層；藉由使該第一抗蝕劑掩膜縮小以使該第二導電膜露出來形成第二抗蝕劑掩膜；使用該第二抗蝕劑掩膜對該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第三蝕刻來去除該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜；藉由使該第二抗蝕劑掩膜縮小以使該第二導電膜露出來形成第三抗蝕劑掩膜；以及使用該第三抗蝕劑掩膜對該半導體膜的一部分、該雜質半導體膜及該第二導電膜進行第四蝕刻來去除該半導體 膜的該部分、該雜質半導體膜及該第二導電膜，並且形成源極電極層、汲極電極層、源極區域以及汲極區域。
  2. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中使用四級灰階的光罩形成該第一抗蝕劑掩膜。
  3. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中使用三級灰階的光罩和雷射形成該第一抗蝕劑掩膜。
  4. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中作為該第一蝕刻、該第三蝕刻及該第四蝕刻使用乾蝕刻，而作為該第二蝕刻使用濕蝕刻。
  5. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，藉由該第一蝕刻形成元件區域，以及其中，藉由該第二蝕刻在離該元件區域的側面更內側一大致均勻的距離處形成該閘極電極層的側面。
  6. 一種顯示裝置的製造方法，其中像素電極選擇性地形成連接到如申請專利範圍第1項的薄膜電晶體的製造方法所製造的薄膜電晶體的該源極電極層及汲極電極層。
  7. 一種顯示裝置的製造方法，包含如下步驟：形成第一導電膜；在該第一導電膜上形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜； 在該雜質半導體膜上形成第二導電膜；在該第二導電膜上形成第一抗蝕劑掩膜，該第一抗蝕劑掩膜包括第一區域、厚於該第一區域的第二區域、及厚於該第二區域的第三區域；使用該第一抗蝕劑掩膜對該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，以使該第一導電膜的至少一表面露出；進行對該第一導電膜的一部分進行側面蝕刻的第二蝕刻來形成閘極電極層；藉由使該第一抗蝕劑掩膜縮小以使該第二導電膜露出來形成第二抗蝕劑掩膜；使用該第二抗蝕劑掩膜對該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第三蝕刻來去除該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜；藉由使該第二抗蝕劑掩膜縮小以使該第二導電膜露出來形成第三抗蝕劑掩膜；使用該第三抗蝕劑掩膜對該半導體膜的一部分、該雜質半導體膜及該第二導電膜進行第四蝕刻來去除該半導體膜的該部分、該雜質半導體膜及該第二導電膜，並且形成源極電極層、汲極電極層、源極區域以及汲極區域，並且形成薄膜電晶體；去除該第三抗蝕劑掩膜；形成覆蓋該薄膜電晶體的第二絕緣膜； 在該第二絕緣膜中形成開口部以使該源極電極層的一部分及該汲極電極層的一部分露出；以及在該開口部及該第二絕緣膜上選擇性地形成像素電極。
  8. 如申請專利範圍第7項的顯示裝置的製造方法，其中使用四級灰階的光罩形成該第一抗蝕劑掩膜。
  9. 如申請專利範圍第7項的顯示裝置的製造方法，其中使用三級灰階的光罩和雷射形成該第一抗蝕劑掩膜。
  10. 如申請專利範圍第7項的顯示裝置的製造方法，其中作為該第一蝕刻、該第三蝕刻及該第四蝕刻使用乾蝕刻，而作為該第二蝕刻使用濕蝕刻。
  11. 如申請專利範圍第7項的顯示裝置的製造方法，其中，藉由該第一蝕刻形成元件區域，以及其中，藉由該第二蝕刻在離該元件區域的側面更內側一大致均勻的距離處形成該閘極電極層的側面。
  12. 如申請專利範圍第7項的顯示裝置的製造方法，其中藉由層疊利用CVD法或濺鍍法形成的絕緣膜和利用旋塗法形成的絕緣膜而形成該第二絕緣膜。
  13. 如申請專利範圍第7項的顯示裝置的製造方法，其中藉由光微影法形成該像素電極。
  14. 一種電子設備的製造方法，包含如下步驟：形成第一導電膜； 在該第一導電膜上形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；形成第二導電膜；在該第二導電膜上形成第一抗蝕劑掩膜，該第一抗蝕劑掩膜包括第一區域、厚於該第一區域的第二區域、及厚於該第二區域的第三區域；使用該第一抗蝕劑掩膜對該第一絕緣膜、該半導體膜及該第二導電膜進行第一蝕刻，以使該第一導電膜的至少一表面露出；進行對該第一導電膜的一部分進行側面蝕刻的第二蝕刻來形成閘極電極層；藉由使該第一抗蝕劑掩膜縮小以使該第二導電膜露出來形成第二抗蝕劑掩膜；使用該第二抗蝕劑掩膜對該第一絕緣膜、該半導體膜及該第二導電膜進行第三蝕刻來去除該第一絕緣膜、該半導體膜及該第二導電膜；藉由使該第二抗蝕劑掩膜縮小以使該第二導電膜露出來形成第三抗蝕劑掩膜；以及使用該第三抗蝕劑掩膜對該半導體膜的一部分及該第二導電膜進行第四蝕刻來形成源極電極層及汲極電極層。
  15. 如申請專利範圍第14項的電子設備的製造方法，其中使用四級灰階的光罩形成該第一抗蝕劑掩膜。
  16. 如申請專利範圍第14項的電子設備的製造方法，其中使用三級灰階的光罩和雷射形成該第一抗蝕劑 掩膜。
  17. 如申請專利範圍第14項的電子設備的製造方法，其中作為該第一蝕刻、該第三蝕刻及該第四蝕刻使用乾蝕刻，而作為該第二蝕刻使用濕蝕刻。
  18. 如申請專利範圍第14項的電子設備的製造方法，其中，藉由該第一蝕刻形成元件區域，以及其中，藉由該第二蝕刻在離該元件區域的側面更內側一大致均勻的距離處形成該閘極電極層的側面。
  19. 如申請專利範圍第14項的電子設備的製造方法，其中像素電極選擇性地形成連接到該源極電極層及汲極電極層。
TW098119076A 2008-06-17 2009-06-08 薄膜電晶體和其製法、以及顯示裝置和其製法 TWI496217B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008157765 2008-06-17

Publications (2)

Publication Number Publication Date
TW201007851A TW201007851A (en) 2010-02-16
TWI496217B true TWI496217B (zh) 2015-08-11

Family

ID=41415164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119076A TWI496217B (zh) 2008-06-17 2009-06-08 薄膜電晶體和其製法、以及顯示裝置和其製法

Country Status (4)

Country Link
US (1) US7790483B2 (zh)
JP (1) JP5396165B2 (zh)
KR (1) KR101563518B1 (zh)
TW (1) TWI496217B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI688047B (zh) 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102956550B (zh) * 2011-08-18 2015-03-25 元太科技工业股份有限公司 制造主动阵列基板的方法与主动阵列基板
CN103365005A (zh) * 2012-03-30 2013-10-23 群康科技(深圳)有限公司 阵列基板结构、阵列基板结构的制造方法与显示面板
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103165471A (zh) * 2013-02-19 2013-06-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示装置
JP2015012048A (ja) 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
WO2015146023A1 (ja) * 2014-03-25 2015-10-01 株式会社Ｊｏｌｅｄ エッチング方法、および、これを用いた有機ｅｌ表示パネルの製造方法
KR102210366B1 (ko) 2014-06-12 2021-02-02 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049064A1 (en) * 2000-05-31 2001-12-06 Lee Deuk Su Photo mask for fabricating a thin film transistor liquid crystal display
US6635581B2 (en) * 2001-06-08 2003-10-21 Au Optronics, Corp. Method for forming a thin-film transistor
US7116384B2 (en) * 2004-04-30 2006-10-03 Quanta Display Inc. Method for manufacturing a panel of TFT LCD having particular TFT structure above pixel electrode

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6484669A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH07307477A (ja) 1994-03-15 1995-11-21 Sanyo Electric Co Ltd 半導体装置の製造方法
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000307118A (ja) 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2003334674A (ja) * 2002-03-13 2003-11-25 Sony Corp レーザ加工方法
JP4152396B2 (ja) * 2005-04-04 2008-09-17 廣輝電子股▲ふん▼有限公司 薄膜トランジスタアレイの製造方法
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
EP3229066A1 (en) * 2005-12-05 2017-10-11 Semiconductor Energy Laboratory Co., Ltd. Transflective liquid crystal display with a horizontal electric field configuration
EP2479604B1 (en) * 2005-12-05 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4570632B2 (ja) 2006-02-20 2010-10-27 Ｈｏｙａ株式会社 ４階調フォトマスクの製造方法、及びフォトマスクブランク加工品
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP5228390B2 (ja) * 2006-07-21 2013-07-03 大日本印刷株式会社 階調マスク
KR101255616B1 (ko) * 2006-07-28 2013-04-16 삼성디스플레이 주식회사 다중톤 광마스크, 이의 제조방법 및 이를 이용한박막트랜지스터 기판의 제조방법
WO2008099528A1 (ja) 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049064A1 (en) * 2000-05-31 2001-12-06 Lee Deuk Su Photo mask for fabricating a thin film transistor liquid crystal display
US6635581B2 (en) * 2001-06-08 2003-10-21 Au Optronics, Corp. Method for forming a thin-film transistor
US7116384B2 (en) * 2004-04-30 2006-10-03 Quanta Display Inc. Method for manufacturing a panel of TFT LCD having particular TFT structure above pixel electrode

Also Published As

Publication number Publication date
JP5396165B2 (ja) 2014-01-22
US20090311809A1 (en) 2009-12-17
KR20090131262A (ko) 2009-12-28
TW201007851A (en) 2010-02-16
KR101563518B1 (ko) 2015-10-27
US7790483B2 (en) 2010-09-07
JP2010028103A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
TWI496217B (zh) 薄膜電晶體和其製法、以及顯示裝置和其製法
US7749820B2 (en) Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
TWI455211B (zh) 薄膜電晶體的製造方法和顯示裝置的製造方法
TWI509700B (zh) 薄膜電晶體，其製造方法，顯示裝置，和顯示裝置的製造方法
TWI486096B (zh) 電致發光顯示裝置的製造方法
US7993991B2 (en) Manufacturing method of thin film transistor and manufacturing method of display device
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
TWI470738B (zh) 顯示裝置的製造方法
US8207026B2 (en) Manufacturing method of thin film transistor and manufacturing method of display device
JP5997725B2 (ja) 表示装置
JP5460096B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees