CN103365005A - 阵列基板结构、阵列基板结构的制造方法与显示面板 - Google Patents
阵列基板结构、阵列基板结构的制造方法与显示面板 Download PDFInfo
- Publication number
- CN103365005A CN103365005A CN2012100902798A CN201210090279A CN103365005A CN 103365005 A CN103365005 A CN 103365005A CN 2012100902798 A CN2012100902798 A CN 2012100902798A CN 201210090279 A CN201210090279 A CN 201210090279A CN 103365005 A CN103365005 A CN 103365005A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- dielectric materials
- dielectric
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板结构、阵列基板结构的制造方法与显示面板。该阵列基板结构,包括一第一基板、多个薄膜晶体管、一第一介电层、一第二介电层以及一第二电极层。各个薄膜晶体管具有一图案化的第一电极层,第一介电层设置于第一电极层之上,第一介电层具有一第一贯穿孔。第二介电层设置于第一介电层上,第二介电层具有一第二贯穿孔,第二贯穿孔连通于第一贯穿孔,并使第二电极经由第一贯穿孔、第二贯穿孔而与第一电极层电性耦接。
Description
技术领域
本发明是有关于一种阵列基板结构与显示面板及其制造方法,且特别是有关于一种包括两个以上介电层及一个电极层的阵列基板结构与显示面板及其制造方法。
背景技术
水平电场切换(in-plane-switching,IPS)显示面板借着水平方式施加电场,使液晶分子平行于基板扭转运动,而达到增广显示视角,且大幅改善扭曲向列型(twisted nematic,TN)液晶屏幕的色差问题。
为了以水平方式施加电场于液晶分子,水平电场切换显示面板具有水平电极结构,水平电极结构与薄膜晶体管以接触孔电性连通。然而,现有的工艺存在工艺步骤过多的问题,造成成品率降低,且整体尺寸无法缩减。在水平电场切换显示面板的发展上,研究人员仍致力于此方向的研发与改良。
发明内容
本发明是有关于一种阵列基板结构与显示面板及其制造方法。通过刻蚀第一介电材料层和第二介电材料层形成一个凹槽,以达到提高工艺成品率,简化工艺步骤,以及缩减整体尺寸的效果。
根据本发明的一方面,提出一种阵列基板结构。阵列基板结构包括一第一基板、多个薄膜晶体管、一第一介电层、一第二介电层以及一第二电极层。各个薄膜晶体管具有一图案化的第一电极层,第一介电层设置于第一电极层之上,第一介电层具有一第一贯穿孔。第二介电层设置于第一介电层上,第二介电层具有一第二贯穿孔,第二贯穿孔连通于第一贯穿孔,第一贯穿孔和第二贯穿孔形成一凹槽。第二电极层经由第一贯穿孔与第二贯穿孔而与第一电极层电性耦接。
根据本发明的另一方面,提出一种显示面板。显示面板包括一阵列基板结构、一第二基板以及一液晶层,而第二基板并具有一滤光层。阵列基板结构包括一第一基板、多个薄膜晶体管、一第一介电层、一第二介电层以及一第一电极层。薄膜晶体管设置于第一基板上。各个薄膜晶体管具有一图案化的第一电极层,第一介电层设置于第一电极层之上,第一介电层具有一第一贯穿孔。第二介电层设置于第一介电层上,第二介电层具有一第二贯穿孔,第二贯穿孔连通于第一贯穿孔,第一贯穿孔和第二贯穿孔形成一凹槽。第二电极层设置于第二介电层上及凹槽的一底部及一侧壁。第二基板上并设有滤光层再与阵列基板结构对组,其中,液晶层并设置于阵列基板结构与第二基板之间。
根据本发明的再一方面,提出一种阵列基板结构的制造方法。阵列基板结构的制造方法包括:提供一第一基板;形成多个薄膜晶体管于第一基板之上,薄膜晶体管顶部并形成一图案化的第一电极层;形成一第一介电材料层于该第一电极层上;形成一第二介电材料层于第一介电材料层上;提供一光阻层于第二介电材料层上;以光阻层为遮罩刻蚀第一介电材料层和第二介电材料层,以形成一第一介电层和一第二介电层,其中第一介电层具有一第一贯穿孔,第二介电层具有一第二贯穿孔,第二贯穿孔连通于第一贯穿孔,第一贯穿孔和第二贯穿孔形成一凹槽;以及形成一第二电极层于第二介电层上,并经由第一贯穿孔与第二贯穿孔所形成的凹槽而与第一电极层电性耦接。
本发明所提供的技术方案是通过刻蚀第一介电材料层和第二介电材料层形成一个凹槽,以达到提高工艺成品率,简化工艺步骤,以及缩减整体尺寸的效果。
附图说明
图1绘示依照本发明的一实施例的阵列基板结构的剖面示意图。
图2A绘示依照本发明的另一实施例的阵列基板结构的俯视图。
图2B绘示图2A的阵列基板结构沿A-A’剖面线的剖面示意图。
图3绘示依照本发明的再一实施例的阵列基板结构的剖面示意图。
图4绘示依照本发明的一实施例的显示面板的剖面示意图。
图5A、图5B、图5C、图5D至图5E绘示依照本发明的一实施例的一种阵列基板结构的制造方法示意图。
附图标号:
100、100’、100”:阵列基板结构
110:第一基板
120:第一介电层
120a:第一贯穿孔
130:第二介电层
130a:第二贯穿孔
140:第二电极层
150:凹槽
150a:底部
150b:侧壁
160:第三电极层
170:第三介电层
170a:第三贯穿孔
200:显示面板
280:薄膜晶体管
282:第一电极层
290:液晶层
295:第二基板
520:第一介电材料层
530:第二介电材料层
570:第三介电材料层
PR:光阻层
W1:第一宽度
W2:第二宽度
W3:第三宽度
W4:第四宽度
θ:角度
具体实施方式
为了对本发明的上述及其他方面有更佳的了解,下文特举较佳实施例,并配合所附附图,作详细说明如下:
以下实施例提出一种阵列基板结构与显示面板及其制造方法,通过刻蚀第一介电材料层和第二介电材料层形成一个凹槽,以达到提高工艺成品率,简化工艺步骤,以及缩减整体尺寸的效果。然而,实施例所提出的细部结构和工艺步骤仅为举例说明之用,并非对本发明欲保护的范围做限缩。这些步骤仅为举例说明之用,并非用以限缩本发明。本领域技术人员当可依据实际实施态样的需要对这些步骤加以修饰或变化。此外,实施例中的附图省略部份元件,以清楚显示本发明的技术特点。
请参照图1与图4。图1绘示依照本发明的一实施例的阵列基板结构的局部剖面示意图,图4绘示依照本发明的一实施例的显示面板的剖面示意图。阵列基板结构100包括基板110、多个薄膜晶体管280、每一薄膜晶体管280顶部具图案化的一第一电极层282、第一介电层120、第二介电层130以及第二电极层140。第一介电层120的材质例如为含硅材料,较佳例如为光感性(photo-sensitive)含硅材料。第二介电层130的材质例如为光感性无机材料(photo-sensitive inorganic material)。第一介电层120设置于第一基板110之上,第一介电层120具有第一贯穿孔120a。第二介电层130设置于第一介电层120上,第二介电层130具有第二贯穿孔130a,第二贯穿孔130a连通于第一贯穿孔120a,第一贯穿孔120a和第二贯穿孔130a形成凹槽150。第二电极层140设置于第二介电层130上及凹槽150的底部150a及侧壁150b,而第二电极层140并经由第一贯穿孔120a与第二贯穿孔130a而与第一电极层282电性耦接。
如图1所示,实施例中,第一贯穿孔120a的顶端具有第一宽度W1,第二贯穿孔130a的底端具有第二宽度W2,第一宽度W1实质上等于第二宽度W2。如此一来,第一贯穿孔120a的顶端的侧壁表面与第二贯穿孔130a的底端的侧壁表面实质上是连续地连接在一起。也就是说,凹槽150的侧壁150b实质上无段差。相较于具有两个以上宽度不同且互相贯穿的开口形成的凹槽结构,两个以上宽度不同的开口在工艺中必须以两次以上刻蚀步骤完成。基于阵列基板工艺的特性与限制,以两次以上刻蚀步骤形成两个宽度不同且互相贯穿的开口,必然造成阵列基板结构横向路径增长。因此实质上无段差的凹槽150可以有效减少阵列基板结构的横向路径,进而达到尺寸减小的效果,更有利于应用在需要高解析度的装置。
实施例中,第一介电层120的材质为含硅材料,例如是氧化硅或旋涂式玻璃(spin onglass,SOG)。旋涂式玻璃相较于传统压克力是介电材料具有较高光穿透度,举例来说,玻璃具有例如99%的光穿透度,而压克力是介电材料具有例如90%的光穿透度。实施例中,阵列基板结构100应用于显示面板中,第一介电层120的材质为氧化硅或旋涂式玻璃可提高光穿透度,而可进而提升开口率。并且,旋涂式玻璃具有高击穿电压(breakdown voltage),可对于整体的结构或装置提供良好静电放电(electro static discharge,ESD)的保护。此外,含硅材料具有高介电常数,以第一介电层120将像素电极和数据线等导电结构有效间隔开来,能够降低串音噪声,提高显示面板的显示品质。实施例中,第一介电层120的材质较佳为光感性含硅材料。
实施例中,第二介电层130的材质为光感性无机材料,例如是氧化硅或氮化硅。第二介电层130的材质较佳具有阻水材料。
如图1所示,凹槽150的侧壁150b与底部150a之间夹有角度θ,角度θ较佳小于或等于85°,并大于或等于50°,此角度θ有利于在工艺中涂布膜层于凹槽150的侧壁150b与底部150a时,涂布完成的膜层不会产生断裂,使得涂布完成的膜层连续而均匀。
实施例中,阵列基板结构100可更包括一个以上的元件或机能性膜(functional film)设置于第一基板110和第一介电层120之间,例如是薄膜晶体管,第二电极层140经由凹槽150电性连通于薄膜晶体管。
请参照图2A~图2B。图2A绘示依照本发明的另一实施例的阵列基板结构的俯视图,图2B绘示图2A的阵列基板结构沿A-A’剖面线的剖面示意图。图2A中的部分元件是以透视方式绘示以表示元件之间的位置关系。实施例中与前述相同的元件是沿用同样的元件标号,且相同元件的相关说明请参考前述,在此不再赘述。
阵列基板结构100’包括第一基板110、多个薄膜晶体管280、第一介电层120、第二介电层130、第二电极层140以及第三电极层160。每一薄膜晶体管280顶部具图案化的一第一电极层282,第三电极层160设置于第一介电层120和第二介电层130之间。
如图2A所示,实施例中,第二电极层140设置于第三电极层160上且覆盖第三电极层160。第二电极层160例如是图案化电极,不与凹槽150邻接。
如图2B所示,实施例中,第三电极层160与凹槽150的侧壁150b是通过第二介电层130间隔开。如此一来,可以避免第二电极层140和第三电极层160接触而产生短路。请参照图3。图3绘示依照本发明的再一实施例的阵列基板结构的剖面示意图。实施例中与前述实施例相同的元件是沿用同样的元件标号,且相同元件的相关说明请参考前述,在此不再赘述。
阵列基板结构100”包括第一基板110、多个薄膜晶体管280、第一介电层120、第二介电层130、第三介电层170、第二电极层140以及第三电极层160。每一薄膜晶体管280顶部具图案化的一第一电极层282,第三介电层170设置于第一介电层120和第一基板110之间,第三介电层170具有第三贯穿孔170a。实施例中,第三介电层170的材质较佳为光感性材料。
如图3所示,实施例中,第三贯穿孔170a连通于第一贯穿孔120a,第一贯穿孔120a、第二贯穿孔130a和第三贯穿孔170a形成凹槽150。实施例中,第三贯穿孔170a的顶端具有第三宽度W3,第一贯穿孔120a的底端具有第四宽度W4,第三宽度W3实质上等于第四宽度W4。如此一来,第一贯穿孔120a的底端的侧壁表面与第三贯穿孔170a的顶端的侧壁表面实质上是连续地连接在一起。也就是说,凹槽150的侧壁150b实质上无段差。相较于具有三个以上宽度不同且互相贯穿的开口形成的凹槽结构,三个以上宽度不同的开口在工艺中必须以三次刻蚀步骤完成。基于阵列基板工艺的特性与限制,以三次以上刻蚀步骤形成三个宽度不同且互相贯穿的开口,必然造成阵列基板结构横向路径增长。因此实质上无段差的凹槽150可以有效减少阵列基板结构的横向路径,进而达到尺寸减小的效果,更有利于应用在需要高解析度的装置。
实施例中,第三介电层170的材质例如具有阻水材料。实施例中,阵列基板结构100”应用于显示面板中,特别是有机发光二极管显示装置中,显示装置内的元件大多容易因接触到水气而损坏,例如是有机发光二极管。第三介电层170的材质为阻水材料可有效防止水气进入显示装置中伤害内部元件而影响显示品质,并且提高显示装置的耐用度。应用本实施例的阵列基板100”的显示装置可以是一主动矩阵有机发光二极管(active-matrixorganic light-emitting diode,AMOLED)显示面板。然而,阵列基板结构100”当亦可应用于其他类型的显示面板。
请参照图4。本实施例中与前述实施例中相同的元件是沿用同样的元件标号,且相同元件的相关说明请参考前述,在此不再赘述。
显示面板200包括一阵列基板结构100、具有滤光层的一第二基板295以及液晶层290。阵列基板结构100包括第一基板110、多个薄膜晶体管280、第一介电层120、第二介电层130以及第二电极层140。每一薄膜晶体管280顶部具图案化的一第一电极层282,薄膜晶体管280设置第一基板110上。第一介电层120设置于第一基板110之上,第一介电层120具有第一贯穿孔120a。第二介电层130设置于第一介电层120上,第二介电层130具有第二贯穿孔130a,第二贯穿孔130a连通于第一贯穿孔120a,第一贯穿孔120a和第二贯穿孔130a形成凹槽150。第二电极层140设置于第二介电层130上及凹槽150的底部150a及侧壁150b。第二基板295设置于阵列基板结构100上,液晶层290设置于阵列基板结构100和第二基板295之间。
实施例中,图案化的第一电极层282设置于薄膜晶体管280的顶部上,而第二电极层140是经由凹槽150而电性连接于薄膜晶体管280的第一电极层282。本实施例的显示面板200可以是一水平电场切换显示面板,阵列基板结构100可以是一水平电极结构。然而,显示面板200和阵列基板结构100当亦可为其他类型的显示装置和阵列基板结构。
实施例中,第二基板295为显示面板邻接显示面的膜层组件,而该滤光层可具有彩色滤光片、黑色矩阵及设置该第二基板外侧的偏光片。然而,第二基板295当亦可为其他类型的膜层组合。第二基板295为所属技术领域中本领域技术人员所了解的组件,在此则不再赘述。
以下提出实施例的一种阵列基板结构的制造方法,然这些步骤仅为举例说明之用,并非用以限缩本发明。本领域技术人员当可依据实际实施态样的需要对这些步骤加以修饰或变化。请参照图5A、图5B、图5C、图5D至图5E。图5A、图5B、图5C、图5D至图5E绘示依照本发明的一实施例的一种阵列基板结构的制造方法示意图。
请参照图5A,提供第一基板110,并形成多个薄膜晶体管280于该第一基板110之上,该薄膜晶体管280顶部并形成一图案化的第一电极层282,再接着形成第一介电材料层520于第一电极层282上。实施例中,第一介电材料层520的材质例如是旋涂式玻璃,经由控制旋涂式玻璃溶胶(sol gel)的粘滞系数和涂布的厚度以及旋涂(spin coating)的速度,如图5A所示,可以使得第一介电材料层520具有一实质上平坦的上表面。当粘滞系数过低时,会造成涂布厚度太低,以及第一介电材料层520的上表面的平坦程度下降。并且,实施例中,第一介电材料层520的材质较佳为光阻材料,有利于后续的刻蚀工艺,例如是黄光刻蚀工艺。
实施例中,提供第一基板110后,可选择性地形成第三介电材料层570于第一电极层282上,接着形成第一介电材料层520于第三介电材料层570上。实施例中,第三介电材料层570的材质为光感性材料。实施例中,第三介电材料层570的材质较佳具有阻水材料。
请参照图5B,形成第二介电材料层530于第一介电材料层520上。实施例中,第二介电材料层530的材质为光感性无机材料,例如是氧化硅或氮化硅。第二介电材料层530的材质较佳具有阻水材料。
如图5B所示,实施例中,形成第一介电材料层520于第一电极层282上后,可选择性地形成第三电极层160于第一介电材料层520上,接着形成第二介电材料层530于第三电极层160上。
请参照图5C~图5D,提供光阻层PR于第二介电材料层上530。接着,以光阻层PR为遮罩刻蚀第一介电材料层520和第二介电材料层530,以形成第一介电层120和第二介电层130。实施例中,在刻蚀第一介电材料层520和刻蚀第二介电材料层530的步骤中,以湿式刻蚀方式进行刻蚀为例,可以一刻蚀液刻蚀第一介电材料层520和第二介电材料层530。
如图5D所示,实施例中,移除光阻层PR后,第一介电层120具有第一贯穿孔120a,第二介电层130具有第二贯穿孔130a,第二贯穿孔130a连通于第一贯穿孔120a,第一贯穿孔120a和第二贯穿孔130a形成凹槽150。实施例中,刻蚀第一介电材料层520和刻蚀第二介电材料层530是同时完成。进一步来说,刻蚀第一介电材料层520的步骤与刻蚀第二介电材料层530的步骤是同时进行,并且例如是在湿式刻蚀工艺中以同样的刻蚀液进行刻蚀。如此一来,凹槽150直接由同时刻蚀第一介电材料层520和第二介电材料层530形成,不用经由额外增加一个光阻层来进行额外增加的刻蚀步骤,可以达到工艺简化的效果。然而,若是刻蚀第一介电材料层520与刻蚀第二介电材料层530在不同的步骤中进行,在第二个刻蚀步骤中,第二层光阻层需同时涂布于第一个刻蚀步骤中形成的开口内及开口外,第二层光阻层在开口内的厚度大于在开口外的厚度,进行刻蚀曝光时,需要针对开口内的光阻层调节并提供适当的较高曝光能量,如此一来,容易造成成品率下降的问题。在一次步骤中同时对表面平坦且整体厚度较薄(因为中间没有开口必须被填满)的第一介电材料层520和第二介电材料层530刻蚀而形成一个凹槽150,不需要调节并提供高曝光能量,且可以有效提升工艺成品率。
实施例中,第一介电材料层520和第二介电材料层530可选用例如是刻蚀速率实质上相同的无机光阻材料,以在一次刻蚀步骤中形成一个凹槽150,且凹槽150的侧壁150b实质上是无段差。实施例中,同时刻蚀具有相同刻蚀速率的第一介电材料层520和第二介电材料层530以形成凹槽150,在一次刻蚀步骤中完成,不用经由额外增加一个光阻层来进行额外增加的刻蚀步骤,也不会因为总共进行两次以上的刻蚀步骤而形成具有两个以上宽度不同且互相贯穿的开口形成的凹槽结构。如此一来,可以达到工艺简化的效果,并且可以缩减因两个以上宽度不同且互相贯穿的开口造成阵列基板结构横向路径增长的现象,可以有效减少阵列基板结构的横向路径,进而达到尺寸减小的效果,更有利于应用在需要高解析度的装置。
实施例中,以湿式刻蚀方式进行刻蚀为例,刻蚀液对第一介电材料层520和第二介电材料层530具有的刻蚀选择比实质上为1,也就是说,第一介电材料层520和第二介电材料层530相对于刻蚀液的刻蚀速率实质上为相同。刻蚀液对光阻层PR和第一介电材料层520具有大于1的刻蚀选择比,刻蚀液对光阻层PR和第二介电材料层530具有大于1的刻蚀选择比,也就是说,以刻蚀液刻蚀第一介电材料层520和第二介电材料层530的刻蚀速率大于以刻蚀液刻蚀光阻层PR的刻蚀速率。然而,刻蚀方式并不限于湿式刻蚀,可以视工艺的需要选用其他刻蚀方式,例如是干式刻蚀。只要光阻层PR、第一介电材料层520和第二介电材料层530的刻蚀速率满足上述的关系即可。
如图5C所示,实施例中,提供光阻层PR于第二介电材料层530上后,可选择性地以光阻层PR为遮罩刻蚀第三介电材料层570,以形成第三介电层170。如图5D所示,实施例中,移除光阻层PR后,第三介电层170具有第三贯穿孔170a,第三贯穿孔170a连通于第一贯穿孔120a,第一贯穿孔120a、第二贯穿孔130a和第三贯穿孔170a形成凹槽150。实施例中,刻蚀第一介电材料层520、刻蚀第二介电材料层530以及刻蚀第三介电材料层570是同时完成。进一步来说,刻蚀第一介电材料层520的步骤、刻蚀第二介电材料层530的步骤、以及刻蚀第三介电材料层570的步骤是同时进行。以湿式刻蚀方式进行刻蚀为例,第一介电材料层520、第二介电材料层530及第三介电材料层570是以同样的刻蚀液进行刻蚀。凹槽150直接由同时刻蚀第一介电材料层520、第二介电材料层530及第三介电材料层570形成,不用经由额外增加一个以上的光阻层来进行额外增加的刻蚀步骤,如此一来,可以达到工艺简化的效果。然而,若是刻蚀第一介电材料层520、刻蚀第二介电材料层530、及刻蚀第三介电材料层570在不同的步骤中进行,在后续的刻蚀步骤中,额外的光阻层需同时涂布于前次刻蚀步骤中形成的开口内及开口外,额外的光阻层在开口内的厚度大于在开口外的厚度,进行刻蚀曝光时,需要针对开口内的光阻层调节并提供适当的较高曝光能量,如此一来,容易造成成品率下降的问题。在一次步骤中同时对表面平坦且整体厚度较薄(因为中间没有开口必须被填满)的第一介电材料层520、第二介电材料层530和第三介电材料层570刻蚀而形成一个凹槽150,不需要调节并提供高曝光能量,且可以有效提升工艺成品率。
实施例中,第一介电材料层520、第二介电材料层530和第三介电材料层570可选用例如是刻蚀速率实质上相同的无机光阻材料,以在一次刻蚀步骤中形成一个凹槽150,且凹槽150的侧壁150b实质上是无段差。实施例中,同时刻蚀具有相同刻蚀速率的第一介电材料层520、第二介电材料层530和第三介电材料层570以形成凹槽150,在一次刻蚀步骤中完成,不用经由额外增加一个以上的光阻层来进行额外增加的刻蚀步骤,也不会因为总共进行三次以上的刻蚀步骤而形成具有三个以上宽度不同且互相贯穿的开口形成的凹槽结构。如此一来,可以达到工艺简化的效果,并且可以缩减因三个以上宽度不同且互相贯穿的开口造成阵列基板结构横向路径增长的现象,可以有效减少阵列基板结构的横向路径,进而达到尺寸减小的效果,更有利于应用在需要高解析度的装置。
实施例中,以湿式刻蚀方式进行刻蚀为例,刻蚀液对第三介电材料层570和第一介电材料层520具有的刻蚀选择比实质上为1,刻蚀液对第三介电材料层570和第二介电材料层530的刻蚀选择比实质上为1。也就是说,第一介电材料层520、第二介电材料层530和第三介电材料层570相对于刻蚀液的刻蚀速率实质上为相同。刻蚀液对光阻层PR和第三介电材料层570具有大于1的刻蚀选择比,也就是说,以刻蚀液刻蚀第三介电材料层570的刻蚀速率大于以刻蚀液刻蚀光阻层PR的刻蚀速率。然而,刻蚀方式并不限于湿式刻蚀,可以视工艺的需要选用例如是干式刻蚀。只要光阻层PR、第一介电材料层520、第二介电材料层530和第三介电材料层570的刻蚀速率满足上述的关系即可。
请参照图5E,形成第二电极层140于第二介电层130上及凹槽150的底部150a及侧壁150b。实施例中,虽然第一介电材料层520和第二介电材料层530的刻蚀速率实质上相等,另一实施例中,第一介电材料层520、第二介电材料层530和第三介电材料层570的刻蚀速率实质上相等。然而,当多个介电层选用的材料不同,刻蚀速率有微小差异时,可能会造成凹槽150的侧壁150b表面不平整,而使得形成于其表面上的第二电极层140的表面不平整,而影响后续第二电极层140形成于其上的效果,造成第二电极层140的表面不均匀。凹槽150的侧壁150b与底部150a之间夹有角度θ,角度θ较佳是小于或等于85°,大于或等于50°,此角度θ有利于在工艺中涂布第二电极层140于凹槽150的侧壁150b与底部150a时,可以使得涂布完成的第二电极层140不会产生断裂,且第二电极层140的表面是连续而均匀。至此,形成如图5E所示的阵列基板结构100’。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中本领域技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当以权利要求所界定范围为准。
Claims (20)
1.一种阵列基板结构,其特征在于,所述阵列基板结构包括:
一第一基板;
多个薄膜晶体管,设置于所述第一基板之上,所述多个薄膜晶体管顶部并各具有一图案化的第一电极层;
一第一介电层,设置于所述第一电极层之上且覆盖所述多个薄膜晶体管,每一薄膜晶体管其第一电极层相对于所述第一介电层处并具有至少一第一贯穿孔;
一第二介电层,设置于所述第一介电层上,所述第二介电层具有一第二贯穿孔,所述第二贯穿孔连通于所述第一贯穿孔;以及
一第二电极层,设置于所述第二介电层上,其中,所述第二电极层经由所述第一贯孔与所述第二贯孔而与所述第一电极层电性耦接。
2.如权利要求1所述的阵列基板结构,其特征在于,所述第一贯穿孔的顶端具有一第一宽度,所述第二贯穿孔的底端具有一第二宽度,所述第一宽度实质上等于所述第二宽度。
3.如权利要求1所述的阵列基板结构,其特征在于,所述第一介电层和所述第二介电层之间更设有一第二电极层。
4.如权利要求1所述的阵列基板结构,其特征在于,所述阵列基板结构更包括一第三介电层,所述第三介电层设置于所述第一介电层和所述第一金属层之间,所述第三介电层具有一第三贯穿孔,所述第三贯穿孔连通于所述第一贯穿孔,所述第一贯穿孔、所述第二贯穿孔和所述第三贯穿孔形成一凹槽。
5.如权利要求4所述的阵列基板结构,其特征在于,所述凹槽的侧壁与所述第一电极层之间夹有一角度,所述角度小于或等于85°。
6.如权利要求5所述的阵列基板结构,其特征在于,所述角度进一步大于或等于50°。
7.如权利要求4所述的阵列基板结构,其特征在于,所述第二电极层进一步经由所述第三贯孔而与所述第一电极层电性耦接。
8.如权利要求1所述的阵列基板结构,其特征在于,所述第二介电层的材质为一光感性无机材料。
9.如权利要求1所述的阵列基板结构,其特征在于,所述第一电极层经由所述凹槽电性连通于一薄膜晶体管。
10.一种阵列基板结构的制造方法,其特征在于,所述阵列基板结构的制造方法包括:
提供一第一基板;
形成多个薄膜晶体管于所述第一基板之上,所述薄膜晶体管顶部并形成一图案化的第一电极层;
形成一第一介电材料层于所述第一电极层上;
形成一第二介电材料层于所述第一介电材料层上;
提供一光阻层于所述第二介电材料层上;
以所述光阻层为遮罩刻蚀所述第一介电材料层和所述第二介电材料层,以形成一第一介电层和一第二介电层,其中所述第一介电层具有一第一贯穿孔,所述第二介电层具有一第二贯穿孔,所述第二贯穿孔连通于所述第一贯穿孔;以及
形成一第二电极层于所述第二介电层上,其中,所述第二电极层并经由所述第一贯孔与所述第二贯孔而与所述第一电极层电性耦接。
11.如权利要求10所述的制造方法,其特征在于,所述第一贯穿孔的顶端具有一第一宽度,所述第二贯穿孔的底端具有一第二宽度,所述第一宽度实质上等于所述第二宽度。
12.如权利要求10所述的制造方法,其特征在于,在刻蚀所述第一介电材料层和所述第二介电材料层的步骤中,是以一刻蚀液刻蚀所述第一介电材料层和所述第二介电材料层。
13.如权利要求12所述的制造方法,其特征在于,所述刻蚀液对所述第一介电材料层和所述第二介电材料层具有的刻蚀选择比实质上为1。
14.如权利要求10所述的制造方法,其特征在于,于形成所述第一介电材料层于所述第一基板上后,更包括:
形成一第三电极层于所述第一介电层上;以及
形成所述第二介电材料层于所述第三电极层上。
15.如权利要求10所述的制造方法,其特征在于,于形成圆案化的所述第一电极层后,更包括:
形成一第三介电材料层于所述第一电极层上;以及
形成所述第一介电材料层于所述第三介电材料层上;
其中于提供所述光阻层于所述第二介电材料层上后,更包括:
以所述光阻层为遮罩刻蚀所述第三介电材料层,以形成一第三介电层,其中所述第三介电层具有一第三贯穿孔,所述第三贯穿孔连通于所述第一贯穿孔,所述第一贯穿孔、所述第二贯穿孔和所述第三贯穿孔形成所述凹槽。
16.如权利要求15所述的制造方法,其特征在于,在刻蚀所述第三介电材料层的步骤中,是以一刻蚀液刻蚀所述第三介电材料层。
17.如权利要求16所述的制造方法,其特征在于,所述刻蚀液对所述第三介电材料层和所述第一介电材料层具有的刻蚀选择比实质上为1,所述刻蚀液对所述第三介电材料层和所述第二介电材料层的刻蚀选择比实质上为1。
18.如权利要求10所述的制造方法,其特征在于,刻蚀所述第一介电材料层和所述第二介电材料层是同时完成。
19.如权利要求10所述的制造方法,其特征在于,所述阵列基板结构的制造方法更包括移除所述光阻层。
20.一种显示面板,其特征在于,所述显示面板包括:
如权利要求1所述的所述阵列基板结构;
一第二基板,与所述第一基板相对设置,并具有一滤光层;以及
一液晶层,设置于所述第一基板与所述第二基板之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100902798A CN103365005A (zh) | 2012-03-30 | 2012-03-30 | 阵列基板结构、阵列基板结构的制造方法与显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100902798A CN103365005A (zh) | 2012-03-30 | 2012-03-30 | 阵列基板结构、阵列基板结构的制造方法与显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103365005A true CN103365005A (zh) | 2013-10-23 |
Family
ID=49366709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100902798A Pending CN103365005A (zh) | 2012-03-30 | 2012-03-30 | 阵列基板结构、阵列基板结构的制造方法与显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103365005A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103676356A (zh) * | 2013-12-10 | 2014-03-26 | 京东方科技集团股份有限公司 | 显示装置 |
CN107367771A (zh) * | 2017-07-11 | 2017-11-21 | 中国科学院电子学研究所 | 电化学地震检波器敏感电极及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
CN1991544A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
US20090311809A1 (en) * | 2008-06-17 | 2009-12-17 | Semiconductor Enery Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
CN101630685A (zh) * | 2008-07-19 | 2010-01-20 | 卡西欧计算机株式会社 | 薄膜晶体管阵列基板 |
CN102289118A (zh) * | 2010-06-21 | 2011-12-21 | 卡西欧计算机株式会社 | 液晶显示元件 |
-
2012
- 2012-03-30 CN CN2012100902798A patent/CN103365005A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
CN1991544A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
US20090311809A1 (en) * | 2008-06-17 | 2009-12-17 | Semiconductor Enery Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
CN101630685A (zh) * | 2008-07-19 | 2010-01-20 | 卡西欧计算机株式会社 | 薄膜晶体管阵列基板 |
CN102289118A (zh) * | 2010-06-21 | 2011-12-21 | 卡西欧计算机株式会社 | 液晶显示元件 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103676356A (zh) * | 2013-12-10 | 2014-03-26 | 京东方科技集团股份有限公司 | 显示装置 |
WO2015085698A1 (zh) * | 2013-12-10 | 2015-06-18 | 京东方科技集团股份有限公司 | 显示装置 |
CN103676356B (zh) * | 2013-12-10 | 2016-04-27 | 京东方科技集团股份有限公司 | 显示装置 |
US9804453B2 (en) | 2013-12-10 | 2017-10-31 | Boe Technology Group Co., Ltd. | Display device |
CN107367771A (zh) * | 2017-07-11 | 2017-11-21 | 中国科学院电子学研究所 | 电化学地震检波器敏感电极及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102130156B (zh) | 薄膜晶体管、开关电路以及场效应晶体管 | |
CN104656323B (zh) | 显示面板 | |
US11435636B2 (en) | Method of manufacturing liquid crystal display device using first and second photoresists | |
CN103295959B (zh) | 阵列基板及其制造方法、液晶显示面板 | |
KR102059371B1 (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
CN102466933A (zh) | 液晶显示器的像素结构及其制作方法 | |
US20180097075A1 (en) | Manufacturing method of array substrate and lcd panel | |
CN103488015B (zh) | 像素结构及具有此像素结构的显示面板 | |
TWI518915B (zh) | 陣列基板結構與顯示面板及其製造方法 | |
JP5551226B2 (ja) | 液晶ディスプレイパネル及びその画素アレイ基板 | |
CN103299431A (zh) | 半导体装置 | |
CN103035652B (zh) | 边缘电场切换型液晶显示板的阵列基底以及其制造方法 | |
WO2021196362A1 (zh) | 低温多晶硅显示面板及其制作方法、液晶显示装置 | |
CN104485333A (zh) | 一种ltps阵列基板 | |
US11152490B2 (en) | Array substrate and method for manufacturing same | |
CN104009043A (zh) | 像素结构及其制作方法 | |
CN110854157A (zh) | 一种显示面板及其制作方法、显示装置 | |
KR20060114757A (ko) | 박막 트랜지스터 기판 | |
US20170219863A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
CN103309106B (zh) | 彩色滤光阵列基板及其制造方法 | |
CN103365005A (zh) | 阵列基板结构、阵列基板结构的制造方法与显示面板 | |
US8704220B2 (en) | Active device | |
CN103928462A (zh) | 主动基板以及显示面板 | |
CN104865761B (zh) | 显示面板及显示装置 | |
CN104377208A (zh) | 显示基板及其制造方法以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |