CN103928462A - 主动基板以及显示面板 - Google Patents
主动基板以及显示面板 Download PDFInfo
- Publication number
- CN103928462A CN103928462A CN201410184149.XA CN201410184149A CN103928462A CN 103928462 A CN103928462 A CN 103928462A CN 201410184149 A CN201410184149 A CN 201410184149A CN 103928462 A CN103928462 A CN 103928462A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- semiconductor layer
- electrode
- passivation layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000002161 passivation Methods 0.000 claims abstract description 57
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims description 144
- 239000004065 semiconductor Substances 0.000 claims description 64
- 239000010409 thin film Substances 0.000 claims description 31
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000428 dust Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 16
- 208000034699 Vitreous floaters Diseases 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 7
- 101150037603 cst-1 gene Proteins 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101150076592 CST3 gene Proteins 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- SMFFOCYRDBWPIA-UHFFFAOYSA-N N.[O-2].[Zn+2] Chemical compound N.[O-2].[Zn+2] SMFFOCYRDBWPIA-UHFFFAOYSA-N 0.000 description 2
- 229910003134 ZrOx Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Abstract
本发明公开了一种主动基板以及显示面板，该主动基板包括一基底、一下电极、一绝缘层、一钝化层以及一上电极。下电极设置于基底上。绝缘层设置于下电极上，且绝缘层具有一凹陷。钝化层设置于绝缘层上，且钝化层具有一穿孔，对应凹陷设置。上电极设置于钝化层上，且通过穿孔延伸至凹陷的底部，其中下电极、绝缘层、钝化层以及上电极构成一储存电容。
Description
技术领域
本发明关于一种主动基板以及显示面板，尤指一种具有低功率与窄边框的主动基板与显示面板。
背景技术
由于液晶显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，故已成为目前显示器的主流商品，并广泛地被应用于各式电子装置中。传统液晶显示面板由一主动基板、一彩色滤光片基板以及一液晶层所构成。其中，主动基板是由多个阵列排列的薄膜晶体管与相对应的像素电极所组成，且薄膜晶体管作为像素单元的开关元件，而为了控制个别的像素单元，主动基板会配置扫描线与数据线来传送开关与电压信号，以显示出所欲的画面。
于传统液晶显示面板中，薄膜晶体管是使用非晶硅作为其通道层的材料，使薄膜晶体管可具有开关功能。不过，非晶硅的载子浓度与迁移率低，在缩减薄膜晶体管的尺寸时，容易导致薄膜晶体管的驱动速度不佳的情况。为此，通过氧化物半导体材料的迁移率高于非晶硅的迁移率的特性，目前已发展出利用氧化物半导体材料作为薄膜晶体管的通道层。
于现有氧化物晶体管中，栅极绝缘层的材料是使用氧化硅(SiOx)，相较于薄膜晶体管使用氮化硅(SiNx)作为栅极绝缘层而言，由于氧化硅具有较低的介电系数，因此可降低主动基板中的寄生电容，进而减少液晶显示面板的驱动负载与免除不必要的耦合电容。然而，主动基板的周边电路中含有电容，且电容的一部份介电层是设计为栅极绝缘层，因此当周边电路的电容值的设计维持不变时，电容的面积需被增加，使得液晶显示面板的边框宽度变宽。另外，当通过提升栅极绝缘层的介电系数来降低电容的面积时，氧化物晶体管的寄生电容会提升，进而增加液晶显示面板的驱动负载以及不必要的耦合电容。由此可知，现有主动基板的设计无法同时缩小边框宽度与降低驱动负载。
发明内容
本发明的主要目的在于提供一种主动基板与显示面板，以缩小边框宽度，且降低驱动负载。
为达上述的目的，本发明提供一种主动基板，其包括一基底、一下电极、一第一绝缘层、一钝化层以及一上电极。下电极设置于基底上。第一绝缘层设置于下电极上，且第一绝缘层具有一凹陷。钝化层设置于第一绝缘层上，且钝化层具有一第一穿孔，对应凹陷设置。上电极设置于钝化层上，且通过第一穿孔延伸至凹陷的底部，其中下电极、第一绝缘层、钝化层以及上电极构成一储存电容。
为达上述的目的，本发明另提供一种主动基板，其包括一基底、一下电极、一第一绝缘层、一第一半导体层、一钝化层以及一上电极。下电极设置于基底上，且第一绝缘层设置于下电极上。第一半导体层设置于第一绝缘层上。钝化层设置于第一绝缘层与第一半导体层上，且钝化层具有一第一穿孔，暴露出第一半导体层。上电极设置于钝化层上，且通过第一穿孔与第一半导体层电性连接，其中下电极、第一绝缘层、钝化层以及上电极构成一储存电容。
于本发明的主动基板中，在第一绝缘层调整至具有低介电常数的情况下，储存电容仍可在不改变电容值的情况下通过缩小凹陷底部与第一绝缘层的下表面之间的间距来缩小其面积，因此主动基板可同时兼具低消耗功率以及低储存电容面积的优点，进而可缩减显示面板的边框宽度。
附图说明
图1至图4为本发明第一实施例的主动基板的制作方法示意图；
图5至图8为本发明第二实施例的主动基板的制作方法示意图；
图9为本发明一第三实施例的主动基板的俯视示意图；
图10为本发明一实施例的显示面板的剖面示意图。
其中，附图标记：
100、200、300 主动基板 102 基底
104 第一金属图案层 104a 下电极
104b 第一接垫 104c 栅极
106 第一绝缘层 106a 第四穿孔
106b 凹陷 108 半导体层
110 钝化层 110a 第三穿孔
110b 第二穿孔 110c 第一穿孔
112 第二绝缘层 112a 第五穿孔
114 第二金属图案层 114a 上电极
114b 第二接垫 114c 源极
114d 漏极 202 半导体图案层
202a 第一半导体层 202b 第二半导体层
300a 显示区 300b 周边区
302 移位暂存器 304 电位移转器
306 像素结构 308 像素电极
400 显示面板 402 主动基板
404 显示介质层 406 上基板
C1、C2 储存电容 Cst1 第一储存电容
Cst2 第二储存电容 Cst3 第三储存电容
D 深度 T1 最大厚度
T2、T3、T4 厚度 Tr 薄膜晶体管
Tr1 第一薄膜晶体管 Tr2 第二薄膜晶体管
Tr3 第三薄膜晶体管 W 宽度
G间距
具体实施方式
为使熟习本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图4，图1至图4为本发明第一实施例的主动基板的制作方法示意图，其中图4为本发明第一实施例的主动基板的结构示意图。为了清楚显示本实施例的主动基板的制作方法，仅显示出单一薄膜晶体管、单一储存电容与单一接垫结构的制作方法，但本发明并不以此为限，且本发明的其他薄膜晶体管、储存电容与接垫结构亦可使用相同的制作方法。如图1所示，首先提供基底102。接着，于基底102上形成第一金属图案层104，其中第一金属图案层104包括下电极104a、第一接垫104b以及栅极104c。之后，依序于第一金属图案层104上形成一第一绝缘层106、一半导体层108以及一钝化层110，其中第一绝缘层106覆盖第一金属图案层104与基底102，且半导体层108对应栅极104c设置，并位于栅极104c正上方，而钝化层110覆盖半导体层108与第一绝缘层106。于本实施例中，形成第一金属图案层104的步骤与形成第一绝缘层106的步骤之间可选择性于第一金属图案层104与第一绝缘层106之间形成第二绝缘层112，且第二绝缘层112覆盖第一金属图案层104与基底102。并且，第一绝缘层106的最大厚度T1，即尚未被蚀刻时的厚度，与第二绝缘层112的厚度T2的总和大于钝化层110的厚度T3，且第一绝缘层106的最大厚度T1大于第二绝缘层112的厚度T2。举例来说，第一绝缘层106的最大厚度T1可为1500埃至6000埃，较佳为2500埃至4500埃，第二绝缘层112的厚度T2可为100埃至3000埃，较佳为300埃至1000埃，钝化层110的厚度可为100埃至3000埃，且半导体层108的厚度可为50埃至2000埃，较佳为200埃至600埃，但不以上述为限。再者，第一绝缘层106的介电常数小于第二绝缘层112的介电常数。举例来说，第一绝缘层106的材料可包括氧化硅(SiOx)、氮氧化硅(SiNxOy)或氧化铝(AlOx)，且第二绝缘层112的材料可包括氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化铝(AlOx)、氧化铪(HfOx)或氧化锆(ZrOx)。钝化层110的材料可包括氧化硅或氮氧化硅(SiNxOy)，且半导体层108的材料可包括氧化物半导体，且氧化物半导体可为包含铟、锌、锡、镓或上述元素组合的氧化物或氮氧化物，例如：氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)或氮氧化锌(ZnOxNy)。为了清楚说明本实施例的主动基板100的制作方法，于形成钝化层110之后的步骤是以具有第二绝缘层112的结构来做描述，但本发明不限于此。于其他实施例中，于第一金属图案层与第一绝缘层之间亦可不具有第二绝缘层。
随后，如图2所示，对钝化层110进行第一微影暨蚀刻制程，以于第一接垫104b上的钝化层110中形成一第三穿孔110a，且于半导体层108上的钝化层110中形成二第二穿孔110b，其中第三穿孔110a举例是暴露出第一绝缘层106的部份上表面，而各第二穿孔110b举例是暴露出半导体层108的部份上表面。
然后，如图3所示，进行第二微影暨蚀刻制程，以于第三穿孔110a所暴露出的第一绝缘层106中形成一第四穿孔106a，并于第四穿孔106a所暴露出的第二绝缘层112中形成一第五穿孔112a，使第一接垫104b被暴露出来，且下电极104a上的钝化层110与第一绝缘层106同时会被蚀刻，进而分别于钝化层110与第一绝缘层106中形成一第一穿孔110c与一凹陷106b，使第一穿孔110c与凹陷106b对应下电极104a设置。由于第一绝缘层106的最大厚度T1与第二绝缘层112的厚度T2的总和大于钝化层110的厚度T3，因此当钝化层110被蚀穿之后，下电极104a上的第一绝缘层106与第二绝缘层112尚未被蚀穿。所以，于形成第四穿孔106a与第五穿孔112a的步骤中，第一绝缘层106会继续被蚀刻，直到对应第一接垫104b的第一绝缘层106与第二绝缘层112被蚀穿才停止，因此第一穿孔110c可对应凹陷106b设置。于本实施例中，对应第一穿孔110c的残留的第一绝缘层106的厚度，即凹陷106b的底部与第一绝缘层106的下表面之间的垂直间距G，与第二绝缘层的厚度T2的总和可介于钝化层110的厚度的50％与150％之间，例如：为500埃至3500埃，较佳为1500埃至2500埃的70％与130％之间。并且，凹陷106b的深度D与钝化层110的厚度T3的总和可介于第一绝缘层106的最大厚度T1与第二绝缘层112的厚度T2的总和的50％与150％之间，例如：1500埃至5000埃。本发明并不限于上述，且本发明的凹陷106b的深度D或对应第一穿孔110c的残留的第一绝缘层106的厚度可通过调整蚀刻制程的蚀刻条件来达到。
接着，如图4所示，于钝化层110上形成一金属层(未标示)，且对金属层图案化，以形成一第二金属图案层114，其中第二金属图案层114包括一上电极114a、一第二接垫114b、一源极114c以及一漏极114d。至此便完成本实施例的主动基板100。
于本实施例中，上电极114a对应下电极104a设置，并通过钝化层110的第一穿孔110c延伸至第一绝缘层106的凹陷106b底部。因此，上电极114a、下电极104a以及位于凹陷106b内的上电极114a与下电极104a之间的第一绝缘层106与第二绝缘层112可构成储存电容C，且位于凹陷106b内的上电极114a与下电极104a之间的第一绝缘层106与第二绝缘层112可作为储存电容C1的介电层。另外，第二接垫114b对应第一接垫104b设置，并通过第三穿孔110a、第四穿孔106a以及第五穿孔112a与第一接垫104b电性连接。并且，源极114c与漏极114d对应半导体层108设置，并分别通过各第二穿孔110b与半导体层108电性连接，使得栅极104c、第一绝缘层106、第二绝缘层112、半导体层108、源极114c以及漏极114d构成薄膜晶体管Tr。其中，第一绝缘层106与第二绝缘层112作为薄膜晶体管Tr的栅极绝缘层。
值得说明的是，由于第一绝缘层106的最大厚度T1大于第二绝缘层112的厚度T2，且第一绝缘层106的介电常数小于第二绝缘层112的介电常数，因此栅极绝缘层的介电常数可被降低至接近第一绝缘层106的介电常数，以进而降低薄膜晶体管Tr的寄生电容，且减少主动基板100的驱动负载与免除不必要的耦合电容。再者，尽管为了降低主动基板100的驱动负载而需固定第一绝缘层106的最大厚度T1与介电常数以及第二绝缘层112的厚度T2与介电常数，本实施例的储存电容C1仍可在不改变电容值的情况下通过缩小凹陷106b底部与第一绝缘层106的下表面之间的间距来缩小其面积大小。如此一来，本实施例的主动基板100可同时兼具低消耗功率以及低储存电容面积的优点。于其他实施例中，主动基板亦可不包括第二绝缘层。
于其他实施例中，主动基板可不包括第二绝缘层，使得储存电容是由上电极、下电极以及位于凹陷内的上电极与下电极之间的第一绝缘层所构成，且薄膜晶体管是由栅极、第一绝缘层、半导体层、源极以及漏极所构成。
本发明的主动基板与其制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，然为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同元件，并不再对重复部份作赘述。
请参考图5至图8，图5至图8为本发明第二实施例的主动基板的制作方法示意图，其中图8为本发明第二实施例的主动基板的结构示意图。相较于第一实施例，本实施例制作主动基板200的方法于形成第一绝缘层106的步骤以及其之前的步骤与第一实施例相同，因此在此不多做赘述。如图5所示，于形成第一绝缘层106之后，于第一绝缘层106上形成一半导体图案层202，使得半导体图案层202包括一第一半导体层202a以及一第二半导体层202b，其中第一半导体层202a对应下电极104a设置，且第二半导体层202b对应栅极104c设置。随后，于半导体图案层202以及第一绝缘层106上形成钝化层110。于本实施例中，形成第一金属图案层104的步骤与形成第一绝缘层106的步骤之间亦可选择性于第一金属图案层104与第一绝缘层106之间形成第二绝缘层112，且第二绝缘层112覆盖第一金属图案层104与基底102。并且，第一绝缘层106的最大厚度T1，即尚未被蚀刻时的厚度，与第二绝缘层112的厚度T2的总和大于钝化层110的厚度T3，且第一绝缘层106的最大厚度T1大于第二绝缘层112的厚度T2。举例来说，第一绝缘层106的最大厚度T1可为1500埃至6000埃，较佳为2500埃至4500埃，且第二绝缘层112的厚度T2可为100埃至3000埃，而钝化层110的厚度可为100埃至3000埃，半导体图案层202的厚度T4可为50埃至2000埃，较佳为200埃至600埃，但不以此为限。再者，第一绝缘层106的介电常数小于第二绝缘层112的介电常数。举例来说，第一绝缘层106的材料可包括氧化硅(SiOx)、氮氧化硅(SiNxOy)或氧化铝(AlOx)，且第二绝缘层112的材料可包括氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化铝(AlOx)或、氧化铪(HfOx)或氧化锆(ZrOx)。半导体图案层202的材料可包括氧化物半导体，且氧化物半导体可为包含铟、锌、锡、镓或上述元素组合的氧化物或氮氧化物，例如：铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、氧化锌(ZnO)或氮氧化锌(ZnOxNy)，且钝化层110的材料可包括氧化硅(SiOx)或氮氧化硅(SiNxOy)。为了清楚说明本实施例的主动基板的制作方法，于形成钝化层110之后的步骤是以形成有第二绝缘层112的结构来做描述，但本发明不限于此。于其他实施例中，于第一金属图案层与第一绝缘层之间亦可不形成有第二绝缘层。
接着，如图6所示，对钝化层110进行第一微影暨蚀刻制程，于钝化层110中形成第一穿孔110c、第二穿孔110b以及第三穿孔110a。第一穿孔110c对应第一半导体层202a设置，并暴露出第一半导体层202a。第二穿孔110b对应第二半导体层202b设置，并暴露出第二半导体层202b。第三穿孔110a对应第一接垫104b设置，并暴露出第一绝缘层106。
然后，如图7所示，对第一绝缘层106进行第二微影暨蚀刻制程，以于第三穿孔110a所暴露出的第一绝缘层106中形成第四穿孔106a，并于第四穿孔106a所暴露出的第二绝缘层112中形成第五穿孔112a，使第一接垫104b被暴露出。
接着，如图8所示，于钝化层110上形成金属层(未标示)，且对金属层图案化，以形成第二金属图案层114，其中第二金属图案层114包括上电极114a、第二接垫114b、源极114c以及漏极114d。至此便完成本实施例的主动基板200。于本实施例中，上电极114a设置于对应第一半导体层202a的钝化层110上，并通过钝化层110的第一穿孔110c延伸至与第一半导体层202a电性连接，使得下电极104a、第一绝缘层106、第二绝缘层112、第一半导体层202a以及上电极114a可构成储存电容C2。第二接垫114设置于钝化层110上，并通过钝化层110的第三穿孔110a、第一绝缘层106的第四穿孔106a以及第二绝缘层112的第五穿孔112a与第一接垫104b电性连接。源极104c与漏极104d设置于对应第二半导体层202b的钝化层110上，并分别通过各第二穿孔110b与第二半导体层202b电性连接，使得栅极104c、第一绝缘层106、第二绝缘层112、第二半导体层202b、源极104c以及漏极104d可构成薄膜晶体管Tr。
于其他实施例中，主动基板可不包括第二绝缘层，使得储存电容是由下电极、第一绝缘层、第一半导体层以及上电极所构成，且薄膜晶体管是由栅极、第一绝缘层、第二半导体层、源极以及漏极所构成。
请参考图9，图9为本发明一第三实施例的主动基板的俯视示意图。如图9所示，本实施例的主动基板300可具有显示区300a与围绕显示区300a的周边区300b。并且，主动基板300包括至少一移位暂存器(shift register)302、一电位移转器(level shifter)304以及至少一像素结构306。移位暂存器302与电位移转器304设置于周边区300b内，且像素结构306设置于显示区300a内。移位暂存器302的一部份可由至少一第一薄膜晶体管Tr1与至少一第一储存电容Cst1所构成。电位移转器304的一部份可由至少一第二薄膜晶体管Tr2与至少一第二储存电容Cst2所构成。像素结构306可由至少一第三薄膜晶体管Tr3、至少一第三储存电容Cst3以及至少一像素电极308所构成。于本实施例中，第一薄膜晶体管Tr1、第二薄膜晶体管Tr2与第三薄膜晶体管Tr3的至少一者可分别为第一实施例的图4所示的薄膜晶体管Tr结构或第二实施例的图8所示的薄膜晶体管Tr结构，且第一储存电容Cst1、第二储存电容Cst2与第三储存电容Cst3的至少一者可分别为第一实施例的图4所示的储存电容C1结构或第二实施例的图8所示的储存电容C2结构，因此在此不多做赘述。
值得注意的是，由于第一储存电容Cst1与第二储存电容Cst2的至少一者可在不改变电容值的情况下通过缩小凹陷106b底部与第一绝缘层106的下表面之间的间距来缩小其所占面积，因此可降低用于设置第一储存电容Cst1与第二储存电容Cst2的至少一者的空间。藉此，周边区300b的宽度W，即显示区300b与基底102侧边之间的间距，可被缩减，宽度W依照显示面板的尺寸大小举例可为0.4毫米至2.5毫米或0.8毫米至1.3毫米(小尺寸)或1毫米至5毫米(大尺寸)，使得应用本实施例的主动基板300的显示面板可有效地缩减边框的宽度。并且，当第三储存电容Cst3通过缩小凹陷106b底部与第一绝缘层106的下表面之间的间距来缩小其面积时，像素结构306的范围亦可被缩小，使单位面积的像素结构306的数量，即解析度，得以增加。
请参考图10，且一并参考图9。图10为本发明一实施例的显示面板的剖面示意图。如图10所示，本实施例的显示面板400可包括主动基板402、显示介质层404与上基板406。主动基板402可为上述任一实施例的主动基板，因此在此不多作赘述。显示介质层404可为液晶层，但不限于此。本发明的显示面板400可为任一种主动阵列显示面板，例如：液晶显示面板、有机发光二极体显示面板、电泳显示面板或电致变色显示面板等。
综上所述，于本发明的主动基板中，在栅极绝缘层调整至具有低介电常数的情况下，储存电容仍可在不改变电容值的情况下通过缩小凹陷底部与第一绝缘层的下表面之间的间距来缩小其面积，因此主动基板可同时兼具低消耗功率以及低储存电容面积的优点，进而可缩减显示面板的边框宽度。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (12)
1.一种主动基板，其特征在于，包括：
一基底；
一下电极，设置于该基底上；
一第一绝缘层，设置于该下电极上，且该第一绝缘层具有一凹陷；
一钝化层，设置于该第一绝缘层上，且该钝化层具有一第一穿孔，对应该凹陷设置；以及
一上电极，设置于该钝化层上，且通过该第一穿孔延伸至该凹陷的底部，其中该下电极、该第一绝缘层以及该上电极构成一储存电容。
2.根据权利要求1所述的主动基板，其特征在于，另包括：
一栅极，设置于该基底上，其中该第一绝缘层覆盖该栅极；
一半导体层，设置于该第一绝缘层上，并对应该栅极设置，其中该钝化层设置于该半导体层上，且具有二第二穿孔，分别暴露出该半导体层；以及
一源极与一漏极，设置于该钝化层上，且该源极与该漏极分别通过各该第二穿孔与该半导体层电性连接，其中该栅极、该第一绝缘层、该半导体层、该源极以及该漏极构成一薄膜晶体管。
3.根据权利要求2所述的主动基板，其特征在于，该基底具有一显示区与一围绕该显示区的周边区，且该薄膜晶体管与该储存电容位于该周边区内以构成一移位暂存器的一部份或一电位移转器的一部份。
4.根据权利要求2所述的主动基板，其特征在于，该基底具有一显示区与一围绕该显示区的周边区，该主动基板更包含一像素电极，且该像素电极、该薄膜晶体管与该储存电容位于该显示区内以构成一像素结构的一部份。
5.根据权利要求1所述的主动基板，其特征在于，该储存电容另包括一第二绝缘层，设置于该第一绝缘层与该下电极之间，且该第一绝缘层的最大厚度大于该第二绝缘层的厚度，其中该第一绝缘层的介电常数小于该第二绝缘层的介电常数，其中该凹陷的底部与该第一绝缘层的下表面之间的间距以及该第二绝缘层的厚度的总和介于该钝化层的厚度的50％与150％之间，且该凹陷的底部与该第一绝缘层的下表面之间的间距以及该第二绝缘层的厚度的总和为500埃至3500埃。
6.根据权利要求1所述的主动基板，其特征在于，该第一绝缘层的材料包括氧化硅、氮氧化硅或氧化铝，且该钝化层的材料包括氧化硅或氮氧化硅。
7.一种主动基板，其特征在于，包括：
一基底；
一下电极，设置于该基底上；
一第一绝缘层，设置于该下电极上；
一第一半导体层，设置于该第一绝缘层上；
一钝化层，设置于该第一绝缘层与该第一半导体层上，且该钝化层具有一第一穿孔，暴露出该第一半导体层；以及
一上电极，设置于该钝化层上，且通过该第一穿孔与该第一半导体层电性连接，其中该下电极、该第一绝缘层、该第一半导体层以及该上电极构成一储存电容。
8.根据权利要求7所述的主动基板，其特征在于，另包括：
一栅极，设置于该基底上，其中该第一绝缘层覆盖该栅极；
一第二半导体层，设置于该第一绝缘层上，并对应该栅极设置，其中该钝化层更设置于该第二半导体层上，且具有二第二穿孔，分别暴露出该第二半导体层；以及
一源极与一漏极，设置于该钝化层上，且该源极与该漏极分别通过各该第二穿孔与该第二半导体层电性连接，其中该栅极、该第一绝缘层、该半导体层、该源极以及该漏极构成一薄膜晶体管。
9.根据权利要求8所述的主动基板，其特征在于，该基底具有一显示区与一围绕该显示区的周边区，且该薄膜晶体管与该储存电容位于该周边区内以构成一移位暂存器的一部份或一电位移转器的一部份。
10.根据权利要求8所述的主动基板，其特征在于，该基底具有一显示区与一围绕该显示区的周边区，该主动基板更包含一像素电极，该像素电极、该薄膜晶体管与该储存电容位于该显示区内以构成一像素结构的一部份。
11.根据权利要求7所述的主动基板，其特征在于，该储存电容另包括一第二绝缘层，设置于该第一绝缘层与该下电极之间，且该第一绝缘层的厚度大于该第二绝缘层的厚度，其中该第一绝缘层的介电常数小于该第二绝缘层的介电常数，其中该第一绝缘层的厚度为1500埃至6000埃，该第二绝缘层的厚度为100埃至3000埃，且该第一半导体层的厚度为50埃至2000埃。
12.根据权利要求7所述的主动基板，其特征在于，该第一绝缘层的材料包括氧化硅、氮氧化硅或氧化铝，该第一半导体层的材料包括包含铟、锌、锡、镓或上述元素组合的氧化物或氮氧化物，且该钝化层的材料包括氧化硅或氮氧化硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103106598A TWI553835B (zh) | 2014-02-26 | 2014-02-26 | 主動基板以及顯示面板 |
| TW103106598 | 2014-02-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103928462A true CN103928462A (zh) | 2014-07-16 |
Family
ID=51146629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410184149.XA Pending CN103928462A (zh) | 2014-02-26 | 2014-05-04 | 主动基板以及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103928462A (zh) |
| TW (1) | TWI553835B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097826A (zh) * | 2015-06-04 | 2015-11-25 | 京东方科技集团股份有限公司 | Goa单元及其制作方法、显示基板、显示装置 |
| CN106409874A (zh) * | 2016-10-24 | 2017-02-15 | 昆山国显光电有限公司 | 阵列基板及其制作方法和有机发光显示器件 |
| CN106647059A (zh) * | 2017-01-04 | 2017-05-10 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI688812B (zh) * | 2018-11-21 | 2020-03-21 | 友達光電股份有限公司 | 顯示裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183570A (zh) * | 1996-11-26 | 1998-06-03 | 三星电子株式会社 | 使用有机绝缘材料的液晶显示器及其制造方法 |
| US20070273803A1 (en) * | 2006-05-25 | 2007-11-29 | Meng-Chi Liou | Active component array substrate and fabricating method thereof |
| CN101140939A (zh) * | 2006-09-05 | 2008-03-12 | 三星电子株式会社 | 显示面板及其制造方法 |
| US20120069260A1 (en) * | 2009-06-22 | 2012-03-22 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate |
| WO2012124690A1 (ja) * | 2011-03-15 | 2012-09-20 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI329909B (en) * | 2007-03-16 | 2010-09-01 | Au Optronics Corp | Pixel structure of lcd and fabrication method thereof |
| JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2014
- 2014-02-26 TW TW103106598A patent/TWI553835B/zh not_active IP Right Cessation
- 2014-05-04 CN CN201410184149.XA patent/CN103928462A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183570A (zh) * | 1996-11-26 | 1998-06-03 | 三星电子株式会社 | 使用有机绝缘材料的液晶显示器及其制造方法 |
| US20070273803A1 (en) * | 2006-05-25 | 2007-11-29 | Meng-Chi Liou | Active component array substrate and fabricating method thereof |
| CN101140939A (zh) * | 2006-09-05 | 2008-03-12 | 三星电子株式会社 | 显示面板及其制造方法 |
| US20120069260A1 (en) * | 2009-06-22 | 2012-03-22 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate |
| WO2012124690A1 (ja) * | 2011-03-15 | 2012-09-20 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097826A (zh) * | 2015-06-04 | 2015-11-25 | 京东方科技集团股份有限公司 | Goa单元及其制作方法、显示基板、显示装置 |
| CN106409874A (zh) * | 2016-10-24 | 2017-02-15 | 昆山国显光电有限公司 | 阵列基板及其制作方法和有机发光显示器件 |
| CN106647059A (zh) * | 2017-01-04 | 2017-05-10 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制造方法 |
| US10319742B2 (en) | 2017-01-04 | 2019-06-11 | Boe Technology Group Co., Ltd. | Array substrate, display panel, display device and method of manufacturing the same |
| CN106647059B (zh) * | 2017-01-04 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI553835B (zh) | 2016-10-11 |
| TW201533892A (zh) | 2015-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10032841B2 (en) | Silicon and semiconducting oxide thin-film transistor displays | |
| US10020354B2 (en) | Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors | |
| CN107993983B (zh) | 柔性显示器 | |
| US20230363220A1 (en) | Display panel and display device | |
| US9577011B2 (en) | Complementary metal oxide semiconductor transistor and fabricating method thereof | |
| US9685469B2 (en) | Display with semiconducting oxide and polysilicon transistors | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN102593126B (zh) | 面板及其制法 | |
| CN103227177B (zh) | 像素结构 | |
| US20130146866A1 (en) | Circuit board, display device, and method for producing circuit board | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN103872142A (zh) | 像素结构及其制作方法 | |
| CN104009043B (zh) | 像素结构及其制作方法 | |
| US7170092B2 (en) | Flat panel display and fabrication method thereof | |
| CN103928462A (zh) | 主动基板以及显示面板 | |
| CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102629611B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN103413834A (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN112397527B (zh) | 阵列基板及其制作方法 | |
| KR20150064482A (ko) | 액티브 매트릭스형 표시장치 및 그 제조방법 | |
| KR20150061442A (ko) | 박막 트랜지스터, 그 제조방법 및 표시장치 | |
| KR20130013397A (ko) | 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR20080099466A (ko) | 유기전계발광 표시장치 및 이의 제조방법 | |
| KR20170055858A (ko) | 인셀 터치 방식 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140716 |