CN101140939A - 显示面板及其制造方法 - Google Patents

显示面板及其制造方法 Download PDF

Info

Publication number
CN101140939A
CN101140939A CNA2007100911688A CN200710091168A CN101140939A CN 101140939 A CN101140939 A CN 101140939A CN A2007100911688 A CNA2007100911688 A CN A2007100911688A CN 200710091168 A CN200710091168 A CN 200710091168A CN 101140939 A CN101140939 A CN 101140939A
Authority
CN
China
Prior art keywords
electrode
substrate
depression
storage electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100911688A
Other languages
English (en)
Inventor
丁采祐
李正浩
李庸羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101140939A publication Critical patent/CN101140939A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种显示面板，该显示面板具有含有凹陷的保护膜。在平面图中，凹陷布置在存储电极上方并对应于存储电极的位置。在平面图中，凹陷的宽度大于存储电极的宽度，像素电极布置在保护膜上。通过存储在像素电极和存储电极中的电荷形成的存储电容器的电容由保护膜的厚度、像素电极和存储电极的叠置面积来确定。

Description

显示面板及其制造方法
技术领域
本发明涉及一种显示面板及其制造方法，更具体地讲，涉及一种像素具有增大的开口率的显示面板和一种制造该显示面板的方法。
背景技术
通常，液晶显示器(LCD)包括：薄膜晶体管基底，具有像素电极和连接到像素电极的开关薄膜晶体管；共电极基底，具有共电极；液晶层，布置在薄膜晶体管基底和共电极基底之间。
通过在薄膜晶体管基底和共电极基底之间施加电压，LCD驱动液晶层内的液晶。施加在薄膜晶体管基底和共电极基底之间的电压产生电场。由于液晶层内的液晶具有各向异性介电常数，所以当电场施加到液晶时，液晶的取向变化。此外，由于液晶具有各向异性折射率，所以LCD装置的透光率会根据液晶的取向而变化。LCD在两个基底之间施加电场，使得液晶具有与作为数据信号传输的显示信息对应的透光率。因此，液晶的取向根据施加的电场而变化，从而图像显示在LCD上。
在传统的LCD中，存储电极布置在像素电极下面，并与像素电极叠置。利用像素电极和存储电极之间的电容，像素电极的电压保持一定时间的时间段。
为了增大像素电极和存储电极之间的电容，已经增大了存储电极的尺寸。然而，由于存储电极可以是金属材料，会阻挡光的透射，所以增大存储电极的尺寸会使单元像素中的开口率减小。
发明内容
本发明提供了一种显示面板及一种制造该显示面板的方法，该显示面板通过形成凹陷来暴露与存储电极的上表面对应的区域而具有增大的存储电极和像素电极之间的电容，并通过减小存储电极的大小而具有提高的开口率。
本发明的其它特征将在随后的描述中提出，并部分地将从描述中清楚，或者可以通过本发明的实践而获知。
本发明公开了一种薄膜晶体管基底，该薄膜晶体管基底包括：薄膜晶体管，布置在基底上，其中，薄膜晶体管包括栅电极、布置在栅电极上的第一绝缘膜、布置在第一绝缘膜上的有源层以及布置在有源层上的源电极和漏电极；存储电极，布置在基底上；第二绝缘膜，布置在薄膜晶体管上；凹陷，形成在第二绝缘膜中；像素电极，布置在第二绝缘膜和凹陷上，其中，像素电极连接到薄膜晶体管。此外，凹陷的宽度大于存储电极的宽度。
本发明还公开了一种包括薄膜晶体管基底的显示面板。薄膜晶体管基底包括第一基底，所述第一基底包括：薄膜晶体管，布置在第一基底上，其中，薄膜晶体管包括栅电极、布置在栅电极上的第一绝缘膜、布置在第一绝缘膜上的有源层以及布置在有源层上的源电极和漏电极；存储电极，布置在第一基底上；第二绝缘膜，布置在薄膜晶体管上；凹陷，形成在第二绝缘膜中；像素电极，布置在第二绝缘膜和凹陷上，其中，像素电极连接到薄膜晶体管。此外，凹陷的宽度大于存储电极的宽度。该显示面板还包括第二基底以及布置在第一基底和第二基底之间的液晶层，其中第二基底包括对应于像素电极布置的共电极。
本发明还提供了一种制造薄膜晶体管基底的方法。该方法包括：在基底上形成栅电极和存储电极；在栅电极和存储电极上形成栅极绝缘膜；在栅极绝缘膜上形成有源层；在有源层上形成源电极和漏电极；在基底上形成保护膜；形成凹陷；在凹陷和保护膜上形成像素电极。此外，形成凹陷的步骤包括在对应于所述存储电极的区域中去除所述保护膜的一部分，所述保护膜的这部分的尺寸大于所述存储电极的尺寸。
应该理解的是，上述大致的描述和下面详细的描述都是示例性的和说明性的，并意在提供对如权利要求的本发明的进一步说明。
附图说明
附图示出了本发明的实施例，并和说明书一起用来说明本发明的原理，其中，包含的附图提供了对本发明的进一步理解，并包含在该说明书中构成该说明书的一部分。
图1是示出了根据本发明示例性实施例的显示面板的平面图。
图2是沿着A-A线截取的图1中示出的显示面板的剖视图。
图3A和图3B是示出了根据本发明示例性实施例的技术构思的剖视图。
图4A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。
图4B是沿着A-A线截取的图4A中示出的显示面板的剖视图。
图5A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。
图5B是沿着A-A线截取的图5A中示出的显示面板的剖视图。
图6A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。
图6B是沿着A-A线截取的图6A中示出的显示面板的剖视图。
图7A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。
图7B是沿着A-A线截取的图7A中示出的显示面板的剖视图。
图8、图9、图10、图11和图12是沿着图1中的A-A线截取的剖视图，这些剖视图示出了根据本发明示例性实施例的显示面板的制造方法。
具体实施方式
将参照附图来详细描述本发明的示例性实施例。然而，本发明不限于下面公开的实施例，而是本发明可以被实施为不同的形式。提供这些实施例只是为了说明的目的和为了使本领域的技术人员充分理解本发明的范围。
在附图中，为了清晰起见，会夸大层和区域的厚度，在整个说明书和附图中，相同的标号用来表示相同的元件。此外，比如层、区域、基底或板的元件位于另一元件上或上方的表达方式，不仅是指该元件直接位于其它元件上或正好位于其它元件上方的情况，而且是指在该元件和其它元件之间插入另一元件的情况。相似地，当元件或层被称作连接到另一元件或层时，它可以直接连接到另一元件或层，或者可以存在中间元件或层。相反地，当元件被称作直接在另一元件或层上或上方，或者直接连接到另一元件或层时，不存在中间元件或层。
相同的标号始终指相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任一和全部组合。
应该理解的是，虽然术语“第一”、“第二”、“第三”等可在这里用来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
为了易于描述，在这里可以使用空间相对术语比如“在...下面”、“在...下方”、“在...之下”、“在...上方”、“上面的”等来描述如附图中示出的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包括除了附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为在其它元件或特征“下面”的元件将随后被定位为在其它元件或特征“上方”。因此，示例性术语“在...下面”可以包括“在...上方”和“在...下面”两种方位。也可将装置另外定位(旋转90度或在其它方位)，这里使用的空间相对描述符做出相应解释。
这里使用的术语只是出于描述特定实施例的目的，而不意在成为本发明的限制。如这里所使用的，除非上下文清楚地指出，否则单数形式也意在包括复数形式。还应该理解的是，术语“包括”和/或“包含”当在说明书中使用时，其表明所述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在这里参照本发明的理想实施例(和中间结构)的示意图的剖视图来描述本发明的实施例。同样地，将预料到的是由例如制造技术和/或公差造成的示图的形状的变化。因此，本发明的实施例不应该被理解为限于这里图示的区域的特定形状，而是将包括例如由制造造成的形状的偏差。
例如，示出为矩形的注入区将通常在其边缘处具有倒圆的或弯曲的特征和/或具有注入浓度梯度，而不是从注入区到非注入区的二元变化。同样，由注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，它们的形状不意在示出装置的区域的真实形状，并不意在限制本发明的范围。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)的含义与本发明所属领域的普通技术人员通常理解的含义相同。还应该理解的是，在通用字典里定义的术语应该被理解为其含义与相关领域的内容(context)中它们的含义一致，除非在这里被明确地定义，否则不应该被理想化的或过于正式地理解。
下文中，将参照附图来详细描述本发明的示例性实施例。
图1是示出根据本发明示例性实施例的显示面板的平面图。图2是沿着A-A线截取的图1中示出的显示面板的剖视图。图3A和图3B是示出了根据本发明示例性实施例的技术构思的剖视图。
参照图1、图2、图3A和图3B，根据这个示例性实施例的显示面板包括：下基底100，具有布置在其上的存储电极120和像素电极160；上基底200，具有布置在其上的共电极240并与下基底100分隔开；液晶层，布置在下基底100和上基底200之间的区域中。
下基底100包括彼此交叉布置的栅极线110和数据线140。薄膜晶体管130和存储电极120布置在由栅极线110和数据线140彼此交叉限定的像素区中。相邻的存储电极120可以通过存储电极线121连接在一起。保护膜150布置在下基底100上。在这个示例性实施例中，局部去除保护膜150，以在像素区中形成凹陷151。凹陷151可以是凹入的凹陷(concave recess)，但是本发明不限于此。存储电极120布置在凹陷151的下表面下面。凹陷151可以被图案化的方式为，当在图1中示出的平面图中观察时，凹陷151比存储电极120大。此外，像素电极160设置在保护膜150上并设置在凹陷151上。
存储电极120和像素电极160一起作为存储电容器的板来操作。电容器的电容与电容器的两个板之间的距离成反比，与电容器的两个板叠置的面积成正比。因此，存储电容器的电容取决于布置在凹陷151中的像素电极160和布置在凹入的凹陷151下面的存储电极120的叠置面积以及像素电极160和存储电极120之间的距离。
如图2中所示，存储电极120和像素电极160之间的距离取决于布置在存储电极120和像素电极160之间的栅极绝缘膜131的厚度。此外，存储电极120和像素电极160之间的叠置面积取决于凹陷151的下表面的宽度。由于根据薄膜晶体管130的特性来设置栅极绝缘膜131的厚度，所以可根据凹陷151内的像素电极160和存储电极120之间的叠置面积来调整存储电容器的电容。更具体地讲，可以首先计算出存储电容器的期望的电容。然后可选择凹陷151的下表面和存储电极120的叠置区域的大小以及存储电极120的大小，以产生期望的电容。
在这个示例性实施例中，为了调整如下更详细说明的用于形成凹陷151的加工余量(process margin)以及像素的开口率，形成存储电极120的方式可以是，存储电极120具有与期望的叠置区域基本相同的大小，形成凹陷151的方式可以是，凹陷151的下表面的大小大于期望的叠置区域的大小。
在存储电极120和凹陷151的下表面形成为具有与所期望的叠置区域的大小相同的大小的情况下，在形成存储电极120和凹陷151的工艺的过程中的加工误差(processing error)会产生与所期望的叠置区域不同的实际的叠置区域。由于可以通过将布置在存储电极120上的保护膜150图案化来形成凹陷151，所以实际的叠置区域不同于所期望的叠置区域会是由存储电极120和凹陷151之间的对准(alignment)误差产生的。因此，可以将存储电极120形成得比期望的叠置区域大，或者凹陷151可以形成得比期望的叠置区域大，如图3A和图3B中所示。
图3A和图3B是凹陷151的下表面的区域和存储电极120的剖视图。因此，下面将参照存储电极120和凹陷151的下表面的宽度来描述本示例性实施例。
参照图3A，将存储电极120布置成其宽度W1比所期望的叠置区域的宽度O大，将凹陷151布置成其下表面的宽度W2与所期望的叠置区域的宽度O基本相同。因此，当在形成凹陷151的过程中出现加工误差时，在叠置区域中不会出现不利的改变。例如，当凹陷151形成时可能出现大约3μm至大约4μm的对准误差。存储电极120可具有宽度W1，W1延伸超过所期望的叠置区域的宽度O的距离为与对准误差对应的距离。因此，可以防止由于对准误差造成的叠置区域的改变。
然而，在存储电极120的宽度W1大于所期望的叠置区域的宽度O的情况下，像素的开口率会减小。会发生这种情况是因为作为金属层的存储电极120的面积增大。因此，如图3B中所示，存储电极120具有的宽度W1可基本上等于所期望的叠置区域的宽度O，可以将凹入的凹陷151布置成其下表面的宽度W2大于所期望的叠置区域的宽度O。具体地讲，凹陷151的下表面的宽度可以是存储电极120宽度的大约百分之一百零一(101％)至大约百分之一百五(150％)。因此，当在凹陷151的形成过程中出现加工误差时，在叠置区中不会出现不利改变。此外，由于存储电极120的面积没有扩大，所以可提高像素的开口率。
下文中，将进一步详细地描述根据本发明示例性实施例的显示面板。
栅极线110和存储电极线121可以沿着第一方向布置在下基底100上。栅极线110具有栅电极111，栅电极111布置成从栅极线110突出，栅极焊盘(pad)(未示出)可以布置在栅极线110的端部。存储电极线121电连接相邻的存储电极120。存储电极线121可以布置成四边形的形状，如图1中所示。
栅极线110、栅电极111、存储电极线121和存储电极120可以由金属(比如铝(Al)或铬(Cr))形成，但不限于此。这些组件中的一个或多个可以形成为单层或者通过顺着层压Cr和Al而形成为多层。
栅极绝缘膜131布置在栅极线110、栅电极111、存储电极线121和存储电极120上。栅极绝缘膜131可以由氧化硅(silicon oxide)膜和/或氮化硅(silicon nitride)膜形成。
数据线140沿着第二方向布置在栅极绝缘膜131上，其中，第二方向可以与第一方向基本正交。数据线140与源电极134一体地形成，其中，源电极134从数据线140延伸出去。漏电极135布置在像素区中，与源电极134相邻。用作薄膜晶体管130的沟道部分的有源层132布置在源电极134和漏电极135下面。用于减小接触电阻的欧姆接触层133布置在有源层132与源电极134和漏电极135之间。此外，有源层132也可以布置在数据线140以下。
保护膜150布置在数据线140、源电极134和漏电极135上。保护膜150可以由无机绝缘材料或有机绝缘材料(比如树脂)制成。此外，在保护膜150中形成接触孔152，以暴露漏电极135。类似地，在保护膜150中形成凹陷151，以暴露存储电极120的上部区域。如上所述，将凹陷151形成为其尺寸比存储电极120的尺寸大。因此，存储电极120位于凹陷151的下表面下面。
像素电极160布置在保护膜150上。像素电极160可以由氧化铟锡(ITO)或氧化铟锌(IZO)形成。虽然没有示出，但是像素电极160可以被划分为多个区域，并可包括切除(cut-away)图案或突出图案。此外，在像素电极160的多个区域中可以形成用于控制液晶分子取向的微小的凸凹形的图案。
黑矩阵210布置在上基底200上，在对应于下基底100的薄膜晶体管130的区域中。此外，滤色器220布置在上基底上，在对应于下基底100上的像素电极160的区域中，其中，滤色器220可以是红色滤色器220、绿色滤色器220或蓝色滤色器220。覆盖(overcoat)膜230布置在上基底200上，共电极240布置在覆盖膜230上。可以在共电极240中设置与像素电极160的切除图案对应的突出图案。
通过将上基底200和下基底100结合以对准上下基底来制造显示面板，然后，在上下基底之间注入液晶材料。当在像素电极160和共电极240之间没有施加电场时，液晶材料中的液晶可以垂直于上基底200和下基底100取向(orient)。
取向膜(未示出)可以形成在上基底200和下基底100的面对的表面上。取向膜可以是垂直取向膜，垂直取向膜用于使液晶分子沿着相对于基底表面的垂直方向取向。然而，取向膜不限于垂直取向膜，而是可以是各种形状的取向膜。
根据本发明的显示面板不限于上述示例性实施例，并可以作各种修改。例如，像素电极160的形成方式可以是，像素电极160被划分成第一像素电极和第二像素电极。如果像素电极被划分成第一像素电极和第二像素电极，则第一峰值电压和与第一峰值电压不同的第二峰值电压可以分别施加到第一像素电极和第二像素电极，则可以容易地表达出灰阶并可以改进当从显示面板的侧面观看时的所显示的图像的视觉畸变。为了分别向两个像素电极施加不同的峰值电压，在单个像素区中可以布置两个晶体管。此外，不同的峰值电压可以通过两条数据线分别施加到两个像素电极。此外，两个像素电极中的一个可以浮置。虽然像素区沿着第二方向的长度大于其沿着第一方向的长度，但是本发明不限于此。相反，像素区沿着第一方向的长度可以大于其沿着第二方向的长度。此外，像素电极可以布置成不同于矩形形状的形状。此外，滤色器220可以布置在下基底100上。
可以通过在这个示例性实施例的显示面板的一个面或多个面上布置元件(比如偏振板、背光和补偿板)来制造LCD。
图4A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。图4B是图4A中沿着A-A线截取的显示面板的剖视图。图5A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。图5B是图5A中沿着A-A线截取的剖视图。图6A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。图6B是图6A中沿着A-A线截取的剖视图。图7A是示出了根据本发明示例性实施例的显示面板的制造方法的步骤的平面图。图7B是图7A中沿着A-A线截取的显示面板的剖视图。
下文中，将参照图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B来描述这个示例性实施例的显示面板的制造方法。
参照图4A和图4B，第一金属导电膜形成在下基底100上，其中，下基底100可以是透明的。将第一导电膜图案化，以形成栅电极111、栅极线110、存储电极120和存储电极线121。
透明的下基底100可以是玻璃基底。第一导电膜可以是Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)和Mo/Al/Mo中的任意一种，但是本发明不限于此。相反，第一导电膜可以是Al、Nd、Ag、Cr、Ti、Ta、Cu和Mo中的任意一种金属或者是它们的合金或组合，第一导电膜可以形成为如上所述的多层或单层。可以通过利用化学气相沉积(CVD)、物理气相沉积(PVD)或溅射的沉积方法来形成第一导电膜。
利用上述方法和材料中的一种，第一导电膜可以形成在下基底100上，然后将光致抗蚀剂涂敷在第一导电膜上。可以利用第一掩模通过执行光刻工艺来形成第一光致抗蚀剂掩模图案。这里，第一掩模可包括用于形成栅电极111、栅极线110、存储电极120和存储电极线121的透光区或遮光区。可利用第一光致抗蚀剂掩模图案作为蚀刻掩模通过执行蚀刻工艺来形成栅电极111、栅极线110、存储电极120和存储电极线121。此后，可通过执行剥离(stripping)工艺来去除第一光致抗蚀剂掩模图案。
参照图5A和图5B，栅极绝缘膜131、有源层132、欧姆接触层133和第二导电膜顺序地形成在其上形成有存储电极120的下基底100上。可以将第二导电膜图案化，以形成源电极134、漏电极135和数据线140。
可通过沉积法比如等离子体增强化学气相沉积(PECVD)或溅射来形成栅极绝缘膜131。栅极绝缘膜131可以由包括氧化硅膜或氮化硅膜的无机绝缘材料形成。非晶硅层可以用作有源层132，掺杂有高浓度杂质(比如N型杂质)的非晶硅层或硅化物可以用作欧姆接触层133。利用Mo、Al、Cr、Ti和Cu中的至少一种金属或者它们的组合或合金，第二导电膜可以形成为单层或多层。第二导电膜可以由与第一导电膜的材料相同的材料形成。
此后，光致抗蚀剂可以涂敷在第二导电膜上，然后可利用第二掩模通过光刻工艺来形成具有预定阶梯的第二光致抗蚀剂掩模图案。第二光致抗蚀剂掩模图案可包括在源电极134、漏电极135和数据线140上剩余的光致抗蚀剂。在源电极134和漏电极135之间的沟道区上的光致抗蚀剂形成的方式可以是，其高度小于形成在源电极134和漏电极135上的光致抗蚀剂的厚度。因此，半透明掩模或旋转曝光(rotating exposure)掩模可以用作第二掩模。
然后，利用第二光致抗蚀剂掩模作为蚀刻掩模通过执行蚀刻工艺来去除第二导电膜、欧姆接触层133和有源层132。更具体地讲，通过湿蚀刻工艺可以去除在第二光致抗蚀剂掩模图案暴露的区域中的第二导电膜，通过干蚀刻可以去除欧姆接触层133和有源层132。接下来，通过执行灰化工艺会使第二光致抗蚀剂掩模图案的整个高度降低。因此，第二光致抗蚀剂掩模图案的形成方式可以是，与沟道区对应的阶梯区域被暴露。通过再次执行灰化工艺，可以去除沟道区内的第二导电膜和欧姆接触层133。此后，可通过执行剥离工艺来去除第二光致抗蚀剂掩模图案的残余。因此，形成了数据线140、源电极134和漏电极135，并且有源区132的沟道区形成在源电极134和漏电极135之间。
参照图6A和图6B，保护膜150形成在其上形成有薄膜晶体管130和数据线140的下基底100上。去除保护膜150的一部分以形成接触孔152，从而暴露薄膜晶体管130的漏电极135的一部分。去除保护膜150的一部分以形成凹陷151，从而暴露与存储电极120的上表面对应的区域。
利用上述薄膜沉积方法中的一种，保护膜150可以形成在图5B中示出的下基底100上。可利用涂覆(coating)法来形成保护膜150。保护膜150可以由有机材料或无机材料制成。在这个示例性实施例中，保护膜可以由感光有机材料制成。此外，可以利用第三掩模通过执行光蚀刻工艺来去除保护膜150的一部分，以形成接触孔152和凹陷151。第三掩模可以设置有用于形成接触孔152和凹陷151的透光区。第三掩模中用于形成凹陷151的透光区可形成为大于第一掩模中用于形成存储电极120的区域。这是因为在根据光蚀刻工艺中的对准误差或根据光的波长，会出现大约2μm至大约5μm的误差。如果由于上述误差对准，用于形成凹陷151的透光区形成为其尺寸大于用于形成存储电极120的区域，则可以防止存储电极120和像素电极160之间的叠置区域减小的现象。此外，通过将存储电极120的尺寸减小成小于凹陷151的尺寸，可以增大像素的开口率。此外，可以去除在像素电极160和存储电极120之间的保护膜150，以减小像素电极160和存储电极120之间的距离，而存储电容器的电容可以增大。
在保护膜150由无机材料形成的情况下，在将光致抗蚀剂涂敷在保护膜150上之后，可利用第三掩模通过执行光蚀刻工艺来形成第三光致抗蚀剂掩模图案。然后，可通过利用第三光致抗蚀剂掩模图案来局部去除保护膜150来形成接触孔152和凹陷151。
参照图7A和图7B，第三导电膜形成在图案化的保护膜150上。由例如氧化铟锡(ITO)或氧化铟锌(IZO)形成的透明导电膜可以用作第三导电膜。光致抗蚀剂涂敷在第三导电膜上，然后利用第四掩模通过执行光蚀刻工艺来形成第四光致抗蚀剂掩模图案。利用第四光致抗蚀剂掩模图案作为蚀刻掩模来去除第三导电膜的一部分，以形成像素电极160。像素电极160也形成在保护膜150的凹陷151的内部区域中。
如上所述，其上布置有黑矩阵210、滤色器220、覆盖膜230和共电极240的上基底200与其上形成有薄膜晶体管130、存储电极120和像素电极160的下基底100对准。此后，通过密封上基底200和下基底100并在上下基底间形成液晶层，来制造显示面板。
本发明不限于上述说明。例如，多层膜可以用作保护薄膜晶体管的膜。即，钝化膜和保护膜可以一起形成在薄膜晶体管上。此外，通过只图案化与存储电极120的上表面对应的区域中的保护膜150，钝化膜和栅极绝缘膜可以用作存储电极120和像素电极160之间的介电膜。
下文中，将参照下面的图来描述根据本发明另一示例性实施例的显示面板的制造方法。将省略以上提供的先前的描述，下面提供的描述的重点将在先前描述的示例性实施例和本示例性实施例之间的不同之处。
图8、图9、图10、图11和图12是沿着图1中的A-A线截取的剖视图，这些剖视图示出了根据本发明示例性实施例的显示面板的制造方法。
参照图8，第一金属导电膜形成在透明的下基底100上。将第一导电膜图案化，以形成栅电极111和存储电极120。连接相邻的存储电极120的存储电极线121可以与连接到栅电极111的栅极线110一起形成。
参照图9，栅极绝缘膜131、有源层132、欧姆接触层133和第二导电膜顺序地形成在其上形成有栅电极111和存储电极120的下基底100上。将第二导电膜、欧姆接触层133和有源层132图案化，以形成源电极134和漏电极135。因此，形成包括栅电极111、源电极134和漏电极135的薄膜晶体管130。数据线140与源电极134一起形成并连接到源电极134。
参照图10，钝化膜170形成在其上形成有薄膜晶体管130的下基底100上。去除钝化膜170的一部分，以形成暴露薄膜晶体管130的漏电极135的一部分的下接触孔171。
钝化膜170可以由包括无机绝缘材料的SiOx膜、SiONx膜或SiNx膜的单层或多层形成。在这个示例性实施例中，钝化膜170形成在下基底100的整个表面上。此后，将光致抗蚀剂涂敷在钝化膜170上，然后可以利用掩模通过执行曝光和显影的工艺来形成光致抗蚀剂掩模图案(未示出)。
可以利用光致抗蚀剂掩模图案作为蚀刻掩模通过执行蚀刻工艺，来去除漏电极135的上部区域中的钝化膜170的一部分。因此，下接触孔171可以形成为暴露漏电极135的一部分。然后，可以去除光致抗蚀剂掩模图案。因此，栅极绝缘膜131和钝化膜170可以保留在存储电极120上。
参照图11，保护膜150可以形成在钝化膜170上。可以局部去除保护膜150以形成上接触孔152，从而暴露下接触孔171。此外，可以局部去除保护膜150以形成凹陷151，从而暴露与存储电极120的上表面对应的区域。
凹陷151可形成为其尺寸大于存储电极120的尺寸。更具体地讲，凹陷151可以形成为其尺寸比存储电极120的尺寸大，大出的距离对应于光蚀刻工艺过程中的对准误差或根据光的波长的误差。
因此，如上所述，可以防止存储电极120和像素电极160之间的叠置区域减小的现象。此外，通过减小存储电极120的尺寸，以使之小于凹陷151的尺寸，可以增大像素的开口率。此外，在这个示例性实施例中，栅极绝缘膜131和钝化膜170可以设置为在存储电极120和像素电极160之间的区域中的介电膜。因此，可以通过调整钝化膜170的厚度来控制存储电极120和像素电极160之间的距离，使得包括存储电极120和像素电极160的存储电容器的所期望的电容可以得到实现。
参照图12，第三导电膜可以形成在图案化的保护膜150上。第三导电膜可以是透明导电膜比如ITO或IZO。可以将第三导电膜图案化，以形成像素电极160。像素电极160可以形成在保护膜150的凹陷151的内部区域中。
如上所述，其上布置有黑矩阵210、滤色器220、覆盖膜230和共电极240的上基底200与其上形成有薄膜晶体管130、存储电极120和像素电极160的下基底100对准。此后，通过密封上基底200和下基底100并在上下基底之间形成液晶层，来制造显示面板。
如上所述，根据本发明，通过暴露与存储电极的上表面对应的区域的凹陷，存储电极和像素电极之间的电容可以增大。
此外，凹陷可以形成为其尺寸大于存储电极的尺寸，使得可以保证加工余量并可增大像素的开口率。
本领域的技术人员应该清楚，在不脱离本发明的精神或范围的情况下，可以在本发明中做各种更改和变化。因此，本发明意在覆盖落入权利要求及其等同物范围内的提供的本发明的更改和变化。

Claims (16)

1.一种薄膜晶体管基底，包括：
薄膜晶体管，布置在基底上，其中，所述薄膜晶体管包括栅电极、布置在所述栅电极上的第一绝缘膜、布置在所述第一绝缘膜上的有源层以及布置在所述有源层上的源电极和漏电极；
存储电极，布置在所述基底上；
第二绝缘膜，布置在所述薄膜晶体管上；
凹陷，形成在所述第二绝缘膜中；
像素电极，布置在所述第二绝缘膜和所述凹陷上，其中，所述像素电极连接到所述薄膜晶体管，
其中，所述凹陷的宽度大于所述存储电极的宽度。
2.如权利要求1所述的薄膜晶体管基底，其中，所述存储电极包含与所述栅电极的材料相同的材料。
3.如权利要求1所述的薄膜晶体管基底，其中，所述凹陷的宽度是所述存储电极的宽度的大约101％至大约150％。
4.如权利要求1所述的薄膜晶体管基底，还包括在所述第一绝缘膜和所述第二绝缘膜之间的钝化膜。
5.如权利要求4所述的薄膜晶体管基底，其中，所述凹陷暴露所述钝化膜。
6.如权利要求1所述的薄膜晶体管基底，其中，所述凹陷暴露所述第一绝缘膜。
7.一种显示面板，包括：
第一基底，所述第一基底包括：
薄膜晶体管，布置在所述第一基底上，其中，所述薄膜晶体管包括栅电极、布置在所述栅电极上的第一绝缘膜、布置在所述第一绝缘膜上的有源层以及布置在所述有源层上的源电极和漏电极；
存储电极，布置在所述第一基底上；
第二绝缘膜，布置在所述薄膜晶体管上；
凹陷，形成在所述第二绝缘膜中；
像素电极，布置在所述第二绝缘膜和所述凹陷上，其中，所述像素电极连接到所述薄膜晶体管，
第二基底，包括共电极，所述共电极对应于所述像素电极布置；
液晶层，布置在所述第一基底和所述第二基底之间，其中，所述凹陷的宽度大于所述存储电极的宽度。
8.如权利要求7所述的显示面板，其中，所述存储电极包含与所述栅电极的材料相同的材料。
9.如权利要求7所述的显示面板，其中，所述凹陷的宽度是所述存储电极的宽度的大约101％至大约150％。
10.如权利要求7所述的显示面板，其中，垂直取向膜设置在所述像素电极和所述共电极上。
11.如权利要求7所述的显示面板，其中，钝化膜布置在所述第一绝缘膜和所述第二绝缘膜之间。
12.如权利要求11所述的显示面板，其中，所述凹陷暴露所述钝化膜。
13.如权利要求7所述的显示面板，其中，所述凹陷暴露所述第一绝缘膜。
14.一种制造薄膜晶体管基底的方法，包括：
在基底上形成栅电极和存储电极；
在所述栅电极和所述存储电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成有源层；
在所述有源层上形成源电极和漏电极；
在所述基底上形成保护膜；
形成凹陷；
在所述凹陷和所述保护膜上形成像素电极，
其中，形成凹陷的步骤包括在对应于所述存储电极的区域中去除所述保护膜的一部分，所述保护膜的这部分的尺寸大于所述存储电极的尺寸。
15.如权利要求14所述的方法，其中，形成所述存储电极的步骤还包括：
在所述基底上形成导电膜；
利用第一掩模通过光蚀刻工艺来形成第一光致抗蚀剂掩模图案，所述第一掩模具有对应于存储电极区域的透光区或遮光区；
利用所述第一光致抗蚀剂掩模图案来去除所述导电膜的一部分，以形成所述存储电极。
16.如权利要求14所述的方法，其中，形成所述凹陷的步骤还包括：
在所述保护膜上形成光致抗蚀剂；
利用第二掩模通过光蚀刻工艺来形成第二光致抗蚀剂掩模图案，所述第二掩模具有尺寸比所述第一掩模的所述透光区或遮光区大的透光区或遮光区；
利用所述第二光致抗蚀剂掩模图案来去除所述保护膜的一部分。
CNA2007100911688A 2006-09-05 2007-04-11 显示面板及其制造方法 Pending CN101140939A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060085310A KR20080021994A (ko) 2006-09-05 2006-09-05 표시 패널 및 이의 제조 방법
KR1020060085310 2006-09-05

Publications (1)

Publication Number Publication Date
CN101140939A true CN101140939A (zh) 2008-03-12

Family

ID=39192782

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100911688A Pending CN101140939A (zh) 2006-09-05 2007-04-11 显示面板及其制造方法

Country Status (3)

Country Link
US (1) US7683371B2 (zh)
KR (1) KR20080021994A (zh)
CN (1) CN101140939A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928462A (zh) * 2014-02-26 2014-07-16 友达光电股份有限公司 主动基板以及显示面板
CN105572995A (zh) * 2016-02-01 2016-05-11 昆山龙腾光电有限公司 阵列基板及其制作方法和液晶显示装置
CN107402487A (zh) * 2017-08-31 2017-11-28 武汉天马微电子有限公司 阵列基板及其制造方法、显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728398A (zh) * 2008-10-28 2010-06-09 奇美电子股份有限公司 薄膜晶体管基板、显示面板、显示装置及其制造方法
CN105097826A (zh) * 2015-06-04 2015-11-25 京东方科技集团股份有限公司 Goa单元及其制作方法、显示基板、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
TWI300149B (en) * 2004-11-05 2008-08-21 Au Optronics Corp Pixel structure and manufracturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928462A (zh) * 2014-02-26 2014-07-16 友达光电股份有限公司 主动基板以及显示面板
CN105572995A (zh) * 2016-02-01 2016-05-11 昆山龙腾光电有限公司 阵列基板及其制作方法和液晶显示装置
CN107402487A (zh) * 2017-08-31 2017-11-28 武汉天马微电子有限公司 阵列基板及其制造方法、显示面板

Also Published As

Publication number Publication date
KR20080021994A (ko) 2008-03-10
US7683371B2 (en) 2010-03-23
US20080079000A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
US9052550B2 (en) Thin film transistor liquid crystal display
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN100399193C (zh) 掩模
US7430023B2 (en) Liquid crystal display without storage capacitance electrode lines
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
US8435814B2 (en) Method for fabricating a liquid crystal display device and an LCD device thereby
US20050253984A1 (en) Liquid crystal display and method for manufacturing the same
KR20040001695A (ko) 액정표시장치와 그 제조방법
US8093594B2 (en) Display substrate, display device having the same and method of manufacturing the same
JP2780681B2 (ja) アクティブマトリクス液晶表示パネル及びその製造方法
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN101140939A (zh) 显示面板及其制造方法
US20070188682A1 (en) Method for manufacturing a display device
CN101009251B (zh) 薄膜晶体管基板及其制造方法,以及具有其的液晶显示器
CN102227678A (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
KR20070080475A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
US7248326B2 (en) Liquid crystal display and fabricating method thereof
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
US20110205473A1 (en) Liquid crystal display panel
KR20070073296A (ko) 액정 표시 장치와 이의 제조 방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20080023904A (ko) 액정 표시 장치 및 그 제조 방법
JP2001051298A (ja) 液晶表示装置及びその製造方法
KR20070082325A (ko) 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치
KR20080018487A (ko) 박막 트랜지스터 기판 및 이의 리페어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080312