CN107402487A - 阵列基板及其制造方法、显示面板 - Google Patents

阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN107402487A
CN107402487A CN201710773152.9A CN201710773152A CN107402487A CN 107402487 A CN107402487 A CN 107402487A CN 201710773152 A CN201710773152 A CN 201710773152A CN 107402487 A CN107402487 A CN 107402487A
Authority
CN
China
Prior art keywords
electrode
array base
base palte
pixel
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710773152.9A
Other languages
English (en)
Inventor
许文钦
席克瑞
杜雷
周安
周一安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN201710773152.9A priority Critical patent/CN107402487A/zh
Publication of CN107402487A publication Critical patent/CN107402487A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制造方法、显示面板，该阵列基板包括：存储电容，存储电容包括像素电极、中电极和底电极，中电极位于像素电极和底电极之间，像素电极与底电极电连接；像素电极与中电极之间设置有第一有机绝缘层和第一无机绝缘层，且构成第一电容；第一有机绝缘层上设置有凹槽，凹槽靠近衬底基板的下底边向衬底基板具有第一线状正投影，中电极向衬底基板具有第一面状正投影，第一线状正投影围成的面覆盖第一面状正投影。从而在保证实际得到的第一电容容值为设计值之外，同时使得像素电极与整个中电极之间的距离均为凹槽底面到中电极的距离，增大阵列基板中的第一电容的容值，提高阵列基板所在显示面板的显示质量。

Description

阵列基板及其制造方法、显示面板
技术领域
本申请一般涉及显示技术领域，尤其涉及阵列基板及其制造方法、包括该阵列基板的显示面板。
背景技术
存储电容对于显示面板中的各像素是一个特别重要的电学参数，用于维持像素电压和控制显示画面闪烁。
存储电容可以设置在显示面板的阵列基板中，阵列基板上可以设置有多条扫描线和多条数据线，这些扫描线和数据线彼此交叉以限定多个像素。为更好地满足显示效果的需要，像素电极上的电压通常需要能够保持在某个电压值上。如果维持在像素电极上的电压过低或电压不稳定，则会降低显示面板的显示效果。通常阵列基板中的每个像素都可以包括用来保持像素电极电压稳定的存储电容，该存储电容可以直接影响像素电极上的电压。可见，如何保证各像素具有足够大的存储电容，是本领域技术人员关注的问题。
发明内容
鉴于现有技术中的上述缺陷，本申请实施例提供一种阵列基板及其制造方法以及包括该阵列基板的显示面板，来解决以上背景技术部分提到的技术问题。
为了实现上述目的，第一方面，本申请实施例提供了一种阵列基板，包括衬底基板，位于衬底基板上的多条数据线和多条扫描线，多条数据线和多条扫描线绝缘交叉限定多个像素；像素包括存储电容，存储电容包括像素电极、中电极和底电极，中电极位于像素电极和底电极之间，像素电极与底电极电连接；像素电极与中电极之间设置有第一有机绝缘层和第一无机绝缘层，且构成第一电容，第一无机绝缘层位于第一有机绝缘层靠近中电极的一侧；中电极与底电极之间构成第二电容；第一有机绝缘层上设置有凹槽，凹槽靠近衬底基板的下底边向衬底基板具有第一线状正投影，中电极向衬底基板具有第一面状正投影，第一线状正投影围成的面覆盖第一面状正投影。
第二方面，本申请实施例还提供了一种阵列基板的制造方法，包括在衬底基板上形成各像素中存储电容的底电极；在衬底基板上形成多条扫描线；在底电极远离衬底基板的一侧形成存储电容的中电极，其中，中电极与底电极构成第二电容；在底电极远离衬底基板的一侧形成多条数据线；在中电极上形成第一无机绝缘层；在第一无机绝缘层上形成第一有机绝缘层，第一有机绝缘层在各像素中均形成有凹槽，其中，在凹槽形成的过程中，凹槽远离衬底基板的上底边向衬底基板具有第二线状正投影，中电极向衬底基板具有第一面状正投影，第二线状正投影到第一面状正投影的最短距离3μm≤b≤4μm；在第一有机绝缘层上形成像素电极，其中，像素电极与底电极电连接，像素电极与中电极构成第一电容，存储电容包括像素电极、中电极和底电极。
第三方面，本申请实施例还提供了一种显示面板，包括上述阵列基板。
本申请实施例提供的阵列基板，包括由数据线和扫描线交叉限定出的多个像素，每个像素可以包括存储电容，各存储电容可以包括像素电极、中电极和与像素电极电连接的底电极，像素电极和中电极构成第一电容，中电极和底电极构成第二电容，像素电极和中电极之间设有第一有机绝缘层和第一无机绝缘层，该第一无机绝缘层可以位于第一有机绝缘层靠近中电极的一侧，第一有机绝缘层上可以设有凹槽，且凹槽靠近衬底基板的下底边向衬底基板的第一线状正投影围成的面可以覆盖中电极向衬底基板的第一面状正投影，从而在保证实际得到的第一电容容值为设计值之外，同时使得像素电极与整个中电极之间的距离均为凹槽底面到中电极的距离，增大阵列基板中的第一电容的容值，提高阵列基板所在显示面板的显示质量。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1A示出了根据本申请的阵列基板的一实施例的结构示意图；
图1B示出了图1A中阵列基板的像素的一截面结构示意图；
图1C示出了图1A中阵列基板的像素的俯视结构示意图；
图1D示出了图1A中阵列基板的像素的另一截面结构示意图；
图2A示出了根据本申请的阵列基板的另一实施例的结构示意图；
图2B示出了根据本实施例的阵列基板的一实现方式的结构示意图；
图3示出了根据本申请的阵列基板的制造方法的一实施例的流程图；
图4-图9示出了利用本实施例的阵列基板的制造方法制作阵列基板的过程中的截面结构示意图；
图10示出了利用本实施例的阵列基板的制造方法制作的阵列基板的俯视结构示意图；
图11示出了根据本申请的显示面板的一实施例的结构示意图；
图12示出了根据本申请的显示面板的另一实施例的结构示意图。
具体实施方式
下面结合附图和实施例对本申请的原理和特征作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“内”、“外”、“底面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
请参考图1A和图1B，其中，图1A示出了根据本申请的阵列基板的一实施例的结构示意图，图1B示出了图1A中阵列基板的像素的截面结构示意图。如图1A所示，本实施例的阵列基板100可以包括衬底基板101、数据线102、扫描线103、像素104，
在本实施例中，如图1A所示，阵列基板100可以包括多条数据线102和多条扫描线103，且上述各数据线102和各扫描线103可以设置衬底基板101上。各数据线102和个扫描线103可以绝缘交叉设置，以使各数据线102和扫描线103可以限定出多个像素104。上述数据线102可以为各像素104提供数据信号，上述各扫描线103可以为各像素104提供扫描信号，从而使得阵列基板100所在的显示面板可以显示预定的画面。
在本实施例中，每个像素104可以包括存储电容，该存储电容可以用于保持其所在的像素104的像素电极1041的电压。需要说明的是，如图1B所示，上述存储电容可以由其所在的像素104中的像素电极1041、中电极1042和底电极1043构成。在每个存储电容中，中电极1042可以位于底电极1043和其所在像素104中的像素电极1041之间，且像素电极1041和底电极1043可以通过各种方式进行连接，从而使得存储电容中的像素电极1041中的电位可以与底电极1043中的电位相同。例如，上述像素电极1041可以通过第一通孔CH3与底电极1043电连接，从而使得像素电极1041中的电位可以与底电极1043中的电位相同。因此，在中电极1042中的电位与像素电极1041和底电极1043中的电位不同时，中电极1042与像素电极1041之间可以构成第一电容，且中电极1042与底电极1043之间可以构成第二电容，第一电容和第二电容均可以用于保持其所在的像素104中的像素电极1041的电压，从而可以避免因存储电容较小导致显示面板显示效果差。
在本实施例中，如图1A、1B所示，位于任一像素104中的存储电容，像素电极1041和中电极1042之间可以设有第一有机绝缘层105和第一无极绝缘层106，并且上述第一有机绝缘层105和第一无机绝缘层106可以分别靠近像素电极1041和中电极1042设置，即上述第一无机绝缘层106可以位于第一有机绝缘层105靠近中电极1042的一侧。并且在各像素104中，存储电容的像素电极1041和中电极1042相交叠，如图1C所示，图1C示出了图1A中阵列基板的像素的俯视图，从而使得像素电极1041和中电极1042之间形成第一电容。而为了增大第一电容的容值，这里可以在第一有机绝缘层105上设置凹槽CH1，像素电极1041和中电极1042分别设置在凹槽CH1的上下两侧，从而使得凹槽CH1可以减小像素电极1041和中电极1042之间的距离，增大第一电容的容值，提高显示面板的显示效果。如图1C所示，凹槽CH1中靠近衬底基板101的下底边110向衬底基板101具有第一线状正投影，中电极1042向衬底101具有第一面状正投影，且上述第一线状正投影围成的面覆盖上述第一面状正投影。具体地，如图1B和图1C所示，凹槽CH1的下底边110与中电极1042边缘的最小距离可以为a，且满足a≥0，从而，一方面，可以尽可能地增大凹槽CH1下底面的面积，使得中电极1042中存在尽可能大的面积与覆盖在凹槽CH1上的像素电极1041相对应，从而使得第一电容中的整个中电极1042到像素电极1041之间沿第一方向的距离可以与凹槽CH1的底面到中电极1042之间的距离相等，且均较小，即使得像素电极与整个中电极之间的距离均为凹槽底面到中电极的距离，保证了中电极1042和像素电极1041构成的第一电容足够大，提高显示面板的显示效果,这里，第一方向与衬底基板101的表面垂直，如图1B所示；另一方面，通过限定固化后的凹槽CH1的下底边不位于中电极1042内(不包括中电极1042外边缘所在的区域)，可以克服凹槽CH1固化过程中下底边内缩量的难以量化性所带来的，实际得到的凹槽CH1的尺寸小于设计值，即实际得到的第一电容的容值小于设计值的缺陷，保证实际得到的第一电容容值为设计值。
可以理解的是，如图1B所示，上述中电极1042和底电极1043之间还可以设置第二绝缘层107，从而使得中电极1042和底电极1043之间可以形成第二电容。而如图1C所示，中电极1042供电所用的连接线与像素电极1041也可能存在相互交叠的部分，并可用于补充本申请中存储电容容值得大小，但是上述连接线不应被理解为中电极的一部分。
如图1A、1B和图1C所示，本申请的上述实施例提供的阵列基板100，可以包括由数据线102和扫描线103交叉限定出的多个像素104，每个像素104可以包括存储电容，各存储电容可以包括像素电极1041、中电极1042和与像素电极1041电连接的底电极1043，像素电极1041和中电极1042可以构成第一电容，中电极1042和底电极1043可以构成第二电容，像素电极1041和中电极1042之间设有第一有机绝缘层105和第一无机绝缘层106，该第一无机绝缘层106可以位于第一有机绝缘层105靠近中电极1042的一侧，第一有机绝缘层105上可以设有凹槽CH1，且凹槽CH1靠近衬底基板101的下底边向衬底基板101的第一线状正投影围成的面可以覆盖中电极1042向衬底基板101的第一面状正投影，一方面，可以尽可能地增大凹槽CH1下底面的面积，使得中电极1042中存在尽可能大的面积与覆盖在凹槽CH1上的像素电极1041相对应，从而使得第一电容中的整个中电极1042到像素电极1041之间沿第一方向的距离可以与凹槽CH1的底面到中电极1042之间的距离相等，且均较小，即使得像素电极与整个中电极之间的距离均为凹槽底面到中电极的距离，保证了中电极1042和像素电极1041构成的第一电容足够大，提高显示面板的显示效果；另一方面，通过限定固化后的凹槽CH1的下底边不位于中电极1042内(不包括中电极1042外边缘所在的区域)，可以克服凹槽CH1固化过程中下底边内缩量的难以量化性所带来的，实际得到的凹槽CH1的尺寸小于设计值，即实际得到的第一电容的容值小于设计值的缺陷，保证实际得到的第一电容容值为设计值。
在本实施例的一些可选地实现方式中，如图1B所示，凹槽CH1贯穿第一有机绝缘层105，该凹槽CH1的底面可以落在上述第一无机绝缘层106中远离衬底基板101的表面。此种结构使得位于凹槽CH1底面的像素电极1041可以覆盖在第一无机绝缘层106的表面上。即在各第一电容中，整个中电极1042和像素电极1041沿第一方向的距离可以均为第一无机绝缘层106的厚度，从而进一步地增大了第一电容，提高显示面板的显示效果。可以理解的是，在如图1B所示的阵列基板中，因为中电极1042上设有第一无机绝缘层106，这里的第一凹槽CH1才可以贯穿第一有机绝缘层105，并且当凹槽CH1贯穿第一有机绝缘层105时，中电极1042和像素电极1041之间的距离较小，从而可以进一步增加第一电容的容值。本领域技术人员可以理解的是，根据实际的需要上述凹槽CH1还可以不贯穿第一有机绝缘层105，如图1D所示，此时像素电极1041和中电极1042之间可以存在第一无机绝缘层106和部分厚度的第一有机绝缘层105，本申请对于凹槽CH1的深度没有唯一的限定。
接下来请参考图2A，其示出了根据本申请的阵列基板的另一实施例的结构示意图。本实施例中的阵列基板可以包括多条数据线(图中未示出)和多条扫描线(图中未示出)，且多条数据线和多条扫描线可以绝缘交叉限定出多个像素(图中未示出)。如图2A所示，本实施例中阵列基板可以包括衬底基板101、像素、存储电容、第一有机绝缘层105、第一无机绝缘层106、凹槽CH1，其中，存储电容可以包括像素电极1041、中电极1042和底电极1043。
在本实施例中，上述各像素均可以包括存储电容，其中，存储电容由像素电极1041、中电极1042和底电极1043构成，并且中电极1042可以位于底电极1043和像素电极1041之间，如图2A所示。需要说明的是，上述像素电极1041和底电极1043可以电连接，当中电极1042与底电极1043和像素电极1041中的电位不同时，上述像素电极1041和中电极1042之间可以构成第一电容，底电极1043和中电极1042之间可以构成第二电容。
在本实施例中，如图2A所示，上述像素电极1041和中电极1042之间可以设有第一有机绝缘层105和第一无机绝缘层106，并且上述第一无机绝缘层106可以位于第一有机绝缘层105靠近中电极1042的一侧。该第一有机绝缘层105上可以设有凹槽CH1，如图2A所示，且该凹槽CH1靠近衬底基板101的下底边向衬底基板101可以具有第一线状正投影，上述中电极1042向衬底基板101可以具有第一面状正投影，并且上述第一线状正投影围成的面可以覆盖上述第一面状正投影。
具体地，上述凹槽CH1的底面的面积可以与中电极1042的面积相等，此时第一线状正投影围成的面覆盖上述第一面状正投影可以为第一线状投影围成的面与第一面状正投影完全重合；或者，上述凹槽CH1的底面的面积还可以大于中电极1042的面积，此时第一线状正投影围成的面可以大于上述第一面状正投影，且上述第一线状投影围成的面覆盖第一面状正投影。
在本实施例中，如图2A所示，每个像素还可以包括薄膜晶体管110，且该薄膜晶体管110可以包括栅极111、有源层112、源极113和漏极114。其中，薄膜晶体管110的栅极111可以与扫描线电连接，薄膜晶体管110的源极113可以与数据线电连接，薄膜晶体管110的漏极114可以与像素电极1041电连接。扫描线输出的扫描信号可以控制数据线向像素电极1041输出数据信号，从而使得显示面板可以显示预定画面。具体地，如图2A所示，上述栅极111可以位于衬底基板101的一侧表面，上述有源层112可以位于栅极111中远离衬底基板101的一侧，上述源极113和漏极114可以同层设置，且位于有源层112中远离栅极111的一侧。在存储电容中，中电极1042可以与薄膜晶体管110的源极113和漏极114同层设置，底电极1043可以与薄膜晶体管110的栅极111同层设置，如图2A所示。上述底电极1043和中电极1042之间的绝缘层107可以为栅极绝缘层。可见，各存储电容的中电极1042和底电极1043可以利用阵列基板中已有的层级结构制备，而不需要为了设置存储电容增加其它的导体层，避免增加阵列基板的厚度，降低了阵列基板的成本。
可以理解的是，如图2A所示，虽然上述底电极1043与薄膜晶体管110的栅极111同层设置，但是该底电极1043与薄膜晶体管110的栅极111电性绝缘，该底电极1043可以像素电极1041电连接，从而使得底电极1043可以与像素电极1041输入相同的信号；虽然上述中电极1042可以与薄膜晶体的源极113和漏极114同层设置，但是中电极1042与薄膜晶体管110的源极113和漏极114电性绝缘，该中电极1042可以输入其它电压信号，使得底电极1043与中电极1042可以构成第二电容，且像素电极1041与中电极1042可以构成第一电容。上述第一电容和第二电容均为其所在像素中的存储电容，且均可以用于维持该像素中像素电极1041上的电压，提高了阵列基板所在显示面板中的显示效果。
可选地，如图2A所示，上述各薄膜晶体管110的漏极114可以通过第一通孔CH2与像素电极1041电连接，从而使得与薄膜晶体管110的源极113电连接的数据线可以通过第一通孔CH2为薄膜晶体管110所在的像素中的像素电极1041提供数据信号。而每个像素电极1041还可以通过第二通孔CH3与底电极1043电连接，从而使得底电极1043中的电压信号与像素电极1041中的电压信号可以相同。
在本实施例的一些可选地实现方式中，阵列基板还可以如图2B所示。本实现方式中的阵列基板还可以包括遮光金属层108，该遮光金属层108可以设置在衬底基板101的一侧表面，如图2B所示。本实现方式中的像素可以包括薄膜晶体管110，且各薄膜晶体管110可以包括栅极111、有源层112、源极113和漏极114。并且，如图2B所示，上述遮光金属层108可以位于薄膜晶体管110和衬底基板101之间，薄膜晶体管110的有源层112可以位于遮光金属层108中远离衬底基板101的一侧，薄膜晶体管110的栅极111可以位于有源层112中远离遮光金属层108的一侧，薄膜晶体管110的源极113和漏极114可以位于同一金属层，且源极113和漏极114均可以位于栅极111中远离有源层112的一侧。通常，薄膜晶体管110的有源层受到光照影响后会影响有源层的迁移率，从而造成薄膜晶体管的关态电流增大。上述遮光层108中的遮光金属块可以至少为薄膜晶体管110有源层的沟道区提供遮挡，从而可以避免有源层因受到光照影响薄膜晶体管的关态电流。需要说明的是，在各存储电容中，中电极1042可以与薄膜晶体管110的源极113和漏极114同层设置，底电极1043可以位于遮光金属层108，如图2B所示。可见，各存储电容的中电极1042和底电极1043可以利用阵列基板中已有的层级结构制备，而不需要为了设置存储电容增加其它的导体层，避免增加阵列基板的厚度，降低了阵列基板的成本。
可以理解的是，如图2B所示，上述遮光金属层108除了可以起到遮光的作用外，位于其中的底电极1043部分还可以与像素电极1041电连接，从而使得位于该遮光金属层108中的底电极1043与中电极1042可以构成第二电容。并且，虽然上述中电极1042可以与薄膜晶体的源极113和漏极114同层设置，但是中电极1042与薄膜晶体管110的源极113和漏极114电性绝缘，该中电极1042可以输入其它电压信号，从而使得像素电极1041与中电极1042可以构成第一电容。上述第一电容和第二电容均为其所在像素中的存储电容，均可以用于维持该像素中像素电极1041上的电压，提高了阵列基板所在显示面板中的显示效果。本领域的技术人员可以理解的是，阵列基板中的薄膜晶体管110的结构并不仅限于上述两种，对于包括其他结构的薄膜晶体管110的阵列基板也可以相应地形成存储电容，这里不再举例说明。
可选地，如图2B所示，在上述第一方向上，遮光金属层108和薄膜晶体管110的有源层112之间可以设有绝缘层，有源层112和栅极111之间可以设有栅极绝缘层，上述源极113和漏极114所在的金属层与栅极114之间可以设有绝缘层。可见，设置在遮光金属108中的底电极1043和设置在源极113、漏极114所在金属层的中电极1042之间可以存在至少一层绝缘层，从而使得底电极1043和中电极1042可以构成第二电容。
可选地，在本发明实施例中，上述中电极1042上输入的电压信号可以为公共电压信号。这里，中电极1042可以为设置在阵列基板上的公共电压线的一部分，该公共电压线可以向公共电极提供公共电压信号。
可选地，如图2B所示，上述各薄膜晶体管110的漏极114可以通过第一通孔CH2与像素电极1041电连接，从而使得与薄膜晶体管110的源极113电连接的数据线可以通过第一通孔CH2为薄膜晶体管110所在的像素中的像素电极1041提供数据信号。而每个像素电极1041还可以通过第二通孔CH3与底电极1043电连接，从而使得底电极1043中的电压信号与像素电极1041中的电压信号可以相同。
请继续参考图3，其示出了根据本申请的阵列基板的制造方法的一实施例的流程图。如图3所示，本申请的阵列基板的制造方法300可以用于制作上述各实施例中的阵列基板，这里以利用该阵列基板的制造方法300制备如图1B所示的阵列基板为例，具体说明该阵列基板的制造方法300的步骤。图4-图9示出了利用本实施例的阵列基板的制造方法制作阵列基板的过程中的截面结构示意图。该阵列基板的制造方法300可以包括如下步骤：
步骤301，在衬底基板上形成各像素中存储电容的底电极。
在本实施例中，可以预先提供用于制备阵列基板的衬底基板101，这里的衬底基板101可以由玻璃衬底、石英衬底或有机材料等制成。之后，可以在该衬底基板101的一侧表面形成存储电容的底电极1043所在的导体层。最后，可以在该导体层上刻蚀出存储电容的底电极1043，如图4所示。
需要说明的是，上述阵列基板中的底电极1043等的形成过程可以包括导体层成膜、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等一系列的工序。因涂布光刻胶、剥离光刻胶等工艺为本领域的常规手段，因此本申请在描述阵列基板制作过程时，不对涂布光刻胶、剥离光刻胶等过程进行具体的描述。本领域技术人员可以理解，未描述相关过程并不意味各实施例不存在或省略相关步骤。
步骤302，在衬底基板上形成多条扫描线(图中未示出)。
在本实施例中，可以在衬底基板101上形成多条扫描线，各扫描线可以用于为像素提供扫描信号。可以理解的是，各扫描线可以与上述底电极1043同层设置，或者各扫描线还可以设置在阵列基板中的其它导电层，这里没有唯一的限定。可以理解的是，当上述各扫描线与上述底电极1043同层设置时，上述步骤301和步骤304的实施可以不分先后。
步骤303，在底电极远离衬底基板的一侧形成存储电容的中电极。
在本实施例中，可以继续形成存储电容中的中电极1042，该中电极1042可以形成在底电极1043远离衬底基板101的一侧，如图5所示。这里，在同一存储电容中，底电极1043和中电极1042可以相对设置，底电极1043和中电极1042向衬底基板101的正投影可以至少部分重叠，从而使得底电极1043和中电极1042可以构成存储电容中的第二电容。
可以理解的是，在形成存储电容的中电极1042之前，还可以首先形成位于底电极1043和中电极1042之间的第二绝缘层107，该第二绝缘层107可以避免中电极1042与底电极1043电连接，保证中电极1042与底电极1043可以构成第二电容。
步骤304，在底电极远离衬底基板的一侧形成多条数据线。
在本实施例中，可以在衬底基板101上形成多条数据线，各数据线可以形成在底电极远离衬底基板101的一侧。上述各扫描线与各数据线可以交叉设置，形成多个像素。数据线可以为各像素提供数据信号。可以理解的是，上述各数据线可以与上述中电极1042同层设置，或者各数据线还可以设置在阵列基板中的其它导电层，这里没有唯一的限定。可以理解的是，当上述各数据线与上述中电极1042同层设置时，上述步骤303和步骤304的实施可以不分先后。
步骤305，在中电极上形成第一无机绝缘层。
在本实施例中，可以在上述中电极1042上覆盖第一无机绝缘层106，如图6所示。形成该第一无机绝缘层106的材料可以为硅氮化物(SiNx)、硅氧化物(SiOx)等。第一无机绝缘层106可以包括一层无机绝缘层或多层无机绝缘层。这里，可以采用化学沉积等方法形成上述第一无机绝缘层，例如，在一定的压力和温度的条件下，由气体SiH4和N2O按一定的比例共同沉积而成。
步骤306，在第一无机绝缘层上形成第一有机绝缘层，第一有机绝缘层在各像素中均形成有凹槽。
在本实施例中，可以在上述第一无机绝缘层106上继续形成第一有机绝缘层105，同时可以在第一有机绝缘层105上形成多个凹槽CH1，如图7所示。并且，阵列基板中的各像素中均可以形成上述凹槽CH1。形成第一有机绝缘层105的材料可以为苯丙环丁烯或丙烯树脂，这里不做具体地限定。需要说明的是，在各凹槽CH1形成的过程中，每个凹槽CH1中远离衬底基板101的上底边向衬底基板101具有第二线状正投影，且中电极1042向衬底基板101具有第一面状正投影，上述第二线状正投影围成的面覆盖第一面状正投影，且上述第二线状正投影到第一面状正投影的最短距离为b，如图7所示，距离b满足3μm≤b≤4μm。
在制备阵列基板的工艺中，由有机材料形成的第一有机绝缘层105在未固化前流动性较强，在按照预设的尺寸形成凹槽CH1时，有机材料固化的过程中会使得凹槽CH1的孔径内缩，导致固化后形成的凹槽CH1的尺寸小于预设的尺寸。本实施例可以预先设置凹槽CH1的上底边向衬底基板101可以具有第二线状正投影到第一面状正投影的最短距离b满足3μm≤b≤4μm，可以使得固化后第一有机绝缘层105中的凹槽CH1的下底边向衬底基板101的第一线状正投影围成的面可以覆盖中电极1042向衬底基板101的第一面状正投影。
在本实施例的一些可选地实现方式中，在形成各凹槽CH1的过程中，各凹槽CH1可以贯穿其所在的第一有机绝缘层105，如图7所示，使得该凹槽CH1底面可以为第一无机绝缘层106远离衬底基板101的表面，此时像素电极1041和中电极1042之间可以通过第一无机绝缘层106进行电性绝缘，并构成第一电容。可选地，在形成各凹槽CH1的过程中，各凹槽CH1还可以不贯穿第一有机绝缘层105，如图8所示，此时该凹槽CH1的底面还可以位于该第一有机绝缘层105中，像素电极1041和中电极1042之间可以存在第一无机绝缘层106和部分厚度的第一有机绝缘层105，像素电极1041和中电极1042可以构成第一电容，本发明对此不作限制。
步骤307，在第一有机绝缘层上形成像素电极。
在本实施例中，基于步骤306形成的包括凹槽CH1的第一有机绝缘层105，可以在其上继续形成像素电极1041，形成如图9所示的阵列基板中的存储电容的结构，可见各存储电容可以包括像素电极1041、中电极1042和底电极1043。这里，像素电极1041可以与底电极1043电连接，例如，像素电极1041可以通过第二通孔CH3与底电极1043电连接。上述像素电极1041中位于凹槽CH1底面的部分可以中电极1042相对应，可见上述像素电极1041可以与中电极1042构成第一电容，如图8所示。
可以理解的是，在制备凹槽CH1的过程中，通常会根据实际需要的第一电容的大小来设计凹槽CH1在第一方向上的深度和尺寸大小，而在设计的过程中，由于凹槽CH1下底边内缩量的难以量化性，会假设凹槽CH1的上底边向衬底基板101的第二线状正投影与中电极1042向衬底基板101的第一面状正投影的边缘相重合来进行设计，但是在凹槽CH1实际的固化过程中，由于有机材料(第一有机绝缘层)的固化内缩特性，会导致凹槽CH1下底边围成的面积小于上底边所围成的面积，进而会导致该凹槽CH1的尺寸小于实际需要的尺寸，即小于设计值，而对于凹槽CH1，当把凹槽CH1的下底边设计在中电极的区域内时，在凹槽CH1固化成型后，从凹槽CH1的上底边到下底边的区间内，凹槽CH1的实际深度要小于设计所需的深度，如图7或图8所示，凹槽CH1的侧面与衬底基板101实际形成的是钝角，而非预先设计的直角，会造成该区间内像素电极1041与中电极1042的距离变大，进而会造成像素电极1041与中电极1042之间构成的第一电容的容值小于设计值，从而会降低显示面板的显示质量。本发明实施例所提供的阵列基板的制造方法，在制备各凹槽CH1的过程中设计凹槽CH1的上底边120向衬底基板101具有的第二线状正投影到第一面状正投影的最短距离b满足3μm≤b≤4μm，保证固化后第一有机绝缘层105中的凹槽CH1的下底边110向衬底基板101的第一线状正投影围成的面覆盖中电极1042向衬底基板101的第一面状正投影，如图10所示，图10示出了利用本实施例的阵列基板的制造方法的阵列基板的俯视结构示意图，从而，一方面，通过限定固化后的凹槽CH1的下底边不位于中电极1042内(不包括中电极1042外边缘所在的区域)，可以克服凹槽CH1固化过程中下底边内缩量的难以量化性所带来的，实际得到的凹槽CH1的尺寸小于设计值，即实际得到的第一电容的容值小于设计值的缺陷，保证实际得到的第一电容容值为设计值；另一方面，可以尽可能地增大凹槽CH1下底面的面积，使得中电极1042中存在尽可能大的面积与覆盖在凹槽CH1上的像素电极1041相对应，从而使得第一电容中的整个中电极1042到像素电极1041之间沿第一方向的距离可以与凹槽CH1的底面到中电极1042之间的距离相等，且均较小，即使得像素电极与整个中电极之间的距离均为凹槽底面到中电极的距离，保证了中电极1042和像素电极1041构成的第一电容足够大，提高显示面板的显示效果。
可选地，上述阵列基板还可以薄膜晶体管、遮光金属层等，各薄膜晶体管可以包括栅极、有源层、源极和漏极。在制备阵列基板中的各存储电容的过程中，还可以同时制备位于各像素中的薄膜晶体管，形成如图2A或图2B所示的阵列基板，关于图2A和图2B中的阵列基板的具体结构在上述实施例中已经进行了具体描述，这里不再赘述。
本申请的上述实施例提供的阵列基板的制造方法300，首先可以在衬底基板101上形成存储电容的底电极1043，之后，可以形成存储电容的中电极1042，而后可以依次形成第一无机绝缘层106和第一有机绝缘层105，并在第一有机绝缘层105上形成与各像素对应的凹槽CH1，且在形成该凹槽CH1的过程中可以使得凹槽CH1的上底边向衬底基板101的第二线状正投影到中电极1042的第一面状正投影的最短距离b满足3μm≤b≤4μm，最后可以形成像素电极1041，从而使得像素电极1041、中电极1042和底电极10432可以构成存储电容，并且上述距离b可以使得凹槽CH1的第一线状投影围成的面覆盖中电极1042的第一面状正投影，从而，一方面，通过限定固化后的凹槽CH1的下底边不位于中电极1042内(不包括中电极1042外边缘所在的区域)，可以克服凹槽CH1固化过程中下底边内缩量的难以量化性所带来的，实际得到的凹槽CH1的尺寸小于设计值，即实际得到的第一电容的容值小于设计值的缺陷，保证实际得到的第一电容容值为设计值；另一方面，可以尽可能地增大凹槽CH1下底面的面积，使得中电极1042中存在尽可能大的面积与覆盖在凹槽CH1上的像素电极1041相对应，从而使得第一电容中的整个中电极1042到像素电极1041之间沿第一方向的距离可以与凹槽CH1的底面到中电极1042之间的距离相等，且均较小，即使得像素电极与整个中电极之间的距离均为凹槽底面到中电极的距离，保证了中电极1042和像素电极1041构成的第一电容足够大，提高显示面板的显示效果。
最后，本申请实施例还提供一种显示面板，包括上述实施例中的阵列基板。上述显示面板中阵列基板的具体结构和制造方法可以与上述实施例相同，这里不再赘述。
在本实施例中，上述显示面板可以为液晶显示面板，如图11所示，该液晶显示面板1100中的阵列基板1110的具体结构可以上述实施例相同。且该阵列基板1110中还可以包括公共电极1120，如图11所示，需要说明的是，阵列基板1110中的中电极可以与其中的公共电极电连接，用于为公共电极1120提供公共电压信号。该液晶显示面板1100还可以包括彩膜基板1140，液晶分子1130可以分布在阵列基板1110和彩膜基板1140之间，阵列基板1110中的像素电极和公共电极1120之间形成的电场可以控制液晶分子1130的旋转，以便于液晶显示面板1100可以显示预定的画面。
在本实施例中，上述显示面板还可以为电子纸，如图12所示，该电子纸1200中的阵列基板1210的具体结构可以上述实施例相同。该电子纸1200中还可以包括电泳膜1230、公共电极1220，阵列基板1210中的中电极可以与公共电极1120电连接，从而使得中电极可以为公共电极1220提供公共电压信号。上述电泳膜1230可以位于公共电极1220与阵列基板1210之间，并且电泳膜1230可以包括多个电泳粒子，如图12所示。当公共电极1220与阵列基板1210之间形成电场时，可以控制电泳膜1230中的电泳粒子漂移，从而显示预定的画面。通常，电子纸1200还可以包括薄膜封装层1240，上述公共电极1220可以设置在薄膜封装层1240和电泳膜1230之间，如图12所示。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (12)

1.一种阵列基板，其特征在于，包括：
衬底基板，位于所述衬底基板上的多条数据线和多条扫描线，所述多条数据线和所述多条扫描线绝缘交叉限定多个像素；
所述像素包括存储电容，所述存储电容包括像素电极、中电极和底电极，所述中电极位于所述像素电极和所述底电极之间，所述像素电极与所述底电极电连接；
所述像素电极与所述中电极之间设置有第一有机绝缘层和第一无机绝缘层，且构成第一电容，所述第一无机绝缘层位于所述第一有机绝缘层靠近所述中电极的一侧；
所述中电极与所述底电极之间构成第二电容；
所述第一有机绝缘层上设置有凹槽，所述凹槽靠近所述衬底基板的下底边向所述衬底基板具有第一线状正投影，所述中电极向所述衬底基板具有第一面状正投影，所述第一线状正投影围成的面覆盖所述第一面状正投影。
2.根据权利要求1所述的阵列基板，其特征在于，所述凹槽贯穿所述第一有机绝缘层。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述像素还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，其中，
所述栅极位于所述衬底基板上，所述有源层位于所述栅极远离所述衬底基板的一侧，所述源极和所述漏极同层设置，且位于所述有源层远离所述栅极的一侧；
所述中电极与所述源极、漏极同层设置；
所述底电极与所述栅极同层设置。
4.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板还包括位于所述衬底基板上的遮光金属层；
所述像素还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，其中，
所述有源层位于所述遮光金属层远离所述衬底基板的一侧，所述栅极位于所述有源层远离所述遮光金属层的一侧，所述源极和所述漏极同层设置，且位于所述有源层远离所述栅极的一侧；
所述中电极与所述源极、漏极同层设置；
所述底电极位于所述遮光金属层。
5.根据权利要求1或2所述的阵列基板，其特征在于，所述中电极上的电压信号为公共电压信号。
6.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括第一通孔和第二通孔；
各所述薄膜晶体管的漏极通过所述第一通孔与所述像素电极电连接；
各所述像素电极通过所述第二通孔与所述底电极电连接。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一线状正投影围成的面与所述第一面状正投影重合。
8.一种显示面板，其特征在于，包括如权利要求1-7中任一项所述的阵列基板。
9.根据权利要求8所述的显示面板，其特征在于，所述显示面板为液晶显示面板，所述阵列基板还包括公共电极，所述中电极与所述公共电极电连接。
10.根据权利要求8所述的显示面板，其特征在于，所述显示面板为电子纸，所述显示面板还包括：
电泳膜、公共电极，所述电泳膜位于所述公共电极与所述阵列基板之间，所述电泳膜包括多个电泳粒子；
所述中电极与所述公共电极电连接。
11.一种如权利要求1-7中任一项所述的阵列基板的制造方法，其特征在于，所述制造方法包括：
在衬底基板上形成各像素中存储电容的底电极；
在所述衬底基板上形成多条扫描线；
在所述底电极远离所述衬底基板的一侧形成所述存储电容的中电极，其中，所述中电极与所述底电极构成第二电容；
在所述底电极远离所述衬底基板的一侧形成多条数据线；
在所述中电极上形成第一无机绝缘层；
在所述第一无机绝缘层上形成第一有机绝缘层，所述第一有机绝缘层在各所述像素中均形成有凹槽，其中，在所述凹槽形成的过程中，所述凹槽远离所述衬底基板的上底边向所述衬底基板具有第二线状正投影，所述中电极向所述衬底基板具有第一面状正投影，所述第二线状正投影到所述第一面状正投影的最短距离3μm≤b≤4μm；
在所述第一有机绝缘层上形成像素电极，其中，所述像素电极与所述底电极电连接，所述像素电极与所述中电极构成第一电容，所述存储电容包括所述像素电极、中电极和所述底电极。
12.根据权利要求11所述的制作方法，其特征在于，在形成所述凹槽的过程中，所述凹槽贯穿所述第一有机绝缘层。
CN201710773152.9A 2017-08-31 2017-08-31 阵列基板及其制造方法、显示面板 Pending CN107402487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710773152.9A CN107402487A (zh) 2017-08-31 2017-08-31 阵列基板及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710773152.9A CN107402487A (zh) 2017-08-31 2017-08-31 阵列基板及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
CN107402487A true CN107402487A (zh) 2017-11-28

Family

ID=60396928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710773152.9A Pending CN107402487A (zh) 2017-08-31 2017-08-31 阵列基板及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN107402487A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761937A (zh) * 2018-05-09 2018-11-06 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN111323984A (zh) * 2020-03-25 2020-06-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111724736A (zh) * 2020-07-24 2020-09-29 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置
CN112310119A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及制备方法
WO2021057656A1 (zh) * 2019-09-26 2021-04-01 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
CN112599536A (zh) * 2020-12-10 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、拼接显示面板
CN113687550A (zh) * 2021-08-25 2021-11-23 福州京东方光电科技有限公司 阵列基板及其制备方法、电子纸显示装置
CN113724595A (zh) * 2021-08-30 2021-11-30 京东方科技集团股份有限公司 显示面板
WO2022127445A1 (zh) * 2020-12-18 2022-06-23 京东方科技集团股份有限公司 电子纸

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528887A (en) * 2004-02-27 2005-09-01 Au Optronics Corp Pixel structure and fabricating method thereof
CN1680861A (zh) * 2004-12-03 2005-10-12 友达光电股份有限公司 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
CN101140939A (zh) * 2006-09-05 2008-03-12 三星电子株式会社 显示面板及其制造方法
US20080296581A1 (en) * 2007-05-30 2008-12-04 Au Optronics Corp. Pixel structure and method for forming the same
CN105633096A (zh) * 2016-01-05 2016-06-01 深圳市华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106647059A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528887A (en) * 2004-02-27 2005-09-01 Au Optronics Corp Pixel structure and fabricating method thereof
CN1680861A (zh) * 2004-12-03 2005-10-12 友达光电股份有限公司 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
CN101140939A (zh) * 2006-09-05 2008-03-12 三星电子株式会社 显示面板及其制造方法
US20080296581A1 (en) * 2007-05-30 2008-12-04 Au Optronics Corp. Pixel structure and method for forming the same
CN105633096A (zh) * 2016-01-05 2016-06-01 深圳市华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106647059A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761937A (zh) * 2018-05-09 2018-11-06 深圳市华星光电技术有限公司 阵列基板及其制作方法
WO2021057656A1 (zh) * 2019-09-26 2021-04-01 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
US11782318B2 (en) 2019-09-26 2023-10-10 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display panel and display device
CN111323984A (zh) * 2020-03-25 2020-06-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111724736A (zh) * 2020-07-24 2020-09-29 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置
US11696471B2 (en) 2020-07-24 2023-07-04 Boe Technology Group Co., Ltd. Array substrate including a second electrode of the second capacitor disposed on the same layer with the power supply voltage line, OLED display panel, and display device having the same
CN112310119A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及制备方法
CN112599536A (zh) * 2020-12-10 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、拼接显示面板
WO2022127445A1 (zh) * 2020-12-18 2022-06-23 京东方科技集团股份有限公司 电子纸
CN113687550A (zh) * 2021-08-25 2021-11-23 福州京东方光电科技有限公司 阵列基板及其制备方法、电子纸显示装置
CN113724595A (zh) * 2021-08-30 2021-11-30 京东方科技集团股份有限公司 显示面板
CN113724595B (zh) * 2021-08-30 2023-10-13 京东方科技集团股份有限公司 显示面板

Similar Documents

Publication Publication Date Title
CN107402487A (zh) 阵列基板及其制造方法、显示面板
CN102236222B (zh) 阵列基板及其制造方法和液晶显示器
CN107482064B (zh) 薄膜晶体管及其制作方法以及阵列基板
CN102403320B (zh) 阵列基板及其制作方法、液晶显示面板
CN102466933B (zh) 液晶显示器的像素结构及其制作方法
CN107132710B (zh) 一种阵列基板及其制备方法、显示面板
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN104600079A (zh) 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
CN106932990A (zh) 显示面板、显示装置及显示面板的制作方法
CN103137616A (zh) Tft阵列基板及其形成方法、显示面板
CN104142593B (zh) 阵列基板及显示装置
CN102012589B (zh) Tft-lcd阵列基板及其制造方法
CN106449652B (zh) 阵列基板及其制造方法、显示面板和显示设备
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN103794633B (zh) 一种阵列基板及其制作方法、显示装置
CN108598114A (zh) 有机发光显示面板及其制备方法、显示装置
CN105932032A (zh) 一种阵列基板及其制备方法
CN106129065B (zh) 一种阵列基板及其制备方法、显示面板
CN107768386A (zh) Tft阵列基板及其制作方法以及液晶显示面板
KR101431655B1 (ko) 전자 종이 능동 기판 및 전자 종이 능동 기판을 형성하는 방법 그리고 전자 종이 디스플레이 패널
CN111509019A (zh) 一种显示基板及其制作方法和显示装置
CN101620350B (zh) Tft-lcd阵列基板及其制造方法
CN109991789A (zh) 显示面板及显示面板制备方法
CN107845644A (zh) 一种阵列基板及其制备方法、显示装置
CN104298034B (zh) 一种显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128

RJ01 Rejection of invention patent application after publication