CN112310119A - 显示面板及制备方法 - Google Patents
显示面板及制备方法 Download PDFInfo
- Publication number
- CN112310119A CN112310119A CN202011109821.0A CN202011109821A CN112310119A CN 112310119 A CN112310119 A CN 112310119A CN 202011109821 A CN202011109821 A CN 202011109821A CN 112310119 A CN112310119 A CN 112310119A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal layer
- substrate
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 300
- 239000002184 metal Substances 0.000 claims abstract description 300
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 238000003860 storage Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 516
- 238000002161 passivation Methods 0.000 claims description 60
- 239000010408 film Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 13
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 12
- 229910001120 nichrome Inorganic materials 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 claims description 4
- 239000011253 protective coating Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 229910004205 SiNX Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910017107 AlOx Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板，包括衬底基板、发光部、存储电容部、薄膜晶体管阵列部、扇出电路以及驱动芯片；其中，所述衬底基板具有第一表面和与所述第一表面相对的第二表面；所述发光部、所述存储电容部以及所述薄膜晶体管阵列部均设置于所述衬底基板的第一表面侧；所述扇出电路设置于所述衬底基板的第二表面，所述扇出电路通过位于所述阵列基板上的电连接部与位于所述薄膜晶体管阵列部侧边缘的第一金属信号线电连接；所述驱动芯片设置于所述衬底基板的第二表面侧，电连接于所述扇出电路；公共电极层、像素电极层、遮光金属层以及源漏极金属层同层设置于所述衬底基板的第一表面，所述发光部绑定于所述公共电极层以及所述像素电极层上。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及制备方法。
背景技术
在显示领域中，无边框或者窄边框显示器逐渐成为主流。对于显示器，例如液晶显示器(Liquid Crystals Display，LCD)、有机电致发光显示器(Organic Light-EmittingDisplay，OLED)、发光二极管(light emitting diode，LED)显示器而言，屏幕尺寸越大，制造难度以及单位面积的制造成本越高。因此，大型显示器通常采用多块中小型显示器拼接而成。中小型显示器的边框的存在会导致拼接显示面板的显示区域出现条形的拼接缝，降低显示品质。
综上所述，亟需提供一种显示面板及制备方法，以解决上述技术问题。
发明内容
本申请提供一种显示面板及制备方法，以解决现有的显示面板及制备方法，由于边框的存在会导致拼接显示面板的显示区域出现条形的拼接缝，降低显示品质的技术问题。
为达到上述目的，本申请实施例采用如下技术方案：
本申请实施例提供一种显示面板，包括阵列基板，所述阵列基板还包括：衬底基板、发光部、存储电容部、薄膜晶体管阵列部、扇出电路以及驱动芯片；
其中，所述衬底基板具有第一表面和与所述第一表面相对的第二表面；所述发光部、所述存储电容部以及所述薄膜晶体管阵列部均设置于所述衬底基板的第一表面侧；所述扇出电路设置于所述衬底基板的第二表面，所述扇出电路通过位于所述阵列基板上的电连接部与位于所述薄膜晶体管阵列部侧边缘的第一金属信号线电连接；所述驱动芯片设置于所述衬底基板的第二表面侧，电连接于所述扇出电路；公共电极层、像素电极层、遮光金属层以及源漏极金属层同层设置于所述衬底基板的第一表面，所述发光部绑定于所述公共电极层以及所述像素电极层上。
在一些实施例中，所述发光部为Micro-LED发光层，所述Micro-LED发光层包括Micro-LED半导体层、连接电极层、第一电极层以及第二电极层，所述第一电极层通过焊接层与所述公共电极层电连接，所述第二电极层通过另一所述焊接层与所述像素电极层电连接。
在一些实施例中，所述遮光金属层包括位于所述存储电容部的第一遮光金属层以及位于所述薄膜晶体管阵列部的第二遮光金属层；所述栅极金属层包括位于所述存储电容部的第一栅极金属层以及位于所述薄膜晶体管阵列部的第二栅极金属层。
在一些实施例中，所述存储电容部包括位于所述衬底基板上的所述第一遮光金属层、设置于所述第一遮光金属层上的第一栅极绝缘层、设置于所述第一栅极绝缘层上的所述第一栅极金属层、设置于所述衬底基板上并完全覆盖所述第一栅极金属层的第一钝化层、设置于所述第一钝化层上的第二钝化层以及设置于所述第二钝化层上的黑色矩阵。
在一些实施例中，所述薄膜晶体管阵列部包括同层设置于所述衬底基板上的所述第二遮光金属层以及所述源漏极金属层、设置于所述衬底基板上并覆盖部分所述第二遮光金属层以及部分所述源漏极金属层的层间绝缘层、设置于所述层间绝缘层上并分别与所述第二遮光金属层以及所述源漏极金属层电连接的有源层、设置于所述有源层上的第二栅极绝缘层、设置于所述第二栅极绝缘层上的所述第二栅极金属层、所述第一钝化层、所述第二钝化层以及所述黑色矩阵
在一些实施例中，所述公共电极层、所述像素电极层、所述遮光金属层、所述源漏极金属层、所述第一金属电路层、所述第一栅极金属层以及所述第二栅极金属层均选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
在一些实施例中，所述扇出电路包括设置于所述衬底基板的第二表面上的第一金属电路层以及设置于所述衬底基板的第二表面上并覆盖部分所述第一金属电路层的第三钝化层，所述扇出电路中的所述第一金属电路层通过异方性导电胶膜与覆晶薄膜的一侧电连接，所述覆晶薄膜的相对另一侧绑定有所述驱动芯片。
本申请实施例还提供一种如上所述显示面板的制备方法，所述方法包括：
S10，在一衬底基板上依次制备第一金属电路层、第三钝化层以及硬保护层，所述第一金属电路层由第一金属薄膜经图案化形成，所述第三钝化层形成于所述衬底基板上并部分覆盖所述第一金属电路层，所述硬保护层形成于所述第一金属电路层上并完全覆盖所述第三钝化层；
S20，将所述衬底基板进行正背面翻转，在远离所述第一金属电路层的一侧镀上所述第一金属薄膜、通过一道光罩将所述第一金属薄膜经图案化后形成第一遮光金属层、第二遮光金属层、源漏极金属层以及第一金属信号线；
S30，在所述衬底基板远离所述第一金属电路层一侧采用光罩工艺依次形成层间绝缘层、有源层以及栅极绝缘层，所述栅极绝缘层包括间隔设置的第一栅极绝缘层、第二栅极绝缘层以及第三栅极绝缘层；
S40，在所述衬底基板上镀一层所述第一金属薄膜，以一道光罩将所述第一金属薄膜图案化后形成设置于所述衬底基板上的公共电极层以及像素电极层、设置于所述第一栅极绝缘层上的第一栅极金属层、设置于所述第二栅极绝缘层上的第二栅极金属层以及设置于所述第三栅极绝缘层上的所述第一金属信号线；
S50，以一道光罩在所述衬底基板上形成图案化的第一钝化层，所述第一钝化层完全覆盖所述第一遮光金属层、所述第一栅极绝缘层、所述第一栅极金属层、所述有源层、所述第二栅极绝缘层以及所述第二栅极金属层，所述第一钝化层还部分覆盖所述层间绝缘层、所述第三栅极绝缘层以及所述第一金属信号线，之后在所述第一钝化层上依次形成第二钝化层和黑色矩阵；
S60，在所述衬底基板远离所述第一金属电路层一侧涂布软保护层，去除所述硬保护层，在所述衬底基板靠近所述第一金属电路层一侧涂布所述软保护层；
S70，分别去除位于所述衬底基板两侧的所述软保护层，采用电连接部将位于所述衬底基板一侧的第一金属电路层与位于所述衬底基板相对另一侧的所述第一金属信号线电连接；
S80，将显示发光单元转移至所述衬底基板并绑定，之后将覆晶薄膜的一侧通过异方性导电胶膜与所述第一金属电路层电连接，所述覆晶薄膜的相对另一侧绑定驱动芯片。
在一些实施例中，所述S30中，所述层间绝缘层设于所述衬底基板上并部分覆盖所述第二遮光金属层、所述源漏极金属层以及所述第一金属信号线，所述有源层与部分所述第二遮光金属层以及部分所述源漏极金属层相接触。
在一些实施例中，所述公共电极层、所述像素电极层、所述遮光金属层、所述源漏极金属层、所述第一金属电路层、所述第一金属信号线、所述第一栅极金属层以及所述第二栅极金属层均选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
本申请实施例所提供的显示面板及制备方法，将TFT电路与扇出电路分别设置于阵列基板的相对两侧并通过阵列基板边缘的电连接部相连，同时遮光金属层与源漏极金属层共用一层金属薄膜，在使阵列基板结构简单化的同时，能够使显示区域更加靠近边框区，进一步获得无边框或窄边框的效果。
附图说明
下面结合附图，通过对本申请的具体实施方式进行详细描述。
图1为本申请实施例提供的显示面板的截面结构示意图。
图2为本申请实施例提供的显示面板的制备方法的步骤流程图。
图3A-3H为本申请实施例提供的显示面板的制备方法的结构示意图。
具体实施方式
本申请提供一种显示面板及制备方法，为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本申请实施例针对现有的显示面板及制备方法，由于边框的存在会导致拼接显示面板的显示区域出现条形的拼接缝，降低显示品质的技术问题，本实施例能够解决该缺陷。
如图1所示，为本申请实施例提供的显示面板的截面结构示意图。所述显示面板包括阵列基板，所述阵列基板还包括：衬底基板101、发光部40、存储电容部(Cst)、薄膜晶体管阵列部(TFT)、扇出电路(fanout)以及驱动芯片(IC)50；
其中，所述衬底基板101具有第一表面和与所述第一表面相对的第二表面；所述发光部40、所述存储电容部(Cst)以及所述薄膜晶体管阵列部(TFT)均设置于所述衬底基板101的第一表面侧；所述扇出电路(fanout)设置于所述衬底基板101的第二表面，所述扇出电路(fanout)通过位于所述阵列基板101上的电连接部301与位于所述薄膜晶体管阵列部(TFT)侧边缘的第一金属信号线1044电连接；所述驱动芯片(IC)50设置于所述衬底基板101的第二表面侧，电连接于所述扇出电路(fanout)；公共电极层1081、像素电极层1082、遮光金属层以及源漏极金属层1043同层设置于所述衬底基板101的第一表面，所述发光部40绑定于所述公共电极层1081以及所述像素电极层1082上。
进一步地，所述遮光金属层包括位于所述存储电容部(Cst)的第一遮光金属层1041以及位于所述薄膜晶体管阵列部(TFT)的第二遮光金属层1042；所述第一遮光金属层1041用于充当所述存储电容部(Cst)的电极板，所述第二遮光金属层1042用于对所述薄膜晶体管阵列部(TFT)的沟道进行遮光，所述遮光金属层可以是具有遮光效果的金属。
具体地，所述存储电容部(Cst)包括位于所述衬底基板101上的所述第一遮光金属层1041、设置于所述第一遮光金属层1041上的第一栅极绝缘层1071、设置于所述第一栅极绝缘层1071上的第一栅极金属层1083、设置于所述衬底基板101上并完全覆盖所述第一栅极金属层1083的第一钝化层109、设置于所述第一钝化层109上的第二钝化层110以及设置于所述第二钝化层110上的黑色矩阵111。
具体地，所述薄膜晶体管阵列部(TFT)包括同层设置于所述衬底基板101上的所述第二遮光金属层1042以及所述源漏极金属层1043、设置于所述衬底基板101上并覆盖部分所述第二遮光金属层1042以及部分所述源漏极金属层1043的层间绝缘层105、设置于所述层间绝缘层105上并分别与所述第二遮光金属层1042以及所述源漏极金属层1043电连接的有源层106、设置于所述有源层106上的第二栅极绝缘层1072、设置于所述第二栅极绝缘层1072上的所述第二栅极金属层1084、所述第一钝化层109、所述第二钝化层110以及所述黑色矩阵111。
具体地，所述扇出电路包括设置于所述衬底基板101的第二表面上的第一金属电路层102以及设置于所述衬底基板101的第二表面上并覆盖部分所述第一金属电路层102的第三钝化层103，所述扇出电路中的所述第一金属电路层102通过异方性导电胶膜(ACF)112与覆晶薄膜(COF)113的一侧电连接，所述覆晶薄膜(COF)的相对另一侧绑定有所述驱动芯片50。
具体地，所述发光部40为Micro-LED(微型发光二极管)发光层，所述Micro-LED发光层包括Micro-LED半导体层401、连接电极层402、第一电极层403以及第二电极层404，所述第一电极层403通过焊接层405与所述公共电极层1081电连接，所述第二电极层404通过另一所述焊接层405与所述像素电极层1082电连接。
进一步地，所述阵列基板还包括位于所述薄膜晶体管阵列部(TFT)侧边缘的第三栅极绝缘层1073，所述第三栅极绝缘层1073设置于所述层间绝缘层105与所述第一金属信号线1044之间。
具体地，所述公共电极层1081、所述像素电极层1082、所述遮光金属层、所述源漏极金属层1043、第一金属电路层102、所述第一栅极金属层1083以及所述第二栅极金属层1084均选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
进一步地，所述衬底基板101用于支撑所述阵列基板上的其他元件。所述衬底基板101例如可以为塑料基板或者玻璃基板。在本申请一实施方式中，所述衬底基板101可以是柔性基板，例如聚酰亚胺基板。
进一步地，所述层间绝缘层105可以采用例如SiOx、SiNx和SiOx的层叠体等。所述第一栅极绝缘层1071、所述第二栅极绝缘层1072以及所述第三栅极绝缘层1073可以采用SiNx、SiOx、AlOx、SiNx和SiOx的层叠体或者AlOx和SiOx的层叠体等。
进一步地，所述有源层106可以采用氧化物半导体材料，例如，铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。所述有源层106也可以采用例如，非晶硅、单晶硅、低温多晶硅等。
进一步地，所述第一钝化层109、所述第二钝化层110以及所述第三钝化层103用于使所述阵列基板平坦化。其可以采用上述绝缘层相同的材料。例如，SiOx、SiNx和SiOx的层叠体等。
进一步地，所述像素电极1082和公共电极1081用于对所述发光部40供电，控制所述发光部40的发光。所述像素电极1082连接于所述源漏极金属层1043，所述公共电极1081被提供一个公共电压。
如图2所示，本申请实施例还提供一种如上所述显示面板的制备方法，所述方法具体包括：
S10，在一衬底基板101上依次制备第一金属电路层102、第三钝化层103以及硬保护层201，所述第一金属电路层101由第一金属薄膜经图案化形成，所述第三钝化层103形成于所述衬底基板101上并部分覆盖所述第一金属电路层102，所述硬保护层201形成于所述第一金属电路层102上并完全覆盖所述第三钝化层103。
具体地，所述S10还包括：
首先，提供一衬底基板101，在所述衬底基板101上沉积一层第一金属薄膜，通过光罩工艺将所述第一金属薄膜经图案化后形成第一金属电路层102；之后，在所述衬底基板101上沉积第一层无机绝缘膜，所述无机绝缘膜经图案化后形成第三钝化层103，所述第三钝化层103部分覆盖所述第一金属电路层102；最后，在所述第三钝化层103上沉积形成硬保护层(protective layer B)201。优选地，所述衬底基板101例如可以为塑料基板或者玻璃基板。在本申请一实施方式中，所述衬底基板101可以是柔性基板，例如聚酰亚胺基板。所述第三钝化层103以及所述硬保护层(protective layer B)201的材料优选为SiNx或SiOx。优选地，所述第一金属薄膜选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种，如图3A所示。
S20，将所述衬底基板101进行正背面翻转，在远离所述第一金属电路层102的一侧镀上所述第一金属薄膜、通过一道光罩将所述第一金属薄膜经图案化后形成第一遮光金属层1041、第二遮光金属层1042、源漏极金属层1043以及第一金属信号线1044。
具体地，所述S20还包括：
首先，将所述衬底基板101进行正背面翻转。之后，在远离所述第一金属电路层102的一侧镀上所述第一金属薄膜、通过一道光罩将所述第一金属薄膜经图案化后形成第一遮光金属层1041、第二遮光金属层1042、源漏极金属层1043以及第一金属信号线1044；优选地，所述第一遮光金属层1041用于充当存储电容部(Cst)的电极板，所述第二遮光金属层1042用于对薄膜晶体管阵列部(TFT)的沟道进行遮光，所述遮光金属层可以是具有遮光效果的金属，如图3B所示。
S30，在所述衬底基板101远离所述第一金属电路层102一侧采用光罩工艺依次形成层间绝缘层105、有源层106以及栅极绝缘层，所述栅极绝缘层包括间隔设置的第一栅极绝缘层1071、第二栅极绝缘层1082以及第三栅极绝缘层1073。
具体地，所述S30还包括：
首先，在所述衬底基板101远离所述第一金属电路层102一侧沉积第二层无机绝缘膜，所述无机绝缘膜通过一道光罩经图案化后形成层间绝缘层105，所述层间绝缘层105覆盖部分所述第二遮光金属层1042以及部分所述源漏极金属层1043，且完全覆盖所述第一金属信号线1044，所述层间绝缘层105的材料可以优选为SiOx或SiNx或SiNx/SiOx或SiNOx等。之后，在层间绝缘层105上沉积一层半导体薄膜，所述半导体薄膜通过一道光罩经图案化后形成有源层106，所述有源层106与所述第二遮光金属层1042以及所述源漏极金属层1043相连接，所述有源层106可以采用氧化物半导体材料，例如，铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。所述有源层106也可以采用例如，非晶硅、单晶硅、低温多晶硅等。最后，在所述第一遮光金属层1041、所述有源层106以及部分所述层间绝缘层105上沉积第三层无机绝缘膜，所述无机绝缘膜通过一道光罩经图案化后形成间隔设置的第一栅极绝缘层1071、第二栅极绝缘层1072以及第三栅极绝缘层1073，所述第一栅极绝缘层1071、所述第二栅极绝缘层1072以及所述第三栅极绝缘层1073膜层材料可为SiOx，SiNx，Al2O3/SiNx/SiOx，SiOx/SiNx/SiOx等，如图3C所示。
S40，在所述衬底基板101上镀一层所述第一金属薄膜，以一道光罩将所述第一金属薄膜图案化后形成设置于所述衬底基板101上的公共电极层1081以及像素电极层1082、设置于所述第一栅极绝缘层1071上的第一栅极金属层1083、设置于所述第二栅极绝缘层1072上的第二栅极金属层1084以及设置于所述第三栅极绝缘层1073上的所述第一金属信号线1044。
具体地，所述S40还包括：
在所述衬底基板101上镀一层所述第一金属薄膜，以一道光罩将所述第一金属薄膜图案化后形成设置于所述衬底基板101上的公共电极层1081以及像素电极层1082、设置于所述第一栅极绝缘层1071上的第一栅极金属层1083、设置于所述第二栅极绝缘层1072上的第二栅极金属层1084以及设置于所述第三栅极绝缘层1073上的所述第一金属信号线1044，如图3D所示。
S50，以一道光罩在所述衬底基板101上形成图案化的第一钝化层109，所述第一钝化层109完全覆盖所述第一遮光金属层1041、所述第一栅极绝缘层1071、所述第一栅极金属层1083、所述有源层106、所述第二栅极绝缘层1072以及所述第二栅极金属层1084，所述第一钝化层109还部分覆盖所述层间绝缘层105、所述第三栅极绝缘层1073以及所述第一金属信号线1044，之后在所述第一钝化层109上依次形成第二钝化层110和黑色矩阵111。
具体地，所述S50还包括：
首先，在所述衬底基板101正面沉积第四层无机绝缘薄膜，所述无机绝缘薄膜经光罩工艺后图案化为第一钝化层109，所述第一钝化层109完全覆盖所述第一遮光金属层1041、所述第一栅极绝缘层1071、所述第一栅极金属层1083、所述有源层106、所述第二栅极绝缘层1072以及所述第二栅极金属层1084，所述第一钝化层109还部分覆盖所述层间绝缘层105、所述第三栅极绝缘层1073以及所述第一金属信号线1044，所述第一钝化层109的膜层材料优选为SiOx，SiNx以及SiNOx中的任意一种；之后，在所述第一钝化层109上沉积形成第二钝化层110，所述第二钝化层110的膜层材料优选为SiNx以及SiNOx中的任意一种；最后，在所述第二钝化层110上制作黑色矩阵图案，形成黑色矩阵111，利用所述黑色矩阵111图层通过硬掩模工艺(Hard Mask)对所述第一钝化层109以及所述第二钝化层110进行自对准图案化处理，如图3E所示。
S60，在所述衬底基板101远离所述第一金属电路层102一侧涂布软保护层202，去除所述硬保护层201，在所述衬底基板101靠近所述第一金属电路层102一侧涂布所述软保护层202。
首先，在所述衬底基板101远离所述第一金属电路层102一侧(TFT电路侧)涂布软保护层202；之后去除所述衬底基板101靠近所述第一金属电路层102一侧(背面电路侧)的所述硬保护层201，并对背面电路侧涂布所述软保护层202，如图3F所示。
S70，分别去除位于所述衬底基板101两侧的所述软保护层202，采用电连接部301将位于所述衬底基板101一侧的第一金属电路层102与位于所述衬底基板101相对另一侧的所述第一金属信号线1044电连接。
首先，分别撕掉位于所述衬底基板101两侧的所述软保护层202，采用电连接部301将位于所述衬底基板一侧的第一金属电路层102与位于所述衬底基板101相对另一侧的所述第一金属信号线1044电连接；其中，所述电连接部301的材料为导电金属，如图3G所示。
S80，将显示发光单元转移至所述衬底基板101并绑定，之后将覆晶薄膜113的一侧通过异方性导电胶膜112与所述第一金属电路层20电连接，所述覆晶薄膜113的相对另一侧绑定驱动芯片50。
首先，将显示发光单元转移至所述衬底基板101上；之后，将所述显示发光单元与所述衬底基板101上的所述公共电极1081与所述像素电极1082绑定；最后，将覆晶薄膜(COF)113的一侧通过异方性导电胶膜(ACF)112与所述第一金属电路层20电连接，所述覆晶薄膜113的相对另一侧绑定驱动芯片(IC)50。其中，所述显示发光单元优选为Micro-LED发光层40，所述Micro-LED发光层40包括Micro-LED半导体层401、连接电极层402、第一电极层403以及第二电极层404，所述第一电极层403通过焊接层405与所述公共电极层1081电连接，所述第二电极层404通过另一所述焊接层405与所述像素电极层1082电连接，如图3H所示。
本申请提出一种显示面板及其制备方法，主要方案为把显示面板的扇出电路(fanout)制作在显示面板衬底的背面，使得显示像素区域可以最大程度的靠近显示边框，达到无边框效果，拼接缝达到一个像素单元水平，在宏观上无明显的拼接痕迹。在显示发光单元优选为Micro-LED(微型发光二极管)或OLED(有机发光二极管)等主动发光显示基板上，显示面板的正面可以用于显示，而背面制作扇出电路(fanout)，扇出电路(fanout)与显示像素通过显示基板旁边的电连接部(side wiring)连接。在TFT(薄膜晶体管)层面，主要涉及Micro-LED的阵列基板的结构简化，降低制作步骤，提升制作效率。本申请相比于现有技术吗，具有以下几个优势：
1、遮光金属层与源漏极金属层共用一层金属薄膜，Micro-LED(微型发光二极管)绑定于栅极金属层上(公共电极以及像素电极分别与栅极金属层同材质)；
2、存储电容Cst采用LS/GI/GE(遮光金属层/栅极绝缘层/栅极金属层)叠层结构形成电容，由于电容区的层间绝缘层被刻蚀，栅极绝缘层厚度较薄，因此可形成较大MIM(金属-绝缘体-金属)结构电容，有利于提高像素密度；
3、薄膜晶体管阵列部(Array)走线布局上，由于栅极金属层与源漏极金属层中间间隔栅极绝缘层以及层间绝缘层(GI+ILD)，膜层厚度较大，相比传统结构有利于降低寄生电容，减少信号阻容阻抗延迟效应(RC delay)；
4、正面只需要6道光罩工艺(Mask)，结构简单化。
综上所述，本申请实施例所提供的显示面板及制备方法，将TFT电路与扇出电路分别设置于阵列基板的相对两侧并通过阵列基板边缘的电连接部相连，同时遮光金属层与源漏极金属层共用一层金属薄膜，在使阵列基板结构简单化的同时，能够使显示区域更加靠近边框区，进一步获得无边框或窄边框的效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板，包括阵列基板，其特征在于，所述阵列基板还包括：
衬底基板，具有第一表面和与所述第一表面相对的第二表面；
发光部、存储电容部以及薄膜晶体管阵列部，均设置于所述衬底基板的第一表面侧；
扇出电路，设置于所述衬底基板的第二表面，所述扇出电路通过位于所述阵列基板上的电连接部与位于所述薄膜晶体管阵列部侧边缘的第一金属信号线电连接；
驱动芯片，所述驱动芯片设置于所述衬底基板的第二表面侧，电连接于所述扇出电路；
其中，公共电极层、像素电极层、遮光金属层以及源漏极金属层同层设置于所述衬底基板的第一表面，所述发光部绑定于所述公共电极层以及所述像素电极层上。
2.根据权利要求1所述的显示面板，其特征在于，所述发光部为Micro-LED发光层，所述Micro-LED发光层包括Micro-LED半导体层、连接电极层、第一电极层以及第二电极层，所述第一电极层通过焊接层与所述公共电极层电连接，所述第二电极层通过另一所述焊接层与所述像素电极层电连接。
3.根据权利要求1所述的显示面板，其特征在于，所述遮光金属层包括位于所述存储电容部的第一遮光金属层以及位于所述薄膜晶体管阵列部的第二遮光金属层；所述栅极金属层包括位于所述存储电容部的第一栅极金属层以及位于所述薄膜晶体管阵列部的第二栅极金属层。
4.根据权利要求3所述的显示面板，其特征在于，所述存储电容部包括位于所述衬底基板上的所述第一遮光金属层、设置于所述第一遮光金属层上的第一栅极绝缘层、设置于所述第一栅极绝缘层上的所述第一栅极金属层、设置于所述衬底基板上并完全覆盖所述第一栅极金属层的第一钝化层、设置于所述第一钝化层上的第二钝化层以及设置于所述第二钝化层上的黑色矩阵。
5.根据权利要求3所述的显示面板，其特征在于，所述薄膜晶体管阵列部包括同层设置于所述衬底基板上的所述第二遮光金属层以及所述源漏极金属层、设置于所述衬底基板上并覆盖部分所述第二遮光金属层以及部分所述源漏极金属层的层间绝缘层、设置于所述层间绝缘层上并分别与所述第二遮光金属层以及所述源漏极金属层电连接的有源层、设置于所述有源层上的第二栅极绝缘层、设置于所述第二栅极绝缘层上的所述第二栅极金属层、所述第一钝化层、所述第二钝化层以及所述黑色矩阵。
6.根据权利要求3所述的显示面板，其特征在于，所述公共电极层、所述像素电极层、所述遮光金属层、所述源漏极金属层、所述第一金属电路层、所述第一栅极金属层以及所述第二栅极金属层均选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
7.根据权利要求1所述的显示面板，其特征在于，所述扇出电路包括设置于所述衬底基板的第二表面上的第一金属电路层以及设置于所述衬底基板的第二表面上并覆盖部分所述第一金属电路层的第三钝化层，所述扇出电路中的所述第一金属电路层通过异方性导电胶膜与覆晶薄膜的一侧电连接，所述覆晶薄膜的相对另一侧绑定有所述驱动芯片。
8.一种如权利要求1-7所述显示面板的制备方法，其特征在于，所述方法包括：
S10，在一衬底基板上依次制备第一金属电路层、第三钝化层以及硬保护层，所述第一金属电路层由第一金属薄膜经图案化形成，所述第三钝化层形成于所述衬底基板上并部分覆盖所述第一金属电路层，所述硬保护层形成于所述第一金属电路层上并完全覆盖所述第三钝化层；
S20，将所述衬底基板进行正背面翻转，在远离所述第一金属电路层的一侧镀上所述第一金属薄膜、通过一道光罩将所述第一金属薄膜经图案化后形成第一遮光金属层、第二遮光金属层、源漏极金属层以及第一金属信号线；
S30，在所述衬底基板远离所述第一金属电路层一侧采用光罩工艺依次形成层间绝缘层、有源层以及栅极绝缘层，所述栅极绝缘层包括间隔设置的第一栅极绝缘层、第二栅极绝缘层以及第三栅极绝缘层；
S40，在所述衬底基板上镀一层所述第一金属薄膜，以一道光罩将所述第一金属薄膜图案化后形成设置于所述衬底基板上的公共电极层以及像素电极层、设置于所述第一栅极绝缘层上的第一栅极金属层、设置于所述第二栅极绝缘层上的第二栅极金属层以及设置于所述第三栅极绝缘层上的所述第一金属信号线；
S50，以一道光罩在所述衬底基板上形成图案化的第一钝化层，所述第一钝化层完全覆盖所述第一遮光金属层、所述第一栅极绝缘层、所述第一栅极金属层、所述有源层、所述第二栅极绝缘层以及所述第二栅极金属层，所述第一钝化层还部分覆盖所述层间绝缘层、所述第三栅极绝缘层以及所述第一金属信号线，之后在所述第一钝化层上依次形成第二钝化层和黑色矩阵；
S60，在所述衬底基板远离所述第一金属电路层一侧涂布软保护层，去除所述硬保护层，在所述衬底基板靠近所述第一金属电路层一侧涂布所述软保护层；
S70，分别去除位于所述衬底基板两侧的所述软保护层，采用电连接部将位于所述衬底基板一侧的第一金属电路层与位于所述衬底基板相对另一侧的所述第一金属信号线电连接；
S80，将显示发光单元转移至所述衬底基板并绑定，之后将覆晶薄膜的一侧通过异方性导电胶膜与所述第一金属电路层电连接，所述覆晶薄膜的相对另一侧绑定驱动芯片。
9.根据权利要求8所述的显示面板的制备方法，其特征在于，所述S30中，所述层间绝缘层设于所述衬底基板上并部分覆盖所述第二遮光金属层、所述源漏极金属层以及所述第一金属信号线，所述有源层与部分所述第二遮光金属层以及部分所述源漏极金属层相接触。
10.根据权利要求8所述的显示面板的制备方法，其特征在于，所述公共电极层、所述像素电极层、所述遮光金属层、所述源漏极金属层、所述第一金属电路层、所述第一金属信号线、所述第一栅极金属层以及所述第二栅极金属层均选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011109821.0A CN112310119A (zh) | 2020-10-16 | 2020-10-16 | 显示面板及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011109821.0A CN112310119A (zh) | 2020-10-16 | 2020-10-16 | 显示面板及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112310119A true CN112310119A (zh) | 2021-02-02 |
Family
ID=74327928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011109821.0A Pending CN112310119A (zh) | 2020-10-16 | 2020-10-16 | 显示面板及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112310119A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113696468A (zh) * | 2021-08-24 | 2021-11-26 | Tcl华星光电技术有限公司 | 一种加热贴膜装置及加热贴膜的方法 |
| WO2022206692A1 (zh) * | 2021-03-31 | 2022-10-06 | 华为技术有限公司 | 显示模组及电子设备 |
| WO2022236813A1 (zh) * | 2021-05-14 | 2022-11-17 | 重庆康佳光电技术研究院有限公司 | 显示面板、显示背板及其制作方法 |
| WO2022246602A1 (zh) * | 2021-05-24 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板的制备方法、显示基板及显示装置 |
| WO2023092661A1 (zh) * | 2021-11-24 | 2023-06-01 | Tcl华星光电技术有限公司 | 显示面板的制备方法、显示面板及电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140063174A (ko) * | 2012-11-16 | 2014-05-27 | 엘지디스플레이 주식회사 | 투명 디스플레이 장치 |
| KR20150027683A (ko) * | 2013-08-29 | 2015-03-12 | 엘지디스플레이 주식회사 | 평판 표시장치 |
| CN106165005A (zh) * | 2014-05-22 | 2016-11-23 | 夏普株式会社 | 有源矩阵基板和显示装置 |
| CN107402487A (zh) * | 2017-08-31 | 2017-11-28 | 武汉天马微电子有限公司 | 阵列基板及其制造方法、显示面板 |
| CN108803170A (zh) * | 2018-06-22 | 2018-11-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN110910774A (zh) * | 2019-11-04 | 2020-03-24 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、制造方法以及拼接显示面板 |
| CN111584574A (zh) * | 2020-05-13 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
-
2020
- 2020-10-16 CN CN202011109821.0A patent/CN112310119A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140063174A (ko) * | 2012-11-16 | 2014-05-27 | 엘지디스플레이 주식회사 | 투명 디스플레이 장치 |
| KR20150027683A (ko) * | 2013-08-29 | 2015-03-12 | 엘지디스플레이 주식회사 | 평판 표시장치 |
| CN106165005A (zh) * | 2014-05-22 | 2016-11-23 | 夏普株式会社 | 有源矩阵基板和显示装置 |
| CN107402487A (zh) * | 2017-08-31 | 2017-11-28 | 武汉天马微电子有限公司 | 阵列基板及其制造方法、显示面板 |
| CN108803170A (zh) * | 2018-06-22 | 2018-11-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN110910774A (zh) * | 2019-11-04 | 2020-03-24 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、制造方法以及拼接显示面板 |
| CN111584574A (zh) * | 2020-05-13 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022206692A1 (zh) * | 2021-03-31 | 2022-10-06 | 华为技术有限公司 | 显示模组及电子设备 |
| WO2022236813A1 (zh) * | 2021-05-14 | 2022-11-17 | 重庆康佳光电技术研究院有限公司 | 显示面板、显示背板及其制作方法 |
| WO2022246602A1 (zh) * | 2021-05-24 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板的制备方法、显示基板及显示装置 |
| CN113696468A (zh) * | 2021-08-24 | 2021-11-26 | Tcl华星光电技术有限公司 | 一种加热贴膜装置及加热贴膜的方法 |
| WO2023092661A1 (zh) * | 2021-11-24 | 2023-06-01 | Tcl华星光电技术有限公司 | 显示面板的制备方法、显示面板及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937816B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
| CN112310119A (zh) | 显示面板及制备方法 | |
| CN111897156B (zh) | 包括盒内式触摸板的背板基板 | |
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
| US10403845B2 (en) | Top-emissive organic light-emitting diode display | |
| TWI683164B (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
| US9054195B2 (en) | Array substrate, method for fabricating the same, and display device | |
| CN110707120B (zh) | 显示面板、制造方法以及拼接显示面板 | |
| US20220310693A1 (en) | Micro light emitting diode display substrate and manufacturing method thereof | |
| WO2016061940A1 (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| KR20130024090A (ko) | 유기발광표시장치 및 그 제조방법 | |
| CN108550553A (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
| US20120126233A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US20220059639A1 (en) | Display Substrate and Manufacturing Method Thereof, and Display Apparatus | |
| CN112599536A (zh) | 显示面板及其制作方法、拼接显示面板 | |
| JP4481942B2 (ja) | 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法 | |
| CN112599537A (zh) | 显示基板及其制备方法 | |
| US9153632B2 (en) | Organic light emitting device display and manufacturing method thereof | |
| KR20130005550A (ko) | 이중 게이트 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| TW201503374A (zh) | 氧化物半導體薄膜電晶體 | |
| KR101978789B1 (ko) | 표시장치용 어레이 기판 및 그의 제조 방법 | |
| KR102432645B1 (ko) | 표시장치 및 이의 제조방법 | |
| TWI476934B (zh) | 薄膜電晶體基板、其顯示器及其製造方法 | |
| KR102066020B1 (ko) | 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |