CN102956550B - 制造主动阵列基板的方法与主动阵列基板 - Google Patents
制造主动阵列基板的方法与主动阵列基板 Download PDFInfo
- Publication number
- CN102956550B CN102956550B CN201210146770.8A CN201210146770A CN102956550B CN 102956550 B CN102956550 B CN 102956550B CN 201210146770 A CN201210146770 A CN 201210146770A CN 102956550 B CN102956550 B CN 102956550B
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- connection gasket
- array substrate
- data wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 212
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 238000000059 patterning Methods 0.000 claims abstract description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000011241 protective layer Substances 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 34
- 238000009413 insulation Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 26
- 230000008901 benefit Effects 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005007 epoxy-phenolic resin Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明揭露一种制造主动阵列基板的方法与主动阵列基板。制造主动阵列基板的方法包括：形成第一图案化金属层于基材上；依序形成半导体层、绝缘层以及第二金属层覆盖第一图案化金属层；形成图案化光阻层于第二金属层上，图案化光阻层包含一第一区域以及一第二区域，且第一区域的图案化光阻层的厚度小于第二区域的图案化光阻层的厚度；图案化第二金属层及其下方的绝缘层和半导体层，并移除该第一区域的图案化光阻层；加热第二区域的图案化光阻层，使其流动而形成保护层；以及形成像素电极。
Description
技术领域
本发明是有关于一种主动阵列基板与制造主动阵列基板的方法。
背景技术
诸如液晶显示器的平面显示装置已广泛地应用在各种电子产品中。平面显示装置通常包含有主动阵列基板，用以驱动平面显示装置中的像素。通常，主动阵列基板的制造方法必须使用五道的微影蚀刻制程。每一道微影蚀刻制程都必须耗费生产成本。近年来，为了更具经济效益地制造主动阵列基板，业界开发出四道微影蚀刻步骤的制造方法，以更有效率地制造主动阵列基板。不过，为了更进一步提高生产效率及降低制造成本，有必要开发更具竞争力及更具经济效益的制造方法。
发明内容
本发明的一目的是提供一种制造主动阵列基板的方法与主动阵列基板，以能仅使用三道微影蚀刻制程制造主动阵列基板，且所制造的主动阵列基板具有良好的可靠度。因此，根据本发明所揭露的实施方式具有极高的经济效益以及产品性能。
根据本发明一实施方式，上述方法包括以下步骤。形成一第一图案化金属层于一基材上。然后，依序地形成一半导体层、一绝缘层以及一第二金属层覆盖第一图案化金属层。接着，形成一图案化光阻层于第二金属层上。图案化光阻层包含一第一区域以及一第二区域，且第一区域的图案化光阻层的厚度小于第二区域的图案化光阻层的厚度。然后，图案化第二金属层及其下方的绝缘层和半导体层，以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层，并移除第一区域的图案化光阻层。之后，加热第二区域的图案化光阻层，使其流动而形成一保护层覆盖图案化第二金属层的一侧壁、图案化绝缘层的一侧壁以及图案化半导体层的一侧壁。第一图案化金属层的一部分以及第二图案化金属层的一部分未被保护层覆盖。形成上述保护层之后，形成一像素电极于基材上，且像素电极连接第一图案化金属层的露出部分。
在一实施例中，形成第一图案化金属层包含形成一漏极、一源极、一数据线以及一数据线连接垫。第二图案化金属层包含一栅极以及一栅线连接垫。
在一实施例中，第二图案化金属层、图案化绝缘层以及图案化半导体层具有大致相同的一轮廓。
根据本发明另一实施方式，制造主动阵列基板的方法包括下述步骤。形成一第一图案化金属层于一基材上。第一图案化金属层包含一漏极、一源极以及一数据线连接垫。然后，依序地形成一半导体层、一绝缘层以及一第二金属层覆盖基材上的漏极、源极以及数据线连接垫。接着，形成一图案化光阻层于第二金属层上。图案化光阻层包含一第一部分、一第二部分以及一第三部分。第一部分具有一开口露出第二金属层的一部分以及一围绕部环绕此开口。第二部分具有一内侧部以及一周边部围绕内侧部，内侧部的厚度小于周边部的厚度。随后，图案化第二金属层及其下方的绝缘层和半导体层，以于第一部分下方形成一围壁围绕数据线连接垫，于第二部分下方形成一栅线连接垫，并于第三部分下方形成一栅极、一栅绝缘层以及一连接漏极和源极的通道层，并移除第二部分的内侧部，而露出栅线连接垫的一部分。之后，加热剩余的图案化光阻层，使其流动而形成一保护层覆盖栅极、栅绝缘层、通道层、围壁以及栅线连接垫的一外缘。漏极的一部分位于保护层之外。形成上述保护层之后，形成一像素电极于基材与保护层上，且像素电极电性连接漏极的露出部分。
在一实施例中，形成第一图案化金属层的步骤包含形成一数据线，且图案化第二金属层的步骤包含形成一栅线。
在一实施例中，图案化光阻层还包含一第四部分，位于数据线以及栅线上方。
在一实施例中，图案化第二金属层及其下方的绝缘层和半导体层的步骤包含使数据线连接垫的一部分暴露出。
在一实施例中，图案化第二金属层及其下方的绝缘层和半导体层的步骤包含依序以一干蚀刻制程蚀刻第二金属层以及以一湿蚀刻制程蚀刻绝缘层和半导体层。
在一实施例中，加热剩余的图案化光阻层的步骤包含将剩余的图案化光阻层置于温度为约200℃至约400℃的环境中。
本发明的另一方面是提供一种主动阵列基板。此主动阵列基板包含一基材、一源极以及一漏极、一通道层、一绝缘层、一栅极、一保护层以及一像素电极。源极以及一漏极位于基材上。通道层配置于源极和漏极上。绝缘层配置于通道层上。栅极配置于绝缘层上，其中通道层、绝缘层以及栅极具有大致相同的一图案。保护层覆盖通道层、绝缘层、栅极、源极以及漏极的一部分。像素电极位于基材与保护层上，且像素电极电性连接漏极。
由以上揭露的实施方式可知，根据本发明的实施方式，仅需三道微影蚀刻制程即可完成主动阵列基板。第一道微影蚀刻制程是形成第一图案化金属层，其可包含诸如漏极、源极、数据线及/或数据线连接垫等元件。第二道微影蚀刻制程形成图案化半导体层、图案化绝缘层以及第二图案化金属层。具体而言，第二道微影蚀刻制程可形成诸如栅极、栅线、栅绝缘层、通道层及/或栅线连接垫等元件。第三道微影蚀刻制程可形成像素电极。因此，根据本发明所揭露的实施方式，具有极高的经济效益，可大幅降低生产成本。
再者，栅线连接垫以及数据线连接垫的周围被保护层覆盖，因此可以确保栅线连接垫及数据线连接垫的可靠度。此外，主动元件的栅极、栅绝缘层、通道层也被保护层覆盖，所以主动元件亦具有良好的可靠度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1绘示本发明一实施方式的制造主动阵列基板的方法的流程图；
图2、图3A、图4及图5绘示本发明一实施方式的制造主动阵列基板的方法中各制程阶段的剖面示意图；
图3B绘示本发明一实施方式的上视示意图。
【主要元件符号说明】
100：方法
110、120、130、140、150、160：步骤
200：主动阵列基板
202：基材
210：第一图案化金属层
212：漏极
212a：漏极部分
214：源极
216：数据线连接垫
218：数据线
220：半导体层
220P：图案化半导体层
222：通道层
230：绝缘层
230P：图案化绝缘层
232：栅绝缘层
240：第二金属层
240P：第二图案化金属层
242：栅线连接垫
242a：栅线连接垫部分
242b：外缘
244：栅极
246：栅线
250：图案化光阻层
250r：剩余的图案化光阻层
251：第一部分
251a：开口
251b：围绕部
252：第二部分
252a：内侧部
252b：周边部
253：第三部分
254：第四部分
260：围壁
270：保护层
280：像素电极
A：主动区域
H1、H2：厚度
具体实施方式
为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
图1绘示本发明一实施方式的制造主动阵列基板的方法100的流程图，图2、图3A、图4及图5绘示方法100中各制程阶段的剖面示意图。在此揭露的方法所制造的主动阵列基板可应用在各种显示器中，例如薄膜晶体管液晶显示器、电子纸显示装置、有机发光二极管显示器等。
在步骤110中，形成第一图案化金属层210于基材202上，如图2A所示。可利用任何已知的方法来形成第一图案化金属层210。例如，可毯覆式地沉积一层金属层在基材202上，然后利用微影蚀刻方式来形成第一图案化金属层210。第一图案化金属层210可为单层结构或是多层金属层堆叠而成的结构。在一实施例中，第一图案化金属层210材料可例如为钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)或上述的组合或上述的合金。基材202可例如为玻璃或高分子材料所制成。
在一实施方式中，第一图案化金属层210包含漏极212、源极214以及数据线连接垫216。漏极212和源极214用以形成主动阵列基板的主动元件。数据线连接垫216用以连接至一集成电路(未绘示)，而且数据线连接垫216电性连接漏极212。因此，集成电路所产生的电压信号可经由数据线连接垫216而传递至漏极212。
在一实施例中，第一图案化金属层210还包含有数据线218(绘示于第3B图)，数据线218连接数据线连接垫216以及源极214。换言之，在本实施例中，漏极212、源极214、数据线连接垫216以及数据线218是在同一道微影蚀刻制程中形成。
在步骤120中，依序毯覆式地形成半导体层220、绝缘层230以及第二金属层240覆盖第一图案化金属层210，图2所示。在一实施方式中，可先沉积半导体层220，接着沉积绝缘层230，然后再沉积第二金属层240。因此，半导体层220覆盖基材202上的漏极212、源极214以及数据线连接垫216。
任何已知的材料及制程方式都可应用在步骤120中。举例而言，半导体层220可例如为非晶硅(a-Si)、多晶硅(poly-Si)、有机半导体(organic semiconductor)或诸如非晶铟镓锌氧化物(a-IGZO)、铟锌氧化物(IZO)及非晶铟锌锡氧化物(a-IZTO)等金属氧化物半导体材料所制成。绝缘层230可例如为氧化硅、氮化硅或有机绝缘材料所制成。第二金属层240的材料可与第一图案化金属层210的材料相同或不同。例如，第二金属层240可包含以下至少一材料：钼、铬、铝、钕及钛。可以依照不同的材料种类选择适合的制程方法来形成半导体层220、绝缘层230以及第二金属层240。
在步骤130中，形成图案化光阻层250于第二金属层240上，如图2所示。图案化光阻层250覆盖一部分的第二金属层240，而另一部分的第二金属层240是暴露出的。图案化光阻层250包含第一区域R1以及第二区域R2，而且第一区域R1的图案化光阻层250的厚度H1小于第二区域R2的图案化光阻层250的厚度H2。在一实施例中，可利用半色调(half-tone)光罩及曝光来形成图案化光阻层250的第一区域R1以及第二区域R2。
在一实施方式中，图案化光阻层250包含第一部分251以及第二部分252，如图2所示。第一部分251位在数据线连接垫216的上方，而且第一部分251具有开口251a以及围绕部251b。围绕部251b环绕开口251a。开口251a露出第二金属层240的一部分。第二部分252用以在后续步骤中形成栅线连接垫(下文步骤140中将更详细叙述)。第二部分252具有内侧部252a以及周边部252b。周边部252b围绕内侧部252a，且内侧部252a的厚度H1小于周边部252b的厚度H2。在本实施方式中，图案化光阻层250还包含第三部分253。第三部分253大致位于漏极212和源极214的上方。第三部分253用以在后续步骤中形成主动元件的栅极、栅绝缘层及通道层(下文步骤140中将更详细叙述)。
上述第一部分251的围绕部251b、第二部分252的周边部252b以及第三部分253位于上述第二区域R2中，亦即围绕部251b、周边部252b及第三部分253的厚度大致为H2。第二部分252的内侧部252a位于第一区域R1中，亦即内侧部252a的厚度为H1。
在一实施例中，通过涂布、干燥、半色调曝光、显影制程以及后烘烤(post-back)制程，而形成图案化光阻层250。后烘烤(post-back)可在温度为约100℃至150℃的环境中进行，以将显影制程后所形成光阻图案干燥及/或硬化，而形成图案化光阻层250。
在一实施方式中，图案化光阻层250可例如为包含压克力树脂、环氧树脂或酚醛树脂的光阻材料。例如，日本科莱恩公司(Clariant)所提供的型号-501的光阻。
在步骤140中，图案化第二金属层240及其下方的绝缘层230和半导体层220，如第3A图所示，而形成第二图案化金属层240P、图案化绝缘层230P以及图案化半导体层220P。
在一实施方式中，可利用图案化光阻层250为遮罩，并以蚀刻方式移除暴露出的第二金属层240及其下方的绝缘层230和半导体层220，且一并移除第一区域R1中的图案化光阻层250。蚀刻方式可为干式蚀刻、湿式蚀刻或干式与湿式蚀刻合并使用。在一实施例中，先进行湿式蚀刻移除暴露出的第二金属层240，接着再进行干式蚀刻来移除下方的绝缘层230和半导体层220。因此，第二图案化金属层240P、图案化绝缘层230P以及图案化半导体层220P具有大致相同的轮廓。在进行蚀刻步骤后，一部分的漏极212会暴露出。此外，在蚀刻第二金属层240、绝缘层230和半导体层220的过程中，蚀刻剂会侵蚀或溶解部分的图案化光阻层250，而使光阻层250的厚度减少。因此，第一区域R1的光阻层250将在蚀刻过程中将被移除。换言之，在到达蚀刻半导体层220的蚀刻终点时，蚀刻剂对光阻层250的侵蚀厚度为H1，因此将第一区域R1中的光阻层250移除，使位于第一区域R1中的第二金属层240的部分240a露出。
在一实施方式中，如图3A所示，进行步骤140的图案化步骤可在图案化光阻层250的第一部分251下方形成围壁260，并在图案化光阻层250的第二部分252下方形成栅线连接垫242，以及于图案化光阻层250的第三部分253下方形成栅极244、栅绝缘层232以及通道层222的堆叠结构。通道层222连接漏极212和源极214。围壁260围绕数据线连接垫216，但数据线连接垫216的一部分是暴露出的。在进行上述图案化过程时，将一并移除第二部分252的内侧部252a，而露出栅线连接垫242的一部分242a。
图3B绘示本发明一实施方式在进行步骤140后的上视示意图。主动阵列基板上具有主动区域A，诸如薄膜晶体管等主动元件位于主动区域A中。栅线连接垫242以及数据线连接垫216位于主动阵列基板的主动区域A的外围，并分别用以连接至一栅极集成电路(gate IC)(未绘示)以及一数据集成电路(dataIC)(未绘示)。在本实施方式中，进行步骤140时，可同时形成栅线246。换言之，栅线246、栅极244与栅线连接垫242是在同一道微影蚀刻制程中形成。在本实施方式中，图案化光阻层250还包含一第四部分254，位于数据线218以及栅线246上方。因此，在数据线218上方覆盖有一部分的图案化半导体层220P、一部分的图案化绝缘层230P以及一部分的第二图案化金属层240P。栅线246的下方存在一部分的图案化绝缘层230P以及一部分的第二图案化金属层240P。
在步骤150中，加热第二区域R2的剩余图案化光阻层250r，使其流动而形成保护层270，如图4所示。保护层270覆盖第二图案化金属层240P的侧壁、图案化绝缘层230P的侧壁以及图案化半导体层220P的侧壁。
在一实施方式中，通过加热剩余的图案化光阻层250r，使图案化光阻层250r流动而覆盖栅极244、栅绝缘层232、通道层222、围壁260以及栅线连接垫242的外缘242b，并因此形成保护层270覆盖上述结构。但是，漏极212的一部分212a未被保护层270覆盖，而露出在保护层270之外。在一实施例中，可将剩余的图案化光阻层250放置在温度为约200℃至约400℃的环境中加热，使剩余的图案化光阻层250r熔化流动。
在步骤160中，形成像素电极280于基材202与保护层270上，而形成主动阵列基板200，如图5所示。像素电极280电性连接漏极212的露出部分212a。在一实施方式中，像素电极280可例如为氧化铟锡(ITO)等透明的导电材料所制成。在另一实施方式中，像素电极280可为诸如铝、银等具有高反射率的材料所制成。
本发明的另一方面是提供一种主动阵列基板200，其包含基材202、源极212以及漏极214、通道层222、绝缘层230、栅极246、保护层270以及像素电极280。源极212以及漏极214位于基材202上。通道层222配置于源极212和漏极214上。绝缘层230配置于通道层222上。栅极246配置于绝缘层230上，其中通道层222、绝缘层230以及栅极246具有大致相同的一图案。保护层270覆盖通道层222、绝缘层230、栅极246、源极212以及漏极214的一部分。像素电极280位于基材202与保护层270上，且像素电极280电性连接漏极214。
由以上揭露的实施方式可知，根据本发明的实施方式，仅需三道微影蚀刻制程即可完成主动阵列基板200。第一道微影蚀刻制程是形成第一图案化金属层210，其可包含诸如漏极212、源极214、数据线218及/或数据线连接垫216等元件。第二道微影蚀刻制程形成图案化半导体层220P、图案化绝缘层230P以及第二图案化金属层240P。具体而言，第二道微影蚀刻制程可形成诸如栅极244、栅线246、栅绝缘层232、通道层222及/或栅线连接垫242等元件。第三道微影蚀刻制程可形成像素电极280。因此，根据本发明所揭露的实施方式，具有极高的经济效益，可大幅降低生产成本。
再者，栅线连接垫242以及数据线连接垫216的周围被保护层270覆盖，因此可以确保栅线连接垫242及数据线连接垫216的可靠度。此外，主动元件的栅极244、栅绝缘层232、通道层222也被保护层270覆盖，所以主动元件亦具有良好的可靠度。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (10)
1.一种制造主动阵列基板的方法，其特征在于，包含：
形成一第一图案化金属层于一基材上，该第一图案化金属层包含一数据线连接垫；
依序地形成一半导体层、一绝缘层以及一第二金属层覆盖该第一图案化金属层；
形成一图案化光阻层于该第二金属层上，其中该图案化光阻层包含一第一部分，该第一部分具有一开口以及一围绕部围绕该开口，该开口暴露出一部分的该第二金属层，且该开口对准该数据线连接垫；
图案化该第二金属层及其下方的该绝缘层和该半导体层，以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层，并移除一部分的该图案化光阻层，其中一部分的该第二图案化金属层、一部分的该图案化绝缘层以及一部分的该图案化半导体层形成一堆叠结构，该堆叠结构具有一贯穿孔露出该数据线连接垫的一部分，且该堆叠结构覆盖该数据线连接垫的一边缘；
加热残留部分的该图案化光阻层，使其流动而形成一保护层覆盖该第二图案化金属层的一侧壁、该图案化绝缘层的一侧壁、该图案化半导体层的一侧壁、该堆叠结构以及该第一图案化金属层的一部分；以及
形成一像素电极于该基材与该保护层上，且该像素电极电性连接该第一图案化金属层的另一部分。
2.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，形成该第一图案化金属层包含形成一漏极以及一源极，且形成该第二图案化金属层包含形成一栅极。
3.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，该第二图案化金属层、该图案化绝缘层以及该图案化半导体层具有相同的一轮廓。
4.一种制造主动阵列基板的方法，其特征在于，包含：
形成一第一图案化金属层于一基材上，该第一图案化金属层包含一漏极、一源极以及一数据线连接垫；
依序地形成一半导体层、一绝缘层以及一第二金属层覆盖该基材上的该漏极、该源极以及该数据线连接垫；
形成一图案化光阻层于该第二金属层上，该图案化光阻层包含一第一部分、一第二部分以及一第三部分，该第一部分具有一开口露出该第二金属层的一部分以及一围绕部环绕该开口，该第二部分具有一内侧部以及一周边部围绕该内侧部，该内侧部的一厚度小于该周边部的一厚度；
图案化该第二金属层及其下方的该绝缘层和该半导体层，以于该第一部分下方形成一围壁围绕该数据线连接垫，以及于该第二部分下方形成一栅线连接垫，并于该第三部分下方形成一栅极、一栅绝缘层以及一连接该漏极和该源极的通道层，并移除该第二部分的该内侧部，而露出该栅线连接垫的一部分；
加热剩余的该图案化光阻层，使其流动而形成一保护层覆盖该栅极、该栅绝缘层、该通道层、该围壁以及该栅线连接垫的一外缘，其中该漏极的一部分位于该保护层之外；以及
形成一像素电极于该基材与该保护层上，且该像素电极电性连接该漏极的该部分。
5.根据权利要求4所述的制造主动阵列基板的方法，其特征在于，形成该第一图案化金属层的步骤包含形成一数据线，且图案化该第二金属层的步骤包含形成一栅线。
6.根据权利要求5所述的制造主动阵列基板的方法，其特征在于，该图案化光阻层还包含一第四部分位于该数据线以及该栅线上方。
7.根据权利要求4所述的制造主动阵列基板的方法，其特征在于，图案化该第二金属层及其下方的该绝缘层和该半导体层的步骤包含使该数据线连接垫的一部分暴露出。
8.根据权利要求4所述的制造主动阵列基板的方法，其特征在于，图案化该第二金属层及其下方的该绝缘层和该半导体层的步骤包含依序以一干蚀刻制程蚀刻该第二金属层以及以一湿蚀刻制程蚀刻该绝缘层和该半导体层。
9.根据权利要求4所述的制造主动阵列基板的方法，其特征在于，加热该剩余的图案化光阻层的步骤包含将该剩余的图案化光阻层置于温度为200℃至400℃的环境中。
10.一种主动阵列基板，其特征在于，包含：
一基材；
一源极以及一漏极，位于该基材上；
一数据线连接垫，位于该基材上；
一通道层，配置于该源极和该漏极上；
一绝缘层，配置于该通道层上；
一栅极，配置于该绝缘层上，其中该通道层、该绝缘层以及该栅极具有相同的一图案；
一堆叠结构，由一半导体材料、一绝缘材料及一金属材料堆叠而成，该堆叠结构具有一贯穿孔暴露出一部分的该数据线连接垫，且该堆叠结构覆盖该数据线连接垫的一边缘；
一保护层，覆盖该通道层、该绝缘层、该栅极、该源极、该堆叠结构以及该漏极的一部分；以及
一像素电极，位于该基材与该保护层上，且该像素电极电性连接该漏极。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161525167P | 2011-08-18 | 2011-08-18 | |
| US61/525,167 | 2011-08-18 | ||
| TW101101600A TWI440078B (zh) | 2011-08-18 | 2012-01-16 | 主動陣列基板與主動陣列基板之製造方法 |
| TW101101600 | 2012-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956550A CN102956550A (zh) | 2013-03-06 |
| CN102956550B true CN102956550B (zh) | 2015-03-25 |
Family
ID=47712003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210146770.8A Active CN102956550B (zh) | 2011-08-18 | 2012-05-08 | 制造主动阵列基板的方法与主动阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8703514B2 (zh) |
| CN (1) | CN102956550B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI499849B (zh) * | 2013-03-12 | 2015-09-11 | E Ink Holdings Inc | 畫素結構 |
| KR102106006B1 (ko) * | 2013-08-14 | 2020-05-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103456746B (zh) * | 2013-09-10 | 2016-04-13 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| US9530808B2 (en) * | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
| KR20150112288A (ko) * | 2014-03-27 | 2015-10-07 | 삼성전자주식회사 | 스트레처블 소자와 그 제조방법 및 스트레처블 소자를 포함하는 전자장치 |
| US9443770B2 (en) * | 2014-05-20 | 2016-09-13 | International Business Machines Corporation | Patterning process for fin implantation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359693A (zh) * | 2007-06-14 | 2009-02-04 | 三星电子株式会社 | 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法 |
| TW200919054A (en) * | 2007-10-30 | 2009-05-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333180B1 (ko) | 1998-06-30 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd제조방법 |
| KR100313125B1 (ko) | 1999-12-08 | 2001-11-07 | 김순택 | 박막 트랜지스터의 제조 방법 |
| US7223672B2 (en) * | 2002-04-24 | 2007-05-29 | E Ink Corporation | Processes for forming backplanes for electro-optic displays |
| KR100652055B1 (ko) | 2004-12-03 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자 |
| CN100499082C (zh) | 2005-11-10 | 2009-06-10 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| KR101243395B1 (ko) * | 2006-04-27 | 2013-03-13 | 엘지디스플레이 주식회사 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7790483B2 (en) * | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
-
2012
- 2012-05-08 CN CN201210146770.8A patent/CN102956550B/zh active Active
- 2012-05-29 US US13/481,962 patent/US8703514B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359693A (zh) * | 2007-06-14 | 2009-02-04 | 三星电子株式会社 | 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法 |
| TW200919054A (en) * | 2007-10-30 | 2009-05-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8703514B2 (en) | 2014-04-22 |
| US20130043474A1 (en) | 2013-02-21 |
| CN102956550A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103247572B (zh) | 主动阵列基板的制造方法 | |
| CN102956550B (zh) | 制造主动阵列基板的方法与主动阵列基板 | |
| EP2706575B1 (en) | Thin film transistor substrate | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US9804463B2 (en) | Array substrate and fabrication method thereof and display device | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| US9263480B2 (en) | Method for fabricating array substrate of display using multiple photoresists | |
| CN104157613B (zh) | 一种阵列基板的制备方法 | |
| TW201418855A (zh) | 顯示面板之陣列基板及其製作方法 | |
| US10303020B2 (en) | Display device and manufacturing method of the same | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| CN105161541A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN104465510A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN101625492B (zh) | 薄膜晶体管阵列基板制造方法 | |
| KR102247048B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| CN104733384B (zh) | 显示基板及其制造方法、显示装置 | |
| CN101131966B (zh) | 像素结构的制作方法 | |
| CN100557787C (zh) | 像素结构的制作方法 | |
| KR101374959B1 (ko) | 표시기판 및 이의 제조 방법 | |
| CN101022093B (zh) | 像素结构的制作方法 | |
| US9893198B2 (en) | Thin film transistor utilized in array substrate and manufacturing method thereof | |
| TWI440078B (zh) | 主動陣列基板與主動陣列基板之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |