JP2010185928A - 表示装置の製造方法および表示装置 - Google Patents

表示装置の製造方法および表示装置 Download PDF

Info

Publication number
JP2010185928A
JP2010185928A JP2009028330A JP2009028330A JP2010185928A JP 2010185928 A JP2010185928 A JP 2010185928A JP 2009028330 A JP2009028330 A JP 2009028330A JP 2009028330 A JP2009028330 A JP 2009028330A JP 2010185928 A JP2010185928 A JP 2010185928A
Authority
JP
Japan
Prior art keywords
conductive film
short circuit
display device
wiring
interlayer short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009028330A
Other languages
English (en)
Other versions
JP2010185928A5 (ja
Inventor
Akira Koshiishi
亮 輿石
Manabu Kodate
学 古立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009028330A priority Critical patent/JP2010185928A/ja
Priority to TW098145876A priority patent/TW201034183A/zh
Priority to CN201010104368A priority patent/CN101800195A/zh
Priority to US12/699,413 priority patent/US20100201658A1/en
Publication of JP2010185928A publication Critical patent/JP2010185928A/ja
Publication of JP2010185928A5 publication Critical patent/JP2010185928A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

【課題】配線基板のキャパシタや配線の交差部に生じた層間短絡を修正することが可能な表示装置の製造方法、および配線基板のキャパシタの層間短絡に起因する表示不良を抑えることが可能な表示装置を提供する。
【解決手段】配線基板1のキャパシタCSに生じた層間短絡163を修正する。層間短絡163を含む短絡包含領域164に、パルス幅が10ピコ秒以下のレーザ光LBを照射する。短絡包含領域164内の下層電極122、絶縁膜131および上層電極143のうち少なくとも上層電極143を除去し、開口部を形成する。短絡包含領域164内の下層電極122、絶縁膜131および上層電極143を除去するようにすれば、安定した確実な修正が可能となる。層間短絡163の大きさに応じてレーザ光LBの照射方法を異ならせる。
【選択図】図10

Description

本発明は、有機EL(エレクトロルミネセンス)表示装置または液晶表示装置等に好適な表示装置の製造方法および表示装置に関する。
現在、FPD(Flat Panel Display)の製造において、TFT(Thin Film Transistor;薄膜トランジスタ)基板の歩留り向上が大きな課題となっている。例えば有機EL表示装置用TFT基板では、信号配線や走査配線の他に複数の電位供給配線が存在するため、画素内の配線密度が増加し、画素構造が非常に複雑になっており、欠陥の発生確率が非常に高い。一方、液晶表示装置用TFT基板においても、プラズマ表示装置に匹敵するレベルを想定した表示装置の大型化や画素の高精細化が進められており、これに伴ってパネルあたりの欠陥数が増加し、歩留りの大幅な低下が問題となっている。
特に発生確率の高い欠陥の種類として、層間短絡(層間ショート)が挙げられる。層間短絡は、上層の導電膜と下層の導電膜とが交差または重複する位置で、絶縁膜の欠陥や非絶縁性異物の混入によって上下の導電膜が電気的に連結してしまうものである。このような層間短絡は、例えば、配線の交差部、または電荷を保持するキャパシタに生じるが、特に有機EL表示装置の場合にはキャパシタでの発生確率が高い。その原因として、有機EL表示装置では、液晶表示装置との駆動方式の違いにより、キャパシタの面積が液晶表示装置と比較して著しく大きくなっていることが挙げられる。キャパシタで層間短絡が発生すると、一部の画素が発光しなくなる、または一部の画素が周囲の画素に比べて格段に明るく発光してしまうなど、画像表示性能が著しく損なわれてしまう。
このような欠陥の発生を抑えるため、異物の低減など製造工程の管理が図られているが、欠陥の発生を完全に回避することは難しい。そのため、従来より、TFT基板の製造では欠陥の修正工程(リペア工程)が必須となっている。例えば特許文献1および特許文献2では、層間短絡をレーザ照射により修正する手法が開示されている。
特開2001−77198号公報 特開平11−282010号公報
しかしながら、特許文献1では、上下の配線のいずれかをレーザ照射により切断したのち、バイパス線を形成するようにしており、工程が複雑になってしまっていた。また、特許文献2では、上下の配線のいずれかをレーザ照射により切断したのち、予め設けてある冗長配線につなぎなおすようにしているが、もともと配線密度の高い有機EL表示装置の配線基板では、冗長配線のスペースの確保が難しいという問題があった。
更に、特許文献1および特許文献2は、いずれも配線の交差部における欠陥修正に関するものであり、キャパシタに発生した欠陥を修正する方法は従来開発されていなかった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、配線基板のキャパシタや配線の交差部に生じた層間短絡を修正することが可能な表示装置の製造方法、および配線基板のキャパシタの層間短絡に起因する表示不良を抑えることが可能な表示装置を提供することにある。
本発明による表示装置の製造方法は、基体上に下層の導電膜、絶縁膜および上層の導電膜を順に有する配線基板を形成する工程と、上層の導電膜と下層の導電膜とが短絡している層間短絡を修正する工程と、配線基板に表示素子を形成する工程とを含み、層間短絡を修正する工程において、層間短絡を含む短絡包含領域に、パルス幅が10ピコ秒以下のレーザ光を照射し、短絡包含領域内の下層の導電膜、絶縁膜および上層の導電膜のうち少なくとも上層の導電膜を除去するようにしたものである。
本発明による表示装置は、基体上に下層の導電膜、絶縁膜および上層の導電膜を順に有する配線基板と、配線基板に形成された表示素子とを備え、配線基板は、下層の導電膜、絶縁膜および上層の導電膜により構成されたトランジスタと、下層の導電膜、絶縁膜および上層の導電膜により構成されたキャパシタと、表示素子とを有する画素駆動回路を備え、キャパシタは、下層の導電膜、絶縁膜および上層の導電膜のうち少なくとも上層の導電膜が除去された開口部を有するものである。
本発明による表示装置では、配線基板のキャパシタの開口部において、下層の導電膜、絶縁膜および上層の導電膜のうち少なくとも上層の導電膜が除去されており、製造工程で生じた層間短絡が確実に修正されている。よって、キャパシタの層間短絡に起因して、一部の画素が発光しなくなる、または一部の画素が周囲の画素に比べて格段に明るく発光するなどの表示不良が抑えられる。
本発明の表示装置の製造方法によれば、層間短絡を修正する工程において、層間短絡を含む短絡包含領域に、パルス幅が10ピコ秒以下のレーザ光を照射し、短絡包含領域内の下層の導電膜、絶縁膜および上層の導電膜のうち少なくとも上層の導電膜を除去するようにしたので、配線基板のキャパシタや配線の交差部に生じた層間短絡を修正することが可能となる。
本発明の表示装置によれば、配線基板のキャパシタが、下層の導電膜、絶縁膜および上層の導電膜のうち少なくとも上層の導電膜が除去された開口部を有しているので、キャパシタの層間短絡に起因する表示不良を抑えることが可能となる。
本発明の第1の実施の形態に係る表示装置の構成を表す図である。 図1に示した画素駆動回路の一例を表す平面図である。 図2に示したキャパシタの構成を表す断面図である。 図2に示したキャパシタの他の構成を表す断面図である。 図2に示した画素駆動回路の等価回路を表す図である。 図1に示した表示領域の構成を表す断面図である。 図1に示した表示装置の製造方法を工程順に表す平面図および断面図である。 図7に示した層間短絡の修正を行う修正装置の構成を表す図である。 図8に示した局所修正部を底面から見た構成を表す平面図である。 図7に続く工程を表す平面図である。 上層導電膜(上層電極)の主要な構成材料であるアルミニウム(Al)について、パルス幅と熱拡散長との関係を表した図である。 図10に続く工程を表す平面図である。 図12に続く工程を表す平面図である。 図13に続く工程を説明するための図である。 本発明の第2の実施の形態に係る表示装置の画素駆動回路の一例を表す平面図である。 図15に示したキャパシタの構成を表す断面図である。 図15に示したキャパシタの他の構成を表す断面図である。 図15に示した表示装置の製造方法を説明するための図である。 図18に示した工程を説明するための図である。 本発明の第3の実施の形態に係る表示装置の画素駆動回路の一例を表す平面図である。 図20に示した交差部の構成を表す断面図である。 図20に示した交差部の他の構成を表す断面図である。 図19に示した表示装置の製造方法を工程順に説明するための平面図および断面図である。 図23に続く工程を説明するための図である。 本発明の第4の実施の形態に係る表示装置の画素駆動回路の一例を表す平面図である。 図25に示した交差部の構成を表す断面図である。 図25に示した交差部の他の構成を表す断面図である。 図25に示した表示装置の製造方法を説明するための平面図である。 本発明の実施例の結果を表す写真である。 本発明の実施例の結果を表す写真である。 本発明の実施例の結果を表す図である。 上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記各実施の形態の表示装置の適用例1の外観を表す斜視図である。 (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。 適用例3の外観を表す斜視図である。 適用例4の外観を表す斜視図である。 (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(キャパシタ;短絡包含領域にレーザ照射する例)
2.第2の実施の形態(キャパシタ;層間短絡の大きさを判別し、層間短絡の周囲を囲む枠領域にレーザ照射する例)
3.第3の実施の形態(配線の交差部;短絡包含領域にレーザ照射する例)
4.第4の実施の形態(配線の交差部;層間欠陥の周囲を囲む枠領域にレーザ照射する例)
5.実施例
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラー表示装置などとして用いられるものであり、例えば、配線基板1に、表示素子として、後述する複数の有機発光素子10R,10G,10Bを有している。有機発光素子10R,10G,10Bは、配線基板1の中央の表示領域110内にマトリクス状に配置されている。
配線基板1は、基体1上の表示領域110内に画素駆動回路111、表示領域110の周辺に映像表示用のドライバである信号線駆動回路112および走査線駆動回路113をそれぞれ形成したものである。
図2は、画素駆動回路111の平面構成の一例を表したものである。画素駆動回路111は、ガラス等よりなる基体11上に、下層導電膜120、絶縁膜131(図2には図示せず、図3参照。)および上層導電膜140を順に有している。なお、本明細書では、図2その他の平面図において、下層導電膜120と上層導電膜140との識別を容易にするために、下層導電膜120には左上がりの斜線、上層導電膜140には右上がりの斜線をそれぞれ付している。
下層導電膜120には、走査配線121およびそれに接続された配線、すなわち、キャパシタ(保持容量)CSの下層電極122、書き込みトランジスタTr1および駆動トランジスタTr2のゲートとなる配線などが含まれる。下層導電膜120は、例えば、厚みが約100nmであり、モリブデン(Mo)により構成されている。絶縁膜131は、例えば、厚みが約300nmであり、酸化シリコン(SiO2 )により構成されている。
上層導電膜140には、信号配線141、電源電位供給配線142およびそれらに接続された配線、すなわち、キャパシタCSの上層電極143、書き込みトランジスタTr1および駆動トランジスタTr2のソースおよびドレインとなる配線などが含まれる。上層導電膜140は、例えば、厚み50nmのチタン(Ti)層と、厚み900nmのアルミニウム(Al)層と、厚み50nmのチタン(Ti)層との積層膜により構成されており、この積層膜の合計厚みは例えば約1000nmである。
下層導電膜120、絶縁膜131および上層導電膜140の上には、必要に応じて、絶縁膜132(図2には図示せず、図3参照。)が形成されていてもよい。絶縁膜132は、例えば、厚みが約300nmであり、窒化シリコン(SiN)により構成されている。
図3は、キャパシタCSの断面構成の一例を表したものである。キャパシタCSは、開口部161を有しており、この開口部161においては上層電極143、絶縁膜131および下層電極122が除去されている。これにより、この表示装置では、キャパシタCSの層間短絡に起因する表示不良を抑えることが可能となっている。
なお、開口部161は、製造工程においてキャパシタCSに発生した層間短絡を修正した際のリペア痕として残っているものであり、必ずしもすべての有機発光素子10R,10G,10Bの画素駆動回路111のキャパシタCSに形成される必要があるというものではない。
図4は、キャパシタCSの断面構成の他の例を表したものである。開口部161は、上層電極143、絶縁膜131および下層電極122のうち上層電極143のみが除去されていてもよい。この場合には、絶縁膜131および下層電極122内に、層間短絡の原因となった導電性の異物162が残存していてもよい。
開口部161においては、図4に示したように上層電極143のみが除去されているよりも、図3に示したように上層電極143、絶縁膜131および下層電極122が除去されているほうが好ましい。安定した確実な修正が可能となるからである。すなわち、図4に示したように下層電極122が完全に除去されていない場合、下層電極122を構成する導電材料が絶縁膜130中に拡散するなどして、上層電極143との短絡を発生させる可能性がある。
図5は、図2に示した画素駆動回路111の等価回路を表したものである。この画素駆動回路111は、後述する第1電極13の下層に形成され、書き込みトランジスタTr1および駆動トランジスタTr2と、その間のキャパシタ(保持容量)Csと、駆動トランジスタTr2を介して電源電位供給配線142に接続された有機発光素子10R(または10G,10B)とを有するアクティブ型の駆動回路である。
書き込みトランジスタTr1のゲートは走査配線121に接続されている。書き込みトランジスタTr1のソースおよびドレインの一方は信号配線141に接続され、他方はキャパシタCSの上層電極133に接続されていると共に接続孔151を介して駆動トランジスタTr2のゲートに接続されている。キャパシタCSの下層電極122は、接続孔152を介して電源電位供給配線142に接続されている。駆動トランジスタTr2のソースおよびドレインの一方は電源電位供給配線142に接続され、他方は有機発光素子10R(または10G,10B)の後述する第1電極13に連結されている。
走査配線121は主として行方向に設けられ、信号配線141および電源電位供給配線142は、主として列方向(走査配線121とは直交する方向)に設けられている。各信号配線141と各走査配線121との交差点が一つの画素、すなわち有機発光素子10R,10G,10Bのいずれか一つに対応している。各信号配線141は、信号線駆動回路112に接続され、この信号線駆動回路112から信号配線141を介して書き込みトランジスタTr1のソース電極に画像信号DSが供給されるようになっている。各走査配線121は走査線駆動回路113に接続され、この走査線駆動回路113から走査配線121を介して書き込みトランジスタTr1のゲート電極に走査信号SSが順次供給されるようになっている。
図6は、表示領域110の断面構成を表したものである。表示領域110には、赤色の光を発生する有機発光素子10Rと、緑色の光を発生する有機発光素子10Gと、青色の光を発生する有機発光素子10Bとが、順に全体としてマトリクス状に形成されている。有機発光素子10R,10G,10Bは、例えば短冊状(長方形)の平面形状を有し、発光色ごとに長手方向に列をなすように配置されている。なお、隣り合う有機発光素子10R,10G,10Bの組み合わせが一つの画素(ピクセル)を構成している。
有機発光素子10R,10G,10Bは、それぞれ、基体11の側から、上述した画素駆動回路111の駆動トランジスタTr2、平坦化層12、陽極としての第1電極13、絶縁膜14、後述する発光層を含む有機層15、および陰極としての第2電極16がこの順に積層された構成を有している。
このような有機発光素子10R,10G,10Bは、必要に応じて、窒化ケイ素(SiN)または酸化ケイ素(SiO)などの保護膜17により被覆され、更にこの保護膜17上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層20を間にしてガラスなどよりなる封止用基板30が全面にわたって貼り合わされることにより封止されている。封止用基板31には、必要に応じてカラーフィルタ31およびブラックマトリクスとしての光遮蔽膜(図示せず)が設けられていてもよい。
駆動トランジスタTr2は、平坦化層12に設けられた接続孔12Aを介して第1電極13に電気的に接続されている。平坦化層12は、画素駆動回路111などが形成された配線基板1の表面を平坦化するためのものであり、微細な接続孔12Aが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化層12の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン(SiO2 )などの無機材料が挙げられる。
第1電極13は、有機発光素子10R,10G,10Bの各々に対応して形成されている。また、第1電極13は、反射層としての機能も兼ねており、例えば、白金(Pt),金(Au),銀(Ag),クロム(Cr)あるいはタングステン(W)などの金属または合金により構成されている。絶縁膜14は、第1電極13と第2電極16との絶縁性を確保すると共に、有機発光素子10R,10G,10Bにおける発光領域の形状を正確に所望の形状とするためのものであり、例えば、ポリイミドにより構成されている。
有機層15は、例えば、正孔輸送層,発光層および電子輸送層が第1電極13の側からこの順に積層された構造を有している。正孔輸送層は発光層への正孔注入効率を高めるためのものである。発光層は電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子注入効率を高めるためのものである。有機発光素子10Rの正孔輸送層の構成材料としては、例えば、ビス[(N−ナフチル)−N−フェニル]ベンジジン(α−NPD)が挙げられ、有機発光素子10Rの発光層の構成材料としては、例えば、2,5−ビス−[4−[N−(4−メトキシフェニル)−N−フェニルアミノ]]スチリルベンゼン−1,4−ジカーボニトリル(BSB)が挙げられ、有機発光素子10Rの電子輸送層の構成材料としては、例えば、8−キノリノールアルミニウム錯体(Alq3 )が挙げられる。有機発光素子10Bの正孔輸送層の構成材料としては、例えば、α−NPDが挙げられ、有機発光素子10Bの発光層の構成材料としては、例えば、4,4´−ビス(2,2´−ジフェニルビニン)ビフェニル(DPVBi)が挙げられ、有機発光素子10Bの電子輸送層の構成材料としては、例えば、Alq3 が挙げられる。有機発光素子10Gの正孔輸送層の構成材料としては、例えば、α−NPDが挙げられ、有機発光素子10Gの発光層の構成材料としては、例えば、Alq3 にクマリン6(C6;Coumarin6)を1体積%混合したものが挙げられ、有機発光素子10Gの電子輸送層の構成材料としては、例えば、Alq3 が挙げられる。
第2電極16は、半透過性電極により構成されており、発光層で発生した光は第2電極16の側から取り出されるようになっている。第2電極16は、例えば、銀(Ag),アルミニウム(Al),マグネシウム(Mg),カルシウム(Ca),ナトリウム(Na)などの金属または合金により構成されている。
この表示装置は、例えば、次のようにして製造することができる。
(配線基板を形成する工程)
まず、上述した材料よりなる基体11を用意し、この基体11上に、モリブデン膜を約100nmの厚みで形成し、フォトリソグラフィにより所定の形状に成形する。これにより、走査配線121およびそれに接続された配線、すなわち、キャパシタCSの下層電極122、書き込みトランジスタTr1および駆動トランジスタTr2のゲートとなる配線などを含む下層導電膜120を形成する。このとき、下層電極122に導電性の異物162が付着してしまう可能性がある。
次いで、下層導電膜120の上に、上述した厚みおよび材料よりなる絶縁膜131を形成する。このとき、異物162は、絶縁膜131で被覆されず、一部が絶縁膜131から露出している可能性がある。
続いて、絶縁膜131の上に、チタン(Ti)層と、アルミニウム(Al)層と、チタン(Ti)層との積層膜を、約1000nmの合計厚みで形成し、フォトリソグラフィにより所定の形状に成形する。これにより、図7に示したように、信号配線141、電源電位供給配線142およびそれらに接続された配線、すなわち、キャパシタCSの上層電極143、書き込みトランジスタTr1および駆動トランジスタTr2のソースおよびドレインとなる配線などを含む上層導電膜140を形成する。これにより、基体11上に画素駆動回路111を有する配線基板1が形成される。なお、信号線駆動回路112および走査線駆動回路113についても、画素駆動回路111と同一工程により形成することができる。
(層間短絡を修正する工程)
このとき、図7に示したように、キャパシタCSでは、下層電極122と上層電極143とが異物162を介して短絡した層間短絡163が発生している可能性がある。そのため、例えば電気検査により層間短絡163の有無を確認したのち、光学検査により位置、大きさなどを抽出する。電気検査は、例えば、アレイテスタ(電気式ガラス基板検査装置)を用いた電荷検出法により行うことができる。電荷検出法は、実動作とほぼ同じ方法で全画素に電荷を書き込み、所定時間経過後に書き込んだ電荷を読み出し、その変化から画素の良・不良を判定する方法である。光学検査では、例えばパターン検査により、層間短絡163の位置および大きさを調べる。パターン検査は、画素駆動回路111を顕微鏡で拡大し、その画像をCCD(Charge Coupled Device ;電荷結合素子)カメラ等で取り込み、画像処理により異常を検出する方法であり、各画素の隣接画素との差分を評価し有意差がある場合に不良と判定するものである。なお、層間短絡163の原因としては、上述したような導電性の異物162に起因したフォトリソグラフィ工程の不良のほか、絶縁膜131の欠陥などもありうる。
そののち、修正装置(リペア装置)を用いて層間短絡163を修正する。図8は、修正装置800の構成を表したものである。この修正装置800は、例えば、層間短絡163を観察するための光学系810と、光学系810および配線基板1を相対的に移動させる移動機構820と、層間短絡163を修正するための修正機構830とを備えている。光学系810は、例えば対物レンズ811を含んでいる。移動機構820は、例えばX−Yステージにより構成されている。
修正機構830は、例えば、移動機構820上の配線基板1と対物レンズ811との間に設けられた局所修正部831を有している。局所修正部831は、対物レンズ811の下方に窓831Aおよびレーザ照射室831Bを有しており、この窓831Aから層間短絡163を観察し、あるいはレーザ光LBを照射して修正工程を行うことができるようになっている。
修正機構830は、また、レーザ加工のためのパルスレーザ光源832と、レーザCVD法のためのCW(Continuous Wave )レーザ光源833と、局所排気系835と、圧縮ガス供給系836と、圧縮ガス排気系837と、パージガス供給系838とを有している。
パルスレーザ光源832は、パルス幅が10ピコ秒以下のレーザ光LBを発生可能なものである。局所排気系835は、レーザ照射室831Bを局所的に排気し、レーザ加工により除去された配線材料などを除去するものである。圧縮ガス供給系835は、アルゴン(Ar)または窒素(N2 )などの不活性気体よりなる圧縮ガスG1を用いて、局所修正部831を浮上させるものである。圧縮ガス排気系836は、圧縮ガスG1を排気することにより、局所修正部831と配線基板1との間にバネ定数の極めて大きなバネを形成し、局所修正部831の浮上量Dの変動を抑えて浮上の剛性を高めるものである。パージガス供給系837は、レーザ加工により除去された配線材料などが窓831Aに付着することを抑えるため、アルゴン(Ar)ガスなどのパージガスG2を窓831Aに吹きつけるものである。なお、修正機構830は、必要に応じて、レーザCVD法のためのガスを供給する成膜材料供給系、または金属粒子塗布法のための塗布液供給系(いずれも図示せず)を有していてもよい。
局所修正部831の底面には、図9に示したように、例えば窒素(N2 )などの圧縮ガスG1を吹き出すための多孔質アルミニウムよりなる通気部831Cと、レーザ光LBの照射位置付近へ流入する圧縮ガスG1を排気するための圧縮ガス吸引口831Dとが同心環状に設けられている。通気部831Cは、圧縮ガスG1により局所修正部831を配線基板1に対して浮上させるものである。圧縮ガス吸引口831Dは、圧縮ガスG1を吸引し、圧縮ガス排気系837により排気させるためのものである。
この修正装置800では、例えば、次のようにして層間短絡163の修正を行うことができる。
まず、修正を行う前に、局所修正部831を予め例えば100μm程度浮上させておくことが好ましい。配線基板1に反りやうねりが生じている場合にも、局所修正部831が配線基板1に接触して損傷を与えることを抑制することができるからである。局所修正部831を浮上させるには、例えば、圧縮ガス供給系836から圧縮ガスG1としてアルゴン(Ar)または窒素(N2 )を供給し、この圧縮ガスG1を通気部831Cを介して移動機構820に向けて吹き出させる。
また、パージガス供給機構838により、窓831Aに、パージガスG2として例えば200ccmの窒素ガスを吹き付けておくことが好ましい。
次いで、移動機構820を水平方向に移動させ、配線基板1を局所排気部831と移動機構820との間に挿入する。続いて、圧縮ガス排気系837により排気を開始すると共に、弁837Aにより圧縮ガスG1の圧力または流量を制御し、局所修正部831の浮上量Dを例えば20μmとする。
そののち、図10に示したように、層間短絡163を含む短絡包含領域164に、つまり層間短絡163を覆うように、パルス幅が10ピコ秒以下のレーザ光LBを照射する。図11は、上層導電膜140(上層電極143)の主要な構成材料であるアルミニウム(Al)について、パルス幅と熱拡散長との関係を表したものである。熱拡散長は、熱拡散長[μm]=2√熱拡散率[m2 /sec]×パルス幅[sec]で表される。アルミニウムの熱拡散率は9.98×10-42 /secとしている。上層導電膜140(上層電極143)と下層導電膜120(下層電極122)とを短絡させないためには、熱拡散長を0.1μm以下にすることが望ましい。そのためには、図11から分かるように、レーザ光LBのパルス幅を10ピコ秒以下にすればよい。
レーザ光LBの1パルスあたりのエネルギー密度は0.03J/cm2 以上0.5J/cm2 以下とすることが好ましい。なぜならば、0.03J/cm2 未満では、エネルギー密度が材料の加工閾値を下回るので、加工ができないからである。また、0.5J/cm2 よりも大きいエネルギー密度では、材料が溶融しやすくなり、下層電極122と上層電極143とが短絡してしまうおそれがあるからである。
具体的には、レーザ光LBを、例えば、波長400nm、繰り返し500Hz、パルス幅3ピコ秒、照射ビーム形状10μm角に調整し、配線基板1の表面でのエネルギー密度を0.2J/cm2 に設定し、静止の状態で4000パルス出力し、約8秒間照射する。なお、レーザ光LBはアパーチャ(図示せず)により整形し、光学系810の対物レンズ811を用いて、対物レンズ倍率50倍、作動距離15mmで観察しながら照射する。
これにより、図2および図3に示したように、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143が除去されて層間短絡163が修正され、開口部161が形成される。また、図4に示したように、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143のうち上層電極143を除去することも可能である。その場合、レーザ光LBを、例えば、波長400nm、繰り返し500Hz、パルス幅3ピコ秒、照射ビーム形状10μm角に調整し、配線基板1の表面でのエネルギー密度を0.03J/cm2 に設定し、静止の状態で4000パルス出力し、約8秒間照射する。
(配線基板1に有機発光素子10R,10G,10Bを形成する工程)
このようにして配線基板1の短絡欠陥163を修正したのち、図12(A)に示したように、配線基板1の全面に感光性樹脂を塗布することにより平坦化層12を形成し、露光および現像により所定の形状にパターニングすると共に接続孔12Aを形成し、焼成する。
平坦化層12を形成したのち、図12(B)に示したように、例えばスパッタ法により、上述した材料よりなる第1電極13を形成し、例えばエッチングにより所定の形状に成形する。
第1電極13を形成したのち、図13(A)に示したように、平坦化層12の全面に感光性樹脂を塗布し、例えばフォトリソグラフィ法により発光領域に対応して開口部を設け、焼成することにより、絶縁膜14を形成する。
絶縁膜14を形成したのち、図13(B)および図14(A)に示したように、例えば蒸着法により、上述した厚みおよび材料よりなる正孔注入層,正孔輸送層,発光層,電子輸送層,電子注入層よりなる有機層15と、第2電極16とを順に形成する。これにより、有機発光素子10R,10G,10Bが形成される。
有機発光素子10R,10G,10Bを形成したのち、図14(B)に示したように、例えば蒸着法またはCVD法により、上述した材料よりなる保護膜17を形成する。
また、例えば、上述した材料よりなる封止用基板30の上に、赤色フィルタの材料をスピンコートなどにより塗布し、フォトリソグラフィ技術によりパターニングして焼成することにより赤色フィルタを形成する。続いて、赤色フィルタと同様にして、青色フィルタおよび緑色フィルタを順次形成し、カラーフィルタ31を形成する。
そののち、保護膜17の上に、接着層20を形成し、この接着層20を間にして封止用基板30を貼り合わせる。以上により、図1ないし図6に示した表示装置が完成する。
このようにして得られた表示装置では、各画素に対して走査線駆動回路113から書き込みトランジスタTr1のゲート電極を介して走査信号SSが供給されると共に、信号線駆動回路112から画像信号DSが書き込みトランジスタTr1を介して保持容量CSに保持される。すなわち、この保持容量CSに保持された信号に応じて駆動トランジスタTr2がオンオフ制御され、これにより、各有機発光素子10R,10G,10Bに駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、第2電極16,カラーフィルタ31および封止用基板30を透過して取り出される。
このように本実施の形態の表示装置の製造方法では、層間短絡163を修正する工程において、層間短絡163を含む短絡包含領域164に、パルス幅が10ピコ秒以下のレーザ光LBを照射し、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143のうち少なくとも上層電極143を除去するようにしたので、配線基板1のキャパシタCSに生じた層間短絡163を修正することが可能となる。
特に、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143を除去するようにしたので、安定した確実な修正が可能となる。
本実施の形態の表示装置によれば、配線基板1のキャパシタCSが、下層電極122、絶縁膜131および上層電極143のうち少なくとも上層電極143が除去された開口部161を有しているので、キャパシタCSの層間短絡163に起因する表示不良を抑えることが可能となる。
(第2の実施の形態)
図15は、本発明の第2の実施の形態に係る表示装置における画素駆動回路111の平面構成の一例を表したものである。この表示装置は、キャパシタCSに溝165が設けられていることを除いては、上記第1の実施の形態と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
図16は、キャパシタCSの断面構成の一例を表したものである。キャパシタCSには、層間短絡163がそのまま残されており、溝165は層間短絡163の周囲を囲んでいる。溝165においては上層電極143、絶縁膜131および下層電極122が除去されている。これにより、この表示装置では、第1の実施の形態と同様に、キャパシタCSの層間短絡に起因する表示不良を抑えることが可能となっている。
なお、溝165は、開口部161と同様に、製造工程においてキャパシタCSに発生した層間短絡を修正した際のリペア痕として残っているものであり、必ずしもすべての有機発光素子10R,10G,10Bの画素駆動回路111のキャパシタCSに形成される必要があるというものではない。
図17は、キャパシタCSの断面構成の他の例を表したものである。溝165は、開口部161と同様に、上層電極143、絶縁膜131および下層電極122のうち上層電極143のみが除去されていてもよい。この場合には、絶縁膜131および下層電極122内に、層間短絡の原因となった導電性の異物162が残存していてもよい。
溝165においては、図17に示したように上層電極143のみが除去されているよりも、図15に示したように上層電極143、絶縁膜131および下層電極122が除去されているほうが好ましい。安定した確実な修正が可能となるからである。
溝165と開口部161とは、同一の配線基板1ないし同一の表示装置において併用されていてもよい。その場合、以下の製造方法において説明するように、溝165と開口部161とは、層間短絡163の大きさによって使い分けられていることが好ましい。
この表示装置は、例えば、次のようにして製造することができる。
(配線基板を形成する工程)
まず、第1の実施の形態と同様にして、図7に示した工程により、基体11上に、下層導電膜120、絶縁膜131および上層導電膜140を形成し、配線基板1を形成する。
(層間短絡を修正する工程)
次いで、第1の実施の形態と同様にして、例えば電気検査により層間短絡163の有無を確認したのち、光学検査により位置、大きさなどを抽出する(ステップS101)。
続いて、図8および図9に示した修正装置(リペア装置)を用いて層間短絡163を修正する。その際、層間短絡163の大きさに応じてレーザ光LBの照射方法を異ならせることが好ましい。層間短絡163の大きさにかかわらず確実に修正することが可能となるからである。
具体的には、図18に示したように、層間短絡163の大きさについてある閾値(例えば、20μm角)を設定し、層間短絡163の大きさがその閾値以下であるか閾値よりも大きいかを判別する。層間短絡163の大きさが閾値以下(20μm角以下)の場合は、短絡包含領域164にレーザ光LBを照射する(ステップS102)ことが好ましい。加工面積を最小限にすることが可能となると共に、レーザ光LBを静止して照射することによりプロセス時間を短縮が可能だからである。この場合の修正方法は、第1の実施の形態と同様である。
一方、層間短絡163の大きさが閾値よりも大きい(20μm角より大きい)場合は、図19に示したように、層間短絡163の周囲を囲む枠領域166にレーザ光LBを照射する(ステップS103)ことが好ましい。層間短絡163が大きい場合、レーザ光LBのビーム形状をを整形するためのスリットサイズが対応できない可能性があるからである。もしくは、スリットサイズが対応していたとしても、照射面内のレーザエネルギー分布が悪化し、修正の信頼性が低下するからである。
この場合、レーザ光LBを、例えば、波長400nm、繰り返し500Hz、パルス幅3ピコ秒、照射ビーム形状8μm角に調整し、配線基板1の表面でのエネルギー密度を0.2J/cm2 に設定し、スキャン方式にてパルスレーザ光LBをスキャン速度5μm/secで、6スキャン照射する。
これにより、図15および図16に示したように、枠領域166内の下層電極122、絶縁膜131および上層電極143が除去されて層間短絡163がキャパシタCSから分離され、溝165が形成される。
また、図17に示したように、枠領域166内の下層電極122、絶縁膜131および上層電極143のうち上層電極143を除去することも可能である。その際、レーザ光LBを、例えば、波長400nm、繰り返し500Hz、パルス幅3ピコ秒、照射ビーム形状8μm角に調整し、配線基板1の表面でのエネルギー密度を0.03J/cm2 に設定し、スキャン方式にてパルスレーザ光LBをスキャン速度5μm/secで、6スキャン照射する。このようにしても、層間短絡163を修正し、溝165を形成することができる。
(配線基板1に有機発光素子10R,10G,10Bを形成する工程)
このようにして配線基板1の短絡欠陥163を修正したのち、第1の実施の形態と同様にして、図12ないし図14に示した工程により、有機発光素子10R,10G,10Bを形成し、表示装置を形成することができる。
この表示装置の作用は、第1の実施の形態と同様である。
このように本実施の形態の表示装置の製造方法では、層間短絡163を修正する工程において、層間短絡163の大きさに応じてレーザ光LBの照射方法を異ならせるようにしたので、配線基板1のキャパシタCSに生じた層間短絡163を、その大きさにかかわらず確実に修正することが可能となる。
特に、層間短絡163の大きさが閾値以下の場合は、短絡包含領域164にレーザ光LBを照射するようにしたので、加工面積を最小限にすることが可能となると共に、レーザ光LBを静止して照射することによりプロセス時間を短縮が可能となる。
また、層間短絡163の大きさが閾値よりも大きい場合は、層間短絡163の周囲を囲む枠領域166にレーザ光LBを照射するようにしたので、層間短絡163が大きい場合であっても修正の信頼性低下を抑えることが可能となる。
更に、枠領域166内の下層電極122、絶縁膜131および上層電極143を除去するようにしたので、安定した確実な修正が可能となる。
本実施の形態の表示装置によれば、配線基板1のキャパシタCSが、下層電極122、絶縁膜131および上層電極143のうち少なくとも上層電極143が除去された溝165を有しているので、キャパシタCSの層間短絡163に起因する表示不良を抑えることが可能となる。
(第3の実施の形態)
図20は、本発明の第3の実施の形態に係る表示装置における画素駆動回路111の平面構成の一例を表したものである。この表示装置は、開口部161が、走査配線121と信号配線141との交差部ISに設けられていることを除いては、上記第1の実施の形態と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
図21は、交差部ISの断面構成の一例を表したものである。開口部161においては信号配線141、絶縁膜131および走査配線121が除去されている。これにより、この表示装置では、交差部ISの層間短絡に起因する表示不良を抑えることが可能となっている。
なお、開口部161は、第1の実施の形態と同様に、製造工程において交差部ISに発生した層間短絡を修正した際のリペア痕として残っているものであり、必ずしもすべての交差部ISに形成される必要があるというものではない。
図22は、交差部ISの断面構成の他の例を表したものである。開口部は、第1の実施の形態と同様に、信号配線141、絶縁膜131および走査配線121のうち信号配線141のみが除去されていてもよい。この場合には、絶縁膜131および走査配線121内に、層間短絡の原因となった導電性の異物162が残存していてもよい。
開口部161においては、図22に示したように信号配線141のみが除去されているよりも、図21に示したように信号配線141、絶縁膜131および走査配線121が除去されているほうが好ましい。安定した確実な修正が可能となるからである。
この表示装置は、例えば、次のようにして製造することができる。
(配線基板を形成する工程)
まず、第1の実施の形態と同様にして、図7に示した工程により、基体11上に、下層導電膜120、絶縁膜131および上層導電膜140を形成し、配線基板1を形成する。
(層間短絡を修正する工程)
このとき、図23に示したように、交差部ISでは、走査配線121と信号配線141とが異物162を介して短絡した層間短絡163が発生している可能性がある。そのため、例えば電気検査により層間短絡163の有無を確認したのち、光学検査により位置、大きさなどを抽出する。
次いで、図8および図9に示した修正装置(リペア装置)を用いて、図24に示したように、短絡包含領域164にレーザ光LBを照射し、層間短絡163を修正する。
(配線基板1に有機発光素子10R,10G,10Bを形成する工程)
配線基板1の短絡欠陥163を修正したのち、第1の実施の形態と同様にして、図12ないし図14に示した工程により、有機発光素子10R,10G,10Bを形成し、表示装置を形成することができる。
この表示装置の作用は、第1の実施の形態と同様である。
このように本実施の形態の表示装置の製造方法では、層間短絡163を修正する工程において、層間短絡163を含む短絡包含領域164に、パルス幅が10ピコ秒以下のレーザ光LBを照射し、短絡包含領域164内の走査配線121、絶縁膜131および信号配線141のうち少なくとも信号配線141を除去するようにしたので、配線基板1の交差部ISに生じた層間短絡163を修正することが可能となる。
特に、短絡包含領域164内の走査配線121、絶縁膜131および信号配線141を除去するようにしたので、安定した確実な修正が可能となる。
本実施の形態の表示装置によれば、配線基板1の交差部ISが、走査配線121、絶縁膜131および信号配線141のうち少なくとも信号配線141が除去された開口部161を有しているので、交差部ISの層間短絡163に起因する表示不良を抑えることが可能となる。
なお、本実施の形態は、走査配線121と電源電位供給配線142との交差部ISにも適用可能である。
(第4の実施の形態)
図25は、本発明の第4の実施の形態に係る表示装置における画素駆動回路111の平面構成の一例を表したものである。この表示装置は、溝165が、走査配線121と信号配線141との交差部ISに設けられていることを除いては、上記第2の実施の形態と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
図26は、交差部ISの断面構成の一例を表したものである。交差部ISには、層間短絡163がそのまま残されており、溝165は層間短絡163の周囲を囲んでいる。溝165においては信号配線141、絶縁膜131および走査配線121が除去されている。これにより、この表示装置では、第3の実施の形態と同様に、交差部ISの層間短絡に起因する表示不良を抑えることが可能となっている。
なお、溝165は、開口部161と同様に、製造工程において交差部ISに発生した層間短絡を修正した際のリペア痕として残っているものであり、必ずしもすべての交差部ISに形成される必要があるというものではない。
図27は、交差部ISの断面構成の他の例を表したものである。溝165は、開口部161と同様に、信号配線141、絶縁膜131および走査配線121のうち信号配線141のみが除去されていてもよい。この場合には、絶縁膜131および走査配線121内に、層間短絡の原因となった導電性の異物162が残存していてもよい。
溝165においては、図27に示したように信号配線141のみが除去されているよりも、図26に示したように信号配線141、絶縁膜131および走査配線121が除去されているほうが好ましい。安定した確実な修正が可能となるからである。
溝165と開口部161とは、同一の配線基板1ないし同一の表示装置において併用されていてもよい。その場合、以下の製造方法において説明するように、溝165と開口部161とは、層間短絡163の大きさによって使い分けられていることが好ましい。
この表示装置は、例えば、次のようにして製造することができる。
(配線基板を形成する工程)
まず、第1の実施の形態と同様にして、図7に示した工程により、基体11上に、下層導電膜120、絶縁膜131および上層導電膜140を形成し、配線基板1を形成する。
(層間短絡を修正する工程)
次いで、第2の実施の形態と同様にして、図18に示した工程により、例えば電気検査により図23に示したような交差部ISの層間短絡163の有無を確認したのち、光学検査により位置、大きさなどを抽出する(ステップS101)。
続いて、図8および図9に示した修正装置(リペア装置)を用いて層間短絡163を修正する。その際、第2の実施の形態と同様に、層間短絡163の大きさに応じてレーザ光LBの照射方法を異ならせることが好ましい。層間短絡163の大きさにかかわらず確実に修正することが可能となるからである。
具体的には、第2の実施の形態と同様にして、図18に示した工程により、層間短絡163の大きさについてある閾値(例えば、20μm角)を設定し、層間短絡163の大きさがその閾値以下であるか閾値よりも大きいかを判別する。層間短絡163の大きさが閾値以下(20μm角以下)の場合は、短絡包含領域164にレーザ光LBを照射する(ステップS102)ことが好ましい。この場合の修正方法は、第1および第3の実施の形態と同様である。
一方、層間短絡163の大きさが閾値よりも大きい(20μm角より大きい)場合は、図28に示したように、層間短絡163の周囲を囲む枠領域166にレーザ光LBを照射する(ステップS103)ことが好ましい。層間短絡163が大きい場合、レーザ光LBのビーム形状をを整形するためのスリットサイズが対応できない可能性があるからである。もしくは、スリットサイズが対応していたとしても、照射面内のレーザエネルギー分布が悪化し、修正の信頼性が低下するからである。この場合の修正方法は、第2の実施の形態と同様である。
(配線基板1に有機発光素子10R,10G,10Bを形成する工程)
このようにして配線基板1の短絡欠陥163を修正したのち、第1の実施の形態と同様にして、図12ないし図14に示した工程により、有機発光素子10R,10G,10Bを形成し、表示装置を形成することができる。
この表示装置の作用は、第1の実施の形態と同様である。
このように本実施の形態の表示装置の製造方法では、層間短絡163を修正する工程において、層間短絡163の大きさに応じてレーザ光LBの照射方法を異ならせるようにしたので、配線基板1の交差部ISに生じた層間短絡163を、その大きさにかかわらず確実に修正することが可能となる。
特に、層間短絡163の大きさが閾値以下の場合は、短絡包含領域164にレーザ光LBを照射するようにしたので、加工面積を最小限にすることが可能となると共に、レーザ光LBを静止して照射することによりプロセス時間を短縮が可能となる。
また、層間短絡163の大きさが閾値よりも大きい場合は、層間短絡163の周囲を囲む枠領域166にレーザ光LBを照射するようにしたので、層間短絡163が大きい場合であっても修正の信頼性低下を抑えることが可能となる。
更に、枠領域166内の走査配線121、絶縁膜131および信号配線141を除去するようにしたので、安定した確実な修正が可能となる。
本実施の形態の表示装置によれば、配線基板1の交差部ISが、走査配線121、絶縁膜131および信号配線141のうち少なくとも信号配線141が除去された溝165を有しているので、交差部ISの層間短絡163に起因する表示不良を抑えることが可能となる。
なお、本実施の形態は、走査配線121と電源電位供給配線142との交差部ISにも適用可能である。
更に、本発明の具体的な実施例について説明する。
(実施例1)
上記第1の実施の形態と同様にして配線基板1を作製した。得られた配線基板1について、キャパシタCSに生じた層間短絡163の大きさを調べたところ、直径5μmであった。
この層間短絡163を含む短絡包含領域164に、つまり層間短絡163を覆うように、パルス幅が10ピコ秒以下のレーザ光LBを照射した。その際、レーザ光LBを、波長400nm、繰り返し500Hz、パルス幅3ピコ秒、照射ビーム形状10μm角に調整し、配線基板1の表面でのエネルギー密度を0.2J/cm2 に設定し、静止の状態で4000パルス出力し、約8秒間照射した。なお、レーザ光LBはアパーチャ(図示せず)により整形し、光学系810の対物レンズ811を用いて、対物レンズ倍率50倍、作動距離15mmで観察しながら照射した。
これにより、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143が除去されて層間短絡163が修正され、開口部161が形成された。
図29(A)および図29(B)に、開口部161の反射写真および透過写真をそれぞれ示す。図29(B)から分かるように、開口部161では光が透過しており、下層電極122が除去されていることが確認された。
図30(A)および図30(B)に、開口部161の上面および断面のSEM(Scanning Electron Microscope)写真をそれぞれ示す。図30(B)から分かるように、開口部161では、上層電極143のTi層、Al層およびTi層の積層膜、絶縁膜131、下層電極122のMo層が除去されていることが確認された。
また、修正後のキャパシタCSの下層電極122と上層電極143との間に、0V〜200Vの電圧を印加したときのリーク電流値を調べた。その結果を図31に示す。図31から分かるように、印加電圧を200Vとしても絶縁破壊は起きておらず、信頼性の高い修正がなされていることが確認された。
(比較例1)
比較例1として、パルス幅が10ピコ秒よりも大きなレーザ光を用いたことを除いては、実施例1と同様にして層間短絡を修正した。その際、レーザ光LBを、波長532nm、繰り返し10Hz、パルス幅10ナノ秒、照射ビーム形状8μm角に調整し、配線基板の表面でのエネルギー密度を2.0J/cm2 に設定し、静止の状態で5パルス出力し、照射した。
修正後の比較例1のキャパシタについても、実施例1と同様にしてリーク電流値を調べたところ、測定限界の電流値である10mAを示し、短絡したままであり、層間短絡を修正することはできなかった。
すなわち、層間短絡163を含む短絡包含領域164に、パルス幅が10ピコ秒以下のレーザ光LBを照射するようにすれば、配線基板1のキャパシタCSに生じた層間短絡163を修正することが可能となることが分かった。
(実施例2)
短絡包含領域164内の下層電極122、絶縁膜131および上層電極143のうち少なくとも上層電極143を除去するようにしたことを除いては、実施例1と同様にして層間短絡163を修正した。その際、レーザ光LBを、波長400nm、繰り返し500Hz、パルス幅3ピコ秒、照射ビーム形状10μm角に調整し、配線基板1の表面でのエネルギー密度を0.03J/cm2 に設定し、静止の状態で4000パルス出力し、約8秒間照射した。
修正後の実施例2のキャパシタについても、実施例1と同様にしてリーク電流値を調べたところ、印加電圧150V〜200Vにおいて絶縁破壊が発生した。
特に、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143を除去するようにしたので、安定した確実な修正が可能となる。
すなわち、短絡包含領域164内の下層電極122、絶縁膜131および上層電極143を除去するようにすれば、安定した確実な修正が可能となることが分かった。
(モジュールおよび適用例)
以下、上述した各実施の形態で説明した表示装置の適用例について説明する。上記各実施の形態の表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記各実施の形態の表示装置は、例えば、図32に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、被転写基板11の一辺に、封止用基板30および接着層20から露出した領域210を設け、この露出した領域210に、信号線駆動回路120および走査線駆動回路130の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図33は、上記各実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置により構成されている。
(適用例2)
図34は、上記各実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記各実施の形態に係る表示装置により構成されている。
(適用例3)
図35は、上記各実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置により構成されている。
(適用例4)
図36は、上記各実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置により構成されている。
(適用例5)
図37は、上記各実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置により構成されている。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、電源電位供給配線142を上層導電膜140に形成するようにしたが、下層導電膜120に形成することも可能である。
また、例えば、上記実施の形態では、本発明の表示装置の製造方法を、有機発光素子10R,10G,10Bを用いた有機発光表示装置に適用した場合について説明したが、本発明は、液晶表示装置など他の平面表示装置に広く適用することができる。
また、例えば、上記実施の形態では、修正装置800の構成を具体的に挙げて説明したが、修正装置800の構成は上記実施の形態に限られない。例えば、上記実施の形態では、移動機構820により、配線基板1を光学系810に対して移動させる場合について説明したが、光学系810を配線基板1に対して移動させるようにしてもよく、あるいは両方を移動させるようにしてもよい。
加えて、例えば、上記実施の形態では、局所修正部831を圧縮ガスG1を用いて浮上させる場合について説明したが、浮上方式は圧縮ガスG1による静圧浮上方式に限定されない。また、局所修正部831は、例えば支柱等に固定されていてもよい。
10R,10G,10B…有機発光素子、11…基体、110…表示領域、120…下層導電膜、121…走査配線、122…下層電極、131,132…絶縁膜、140…上層導電膜、141…信号配線、142…電源電位供給配線、143…上層電極、161…開口部、162…異物、163…層間短絡、164…短絡包含領域、165…溝、166…枠領域

Claims (14)

  1. 基体上に下層の導電膜、絶縁膜および上層の導電膜を順に有する配線基板を形成する工程と、
    前記上層の導電膜と前記下層の導電膜とが短絡している層間短絡を修正する工程と、
    前記配線基板に表示素子を形成する工程と
    を含み、
    前記層間短絡を修正する工程において、前記層間短絡を含む短絡包含領域に、パルス幅が10ピコ秒以下のレーザ光を照射し、前記短絡包含領域内の前記下層の導電膜、前記絶縁膜および前記上層の導電膜のうち少なくとも前記上層の導電膜を除去する
    表示装置の製造方法。
  2. 前記層間短絡を修正する工程において、前記短絡包含領域内の前記上層の導電膜、前記絶縁膜および前記下層の導電膜を除去する
    請求項1記載の表示装置の製造方法。
  3. 前記層間短絡を修正する工程において、前記層間短絡の大きさに応じてレーザ光の照射方法を異ならせる
    請求項1記載の表示装置の製造方法。
  4. 前記層間短絡を修正する工程において、前記層間短絡の大きさが閾値以下であるか前記閾値よりも大きいかを判別し、前記層間短絡の大きさが前記閾値以下の場合は前記短絡包含領域にレーザ光を照射し、前記層間短絡の大きさが前記閾値よりも大きい場合は前記層間短絡の周囲を囲む枠領域にレーザ光を照射する
    請求項3記載の表示装置の製造方法。
  5. 前記配線基板は、前記下層の導電膜、前記絶縁膜および前記上層の導電膜により構成されたトランジスタと、前記下層の導電膜、前記絶縁膜および前記上層の導電膜により構成されたキャパシタと、前記表示素子とを有する画素駆動回路を備え、
    前記層間短絡を修正する工程において、前記キャパシタに生じている層間短絡を修正する
    請求項1記載の表示装置の製造方法。
  6. 前記配線基板は、前記下層の導電膜および前記上層の導電膜の一方により構成された走査配線と、前記下層の導電膜および前記上層の導電膜の他方により構成された信号配線とを有し、
    前記層間短絡を修正する工程において、前記走査配線と前記信号配線との交差部に生じている層間短絡を修正する
    請求項1記載の表示装置の製造方法。
  7. 前記表示素子は有機発光素子であり、
    前記配線基板は、前記下層の導電膜または前記上層の導電膜により構成された電源電位供給配線を有し、
    前記層間短絡を修正する工程において、前記電源電位供給配線と前記走査配線または前記信号配線との交差部に生じている層間短絡を修正する
    請求項6記載の表示装置の製造方法。
  8. 前記レーザ光の1パルスあたりのエネルギー密度が0.03J/cm2 以上0.5J/cm2 以下である
    請求項1記載の表示装置の製造方法。
  9. 前記レーザ光を静止させて照射する
    請求項1記載の表示装置の製造方法。
  10. 前記レーザ光を走査させて照射する
    請求項1記載の表示装置の製造方法。
  11. 基体上に下層の導電膜、絶縁膜および上層の導電膜を順に有する配線基板と、前記配線基板に形成された表示素子とを備え、
    前記配線基板は、前記下層の導電膜、前記絶縁膜および前記上層の導電膜により構成されたトランジスタと、前記下層の導電膜、前記絶縁膜および前記上層の導電膜により構成されたキャパシタと、前記表示素子とを有する画素駆動回路を備え、
    前記キャパシタは、前記下層の導電膜、前記絶縁膜および前記上層の導電膜のうち少なくとも前記上層の導電膜が除去された開口部を有する
    表示装置。
  12. 前記配線基板は、前記下層の導電膜および前記上層の導電膜の一方により構成された走査配線と、前記下層の導電膜および前記上層の導電膜の他方により構成された信号配線とを有し、
    前記走査配線と前記信号配線との交差部は、前記下層の導電膜、前記絶縁膜および前記上層の導電膜のうち少なくとも前記上層の導電膜が除去された開口部を有する
    請求項11記載の表示装置。
  13. 前記表示素子は有機発光素子であり、
    前記配線基板は、前記下層の導電膜または前記上層の導電膜により構成された電源電位供給配線を有し、
    前記電源電位供給配線と前記走査配線または前記信号配線との交差部は、前記下層の導電膜、前記絶縁膜および前記上層の導電膜のうち少なくとも前記上層の導電膜が除去された開口部を有する
    請求項12記載の表示装置。
  14. 前記キャパシタは、
    前記上層の導電膜と前記下層の導電膜とが短絡している層間短絡と、
    前記層間短絡の周囲を囲むと共に、前記下層の導電膜、前記絶縁膜および前記上層の導電膜のうち少なくとも前記上層の導電膜が除去された溝と
    を有する請求項11記載の表示装置。
JP2009028330A 2009-02-10 2009-02-10 表示装置の製造方法および表示装置 Pending JP2010185928A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009028330A JP2010185928A (ja) 2009-02-10 2009-02-10 表示装置の製造方法および表示装置
TW098145876A TW201034183A (en) 2009-02-10 2009-12-30 Method of manufacturing display device and display device
CN201010104368A CN101800195A (zh) 2009-02-10 2010-02-02 显示器件的制造方法和显示器件
US12/699,413 US20100201658A1 (en) 2009-02-10 2010-02-03 Method of manufacturing display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028330A JP2010185928A (ja) 2009-02-10 2009-02-10 表示装置の製造方法および表示装置

Publications (2)

Publication Number Publication Date
JP2010185928A true JP2010185928A (ja) 2010-08-26
JP2010185928A5 JP2010185928A5 (ja) 2012-03-15

Family

ID=42540037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028330A Pending JP2010185928A (ja) 2009-02-10 2009-02-10 表示装置の製造方法および表示装置

Country Status (4)

Country Link
US (1) US20100201658A1 (ja)
JP (1) JP2010185928A (ja)
CN (1) CN101800195A (ja)
TW (1) TW201034183A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178341A (ja) * 2011-01-31 2012-09-13 Semiconductor Energy Lab Co Ltd 発光デバイスの作製方法及び発光デバイスの作製装置
JP2014063786A (ja) * 2012-09-20 2014-04-10 Disco Abrasive Syst Ltd ゲッタリング層形成方法
KR20160021353A (ko) * 2014-08-14 2016-02-25 엘지디스플레이 주식회사 유기발광표시패널

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711191B1 (ko) * 2010-10-28 2017-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20130046847A (ko) * 2011-10-28 2013-05-08 삼성디스플레이 주식회사 표시기판 및 표시기판의 수리 방법
CN206711895U (zh) * 2017-06-02 2017-12-05 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN209912874U (zh) * 2019-08-05 2020-01-07 北京京东方技术开发有限公司 显示基板、显示装置
CN110854127A (zh) * 2019-10-16 2020-02-28 深圳市华星光电技术有限公司 显示面板
CN112530349A (zh) * 2020-12-15 2021-03-19 苏州科韵激光科技有限公司 显示面板像素修复光路系统和显示面板像素修复方法
WO2023283768A1 (zh) * 2021-07-12 2023-01-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
JP2007102223A (ja) * 2005-10-06 2007-04-19 Samsung Electronics Co Ltd 表示装置の修理装置及び修理方法
JP2007281376A (ja) * 2006-04-11 2007-10-25 Sony Corp 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP2008110401A (ja) * 2006-10-06 2008-05-15 Sony Corp レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
JP2008112954A (ja) * 2006-10-06 2008-05-15 Sony Corp レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
JP2008122810A (ja) * 2006-11-15 2008-05-29 Sony Corp Tft基板、表示装置、tft基板の製造方法、及び表示装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648296A (en) * 1994-07-27 1997-07-15 General Electric Company Post-fabrication repair method for thin film imager devices
JP3631364B2 (ja) * 1998-02-10 2005-03-23 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3406222B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 アクティブマトリクス基板の製造方法
JP3840010B2 (ja) * 1999-10-19 2006-11-01 東北パイオニア株式会社 発光ディスプレイの製造方法
KR100628680B1 (ko) * 1999-12-17 2006-09-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판
JP4001712B2 (ja) * 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
CN100374941C (zh) * 2003-04-07 2008-03-12 友达光电股份有限公司 画素结构
US7221413B2 (en) * 2004-08-05 2007-05-22 Au Optronics Corporation Thin film transistor array substrate and repairing method thereof
EP2246836A1 (en) * 2004-12-16 2010-11-03 Sharp Kabushiki Kaisha Active Matrix Substrate, Method For Fabricating Active Matrix Substrate, Display Device, Liquid Cyrstal Display Device, And Television Device
CN1822385B (zh) * 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
US7265386B2 (en) * 2005-08-29 2007-09-04 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate and method for repairing the same
KR101252087B1 (ko) * 2005-12-30 2013-04-12 엘지디스플레이 주식회사 평판표시장치 및 그 제조방법
CN201004141Y (zh) * 2006-09-29 2008-01-09 上海广电光电子有限公司 具有修复结构的液晶显示用tft阵列基板
JP5282372B2 (ja) * 2007-05-11 2013-09-04 ソニー株式会社 表示装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
JP2007102223A (ja) * 2005-10-06 2007-04-19 Samsung Electronics Co Ltd 表示装置の修理装置及び修理方法
JP2007281376A (ja) * 2006-04-11 2007-10-25 Sony Corp 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP2008110401A (ja) * 2006-10-06 2008-05-15 Sony Corp レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
JP2008112954A (ja) * 2006-10-06 2008-05-15 Sony Corp レーザ加工装置、レーザ加工方法、配線基板の製造方法、表示装置の製造方法、及び配線基板
JP2008122810A (ja) * 2006-11-15 2008-05-29 Sony Corp Tft基板、表示装置、tft基板の製造方法、及び表示装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178341A (ja) * 2011-01-31 2012-09-13 Semiconductor Energy Lab Co Ltd 発光デバイスの作製方法及び発光デバイスの作製装置
JP2014063786A (ja) * 2012-09-20 2014-04-10 Disco Abrasive Syst Ltd ゲッタリング層形成方法
KR20160021353A (ko) * 2014-08-14 2016-02-25 엘지디스플레이 주식회사 유기발광표시패널
KR102183530B1 (ko) 2014-08-14 2020-11-27 엘지디스플레이 주식회사 유기발광표시패널

Also Published As

Publication number Publication date
CN101800195A (zh) 2010-08-11
TW201034183A (en) 2010-09-16
US20100201658A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP2010185928A (ja) 表示装置の製造方法および表示装置
US7955151B2 (en) Method of repairing bright spot defect of organic light-emitting display
US8049410B2 (en) Organic light emitting display with a ground ring and method of manufacturing the same
US20210384481A1 (en) Display substrate, preparation method and repair method therefor and display apparatus
US20180047933A1 (en) Light emitting device and method of manufacturing the same
JP2020074460A (ja) 発光装置
JP5288095B2 (ja) 薄膜トランジスタ基板およびその欠陥修復方法、並びに表示装置
US7955907B2 (en) Semiconductor device, television set, and method for manufacturing the same
US11678544B2 (en) Display device and method of manufacturing display device
JP5642277B2 (ja) 有機エレクトロルミネッセンス素子の製造方法および有機エレクトロルミネッセンス素子
JP4939756B2 (ja) 半導体装置の作製方法
JP4626649B2 (ja) 有機発光装置の製造方法
JP2008262020A (ja) 基板の製造方法および基板製造システム、並びに表示装置の製造方法
JP2007066904A (ja) 有機電界発光表示装置及びその製造方法
US10580988B2 (en) Display unit and method of manufacturing display unit
TW200528825A (en) Display device, manufacturing method thereof, and television receiver
US20070146245A1 (en) Display apparatus
JP2009290227A (ja) 配線の作製方法及び表示装置の作製方法
JP2010287559A (ja) 有機電界発光素子及びその製造方法
KR20130044119A (ko) 표시 장치 및 그 제조 방법
TWI392096B (zh) 薄膜電晶體陣列面板
JP2009103732A (ja) 表示装置およびその製造方法
JP2010056356A (ja) 電子基板、電子基板の製造方法、および表示装置
JP2010034342A (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
JP2007048571A (ja) 有機el装置の製造方法、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130626