JPH1138449A - 薄膜トランジスタマトリクス基板及びその製造方法 - Google Patents
薄膜トランジスタマトリクス基板及びその製造方法Info
- Publication number
- JPH1138449A JPH1138449A JP33755097A JP33755097A JPH1138449A JP H1138449 A JPH1138449 A JP H1138449A JP 33755097 A JP33755097 A JP 33755097A JP 33755097 A JP33755097 A JP 33755097A JP H1138449 A JPH1138449 A JP H1138449A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- electrode
- gate
- drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Abstract
(57)【要約】 （修正有）
【課題】 液晶ディスプレイ等の駆動に用いる薄膜トラ
ンジスタマトリクス基板に関し、ドレインバスライン、
ゲートバスラインの断線及び層間短絡を全てマトリック
ス内部で修正する。 【解決手段】 ゲート電極層の蓄積容量から分岐される
補助電極のドレイン電極４Ｄとの交差部分、該補助電極
とドレイン電極層で形成された第１電極との交差部分、
およびゲートバスライン１を挟んで対向する該補助電極
端とゲート絶縁膜を介してドレイン電極４Ｄに対向して
配置されたドレイン電極層の第２電極との交差部分の３
つ交差部分の中、少なくとも１つの交差部分を有する構
成とし、層間短絡やバスラインの断線が生じた場合に
は、補助電極のドレイン電極４Ｄとの交差部分をレーザ
照射により短絡させたり、補助電極をレーザ照射により
切断する等の手段によりに薄膜トランジスタマトリクス
基板を修正する。
ンジスタマトリクス基板に関し、ドレインバスライン、
ゲートバスラインの断線及び層間短絡を全てマトリック
ス内部で修正する。 【解決手段】 ゲート電極層の蓄積容量から分岐される
補助電極のドレイン電極４Ｄとの交差部分、該補助電極
とドレイン電極層で形成された第１電極との交差部分、
およびゲートバスライン１を挟んで対向する該補助電極
端とゲート絶縁膜を介してドレイン電極４Ｄに対向して
配置されたドレイン電極層の第２電極との交差部分の３
つ交差部分の中、少なくとも１つの交差部分を有する構
成とし、層間短絡やバスラインの断線が生じた場合に
は、補助電極のドレイン電極４Ｄとの交差部分をレーザ
照射により短絡させたり、補助電極をレーザ照射により
切断する等の手段によりに薄膜トランジスタマトリクス
基板を修正する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
等の駆動に用いる薄膜トランジスタマトリクス基板に関
し、特に、バスラインの断線と層間短絡を修正するため
の電極を有することを特徴とする薄膜トランジスタマト
リクス基板及びその修正方法に関する。
等の駆動に用いる薄膜トランジスタマトリクス基板に関
し、特に、バスラインの断線と層間短絡を修正するため
の電極を有することを特徴とする薄膜トランジスタマト
リクス基板及びその修正方法に関する。
【０００２】
【従来の技術】図１４Ａ及び１４Ｂを使用して、従来例
による薄膜トランジスタ（ＴＦＴ）マトリクス基板につ
いて説明する。図１４Ａは、ＴＦＴ基板の平面図を示
す。透明基板の表面上に図１４Ａの横方向に延在する複
数のゲートバスライン１０１と縦方向に延在するドレイ
ンバスライン１０３が形成されている。ゲートバスライ
ン１０１とドレインバスライン１０３との交差箇所にお
いて、両者は絶縁膜により電気的に絶縁されている。隣
り合う２本のゲートバスライン１０１の間に、ゲートバ
スライン１０１とほぼ平行に延在する蓄積容量バスライ
ン１０２が配置されている。蓄積容量バスライン１０２
とドレインバスライン１０３との交差箇所においても、
両者は同様に絶縁されている。蓄積容量バスライン１０
２には、一定の電位、例えば接地電位が与えられてい
る。
による薄膜トランジスタ（ＴＦＴ）マトリクス基板につ
いて説明する。図１４Ａは、ＴＦＴ基板の平面図を示
す。透明基板の表面上に図１４Ａの横方向に延在する複
数のゲートバスライン１０１と縦方向に延在するドレイ
ンバスライン１０３が形成されている。ゲートバスライ
ン１０１とドレインバスライン１０３との交差箇所にお
いて、両者は絶縁膜により電気的に絶縁されている。隣
り合う２本のゲートバスライン１０１の間に、ゲートバ
スライン１０１とほぼ平行に延在する蓄積容量バスライ
ン１０２が配置されている。蓄積容量バスライン１０２
とドレインバスライン１０３との交差箇所においても、
両者は同様に絶縁されている。蓄積容量バスライン１０
２には、一定の電位、例えば接地電位が与えられてい
る。
【０００３】ゲートバスライン１０１とドレインバスラ
イン１０３との交差箇所に対応してＴＦＴ１０４が形成
されている。ＴＦＴ１０４のドレイン電極は対応するド
レインバスライン１０３に接続され、対応するゲートバ
スライン１０１がゲート電極を兼ねる。ＴＦＴ１０４の
ソース電極には、画素電極１０５が接続されている。画
素電極１０５は、ゲートバスライン１０１とドレインバ
スライン１０３とによって囲まれた領域内に配置され
る。蓄積容量バスライン１０２から分岐した補助容量電
極１０６が、各補助容量電極の配置された領域ごとに、
ドレインバスライン１０３に平行に、かつ近接して配置
されている。画素電極１０５と、蓄積容量バスライン１
０２及び補助容量電極１０６との間に補助容量Ｃs が形
成される。
イン１０３との交差箇所に対応してＴＦＴ１０４が形成
されている。ＴＦＴ１０４のドレイン電極は対応するド
レインバスライン１０３に接続され、対応するゲートバ
スライン１０１がゲート電極を兼ねる。ＴＦＴ１０４の
ソース電極には、画素電極１０５が接続されている。画
素電極１０５は、ゲートバスライン１０１とドレインバ
スライン１０３とによって囲まれた領域内に配置され
る。蓄積容量バスライン１０２から分岐した補助容量電
極１０６が、各補助容量電極の配置された領域ごとに、
ドレインバスライン１０３に平行に、かつ近接して配置
されている。画素電極１０５と、蓄積容量バスライン１
０２及び補助容量電極１０６との間に補助容量Ｃs が形
成される。
【０００４】このＴＦＴ基板に共通電極基板が対向配置
され、２枚の基板間に液晶材料が挟持っされる。図１４
Ｂは、図１４Ａの液晶表示装置の一画素に対応する等価
回路を示す。画素電極１０５と共通電極との間に液晶容
量ＣLCが形成され、それに並列に補助容量ＣS が形成さ
れる。また、画素電極１０５とドレインバスライン１０
３との間に、浮遊容量Ｃnsが形成される。 ＴＦＴ１０
４が非導通状態の時、即ち当該画素が非選択状態の時に
ドレインバスライン１０３の電位が変動すると、浮遊容
量Ｃnsによる容量結合により、該画素１０５の電位も変
動する。この電圧変動量ΔＶは、 ΔＶ＝Ｃns／（Ｃns＋ＣLC＋ＣS ） ・・・（１） と表される。この電圧変動により表示画素の走査方向
（ドレインバスライン１０３と平行な方向）に沿った輝
度の傾斜と表示パターンに依存したクロストーク（輝度
むら）が生じる。
され、２枚の基板間に液晶材料が挟持っされる。図１４
Ｂは、図１４Ａの液晶表示装置の一画素に対応する等価
回路を示す。画素電極１０５と共通電極との間に液晶容
量ＣLCが形成され、それに並列に補助容量ＣS が形成さ
れる。また、画素電極１０５とドレインバスライン１０
３との間に、浮遊容量Ｃnsが形成される。 ＴＦＴ１０
４が非導通状態の時、即ち当該画素が非選択状態の時に
ドレインバスライン１０３の電位が変動すると、浮遊容
量Ｃnsによる容量結合により、該画素１０５の電位も変
動する。この電圧変動量ΔＶは、 ΔＶ＝Ｃns／（Ｃns＋ＣLC＋ＣS ） ・・・（１） と表される。この電圧変動により表示画素の走査方向
（ドレインバスライン１０３と平行な方向）に沿った輝
度の傾斜と表示パターンに依存したクロストーク（輝度
むら）が生じる。
【０００５】図９Ａの場合には、液晶容量ＣLCに平行に
補助容量ＣS が挿入されているために、電圧変動が少な
くなる。このように、蓄積容量バスライン１０２および
補助容量電極１０６を配置して補助容量電極ＣS を大き
くすることにより、ドレインバスライン１０３の電圧変
動による影響を低減し、表示品質を高めることができ
る。
補助容量ＣS が挿入されているために、電圧変動が少な
くなる。このように、蓄積容量バスライン１０２および
補助容量電極１０６を配置して補助容量電極ＣS を大き
くすることにより、ドレインバスライン１０３の電圧変
動による影響を低減し、表示品質を高めることができ
る。
【０００６】
【発明が解決しようとする課題】図１４Ａに示すように
補助電極容量１０６は、できるだけ大きな開口率を得る
ためドレインバスライン１０３に近接して配置される。
補助容量電極１０６とドレインバスライン１０３との間
の絶縁膜の不良、両パターンの位置合わせ誤差等により
両者が電気的に短絡してしまう場合がある。同様に、ド
レインバスライン１０３とゲートバスライン１０１及び
蓄積容量バスライン１０２との短絡もおこる。さらに、
電極パターン形成時のゴミ、異物、又はマスクの傷等に
よりバスラインの断線が生じることもある。このよう
な、層間短絡あるいはバスラインの断線が１ケ所でも生
じるとＴＦＴマトリクスは不良品となってしまう。この
ため、その欠陥を製造段階で修正できるか否かは製造歩
留まりを大きく左右する要因となる。
補助電極容量１０６は、できるだけ大きな開口率を得る
ためドレインバスライン１０３に近接して配置される。
補助容量電極１０６とドレインバスライン１０３との間
の絶縁膜の不良、両パターンの位置合わせ誤差等により
両者が電気的に短絡してしまう場合がある。同様に、ド
レインバスライン１０３とゲートバスライン１０１及び
蓄積容量バスライン１０２との短絡もおこる。さらに、
電極パターン形成時のゴミ、異物、又はマスクの傷等に
よりバスラインの断線が生じることもある。このよう
な、層間短絡あるいはバスラインの断線が１ケ所でも生
じるとＴＦＴマトリクスは不良品となってしまう。この
ため、その欠陥を製造段階で修正できるか否かは製造歩
留まりを大きく左右する要因となる。
【０００７】図１５を参照して短絡又は断線の発生した
場合の修正方法について説明する。図１５はＴＦＴマト
リクス基板の概略平面図を示す。ＴＦＴ１０４と画素電
極１０５がマトリクス状に配置された表示領域の上下の
周辺部に予備線１０８、１０９が配置されている。予備
線１０８、１０９ は例えば４〜１０本用意されてい
る。各予備線１０８、１０９は、表示領域の上下におい
て、各ドレインバスラインと交差している。ドレインバ
スライン１０３において断線Ｂ0 が発生した場合断線修
正点Ｗ0 とＷ00において予備線とドレインバスライン１
０３を接続する。接続はレーザ光照射により、絶縁膜と
金属膜に溶解させることにより行われる。予備線１０
８、１０９をドレイン線等と同様に外部回路を取り出
し、電気的に接続すると、ドレインバスライン１０３の
断線修復が可能となる。 図１５に示すように、従来の
方法によると修正用の予備線１０８並びに１０９は、絶
縁膜を介して他の多くのバスラインと交差するため、容
量結合により、該ラインにノイズが重畳される。この影
響を少なくするためには、該ラインの抵抗を低くするこ
とが有効であるが、そのためには、ライン幅を広くする
必要がある。しかし、このライン幅の拡大により今度は
ライン間の層間短絡の確率が高くなり、修正用のライン
で却って欠陥を作ってしまうという問題が発生するおそ
れがある。また、実際の修正作業では、当該欠陥箇所と
修正箇所が距離的に離れているため、修正には基板を移
動させる精度の良い高価な装置が必要となる。
場合の修正方法について説明する。図１５はＴＦＴマト
リクス基板の概略平面図を示す。ＴＦＴ１０４と画素電
極１０５がマトリクス状に配置された表示領域の上下の
周辺部に予備線１０８、１０９が配置されている。予備
線１０８、１０９ は例えば４〜１０本用意されてい
る。各予備線１０８、１０９は、表示領域の上下におい
て、各ドレインバスラインと交差している。ドレインバ
スライン１０３において断線Ｂ0 が発生した場合断線修
正点Ｗ0 とＷ00において予備線とドレインバスライン１
０３を接続する。接続はレーザ光照射により、絶縁膜と
金属膜に溶解させることにより行われる。予備線１０
８、１０９をドレイン線等と同様に外部回路を取り出
し、電気的に接続すると、ドレインバスライン１０３の
断線修復が可能となる。 図１５に示すように、従来の
方法によると修正用の予備線１０８並びに１０９は、絶
縁膜を介して他の多くのバスラインと交差するため、容
量結合により、該ラインにノイズが重畳される。この影
響を少なくするためには、該ラインの抵抗を低くするこ
とが有効であるが、そのためには、ライン幅を広くする
必要がある。しかし、このライン幅の拡大により今度は
ライン間の層間短絡の確率が高くなり、修正用のライン
で却って欠陥を作ってしまうという問題が発生するおそ
れがある。また、実際の修正作業では、当該欠陥箇所と
修正箇所が距離的に離れているため、修正には基板を移
動させる精度の良い高価な装置が必要となる。
【０００８】さらに、従来法では、マトリクス基板か
ら、外部回路に取り出す予備線を設置する必要があり、
このノイズ対策にも多くの配慮をしなければならないと
いう不都合がある。また、準備する予備線の本数以上の
ドレインバスラインでの断線・短絡が生じた場合、１本
のドレインバスライン中の複数の画素での短絡・断線が
発生した場合も修正は不可能である。
ら、外部回路に取り出す予備線を設置する必要があり、
このノイズ対策にも多くの配慮をしなければならないと
いう不都合がある。また、準備する予備線の本数以上の
ドレインバスラインでの断線・短絡が生じた場合、１本
のドレインバスライン中の複数の画素での短絡・断線が
発生した場合も修正は不可能である。
【０００９】本発明の目的は、ドレインバスラインと補
助容量電極との短絡、ドレインバスラインの断線、ドレ
インバスラインとゲートバスラインの短絡が生じた場
合、あるいはゲートバスラインの断線が生じた場合にマ
トリクス内で容易に欠陥を修正可能なＴＦＴトランジス
タマトリクス基板を提供することであり、また、欠陥箇
所の修正作業において、欠陥箇所の検出が容易にでき、
特に自動リペアー装置による修正の際位置決めが容易に
できるＴＦＴトランジスタマトリクス基板を提供するこ
とである。
助容量電極との短絡、ドレインバスラインの断線、ドレ
インバスラインとゲートバスラインの短絡が生じた場
合、あるいはゲートバスラインの断線が生じた場合にマ
トリクス内で容易に欠陥を修正可能なＴＦＴトランジス
タマトリクス基板を提供することであり、また、欠陥箇
所の修正作業において、欠陥箇所の検出が容易にでき、
特に自動リペアー装置による修正の際位置決めが容易に
できるＴＦＴトランジスタマトリクス基板を提供するこ
とである。
【００１０】
【課題を解決するための手段】本発明の目的を達成する
ため、本発明の請求項１に記載の通り、絶縁性基板上に
形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、
ソース・ドレイン電極からなる薄膜トランジスタの該ゲ
ート電極同志を接続するゲートバスラインと、該ドレイ
ン電極同志を接続するドレインバスラインと、これらの
上部に形成される保護絶縁膜と、該薄膜トランジスタの
ソース電極に接続されている画素電極と、ゲート絶縁膜
を介して該画素電極の対向して配置されゲートバスライ
ンと平行に延在し該ゲート電極層に設けられた蓄積容量
バスラインと、蓄積容量バスラインから分岐しドレイン
バスラインと平行に近接させて配置された補助容量電極
とで構成され、集積・マトリクス化してなる薄膜トラン
ジスタマトリクス基板において、ゲート電極層の該蓄積
容量バスラインから分岐される補助容量電極はドレイン
バスラインに沿って延在し補助容量電極の一部はドレイ
ンバスラインと重なり領域を有していることを特徴とす
る薄膜トランジスタマトリクス基板が提供される。
ため、本発明の請求項１に記載の通り、絶縁性基板上に
形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、
ソース・ドレイン電極からなる薄膜トランジスタの該ゲ
ート電極同志を接続するゲートバスラインと、該ドレイ
ン電極同志を接続するドレインバスラインと、これらの
上部に形成される保護絶縁膜と、該薄膜トランジスタの
ソース電極に接続されている画素電極と、ゲート絶縁膜
を介して該画素電極の対向して配置されゲートバスライ
ンと平行に延在し該ゲート電極層に設けられた蓄積容量
バスラインと、蓄積容量バスラインから分岐しドレイン
バスラインと平行に近接させて配置された補助容量電極
とで構成され、集積・マトリクス化してなる薄膜トラン
ジスタマトリクス基板において、ゲート電極層の該蓄積
容量バスラインから分岐される補助容量電極はドレイン
バスラインに沿って延在し補助容量電極の一部はドレイ
ンバスラインと重なり領域を有していることを特徴とす
る薄膜トランジスタマトリクス基板が提供される。
【００１１】本発明の目的を達成するため、本発明の請
求項５に記載の通り、絶縁性基板上に形成され、ゲート
電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン
電極からなる薄膜トランジスタの該ゲート電極同志を接
続するゲートバスラインと、該ドレイン電極同志を接続
するドレインバスラインと、これらの上部に形成される
保護絶縁膜と、該薄膜トランジスタのソース電極に接続
されている画素電極と、ゲート絶縁膜を介して該画素電
極に対向して配置されゲートバスラインと平行に延在し
該ゲート電極層に設けられた蓄積容量バスラインと、蓄
積容量バスラインから分岐しドレインバスラインと平行
に近接させて配置された補助容量電極とで構成され、集
積・マトリクス化してなる薄膜トランジスタマトリクス
基板において、ドレインバスラインに沿って延在し部分
的にドレインバスラインと重なり領域を有する補助容量
電極と、ドレイン電極層と同一の層に形成された電極で
あってドレインバスラインにそって延在しその両端が前
記補助容量電極と重なり領域を有する１又は２以上の電
極を有することを特徴とする薄膜トランジスタマトリク
ス基板が提供される。
求項５に記載の通り、絶縁性基板上に形成され、ゲート
電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン
電極からなる薄膜トランジスタの該ゲート電極同志を接
続するゲートバスラインと、該ドレイン電極同志を接続
するドレインバスラインと、これらの上部に形成される
保護絶縁膜と、該薄膜トランジスタのソース電極に接続
されている画素電極と、ゲート絶縁膜を介して該画素電
極に対向して配置されゲートバスラインと平行に延在し
該ゲート電極層に設けられた蓄積容量バスラインと、蓄
積容量バスラインから分岐しドレインバスラインと平行
に近接させて配置された補助容量電極とで構成され、集
積・マトリクス化してなる薄膜トランジスタマトリクス
基板において、ドレインバスラインに沿って延在し部分
的にドレインバスラインと重なり領域を有する補助容量
電極と、ドレイン電極層と同一の層に形成された電極で
あってドレインバスラインにそって延在しその両端が前
記補助容量電極と重なり領域を有する１又は２以上の電
極を有することを特徴とする薄膜トランジスタマトリク
ス基板が提供される。
【００１２】本発明の目的を達成するため、本発明の請
求項８に記載の通り、絶縁性基板上に形成され、ゲート
電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン
電極からなる薄膜トランジスタの該ゲート電極同志を接
続するゲートバスラインと、該ドレイン電極同志を接続
するドレインバスラインと、これらの上部に形成される
保護絶縁膜と、該薄膜トランジスタのソース電極に接続
されている画素電極と、ゲート絶縁膜を介して該画素電
極に対向して配置されゲートバスラインと平行に延在し
該ゲート電極層に設けられた蓄積容量バスラインと、蓄
積容量バスラインから分岐しドレインバスラインと平行
に近接させて配置された補助容量電極とで構成され、集
積・マトリクス化してなる薄膜トランジスタマトリクス
基板において、ドレインバスラインが蓄積容量バスライ
ン若しくはゲートバスラインと交差する領域においてド
レインバスラインと前記蓄積容量バスライン又は前記ゲ
ートバスラインとの対向する領域を拡張された部分に導
電層を形成したことを特徴とする薄膜トランジスタマト
リクス基板が提供される。
求項８に記載の通り、絶縁性基板上に形成され、ゲート
電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン
電極からなる薄膜トランジスタの該ゲート電極同志を接
続するゲートバスラインと、該ドレイン電極同志を接続
するドレインバスラインと、これらの上部に形成される
保護絶縁膜と、該薄膜トランジスタのソース電極に接続
されている画素電極と、ゲート絶縁膜を介して該画素電
極に対向して配置されゲートバスラインと平行に延在し
該ゲート電極層に設けられた蓄積容量バスラインと、蓄
積容量バスラインから分岐しドレインバスラインと平行
に近接させて配置された補助容量電極とで構成され、集
積・マトリクス化してなる薄膜トランジスタマトリクス
基板において、ドレインバスラインが蓄積容量バスライ
ン若しくはゲートバスラインと交差する領域においてド
レインバスラインと前記蓄積容量バスライン又は前記ゲ
ートバスラインとの対向する領域を拡張された部分に導
電層を形成したことを特徴とする薄膜トランジスタマト
リクス基板が提供される。
【００１３】本発明の目的を達成するため、本発明の請
求項１０に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板において、ドレインバスラインと補助容量電極との間
で短絡が発見された場合、補助容量電極を前記蓄積容量
バスラインとの分岐部お短絡箇所との間において切断す
る工程を含む薄膜トランジスタマトリクス基板の製造方
法が提供される。
求項１０に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板において、ドレインバスラインと補助容量電極との間
で短絡が発見された場合、補助容量電極を前記蓄積容量
バスラインとの分岐部お短絡箇所との間において切断す
る工程を含む薄膜トランジスタマトリクス基板の製造方
法が提供される。
【００１４】本発明の目的を達成するため、本発明の請
求項１１に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板において、ドレインバスラインが断線した場合には、
ドレインバスラインと補助容量電極の複数の重なり領域
で接続した後前記補助容量電極を蓄積容量バスラインと
の分岐部で切断する工程を含む薄膜トランジスタマトリ
クス基板の製造方法が提供される。
求項１１に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板において、ドレインバスラインが断線した場合には、
ドレインバスラインと補助容量電極の複数の重なり領域
で接続した後前記補助容量電極を蓄積容量バスラインと
の分岐部で切断する工程を含む薄膜トランジスタマトリ
クス基板の製造方法が提供される。
【００１５】本発明の目的を達成するため、本発明の請
求項１２に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板において、ドレインバスラインが断線が発見された場
合、ドレインバスラインと同じ側に延在する２つの補助
容量電極につき、該補助容量電極とドレインバスライン
との重なり領域及び該補助容量電極と画素電極を接続す
る工程、該補助容量電極を蓄積容量バスラインとの分岐
部で切断する工程を含む薄膜トランジスタマトリクス基
板の製造方法が提供される。
求項１２に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板において、ドレインバスラインが断線が発見された場
合、ドレインバスラインと同じ側に延在する２つの補助
容量電極につき、該補助容量電極とドレインバスライン
との重なり領域及び該補助容量電極と画素電極を接続す
る工程、該補助容量電極を蓄積容量バスラインとの分岐
部で切断する工程を含む薄膜トランジスタマトリクス基
板の製造方法が提供される。
【００１６】本発明の目的を達成するため、本発明の請
求項１４に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板であって、ドレインバスラインに沿って延在し部分的
にドレインバスラインと重なり領域を有する補助容量電
極と、ドレイン電極層と同一の層に形成された電極であ
ってドレインバスラインの沿って延在しその両端が前記
補助容量電極と重なり領域を有する補助電極を有するこ
とを特徴とする薄膜トランジスタマトリクス基板におい
て、ドレインバスラインの断線が発見された場合には、
ドレインバスラインと補助容量電極の重なり領域を接続
する工程、前記補助電極と補助容量電極の重なり領域を
接続する工程、補助容量電極を蓄積容量バスラインとの
分岐部で切断する工程を含み、ドレインバスラインと蓄
積容量バスライン若しくはゲートバスラインとの間に短
絡が発見された場合には、蓄積容量バスライン若しくは
ゲートバスラインの両側においてドレインバスラインを
切断する工程、補助容量電極を蓄積容量バスラインとの
分岐部で切断する工程、ドレインバスラインと補助容量
電極との重なり領域で接続する工程、補助容量電極と補
助電極とを接続する工程を含む薄膜トランジスタマトリ
クス基板の製造方法が提供される。
求項１４に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ゲート電極層の該蓄積容量バスライン
から分岐される補助容量電極がドレインバスラインに沿
って延在し補助容量電極の一部はドレインバスラインと
重なり領域を有している薄膜トランジスタマトリクス基
板であって、ドレインバスラインに沿って延在し部分的
にドレインバスラインと重なり領域を有する補助容量電
極と、ドレイン電極層と同一の層に形成された電極であ
ってドレインバスラインの沿って延在しその両端が前記
補助容量電極と重なり領域を有する補助電極を有するこ
とを特徴とする薄膜トランジスタマトリクス基板におい
て、ドレインバスラインの断線が発見された場合には、
ドレインバスラインと補助容量電極の重なり領域を接続
する工程、前記補助電極と補助容量電極の重なり領域を
接続する工程、補助容量電極を蓄積容量バスラインとの
分岐部で切断する工程を含み、ドレインバスラインと蓄
積容量バスライン若しくはゲートバスラインとの間に短
絡が発見された場合には、蓄積容量バスライン若しくは
ゲートバスラインの両側においてドレインバスラインを
切断する工程、補助容量電極を蓄積容量バスラインとの
分岐部で切断する工程、ドレインバスラインと補助容量
電極との重なり領域で接続する工程、補助容量電極と補
助電極とを接続する工程を含む薄膜トランジスタマトリ
クス基板の製造方法が提供される。
【００１７】本発明の目的を達成するため、本発明の請
求項１５に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ドレインバスラインが蓄積容量バスラ
イン若しくはゲートバスラインと交差する領域において
ドレインバスラインと前記蓄積容量バスライン又は前記
ゲートバスラインとの対向する領域を拡張された部分に
導電層が形成された薄膜トランジスタマトリクス基板に
おいて、ドレインバスラインがゲートバスライン又は蓄
積容量バスラインと交差する領域で断線が発見された場
合、断線箇所の両側で、かつ、導電層が蓄積容量バスラ
イン又はゲートバスラインと対向しない領域において、
導電層とドレインバスラインを接続する工程を含む薄膜
トランジスタマトリクス基板の製造方法が提供される。
求項１５に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極に対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板であって、ドレインバスラインが蓄積容量バスラ
イン若しくはゲートバスラインと交差する領域において
ドレインバスラインと前記蓄積容量バスライン又は前記
ゲートバスラインとの対向する領域を拡張された部分に
導電層が形成された薄膜トランジスタマトリクス基板に
おいて、ドレインバスラインがゲートバスライン又は蓄
積容量バスラインと交差する領域で断線が発見された場
合、断線箇所の両側で、かつ、導電層が蓄積容量バスラ
イン又はゲートバスラインと対向しない領域において、
導電層とドレインバスラインを接続する工程を含む薄膜
トランジスタマトリクス基板の製造方法が提供される。
【００１８】本発明の目的を達成するため、本発明の請
求項１６に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極の対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板において、ゲートバスラインの一部分を突出さ
せ、該突出部が画素電極と重なり領域を有することを特
徴とする薄膜トランジスタマトリックス基板が提供され
る。本発明の目的を達成するため、本発明の請求項２２
に記載の通り、絶縁性基板上に形成され、ゲート電極、
ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極か
らなる薄膜トランジスタの該ゲート電極同志を接続する
ゲートバスラインと、該ドレイン電極同志を接続するド
レインバスラインと、これらの上部に形成される保護絶
縁膜と、該薄膜トランジスタのソース電極に接続されて
いる画素電極と、ゲート絶縁膜を介して該画素電極の対
向して配置されゲートバスラインと平行に延在し該ゲー
ト電極層に設けられた蓄積容量バスラインと、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、ゲート電極層の該蓄積容量バスラインから分岐
される補助容量電極はドレインバスラインに沿って延在
し補助容量電極の一部はドレインバスラインとクロスし
隣接する画素電極と重なり領域を有していることを特徴
とする薄膜トランジスタマトリクス基板が提供される。
本発明の目的を達成するため、本発明の請求項２２に記
載の通り、絶縁性基板上に形成され、ゲート電極、ゲー
ト絶縁膜、動作半導体膜、ソース・ドレイン電極からな
る薄膜トランジスタの該ゲート電極同志を接続するゲー
トバスラインと、該ドレイン電極同志を接続するドレイ
ンバスラインと、これらの上部に形成される保護絶縁膜
と、該薄膜トランジスタのソース電極に接続されている
画素電極と、ならびに、主蓄積容量は該画素と保護絶縁
膜を介して接続されたドレイン電極と同一層に形成され
る電極とゲート絶縁膜に対向して配置された該ゲート電
極層に設けられた蓄積容量電極とで構成され、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、 ゲート電極層の該蓄積容量バスラインから分
岐される補助容量電極はドレインバスラインに沿って延
在し補助容量電極の一部はドレインバスラインとクロス
し隣接する画素電極と重なり領域を有していることを特
徴とする薄膜トランジスタマトリクス基板が提供され
る。本発明は、このゲート電極層に設けられた補助容量
電極と、それに保護絶縁膜を通して対向するドレイン電
極層に補助の離散的な電極を設け、レーザ光の照射によ
り電極間の切断及び電極間の接続を行い、層間短絡と断
線の修正を行うことを目的とする。
求項１６に記載の通り、絶縁性基板上に形成され、ゲー
ト電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイ
ン電極からなる薄膜トランジスタの該ゲート電極同志を
接続するゲートバスラインと、該ドレイン電極同志を接
続するドレインバスラインと、これらの上部に形成され
る保護絶縁膜と、該薄膜トランジスタのソース電極に接
続されている画素電極と、ゲート絶縁膜を介して該画素
電極の対向して配置されゲートバスラインと平行に延在
し該ゲート電極層に設けられた蓄積容量バスラインと、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板において、ゲートバスラインの一部分を突出さ
せ、該突出部が画素電極と重なり領域を有することを特
徴とする薄膜トランジスタマトリックス基板が提供され
る。本発明の目的を達成するため、本発明の請求項２２
に記載の通り、絶縁性基板上に形成され、ゲート電極、
ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極か
らなる薄膜トランジスタの該ゲート電極同志を接続する
ゲートバスラインと、該ドレイン電極同志を接続するド
レインバスラインと、これらの上部に形成される保護絶
縁膜と、該薄膜トランジスタのソース電極に接続されて
いる画素電極と、ゲート絶縁膜を介して該画素電極の対
向して配置されゲートバスラインと平行に延在し該ゲー
ト電極層に設けられた蓄積容量バスラインと、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、ゲート電極層の該蓄積容量バスラインから分岐
される補助容量電極はドレインバスラインに沿って延在
し補助容量電極の一部はドレインバスラインとクロスし
隣接する画素電極と重なり領域を有していることを特徴
とする薄膜トランジスタマトリクス基板が提供される。
本発明の目的を達成するため、本発明の請求項２２に記
載の通り、絶縁性基板上に形成され、ゲート電極、ゲー
ト絶縁膜、動作半導体膜、ソース・ドレイン電極からな
る薄膜トランジスタの該ゲート電極同志を接続するゲー
トバスラインと、該ドレイン電極同志を接続するドレイ
ンバスラインと、これらの上部に形成される保護絶縁膜
と、該薄膜トランジスタのソース電極に接続されている
画素電極と、ならびに、主蓄積容量は該画素と保護絶縁
膜を介して接続されたドレイン電極と同一層に形成され
る電極とゲート絶縁膜に対向して配置された該ゲート電
極層に設けられた蓄積容量電極とで構成され、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、 ゲート電極層の該蓄積容量バスラインから分
岐される補助容量電極はドレインバスラインに沿って延
在し補助容量電極の一部はドレインバスラインとクロス
し隣接する画素電極と重なり領域を有していることを特
徴とする薄膜トランジスタマトリクス基板が提供され
る。本発明は、このゲート電極層に設けられた補助容量
電極と、それに保護絶縁膜を通して対向するドレイン電
極層に補助の離散的な電極を設け、レーザ光の照射によ
り電極間の切断及び電極間の接続を行い、層間短絡と断
線の修正を行うことを目的とする。
【００１９】これにより、修正箇所が全てマトリクス内
部で可能となるので、修正が容易になるとともに、従来
方法で問題となっていた予備線によるノイズの発生等の
問題の発生を排除でき、しかも、修正の際精度の高い装
置を要しないという利点がある。また、本発明は修正の
際に接続する補助容量電極と対向する画素電極の領域の
一部に特定の形状の導電層を配置し、自動リペアー装置
によるリぺアー位置の検出のマークとすることにより位
置決めを容易にすることができるという特徴を有する。
部で可能となるので、修正が容易になるとともに、従来
方法で問題となっていた予備線によるノイズの発生等の
問題の発生を排除でき、しかも、修正の際精度の高い装
置を要しないという利点がある。また、本発明は修正の
際に接続する補助容量電極と対向する画素電極の領域の
一部に特定の形状の導電層を配置し、自動リペアー装置
によるリぺアー位置の検出のマークとすることにより位
置決めを容易にすることができるという特徴を有する。
【００２０】
【発明の実施の形態】図１は、本発明の第１の実施例に
よる薄膜トランジスタマトリクス基板の平面図を示す。
図１において、相互に平行配置された複数のゲートバス
ライン１が図の横方向に延在し、相互に隣り合うゲート
バスライン１の間に、ゲートバスライン１と平行に蓄積
容量が配置されている。ゲートバスライン１と蓄積容量
バスライン２を絶縁膜が覆う。この絶縁膜の上に、ゲー
トバスライン１と交差する方向に複数のドレインバスラ
イン１が延在する。ゲートバスライン１とドレインバス
ライン３の交差箇所、蓄積容量バスライン２とドレイン
バスライン３の重なり箇所は絶縁マトリクスによって絶
縁されている。ゲートバスライン１とドレインバスライ
ン３の交差箇所に対応してＴＦＴが設けられている。Ｔ
ＦＴ４のドレイン領域４Ｄは、対応するドレインバスラ
イン３に接続されている。対応するゲートバスライン３
がＴＦＴ４のゲート電極を兼ねる。
よる薄膜トランジスタマトリクス基板の平面図を示す。
図１において、相互に平行配置された複数のゲートバス
ライン１が図の横方向に延在し、相互に隣り合うゲート
バスライン１の間に、ゲートバスライン１と平行に蓄積
容量が配置されている。ゲートバスライン１と蓄積容量
バスライン２を絶縁膜が覆う。この絶縁膜の上に、ゲー
トバスライン１と交差する方向に複数のドレインバスラ
イン１が延在する。ゲートバスライン１とドレインバス
ライン３の交差箇所、蓄積容量バスライン２とドレイン
バスライン３の重なり箇所は絶縁マトリクスによって絶
縁されている。ゲートバスライン１とドレインバスライ
ン３の交差箇所に対応してＴＦＴが設けられている。Ｔ
ＦＴ４のドレイン領域４Ｄは、対応するドレインバスラ
イン３に接続されている。対応するゲートバスライン３
がＴＦＴ４のゲート電極を兼ねる。
【００２１】ドレインバスライン１とＴＦＴ４の上の層
間絶縁膜が覆い、この層間絶縁膜の上には複数の画素電
極５が形成されている。各画素電極５は、相互に隣り合
う２本のドレインバスライン３と２本のゲートバスライ
ン１によって囲まれる各領域内に配置されている。図１
では、図面の見やすさのため、画素電極５を破線で示
す。画素電極５は同間絶縁膜１２に設けられたコンタク
トホール７を介して、対応するＴＦＴ４のソース領域４
Ｓに接続されている。
間絶縁膜が覆い、この層間絶縁膜の上には複数の画素電
極５が形成されている。各画素電極５は、相互に隣り合
う２本のドレインバスライン３と２本のゲートバスライ
ン１によって囲まれる各領域内に配置されている。図１
では、図面の見やすさのため、画素電極５を破線で示
す。画素電極５は同間絶縁膜１２に設けられたコンタク
トホール７を介して、対応するＴＦＴ４のソース領域４
Ｓに接続されている。
【００２２】蓄積容量バスライン２から分岐した補助容
量電極６が、各画素電極毎にドレインバスライン３に近
接して設けられている。補助容量電極６の一部は突出し
ドレインバスライン３と重なり領域を有している。図１
では、突出部分は２ヵ所設けられた例を示しているが２
ヵ所以上設けることも可能である。例えば、相互に隣り
合う２本のドレインバスライン２の間隔は８０μｍ、ド
レインバスライン３の幅は１０μｍ、補助容量電極６と
ドレインバスライン３の最近接間隔は１μｍである。補
助容量電極６の幅は６μｍであり長さは９０μｍであ
る。補助容量電極６に設けた突出部分の長さは、４μ
ｍ、幅は３μｍである。
量電極６が、各画素電極毎にドレインバスライン３に近
接して設けられている。補助容量電極６の一部は突出し
ドレインバスライン３と重なり領域を有している。図１
では、突出部分は２ヵ所設けられた例を示しているが２
ヵ所以上設けることも可能である。例えば、相互に隣り
合う２本のドレインバスライン２の間隔は８０μｍ、ド
レインバスライン３の幅は１０μｍ、補助容量電極６と
ドレインバスライン３の最近接間隔は１μｍである。補
助容量電極６の幅は６μｍであり長さは９０μｍであ
る。補助容量電極６に設けた突出部分の長さは、４μ
ｍ、幅は３μｍである。
【００２３】また、相互に隣接する２本のゲートバスラ
イン１の間隔は２５６μｍ、蓄積容バスライン２の幅は
２０μｍである。図２Ａは、図１の薄膜トランジスタマ
トリクス基板の一点鎖線Ａ−Ａ’に対応する断面図を示
す。ガラス基板１０の面上に、クロム（Ｃｒ）からなる
ゲートバスライン１と蓄積容量バスライン２が形成され
ている。ゲートバスライン１や蓄積容量バスライン２
は、例えばスパッタリングによりガラス基板１０の全領
域にＣｒ膜を堆積した後、このＣｒ膜をパターニングし
て形成される。Ｃｒ膜のパターニングにより、図１に示
す補助容量電極６も同時に形成される。ゲートバスライ
ン１と蓄積容量バスライン２を覆うようにＳｉＮからな
る厚さ４００ｎｍのゲート絶縁膜１１が形成されてい
る。ゲート絶縁膜１１は、例えばプラズマ励起型化学気
相成長（ＰＥ−ＣＶＤ）により形成される。ゲート絶縁
膜１１の表面のうちＴＦＴ４を形成すべき領域上に、厚
さ１５０ｎｍのアモルファスシリコン膜４Ｃが形成され
ている。アモルファスシリコン膜４Ｃの表面のうちソー
ス及びドレインに対応する領域上に、それぞれＴｉ／Ａ
ｌ／Ｔｉの３層構造を有するソース電極４Ｓ及びドレイ
ン電極４Ｄが形成されている。下側Ｔｉ層の厚さは約２
０ｎｍ、Ａｌ層の厚さは約５０ｎｍ、上側Ｔｉ層の厚さ
は約８０ｎｍである。ソース電極４Ｓ及びドレイン電極
４Ｄは、図１に示すドレインバスライン３と同時に形成
される。
イン１の間隔は２５６μｍ、蓄積容バスライン２の幅は
２０μｍである。図２Ａは、図１の薄膜トランジスタマ
トリクス基板の一点鎖線Ａ−Ａ’に対応する断面図を示
す。ガラス基板１０の面上に、クロム（Ｃｒ）からなる
ゲートバスライン１と蓄積容量バスライン２が形成され
ている。ゲートバスライン１や蓄積容量バスライン２
は、例えばスパッタリングによりガラス基板１０の全領
域にＣｒ膜を堆積した後、このＣｒ膜をパターニングし
て形成される。Ｃｒ膜のパターニングにより、図１に示
す補助容量電極６も同時に形成される。ゲートバスライ
ン１と蓄積容量バスライン２を覆うようにＳｉＮからな
る厚さ４００ｎｍのゲート絶縁膜１１が形成されてい
る。ゲート絶縁膜１１は、例えばプラズマ励起型化学気
相成長（ＰＥ−ＣＶＤ）により形成される。ゲート絶縁
膜１１の表面のうちＴＦＴ４を形成すべき領域上に、厚
さ１５０ｎｍのアモルファスシリコン膜４Ｃが形成され
ている。アモルファスシリコン膜４Ｃの表面のうちソー
ス及びドレインに対応する領域上に、それぞれＴｉ／Ａ
ｌ／Ｔｉの３層構造を有するソース電極４Ｓ及びドレイ
ン電極４Ｄが形成されている。下側Ｔｉ層の厚さは約２
０ｎｍ、Ａｌ層の厚さは約５０ｎｍ、上側Ｔｉ層の厚さ
は約８０ｎｍである。ソース電極４Ｓ及びドレイン電極
４Ｄは、図１に示すドレインバスライン３と同時に形成
される。
【００２４】アモルファスシリコン膜４Ｃの堆積は、例
えば原料ガスとしてＳｉＨ4 を用いたＰＥ−ＣＶＤによ
り行い、パターニングは、レジストパターンをマスクと
し、プラズマアッシャーを用いたエッチングにより行
う。Ｔｉ層、Ａｌ層の堆積は、スパッタリングにより行
い、パターニングは、レジストパターンをマスクとし、
ウエット処理を用いたエッチングにより行う。ゲート絶
縁膜１１の表面上に、ＴＦＴを覆うようにＳｉＮからな
る厚さ約３０μｍの層間絶縁膜１２が形成されている。
層間絶縁膜１２は、例えばＰＥ−ＣＶＤにより形成され
る。
えば原料ガスとしてＳｉＨ4 を用いたＰＥ−ＣＶＤによ
り行い、パターニングは、レジストパターンをマスクと
し、プラズマアッシャーを用いたエッチングにより行
う。Ｔｉ層、Ａｌ層の堆積は、スパッタリングにより行
い、パターニングは、レジストパターンをマスクとし、
ウエット処理を用いたエッチングにより行う。ゲート絶
縁膜１１の表面上に、ＴＦＴを覆うようにＳｉＮからな
る厚さ約３０μｍの層間絶縁膜１２が形成されている。
層間絶縁膜１２は、例えばＰＥ−ＣＶＤにより形成され
る。
【００２５】層間絶縁膜１２の表面上に、インジウムす
ずオキサイド（ＩＴＯ）からなる複数の画素電極５が形
成されている。画素電極５は、例えばスパッタリングに
よりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニン
グして形成される。各透明画素電極５は、層間絶縁膜１
２に形成されたコンタクトホール７を介して対応するＴ
ＦＴ４のソース電極４Ｓに接続されている。
ずオキサイド（ＩＴＯ）からなる複数の画素電極５が形
成されている。画素電極５は、例えばスパッタリングに
よりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニン
グして形成される。各透明画素電極５は、層間絶縁膜１
２に形成されたコンタクトホール７を介して対応するＴ
ＦＴ４のソース電極４Ｓに接続されている。
【００２６】図１に示すように、補助容量電極６は、部
分的に画素電極と重なっているが、蓄積容量バスライン
及び補助容量電極と画素電極との重なり部分により、図
９Ｂに示す補助容量ＣS が形成される。図２Ｂは、図１
の一点鎖線Ｂ−Ｂ’における断面図を示す。透明基板１
０の上に補助容量電極６が配置され、補助容量電極６を
ゲート絶縁膜１１が被覆する。ゲート絶縁膜１１の上に
はドレインバスライン３が配置される。ドレインバスラ
イン３を層間絶縁膜１２が被覆し、その上に画素電極５
が配置されている。
分的に画素電極と重なっているが、蓄積容量バスライン
及び補助容量電極と画素電極との重なり部分により、図
９Ｂに示す補助容量ＣS が形成される。図２Ｂは、図１
の一点鎖線Ｂ−Ｂ’における断面図を示す。透明基板１
０の上に補助容量電極６が配置され、補助容量電極６を
ゲート絶縁膜１１が被覆する。ゲート絶縁膜１１の上に
はドレインバスライン３が配置される。ドレインバスラ
イン３を層間絶縁膜１２が被覆し、その上に画素電極５
が配置されている。
【００２７】ドレインバスライン３と補助容量電極６と
は、基板面内に関して近接配置され、基板の法線方向に
関してはゲート絶縁膜１１のみが介在する。このため、
図中に楕円で示した部分で層間短絡を生じやすい。補助
容量電極６とドレインバスライン３が短絡した場合は、
補助容量電極をレーザ光照射切断すればよい。例えば、
図１中の点Ｓ1 で短絡が発生した場合は対応する切断可
能な点Ｃ1 において補助容量電極を切断する。レーザ光
としては、例えば波長１０６４ｎｍ、強度０．５３Ｍ
Ｗ，ビームスポットサイズ２〜１０μｍφのＹＡＧレー
ザを使用することができる。
は、基板面内に関して近接配置され、基板の法線方向に
関してはゲート絶縁膜１１のみが介在する。このため、
図中に楕円で示した部分で層間短絡を生じやすい。補助
容量電極６とドレインバスライン３が短絡した場合は、
補助容量電極をレーザ光照射切断すればよい。例えば、
図１中の点Ｓ1 で短絡が発生した場合は対応する切断可
能な点Ｃ1 において補助容量電極を切断する。レーザ光
としては、例えば波長１０６４ｎｍ、強度０．５３Ｍ
Ｗ，ビームスポットサイズ２〜１０μｍφのＹＡＧレー
ザを使用することができる。
【００２８】上記実施例では、修正に予備線を使用する
必要がないため、予備線用の額縁領域を必要としない。
さらには、１本のドレインバスラインの複数の画素で短
絡が発生した場合でも修正が可能である。図３は、本発
明の第１の実施例による薄膜トランジスタマトリクス基
板と同様の構成において、ドレインバスラインの断線が
あった場合の修正方法を示したものである。 例えば、
Ｂ1 でドレインバスラインの断線があった場合には、ド
レインバスライン３と補助容量電極の重なり領域Ｗ1 ，
Ｗ2 をレーザ光照射し、補助容量電極６を蓄積容量バス
ライン２との分岐点Ｃ1 で切断することにより修正がな
される。
必要がないため、予備線用の額縁領域を必要としない。
さらには、１本のドレインバスラインの複数の画素で短
絡が発生した場合でも修正が可能である。図３は、本発
明の第１の実施例による薄膜トランジスタマトリクス基
板と同様の構成において、ドレインバスラインの断線が
あった場合の修正方法を示したものである。 例えば、
Ｂ1 でドレインバスラインの断線があった場合には、ド
レインバスライン３と補助容量電極の重なり領域Ｗ1 ，
Ｗ2 をレーザ光照射し、補助容量電極６を蓄積容量バス
ライン２との分岐点Ｃ1 で切断することにより修正がな
される。
【００２９】図４Ａは、本発明の第２の実施例による薄
膜トランジスタマトリクス基板の平面図を示す。第２実
施例は、補助容量電極６と画素電極５の重なる領域にお
いてドレインバスライン２と同一の層に島状の導電層８
が形成してある点で第１実施例と異なっている。島状の
導電層８を設けるのは、補助容量電極６と画素電極５と
をレーザ光の照射により接続する場合において接続を容
易にするためである。また、この島状の導電層８の平面
形状により、自動リペアー装置による修正の際、レーザ
照射部分を容易に認識できるという利点がある。
膜トランジスタマトリクス基板の平面図を示す。第２実
施例は、補助容量電極６と画素電極５の重なる領域にお
いてドレインバスライン２と同一の層に島状の導電層８
が形成してある点で第１実施例と異なっている。島状の
導電層８を設けるのは、補助容量電極６と画素電極５と
をレーザ光の照射により接続する場合において接続を容
易にするためである。また、この島状の導電層８の平面
形状により、自動リペアー装置による修正の際、レーザ
照射部分を容易に認識できるという利点がある。
【００３０】図４Ｂは、図４Ａにおける一点鎖線Ｃ−Ｃ
の断面を示している。図面４Ｂにおいて、第１実施例と
同様に、基板上にクロム（Ｃｒ）からなるゲートバスラ
イン１と蓄積容量バスライン２を形成した後、ゲートバ
スライン１と蓄積容量バスライン２を覆うようにＳｉＮ
からなるゲート電極１１を形成、ゲート電極１１の表面
にソース電極４Ｓ及びドレイン電極４Ｄ及びドレインバ
スライン３を形成すると同時に島上の導電層８を形成す
ることができる。
の断面を示している。図面４Ｂにおいて、第１実施例と
同様に、基板上にクロム（Ｃｒ）からなるゲートバスラ
イン１と蓄積容量バスライン２を形成した後、ゲートバ
スライン１と蓄積容量バスライン２を覆うようにＳｉＮ
からなるゲート電極１１を形成、ゲート電極１１の表面
にソース電極４Ｓ及びドレイン電極４Ｄ及びドレインバ
スライン３を形成すると同時に島上の導電層８を形成す
ることができる。
【００３１】ドレインバスラインに断線Ｂ2 が生じた場
合は、図４Ａに示す様にドレインバスライン２と補助容
量電極６の重なり領域Ｗ14及びＷ15を電気的に接続し、
島状の導電層８の部分をレーザ光の照射により補助容量
電極６と画素電極５を電気的に接続し、さらに補助容量
電極６を蓄積容量バスライン２との２ヵ所の分岐部
Ｃ 3 、Ｃ4 で切断することにより断線を修正することが
できる。
合は、図４Ａに示す様にドレインバスライン２と補助容
量電極６の重なり領域Ｗ14及びＷ15を電気的に接続し、
島状の導電層８の部分をレーザ光の照射により補助容量
電極６と画素電極５を電気的に接続し、さらに補助容量
電極６を蓄積容量バスライン２との２ヵ所の分岐部
Ｃ 3 、Ｃ4 で切断することにより断線を修正することが
できる。
【００３２】図５は、本発明の第３の実施例による薄膜
トランジスタマトリクス基板の平面図を示す。ドレイン
電極層と同一の層に形成された電極であってドレインバ
スラインに沿って延在しその両端が前記補助容量電極と
重なり領域を有する補助電極Ａ９が、蓄積容量バスライ
ン２と交差して形成されている。例えば、補助電極Ａ９
には、幅１０μｍで厚さ１５０ｎｍである。第３実施例
も第１の実施例と同様な方法によって作成され、補助電
極Ａ９はドレインバスライン３、ソース電極４Ｓと同に
形成される。
トランジスタマトリクス基板の平面図を示す。ドレイン
電極層と同一の層に形成された電極であってドレインバ
スラインに沿って延在しその両端が前記補助容量電極と
重なり領域を有する補助電極Ａ９が、蓄積容量バスライ
ン２と交差して形成されている。例えば、補助電極Ａ９
には、幅１０μｍで厚さ１５０ｎｍである。第３実施例
も第１の実施例と同様な方法によって作成され、補助電
極Ａ９はドレインバスライン３、ソース電極４Ｓと同に
形成される。
【００３３】ドレインバスライン３の断線は、ドレイン
バスライン３の蓄積容量バスライン２との交差部分付近
でも生じる。断線Ｂ3 が生じた場合には、図５に示すよ
うに、ドレインバスライン３と補助電極６の重なり領域
Ｗ3 ，Ｗ6 、第１電極９と補助電極６の重なり領域
Ｗ4 ，Ｗ5 及び補助容量電極６の蓄積容量バスライン２
との分岐部分Ｃ5 ，Ｃ6 をレーザ光照射により接続又は
切り離すことにより修正ができる。
バスライン３の蓄積容量バスライン２との交差部分付近
でも生じる。断線Ｂ3 が生じた場合には、図５に示すよ
うに、ドレインバスライン３と補助電極６の重なり領域
Ｗ3 ，Ｗ6 、第１電極９と補助電極６の重なり領域
Ｗ4 ，Ｗ5 及び補助容量電極６の蓄積容量バスライン２
との分岐部分Ｃ5 ，Ｃ6 をレーザ光照射により接続又は
切り離すことにより修正ができる。
【００３４】図６は、第３実施例による薄膜トランジス
タマトリクス基板と同様の構成において、蓄積容量バス
ライン２とドレインバスライン３がその交差部分Ｓ4 で
短絡した場合における修正方法を示したものである。短
絡が生じた場合には、ドレインバスライン３をＣ7 ，Ｃ
6 で、補助容量電極６をＣ9 ，Ｃ10で切断し、ドレイン
バスライン３と補助容量電極６の重なり領域Ｗ9 ，
Ｗ10、補助電極Ａ９と補助容量電極６の重なり領域
Ｗ11，Ｗ12をレーザ光照射により、電気的に接続するこ
とにより修正が可能である。
タマトリクス基板と同様の構成において、蓄積容量バス
ライン２とドレインバスライン３がその交差部分Ｓ4 で
短絡した場合における修正方法を示したものである。短
絡が生じた場合には、ドレインバスライン３をＣ7 ，Ｃ
6 で、補助容量電極６をＣ9 ，Ｃ10で切断し、ドレイン
バスライン３と補助容量電極６の重なり領域Ｗ9 ，
Ｗ10、補助電極Ａ９と補助容量電極６の重なり領域
Ｗ11，Ｗ12をレーザ光照射により、電気的に接続するこ
とにより修正が可能である。
【００３５】図７は、本発明の第４の実施例による薄膜
トランジスタマトリクス基板の平面図を示す。図７に示
す第４実施例では、ドレイン電極層に形成された電極で
あってドレインバスライン３に沿って延在しその両端に
前記補助容量電極６と重なり領域を有し、ゲートバスラ
イン１と交差して形成されている補助電極Ｂ１０を有す
る。
トランジスタマトリクス基板の平面図を示す。図７に示
す第４実施例では、ドレイン電極層に形成された電極で
あってドレインバスライン３に沿って延在しその両端に
前記補助容量電極６と重なり領域を有し、ゲートバスラ
イン１と交差して形成されている補助電極Ｂ１０を有す
る。
【００３６】図７は、ドレインバスライン３とゲートバ
スライン１の交差領域で短絡が生じた場合の修正方法を
示す。短絡Ｓ5 が生じた場合、レーザ照射により、補助
電極Ｂ１０と補助容量電極の重なり領域Ｗ13，Ｗ14及び
ドレインバスライン３と補助容量電極６の重なり領域Ｗ
13，Ｗ14を電気的に接続し、ドレインバスライン３をゲ
ートバスライン１の近傍Ｃ11，Ｃ12及び補助容量電極６
を蓄積容量バスライン２との分岐部分Ｃ13，Ｃ14を電気
的に切り離すことにより修正が可能である。
スライン１の交差領域で短絡が生じた場合の修正方法を
示す。短絡Ｓ5 が生じた場合、レーザ照射により、補助
電極Ｂ１０と補助容量電極の重なり領域Ｗ13，Ｗ14及び
ドレインバスライン３と補助容量電極６の重なり領域Ｗ
13，Ｗ14を電気的に接続し、ドレインバスライン３をゲ
ートバスライン１の近傍Ｃ11，Ｃ12及び補助容量電極６
を蓄積容量バスライン２との分岐部分Ｃ13，Ｃ14を電気
的に切り離すことにより修正が可能である。
【００３７】図８Ａは、本発明の第５の実施例の薄膜ト
ランジスタマトリクス基板の平面図を示している。図８
Ａにおいて、相互に平行配置された複数のゲートバスラ
イン１が図の横方向に延在し、相互に隣り合うゲートバ
スライン１の間に、ゲートバスライン１と平行に蓄積容
量バスライン２が配置されている。ゲートバスライン１
と蓄積容量バスライン２を絶縁膜が覆う。この絶縁膜に
上に、ゲートバスライン１と交差する方向に複数のドレ
インバスライン３が延在する。ゲートバスライン１とド
レインバスライン２の交差箇所、蓄積容量バスライン２
とドレインバスライン３の重なり領域は絶縁膜によって
絶縁されている点は実施例１と同様であるが、ドレイン
バスライン３と蓄積容量バスライン２の交差する領域に
おいて画素電極５と同一の層であってその交差領域を覆
う領域に導電層が形成されている。
ランジスタマトリクス基板の平面図を示している。図８
Ａにおいて、相互に平行配置された複数のゲートバスラ
イン１が図の横方向に延在し、相互に隣り合うゲートバ
スライン１の間に、ゲートバスライン１と平行に蓄積容
量バスライン２が配置されている。ゲートバスライン１
と蓄積容量バスライン２を絶縁膜が覆う。この絶縁膜に
上に、ゲートバスライン１と交差する方向に複数のドレ
インバスライン３が延在する。ゲートバスライン１とド
レインバスライン２の交差箇所、蓄積容量バスライン２
とドレインバスライン３の重なり領域は絶縁膜によって
絶縁されている点は実施例１と同様であるが、ドレイン
バスライン３と蓄積容量バスライン２の交差する領域に
おいて画素電極５と同一の層であってその交差領域を覆
う領域に導電層が形成されている。
【００３８】図８Ｂは、図８Ａにおける一点鎖線Ｄ−
Ｄ’に対応する断面を示している。基板状にゲート電極
２を形成した後、ゲート絶縁膜１１で覆い、その表面に
ドレインバスライン３が形成される。ドレインバスライ
ン３を層間絶縁膜１２で覆う。層間絶縁膜１２の表面上
に、インジウムすずオキサイド（ＩＴＯ）からなる複数
の画素電極５が形成される。画素電極５は、例えばスパ
ッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜
をパターニングして形成される。この際、ドレインバス
ライン３と蓄積容量バスライン２の交差する領域を覆う
領域に島状ＩＴＯ膜１３を形成する。
Ｄ’に対応する断面を示している。基板状にゲート電極
２を形成した後、ゲート絶縁膜１１で覆い、その表面に
ドレインバスライン３が形成される。ドレインバスライ
ン３を層間絶縁膜１２で覆う。層間絶縁膜１２の表面上
に、インジウムすずオキサイド（ＩＴＯ）からなる複数
の画素電極５が形成される。画素電極５は、例えばスパ
ッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜
をパターニングして形成される。この際、ドレインバス
ライン３と蓄積容量バスライン２の交差する領域を覆う
領域に島状ＩＴＯ膜１３を形成する。
【００３９】図８ＢのＢ4 で示した部分はゲート電極に
基づく段差のために断線が生じやすい。断線が生じたバ
スラインは断線部分Ｂの両側の部分（図中の矢印の部
分）をレーザ光照射により溶融し、ＩＴＯ膜１３とドレ
インバスライン３を接続することによりドレインバスラ
インの断線を修復することができる。図９は、本発明の
第６の実施例の薄膜トランジスタマトリクス基板の平面
図を示している。
基づく段差のために断線が生じやすい。断線が生じたバ
スラインは断線部分Ｂの両側の部分（図中の矢印の部
分）をレーザ光照射により溶融し、ＩＴＯ膜１３とドレ
インバスライン３を接続することによりドレインバスラ
インの断線を修復することができる。図９は、本発明の
第６の実施例の薄膜トランジスタマトリクス基板の平面
図を示している。
【００４０】図９において、ゲートバスライン１の一部
を画素の両サイドで突起させ、該突起部が画素電極の一
部と重なり領域を有するようにする。図９の様にゲート
バスラインに断線が存在した場合の修正方法が゛同時に
示されている。Ｂ4 で断線が生じた場合には、ゲートバ
スラインの突起部と画素電極が重なる点Ｗ17とＷ18でレ
ーザ照射し、ゲートバスラインと画素電極を通して電気
的に短絡させ、ドレイン電極部Ｃ15及び画素電極の透明
導電膜をレーザカットして切り離し、ＴＦＴからの影響
を無くす。
を画素の両サイドで突起させ、該突起部が画素電極の一
部と重なり領域を有するようにする。図９の様にゲート
バスラインに断線が存在した場合の修正方法が゛同時に
示されている。Ｂ4 で断線が生じた場合には、ゲートバ
スラインの突起部と画素電極が重なる点Ｗ17とＷ18でレ
ーザ照射し、ゲートバスラインと画素電極を通して電気
的に短絡させ、ドレイン電極部Ｃ15及び画素電極の透明
導電膜をレーザカットして切り離し、ＴＦＴからの影響
を無くす。
【００４１】図１０は、本発明の第７の実施例の薄膜ト
ランジスタマトリクス基板の平面図を示している。図１
０において、ゲートバスライン１の一部が画素の両サイ
ドで突起させ、該突起部が画素電極の一部が画素電極の
一部と重なり領域を有することは、第６の実施例と同様
であるが、透明導電膜と同一の層に形成され、前記の突
起部と重なり領域を有する透明導電膜とは独立した導電
膜が設けられている。
ランジスタマトリクス基板の平面図を示している。図１
０において、ゲートバスライン１の一部が画素の両サイ
ドで突起させ、該突起部が画素電極の一部が画素電極の
一部と重なり領域を有することは、第６の実施例と同様
であるが、透明導電膜と同一の層に形成され、前記の突
起部と重なり領域を有する透明導電膜とは独立した導電
膜が設けられている。
【００４２】ゲートバスライン又はゲートバスラインと
クロスするゲートバスラインに断線のある場合の修復方
法を図１０で示す。独立した導電膜上のＷ19とＷ20にレ
ーザ照射し、ゲートバスラインと画素電極を電気的に短
絡させ、次いでゲートバスラインの突起部Ｗ21とＷ22に
レーザ照射し、ゲートバスラインと画素電極を電気的に
短絡させ、Ｗ19、Ｗ20、Ｗ21、Ｗ22を電気的に短絡して
おく。この場合、前の実施例と同様にドレイン電極部Ｃ
16及び画素電極をレーザカットしておく。
クロスするゲートバスラインに断線のある場合の修復方
法を図１０で示す。独立した導電膜上のＷ19とＷ20にレ
ーザ照射し、ゲートバスラインと画素電極を電気的に短
絡させ、次いでゲートバスラインの突起部Ｗ21とＷ22に
レーザ照射し、ゲートバスラインと画素電極を電気的に
短絡させ、Ｗ19、Ｗ20、Ｗ21、Ｗ22を電気的に短絡して
おく。この場合、前の実施例と同様にドレイン電極部Ｃ
16及び画素電極をレーザカットしておく。
【００４３】図１１は、本発明の第８の実施例の薄膜ト
ランジスタマトリクス基板の平面図を示している。図１
１において、画素電極の一部が画素の両サイドで突出さ
せたゲートバスラインの突起部に重なり、また、画素電
極の一部はゲートバスラインに平行に延びて隣の画素部
のゲートバスライン突起部と重なり領域を有する様に画
素電極が形成されている。
ランジスタマトリクス基板の平面図を示している。図１
１において、画素電極の一部が画素の両サイドで突出さ
せたゲートバスラインの突起部に重なり、また、画素電
極の一部はゲートバスラインに平行に延びて隣の画素部
のゲートバスライン突起部と重なり領域を有する様に画
素電極が形成されている。
【００４４】ゲートバスライン又はゲートバスラインと
クロスするゲートバスラインに断線のある場合の修復方
法を図１１で示す。ゲートバスラインの突起部Ｗ22、Ｗ
23にレーザを照射し、かつＷ24にレーザを照射すること
により、第７実施例より少ないレーザ照射回数でゲート
バスラインと画素電極を通して電気的に短絡が可能であ
る。この場合も、第６、第７実施例と同様にドレイン電
極部Ｃ17及び画素電極をレーザでカットしておく。
クロスするゲートバスラインに断線のある場合の修復方
法を図１１で示す。ゲートバスラインの突起部Ｗ22、Ｗ
23にレーザを照射し、かつＷ24にレーザを照射すること
により、第７実施例より少ないレーザ照射回数でゲート
バスラインと画素電極を通して電気的に短絡が可能であ
る。この場合も、第６、第７実施例と同様にドレイン電
極部Ｃ17及び画素電極をレーザでカットしておく。
【００４５】図１２は、本発明の第９の実施例の薄膜ト
ランジスタマトリクス基板の平面図を示している。図１
２において、蓄積容量用電極からドレインバスラインに
平行して近接して延ばされた補助蓄積容量用電極の片方
を、隣の画素電極と重なり領域を有するようにしたもの
である。
ランジスタマトリクス基板の平面図を示している。図１
２において、蓄積容量用電極からドレインバスラインに
平行して近接して延ばされた補助蓄積容量用電極の片方
を、隣の画素電極と重なり領域を有するようにしたもの
である。
【００４６】蓄積容量用電極ラインに断線がある場合、
又は、蓄積容量用電極バスラインがドレインバスライン
とクロスする部分に断線のある場合の修復方法を図１２
に示す。画素内の蓄積容量用電極部の断線とドレインバ
スラインとクロスする部分に断線の存在する場合、クロ
ス部分の修正は片方の補助電極容量電極を延ばしたＷ 25
を先にレーザを照射し、続いてバスラインのＷ26に照射
することで修正することができる。また、断線Ｂ10はＷ
26とＷ27をレーザ照射することで修正が可能である。確
率的にはＢ10の部分が多くなるが、その場合はその画素
のＴＦＴの影響を無くすために、ドレイン電極Ｃ18及び
画素電極をレーザカットしておく。また、ドレインバス
ラインとクロスするＢ9 でも断線した場合には、隣のド
レイン電極と画素電極もレーザカットしておく。
又は、蓄積容量用電極バスラインがドレインバスライン
とクロスする部分に断線のある場合の修復方法を図１２
に示す。画素内の蓄積容量用電極部の断線とドレインバ
スラインとクロスする部分に断線の存在する場合、クロ
ス部分の修正は片方の補助電極容量電極を延ばしたＷ 25
を先にレーザを照射し、続いてバスラインのＷ26に照射
することで修正することができる。また、断線Ｂ10はＷ
26とＷ27をレーザ照射することで修正が可能である。確
率的にはＢ10の部分が多くなるが、その場合はその画素
のＴＦＴの影響を無くすために、ドレイン電極Ｃ18及び
画素電極をレーザカットしておく。また、ドレインバス
ラインとクロスするＢ9 でも断線した場合には、隣のド
レイン電極と画素電極もレーザカットしておく。
【００４７】図１３は、本発明の第１０の実施例の薄膜
トランジスタマトリクス基板の平面図を示している。図
１３において、本発明の第６の実施例と第９の実施例を
組み合わせたものであり、蓄積容量用電極バスラインが
ドレインバスラインとクロスする部分で断線した場合お
よびゲートバスラインが断線した場合の修正が可能であ
ることを示している。
トランジスタマトリクス基板の平面図を示している。図
１３において、本発明の第６の実施例と第９の実施例を
組み合わせたものであり、蓄積容量用電極バスラインが
ドレインバスラインとクロスする部分で断線した場合お
よびゲートバスラインが断線した場合の修正が可能であ
ることを示している。
【００４８】クロスする部分の断線Ｂ11とＢ50が生じた
場合、補助電極と画素電極の重なり領域Ｗ30，Ｗ31およ
びゲートバスラインの突起部と画素電極の重なり領域Ｗ
28、Ｗ29を順次、レーザ照射して電気的に短絡し、ドレ
イン電極をドレインバスラインから切り離すためＣ19で
レーザカットすれば良い。この場合も、実施例と同様に
画素電極をレーザカットしておく。
場合、補助電極と画素電極の重なり領域Ｗ30，Ｗ31およ
びゲートバスラインの突起部と画素電極の重なり領域Ｗ
28、Ｗ29を順次、レーザ照射して電気的に短絡し、ドレ
イン電極をドレインバスラインから切り離すためＣ19で
レーザカットすれば良い。この場合も、実施例と同様に
画素電極をレーザカットしておく。
【００４９】この他、他の組み合わせとして、第７の実
施例と第９の実施例の組み合わせ，あるいは第８の実施
例と第９の実施例の組み合わせなども可能である。
施例と第９の実施例の組み合わせ，あるいは第８の実施
例と第９の実施例の組み合わせなども可能である。
【００５０】
【発明の効果】本発明によれば、簡便な方法によりマト
リクスの内部において欠陥の修正ができるので、総合的
なデバイスの製造歩留まりを大幅に向上することができ
る。なお、本明細書では、ドレインバスラインの断線と
短絡の場合を中心に述べたが、ゲートバスラインの断線
と短絡の場合にもドレインバスラインの場合と同様の手
段により層間短絡および断線を修復できることは言うま
でもない。
リクスの内部において欠陥の修正ができるので、総合的
なデバイスの製造歩留まりを大幅に向上することができ
る。なお、本明細書では、ドレインバスラインの断線と
短絡の場合を中心に述べたが、ゲートバスラインの断線
と短絡の場合にもドレインバスラインの場合と同様の手
段により層間短絡および断線を修復できることは言うま
でもない。
【図１】本発明の第１の実施例による薄膜トランジスタ
マトリクス基板の平面図である。
マトリクス基板の平面図である。
【図２】図２−Ａは、図１におけるＡ−Ａ’の断面を示
す図である。図２−Ｂは、図１におけるＢ−Ｂ’の断面
を示す図である。
す図である。図２−Ｂは、図１におけるＢ−Ｂ’の断面
を示す図である。
【図３】本発明の第１の実施例による薄膜トランジスタ
マトリクス基板の平面図の修正方法を示す図である。
マトリクス基板の平面図の修正方法を示す図である。
【図４】図４−Ａは、本発明の第２の実施例による薄膜
トランジスタマトリクス基板の修正方法を示す図であ
る。
トランジスタマトリクス基板の修正方法を示す図であ
る。
【図５】本発明の第３の実施例による薄膜トランジスタ
マトリクス基板の平面図であって、ドレインと蓄積容量
バスライン間の断線の修正方法を示す図である。
マトリクス基板の平面図であって、ドレインと蓄積容量
バスライン間の断線の修正方法を示す図である。
【図６】本発明の第３の実施例による薄膜トランジスタ
マトリクス基板の平面図であって、ドレインと蓄積容量
バスライン間の短絡の修正方法を示す図面である。
マトリクス基板の平面図であって、ドレインと蓄積容量
バスライン間の短絡の修正方法を示す図面である。
【図７】本発明の第４の実施例による薄膜トランジスタ
マトリクス基板の平面図を示す図面である。
マトリクス基板の平面図を示す図面である。
【図８】図８−Ａは、本発明の第５の実施例による薄膜
トランジスタマトリクス基板の平面図を示す図である。
図８−Ｂは、図８−Ａにおける一点鎖線Ｄ−Ｄ’の断面
を示す図である。
トランジスタマトリクス基板の平面図を示す図である。
図８−Ｂは、図８−Ａにおける一点鎖線Ｄ−Ｄ’の断面
を示す図である。
【図９】本発明の第６の実施例による薄膜トランジスタ
マトリクス基板の平面図を示す図面である。
マトリクス基板の平面図を示す図面である。
【図１０】本発明の第７の実施例による薄膜トランジス
タマトリクス基板の平面図を示す図面である。
タマトリクス基板の平面図を示す図面である。
【図１１】本発明の第８の実施例による薄膜トランジス
タマトリクス基板の平面図を示す図面である。
タマトリクス基板の平面図を示す図面である。
【図１２】本発明の第９の実施例による薄膜トランジス
タマトリクス基板の平面図を示す図面である。
タマトリクス基板の平面図を示す図面である。
【図１３】本発明の第１０の実施例による薄膜トランジ
スタマトリクス基板の平面図を示す図面である。
スタマトリクス基板の平面図を示す図面である。
【図１４】図１４−Ａは、従来の薄膜トランジスタマト
リクス基板を示平図である。図１４−Ｂは、図９−Ａの
薄膜トランジスタマトリクス基板による液晶表示装置の
１画素に対する等価回路を示す図である。
リクス基板を示平図である。図１４−Ｂは、図９−Ａの
薄膜トランジスタマトリクス基板による液晶表示装置の
１画素に対する等価回路を示す図である。
【図１５】従来の薄膜トランジスタマトリクス基板にお
ける修正方法を示す図である。
ける修正方法を示す図である。
１ ───ゲートバスライン ２ ───蓄積容量バスライン ３ ───ドレインバスライン ４ ───ＴＦＴ ４Ｓ───ソース電極 ４Ｇ───ゲート電極 ４Ｄ───ドレイン電極 ５ ───画素電極 ６ ───補助容量電極 ７ ───コンタクトホール ８ ───導電層 ９ ───補助電極Ａ １０───補助電極Ｂ １１───ゲート絶縁膜 １２───層間絶縁膜 １３───島状ＩＴＯ １４───基板 １０８、１０９───予備線 Ｓ1 〜Ｓ5 ─────短絡箇所 Ｂ1 〜Ｂ11─────断線部分 Ｗ1 〜Ｗ31─────レーザ光照射による接続箇所 Ｃ1 〜Ｃ19─────レーザ光照射による切断箇所
───────────────────────────────────────────────────── フロントページの続き (72)発明者 出島 芳夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 川井 悟 鳥取県米子市石洲府字大塚ノ弐650番地 株式会社米子富士通内 (72)発明者 岡元 謙次 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (24)
- 【請求項１】 絶縁性基板上に形成され、ゲート電極、
ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極か
らなる薄膜トランジスタの該ゲート電極同志を接続する
ゲートバスラインと、該ドレイン電極同志を接続するド
レインバスラインと、これらの上部に形成される保護絶
縁膜と、該薄膜トランジスタのソース電極に接続されて
いる画素電極と、ゲート絶縁膜を介して該画素電極に対
向して配置されゲートバスラインと平行に延在し該ゲー
ト電極層に設けられた蓄積容量バスラインと、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、 ゲート電極層の該蓄積容量バスラインから分岐される補
助容量電極はドレインバスラインに沿って延在し補助容
量電極の一部はドレインバスラインと重なり領域を有し
ていることを特徴とする薄膜トランジスタマトリクス基
板。 - 【請求項２】 前記補助容量電極とドレインバスライン
との部分的な重なり領域を有する手段が、補助容量電極
の一部若しくはドレインバスラインの一部を突出させる
ことによることを特徴とする請求項１に記載の薄膜トラ
ンジスタマトリクス基板。 - 【請求項３】 蓄積容量バスラインから分岐される補助
容量電極と画素電極との重なり領域において補助容量電
極と画素電極が対向する領域の一部に導電層を形成した
ことを特徴とする請求項１に記載の薄膜トランジスタマ
トリクス基板。 - 【請求項４】 導電層の形状が、自動リペアー装置によ
って認識することのできる形状を有してなる請求項３記
載の薄膜トランジスタマトリクス基板。 - 【請求項５】 絶縁性基板上に形成され、ゲート電極、
ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極か
らなる薄膜トランジスタの該ゲート電極同志を接続する
ゲートバスラインと、該ドレイン電極同志を接続するド
レインバスラインと、これらの上部に形成される保護絶
縁膜と、該薄膜トランジスタのソース電極に接続されて
いる画素電極と、ゲート絶縁膜を介して該画素電極に対
向して配置されゲートバスラインと平行に延在し該ゲー
ト電極層に設けられた蓄積容量バスラインと、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、 ドレインバスラインに沿って延在し部分的にドレインバ
スラインと重なり領域を有する補助容量電極と、ドレイ
ン電極層と同一の層に形成された電極であってドレイン
バスラインに沿って延在しその両端が前記補助容量電極
と重なり領域を有する１又は２以上の電極を有すること
を特徴とする薄膜トランジスタマトリクス基板。 - 【請求項６】 ドレイン電極層に形成された電極であっ
てドレインバスラインに沿って延在しその両端が前記補
助容量電極と重なり領域を有する電極が、蓄積容量バス
ラインと交差し同一の蓄積容量バスラインから分岐した
補助容量電極と重なり領域を有する電極であることを特
徴とする請求項５に記載の薄膜トランジスタマトリクス
基板。 - 【請求項７】 ドレイン電極層に形成された電極であっ
てドレインバスラインに沿って延在しその両端が前記補
助容量電極と重なり領域を有する電極が、ゲートバスラ
インと交差し異なる蓄積容量バスラインから分岐した補
助容量電極と重なり領域を有する電極であることを特徴
とする請求項５に記載の薄膜トランジスタマトリクス基
板。 - 【請求項８】 絶縁性基板上に形成され、ゲート電極、
ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極か
らなる薄膜トランジスタの該ゲート電極同志を接続する
ゲートバスラインと、該ドレイン電極同志を接続するド
レインバスラインと、これらの上部に形成される保護絶
縁膜と、該薄膜トランジスタのソース電極に接続されて
いる画素電極と、ゲート絶縁膜を介して該画素電極に対
向して配置されゲートバスラインと平行に延在し該ゲー
ト電極層に設けられた蓄積容量バスラインと、蓄積容量
バスラインから分岐しドレインバスラインと平行に近接
させて配置された補助容量電極とで構成され、集積・マ
トリクス化してなる薄膜トランジスタマトリクス基板に
おいて、 ドレインバスラインが蓄積容量バスライン若しくはゲー
トバスラインと交差する領域においてドレインバスライ
ンと前記蓄積容量バスライン又は前記ゲートバスライン
との対向する領域の拡張された部分に導電層を形成した
ことを特徴とする薄膜トランジスタマトリクス基板。 - 【請求項９】 前記重なり領域は電気的に絶縁され、レ
ーザ照射により電気的に接続が可能な請求項１〜７記載
の薄膜トランジスタマトリクス基板。 - 【請求項１０】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
に対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板であって、ゲート電極層の該蓄積容量バスラインから
分岐される補助容量電極がドレインバスラインに沿って
延在し補助容量電極の一部はドレインバスラインと重な
り領域を有している薄膜トランジスタマトリクス基板に
おいて、 ドレインバスラインと補助容量電極との間で短絡が発見
された場合、補助容量電極を前記蓄積容量バスラインと
の分岐部を短絡箇所との間において切断する工程を含む
薄膜トランジスタマトリクス基板の製造方法。 - 【請求項１１】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
に対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板であって、ゲート電極層の該蓄積容量バスラインから
分岐される補助容量電極がドレインバスラインに沿って
延在し補助容量電極の一部はドレインバスラインと重な
り領域を有している薄膜トランジスタマトリクス基板に
おいて、 ドレインバスラインが断線した場合には、ドレインバス
ラインと補助容量電極の複数の重なり領域で接続した後
前記補助容量電極を蓄積容量バスラインとの分岐部で切
断する工程を含む薄膜トランジスタマトリクス基板の製
造方法。 - 【請求項１２】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
に対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板であって、ゲート電極層の該蓄積容量バスラインから
分岐される補助容量電極がドレインバスラインに沿って
延在し補助容量電極の一部はドレインバスラインと重な
り領域を有している薄膜トランジスタマトリクス基板に
おいて、 ドレインバスラインが断線が発見された場合、ドレイン
バスラインと同じ側に延在する２つの補助容量電極につ
き、該補助容量電極とドレインバスラインとの重なり領
域及び該補助容量電極と画素電極を接続する工程、該補
助容量電極を蓄積容量バスラインとの分岐部で切断する
工程を含む薄膜トランジスタマトリクス基板の製造方
法。 - 【請求項１３】 蓄積容量バスラインから分岐される補
助容量電極と画素電極との重なり領域において補助容量
電極と画素電極を接続する際、補助容量電極と画素電極
が対向する領域の一部に形成された導電層を介して接続
を行う工程を含む請求項１１記載の薄膜トランジスタマ
トリクス基板の製造方法。 - 【請求項１４】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
に対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板であって、ゲート電極層の該蓄積容量バスラインから
分岐される補助容量電極がドレインバスラインに沿って
延在し補助容量電極の一部はドレインバスラインと重な
り領域を有している薄膜トランジスタマトリクス基板で
あって、ドレインバスラインに沿って延在し部分的にド
レインバスラインと重なり領域を有する補助容量電極
と、ドレイン電極層と同一の層に形成された電極であっ
てドレインバスラインの沿って延在しその両端が前記補
助容量電極と重なり領域を有する補助電極を有すること
を特徴とする薄膜トランジスタマトリクス基板におい
て、 ドレインバスラインの断線が発見された場合には、ドレ
インバスラインと補助容量電極の重なり領域を接続する
工程、前記補助電極と補助容量電極の重なり領域を接続
する工程、補助容量電極を蓄積容量バスラインとの分岐
部で切断する工程を含み、ドレインバスラインと蓄積容
量バスライン若しくはゲートバスラインとの間に短絡が
発見された場合には、蓄積容量バスライン若しくはゲー
トバスラインの両側においてドレインバスラインを切断
する工程、補助容量電極を蓄積容量バスラインとの分岐
部で切断する工程、ドレインバスラインと補助容量電極
との重なり領域で接続する工程、補助容量電極と補助電
極とを接続する工程を含む薄膜トランジスタマトリクス
基板の製造方法。 - 【請求項１５】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
に対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板であって、ドレインバスラインが蓄積容量バスライン
若しくはゲートバスラインと交差する領域においてドレ
インバスラインと前記蓄積容量バスライン又は前記ゲー
トバスラインとの対向する領域を拡張された部分に導電
層が形成された薄膜トランジスタマトリクス基板におい
て、 ドレインバスラインがゲートバスライン又は蓄積容量バ
スラインと交差する領域で断線が発見された場合、断線
箇所の両側で、かつ、導電層が蓄積容量バスライン又は
ゲートバスラインと対向しない領域において、導電層と
ドレインバスラインを接続する工程を含む薄膜トランジ
スタマトリクス基板の製造方法。 - 【請求項１６】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
の対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板において、ゲートバスラインの一部分を突出させ、該
突出部が画素電極と重なり領域を有することを特徴とす
る薄膜トランジスタマトリックス基板。 - 【請求項１７】 画素電極の短片側、かつ、その両サイ
ドにゲートバスラインの一部を部分的に突出させ、該突
出部の一部が画素電極と重なり領域を有することを特徴
とする請求項１６記載の薄膜トランジスタマトリックス
基板。 - 【請求項１８】 画素電極の短片側、かつ、その両サイ
ドにゲートバスラインの一部を部分的に突出させ、該突
出部の先端が互いに接続されていることを特徴とする請
求項１７記載の薄膜トランジスタマトリックス基板。 - 【請求項１９】 画素電極と同一の層に形成された独立
の導電膜であってゲートバスラインと平行にかつドレイ
ンバスラインとクロスするように設けられた導電膜が、
ゲートバスラインの突出部と重なり領域を有してなる請
求項１６記載の薄膜トランジスタマトリックス基板。 - 【請求項２０】 画素電極の一部分を突出させ、ゲート
バスラインと重なり領域を有してなる請求項１６に記載
の薄膜トランジスタマトリックス基板。 - 【請求項２１】 画素電極の短辺側の一部を突出させ、
ゲートラインに平行に近接して延ばし、ゲートバスライ
ンの該突出部と重なり領域を有してなる請求項２０に記
載の薄膜トランジスタマトリックス基板。 - 【請求項２２】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ゲート絶縁膜を介して該画素電極
の対向して配置されゲートバスラインと平行に延在し該
ゲート電極層に設けられた蓄積容量バスラインと、蓄積
容量バスラインから分岐しドレインバスラインと平行に
近接させて配置された補助容量電極とで構成され、集積
・マトリクス化してなる薄膜トランジスタマトリクス基
板において、 ゲート電極層の該蓄積容量バスラインから分岐される補
助容量電極はドレインバスラインに沿って延在し補助容
量電極の一部はドレインバスラインとクロスし隣接する
画素電極と重なり領域を有していることを特徴とする薄
膜トランジスタマトリクス基板。 - 【請求項２３】 絶縁性基板上に形成され、ゲート電
極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電
極からなる薄膜トランジスタの該ゲート電極同志を接続
するゲートバスラインと、該ドレイン電極同志を接続す
るドレインバスラインと、これらの上部に形成される保
護絶縁膜と、該薄膜トランジスタのソース電極に接続さ
れている画素電極と、ならびに、主蓄積容量は該画素と
保護絶縁膜を介して接続されたドレイン電極と同一層に
形成される電極とゲート絶縁膜に対向して配置された該
ゲート電極層に設けられた蓄積容量電極とで構成され、
蓄積容量バスラインから分岐しドレインバスラインと平
行に近接させて配置された補助容量電極とで構成され、
集積・マトリクス化してなる薄膜トランジスタマトリク
ス基板において、 ゲート電極層の該蓄積容量バスラインから分岐される補
助容量電極はドレインバスラインに沿って延在し補助容
量電極の一部はドレインバスラインとクロスし隣接する
画素電極と重なり領域を有していることを特徴とする薄
膜トランジスタマトリクス基板。 - 【請求項２４】 前記重なり領域は電気的に絶縁さ
れ、レーザ照射により電気的に接続が可能な請求項１７
〜２３記載の薄膜トランジスタマトリクス基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33755097A JP3680527B2 (ja) | 1997-01-31 | 1997-12-08 | 薄膜トランジスタマトリクス基板及びその製造方法 |
| TW087100735A TW466367B (en) | 1997-01-31 | 1998-01-20 | Repairable thin film transistor matrix substrate and method of repairing the substrate |
| US09/010,688 US6259494B1 (en) | 1997-01-31 | 1998-01-22 | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus |
| KR10-1998-0002619A KR100359376B1 (ko) | 1997-01-31 | 1998-01-31 | 박막트랜지스터매트릭스기판및그제조방법 |
| US09/861,796 US6614494B2 (en) | 1997-01-31 | 2001-05-21 | Repairable thin film transistor matrix substrate and method of repairing the substrate |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1928597 | 1997-01-31 | ||
| JP12873397 | 1997-05-19 | ||
| JP9-19285 | 1997-05-19 | ||
| JP9-128733 | 1997-05-19 | ||
| JP33755097A JP3680527B2 (ja) | 1997-01-31 | 1997-12-08 | 薄膜トランジスタマトリクス基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1138449A true JPH1138449A (ja) | 1999-02-12 |
| JP3680527B2 JP3680527B2 (ja) | 2005-08-10 |
Family
ID=27282569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33755097A Expired - Fee Related JP3680527B2 (ja) | 1997-01-31 | 1997-12-08 | 薄膜トランジスタマトリクス基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6259494B1 (ja) |
| JP (1) | JP3680527B2 (ja) |
| KR (1) | KR100359376B1 (ja) |
| TW (1) | TW466367B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006276369A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| WO2007043399A1 (ja) * | 2005-10-07 | 2007-04-19 | Sharp Kabushiki Kaisha | 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法 |
| JP2008008963A (ja) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | 表示パネル |
| JP2008116912A (ja) * | 2006-11-03 | 2008-05-22 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
| US7515243B2 (en) | 2002-07-23 | 2009-04-07 | Mitsubishi Electric Corporation | Display device and method for repairing line disconnection thereof |
| JP2009076722A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 回路基板、表示装置及び回路基板のリペア方法 |
| WO2009072329A1 (ja) * | 2007-12-03 | 2009-06-11 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機、及び、アクティブマトリクス基板の製造方法 |
| WO2010024016A1 (ja) * | 2008-08-28 | 2010-03-04 | シャープ株式会社 | 表示パネル、表示装置及びテレビ受信装置 |
| JP2010185928A (ja) * | 2009-02-10 | 2010-08-26 | Sony Corp | 表示装置の製造方法および表示装置 |
| KR101233356B1 (ko) * | 2006-10-19 | 2013-02-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 리페어 방법 |
| JP2014010435A (ja) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | 表示パネル及びその表示パネルを備えた表示装置 |
| WO2014141832A1 (ja) * | 2013-03-12 | 2014-09-18 | シャープ株式会社 | アクティブマトリクス基板、及び、表示装置 |
| JP2014527195A (ja) * | 2011-08-02 | 2014-10-09 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 |
| KR20150042178A (ko) * | 2015-04-02 | 2015-04-20 | 삼성디스플레이 주식회사 | 액정표시장치 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3688055B2 (ja) * | 1996-04-03 | 2005-08-24 | 富士通株式会社 | 面放電型ｐｄｐ |
| US6822701B1 (en) * | 1998-09-04 | 2004-11-23 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| JP3450195B2 (ja) * | 1998-09-07 | 2003-09-22 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及びその修復方法 |
| KR100603840B1 (ko) * | 1999-12-27 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법 |
| US7092059B2 (en) * | 2000-02-29 | 2006-08-15 | Sony Corporation | Liquid crystal display device with particular electrode taper using switching devices and a method of manufacturing the same |
| JP4089123B2 (ja) * | 2000-02-29 | 2008-05-28 | ソニー株式会社 | 液晶表示装置及びその製造方法 |
| KR100679916B1 (ko) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법 |
| KR20010108837A (ko) * | 2000-05-31 | 2001-12-08 | 주식회사 현대 디스플레이 테크놀로지 | 데이터 라인 오픈 리페어 수단이 구비된 액정표시장치 |
| JP4212791B2 (ja) * | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
| TWI255935B (en) * | 2000-09-13 | 2006-06-01 | Chi Mei Optoelectronics Corp | Method to manufacture address line of flat-panel display having repairing layer, and structure thereof |
| JP2002150948A (ja) * | 2000-11-08 | 2002-05-24 | Fujitsu Hitachi Plasma Display Ltd | プラズマ表示装置 |
| JP2002196352A (ja) * | 2000-12-07 | 2002-07-12 | Koninkl Philips Electronics Nv | 予備配線を有する液晶表示装置 |
| KR100816328B1 (ko) * | 2001-01-17 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP4954395B2 (ja) * | 2001-07-31 | 2012-06-13 | 三菱電機株式会社 | 表示装置の断線修復方法 |
| KR100859509B1 (ko) * | 2002-02-27 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| JP2004077718A (ja) * | 2002-08-15 | 2004-03-11 | Hitachi Displays Ltd | 液晶表示装置 |
| KR100876403B1 (ko) * | 2002-08-27 | 2008-12-31 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치 및 그 제조방법 |
| KR100920923B1 (ko) * | 2002-12-31 | 2009-10-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| CN1324390C (zh) * | 2004-04-28 | 2007-07-04 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| CN1306332C (zh) * | 2004-04-29 | 2007-03-21 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| KR100626009B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP4361844B2 (ja) * | 2004-07-28 | 2009-11-11 | 富士通株式会社 | 液晶表示装置 |
| KR101058094B1 (ko) * | 2004-12-10 | 2011-08-24 | 삼성전자주식회사 | 어레이 기판, 이를 갖는 표시장치 및 리페어 방법 |
| US7616821B2 (en) * | 2005-07-19 | 2009-11-10 | International Business Machines Corporation | Methods for transitioning compression levels in a streaming image system |
| KR101348375B1 (ko) * | 2005-09-07 | 2014-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법 |
| US20070194331A1 (en) * | 2006-02-17 | 2007-08-23 | Yeh Chang C | Liquid crystal display device and defect repairing method for the same |
| TWI333587B (en) * | 2006-09-15 | 2010-11-21 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
| TWI349915B (en) * | 2006-11-17 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
| TWI342426B (en) * | 2006-12-11 | 2011-05-21 | Chimei Innolux Corp | Liquid crystal display panel and method of repairing the same |
| DE102008015232A1 (de) * | 2007-11-15 | 2009-05-20 | Continental Teves Ag & Co. Ohg | Übertragung von Fahrzeuginformation |
| CN101581840B (zh) * | 2008-05-16 | 2012-05-30 | 北京京东方光电科技有限公司 | 液晶显示器及其修复断线的方法 |
| KR101535810B1 (ko) * | 2009-01-14 | 2015-07-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI409559B (zh) | 2010-08-27 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 液晶顯示面板 |
| KR101820032B1 (ko) * | 2010-09-30 | 2018-01-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법 |
| JP5589018B2 (ja) * | 2012-03-28 | 2014-09-10 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074088A (en) | 1974-05-21 | 1978-02-14 | Texas Instruments Incorporated | Keyboard apparatus and method of making |
| US4688896A (en) | 1985-03-04 | 1987-08-25 | General Electric Company | Information conversion device with auxiliary address lines for enhancing manufacturing yield |
| US4840459A (en) | 1987-11-03 | 1989-06-20 | General Electric Co. | Matrix addressed flat panel liquid crystal display device with dual ended auxiliary repair lines for address line repair |
| US5075674A (en) * | 1987-11-19 | 1991-12-24 | Sharp Kabushiki Kaisha | Active matrix substrate for liquid crystal display |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
| JP2875363B2 (ja) * | 1990-08-08 | 1999-03-31 | 株式会社日立製作所 | 液晶表示装置 |
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| JPH07119919B2 (ja) * | 1991-05-15 | 1995-12-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JPH055896A (ja) | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス表示装置 |
| JP2698239B2 (ja) | 1991-07-10 | 1998-01-19 | シャープ株式会社 | アクティブマトリクス表示装置の線欠陥修正方法 |
| JP2716108B2 (ja) | 1991-10-04 | 1998-02-18 | シャープ株式会社 | アクティブマトリクス表示装置の線欠陥修正方法 |
| US5260818A (en) * | 1992-05-11 | 1993-11-09 | Industrial Technology Research Institute | Display panel provided with repair capability of defective elements |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| JP3471430B2 (ja) | 1994-07-18 | 2003-12-02 | 株式会社モルテン | クリップ |
| JP3263250B2 (ja) * | 1994-08-24 | 2002-03-04 | 株式会社東芝 | 液晶表示装置 |
| JPH08110527A (ja) | 1994-10-07 | 1996-04-30 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置における点欠陥救済方法 |
| KR0139319B1 (ko) * | 1994-11-14 | 1998-06-15 | 김광호 | 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치 |
| JP3452337B2 (ja) | 1994-12-12 | 2003-09-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶表示素子 |
| KR0145901B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법 |
| KR0182014B1 (ko) * | 1995-08-23 | 1999-05-01 | 김광호 | 액정 표시 장치용 박막트랜지스터 기판 |
| KR100364771B1 (ko) * | 1995-10-20 | 2003-04-07 | 엘지전자 주식회사 | 액정표시장치의구조및제조방법 |
| JP3312101B2 (ja) * | 1996-07-02 | 2002-08-05 | シャープ株式会社 | 液晶表示装置 |
| JP3376379B2 (ja) * | 1997-02-20 | 2003-02-10 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示パネル、液晶表示装置及びその製造方法 |
-
1997
- 1997-12-08 JP JP33755097A patent/JP3680527B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-20 TW TW087100735A patent/TW466367B/zh not_active IP Right Cessation
- 1998-01-22 US US09/010,688 patent/US6259494B1/en not_active Expired - Fee Related
- 1998-01-31 KR KR10-1998-0002619A patent/KR100359376B1/ko not_active IP Right Cessation
-
2001
- 2001-05-21 US US09/861,796 patent/US6614494B2/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515243B2 (en) | 2002-07-23 | 2009-04-07 | Mitsubishi Electric Corporation | Display device and method for repairing line disconnection thereof |
| JP4517916B2 (ja) * | 2005-03-29 | 2010-08-04 | エプソンイメージングデバイス株式会社 | 液晶表示装置の製造方法 |
| JP2006276369A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| WO2007043399A1 (ja) * | 2005-10-07 | 2007-04-19 | Sharp Kabushiki Kaisha | 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法 |
| JP2008008963A (ja) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | 表示パネル |
| KR101233356B1 (ko) * | 2006-10-19 | 2013-02-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 리페어 방법 |
| JP2008116912A (ja) * | 2006-11-03 | 2008-05-22 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
| US9268187B2 (en) | 2006-11-03 | 2016-02-23 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| KR101306239B1 (ko) * | 2006-11-03 | 2013-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 불량 화소 복구 방법 |
| JP2009076722A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 回路基板、表示装置及び回路基板のリペア方法 |
| US8259246B2 (en) | 2007-12-03 | 2012-09-04 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display apparatus, television receiver, and a method for manufacturing active matrix substrate |
| WO2009072329A1 (ja) * | 2007-12-03 | 2009-06-11 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機、及び、アクティブマトリクス基板の製造方法 |
| US8300163B2 (en) | 2008-08-28 | 2012-10-30 | Sharp Kabushiki Kaisha | Display panel, display device, and television receiver |
| WO2010024016A1 (ja) * | 2008-08-28 | 2010-03-04 | シャープ株式会社 | 表示パネル、表示装置及びテレビ受信装置 |
| JP2010185928A (ja) * | 2009-02-10 | 2010-08-26 | Sony Corp | 表示装置の製造方法および表示装置 |
| JP2014527195A (ja) * | 2011-08-02 | 2014-10-09 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 |
| JP2014010435A (ja) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | 表示パネル及びその表示パネルを備えた表示装置 |
| WO2014141832A1 (ja) * | 2013-03-12 | 2014-09-18 | シャープ株式会社 | アクティブマトリクス基板、及び、表示装置 |
| KR20150042178A (ko) * | 2015-04-02 | 2015-04-20 | 삼성디스플레이 주식회사 | 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW466367B (en) | 2001-12-01 |
| KR100359376B1 (ko) | 2003-01-24 |
| US6614494B2 (en) | 2003-09-02 |
| KR19980070962A (ko) | 1998-10-26 |
| JP3680527B2 (ja) | 2005-08-10 |
| US20010022366A1 (en) | 2001-09-20 |
| US6259494B1 (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1138449A (ja) | 薄膜トランジスタマトリクス基板及びその製造方法 | |
| JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| JP3097829B2 (ja) | 液晶表示パネルおよびその補修方法 | |
| US7830467B2 (en) | Electrodes located at storage capacitor wiring in active matrix substrate | |
| KR0184089B1 (ko) | 액정표시장치 | |
| US6515720B1 (en) | Active matrix liquid crystal display device | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| KR20010049823A (ko) | 표시 장치 및 그 결함 복구 방법 | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| JP2000250436A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| KR20040010118A (ko) | 표시 장치 및 표시 장치의 단선 수복 방법 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP4491205B2 (ja) | スイッチング素子アレイ基板の修復方法 | |
| JP4372413B2 (ja) | 欠陥修正方法 | |
| JPH095786A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
| JPH09243989A (ja) | アクティブマトリクス表示装置およびその修正方法 | |
| JP2000187248A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JP4954395B2 (ja) | 表示装置の断線修復方法 | |
| KR100238796B1 (ko) | 액정표시장치 및 그 액정표시장치의 제조방법 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020924 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |