KR0139319B1 - 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치 - Google Patents

Abstract

본 발명은 한 화소에 이중 배선과 복수의 트랜지스터를 구비한 액정 표시장치에 관한 것으로서, 본 발명에 따른 액정 표시 장치는 하나의 화소에 대한 한쌍의 데이터선을 연결하는 연결 수단이 트랜지스터의 소스가 연장되어 형성되었기 때문에 간단한 구조를 가지고 있고 제조할 때에도 추가 공정을 필요로 하지 않을 뿐만 아니라, 데이터선을 이중으로 형성하여 복수의 박막트랜지스터 사이의 간격을 넓게 형성함으로써, 박막 트랜지스터 모두가 동시에 손상되지 않도록 할 수 있다.

Description

한화소에이중배선과 복수의 트랜지스터를 구비한 액정표시장치

제1도는 하나의 화소에 이중 배선 및 복수 트랜지스터를 구비하고 있는 종래의 액정 표시 장치의 등가 회로도,

제2도는 본 발명의 제1실시예에 따른 액정 표시 장치의 구조를 위에서 투시하여 도시한 도면,

제3도는 제2도의 액정 표시 장치의 등가 회로도,

제4도는 본 발명의 제2실시예에 따른 액정 표시 장치의 구조를 위에서 투시하여 도시한 도면,

제5도는 제4도의 액정 표시 장치의 등가 회로도,

제6도는 본 발명에 따른 액정 표시 장치에서 일정 크기의 입자로 인하여 배선이 끊어지는 경우의 신호의 흐름을 나타낸 도면이다.

*도면의 주요 부분에 대한 부호의 설명

1,1' : 게이트선 2,2',22',32,32' : 데이터선

4,5,6 : 트랜지스터7,7' : 게이트선 연결수단

8,38 : 데이터선 연결수단

9 : 축적 축전기10,20,30 : 화소

11,11' : 공통전극선

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게 말하자면, 한 화소에 이중 배선과 복수의 트랜지스터를 구비한 액정 표시 장치에 관한 것이다.

액정 표시 장치는 최근 들어 화면이 대형화, 고정세화하는 추세에 있다. 그러나 이에 따라서 선결함이나 점결함 등 결함에 의한 생산성 저하가 문제되고 있으며, 이러한 결함을 줄이는 것이 중요한 과제가 되고 있다.

일반적으로 결함의 발생 원인에는 다음과 같은 두 가지가 있다.

첫째, 설계한 대로 패널을 생산하는 조건 및 정밀도가 갖추어지지 않아 발생하는 결함, 둘째, 먼저 또는 막 계면의 세정이 충분히 이루어지지 않아 발생하는 결함 등이다.

이러한 결과로 액정 표시 장치에는 다음과 같은 결함이 발생한다.

첫째, 점결함으로서 화소부, 즉 박막 트랜지스터, 화소 전극 및 컬러 필터의 불량에 기인한다.

둘째, 선결함으로서 버스라인(busline)의 결함, 크로스 오버(crossover)부의 단락, 정전기에 의한 박막 트랜지스터의 문턱 전압의 불균형, 드라이버 LSI와의 접속 불량 등에 기인한다.

셋째로 표시 불균일을 들 수 있으며, 이는 셀 두께의 불균일, 액정의 배향 오차, 시정수 오차, 박막 트랜지스터 특성의 장소 산포에 의한 불균일 또는 손상 등에 기인한다.

상기한 바와 같은 결함을 줄이는 기술로는 크게 두 가지를 들 수 있는데, 그중 하나는 공정 상의 저결함화 기술로서 기본적인 회로 구성은 바꾸지 않고 배선부나 절연부의 불량을 줄이는 것이다. 이는 대형 비정질 규소 박막트랜지스터 액정 표시 장치에서 자주 이용되며, 구체적으로는 단선을 막아 배선의 저항을 줄이는 다층 배선 방식이나, 핀흘(pinholes)을 막아 절연 내압을 향상시키는 다층 절연막, 또는 배선의 단면을 경사지게 하여 배선 교차부의 단선을 방지하는 테이퍼 에칭(taper etching)등이 있다. 이러한 기술은 공정수가 증가한다는 단점이 있지만, 기본적인 회로 구성은 변하지 않으므로 개구율을 줄이지 않고 수율을 향상시킬 수 있는 실용적인 기술이다.

그러나, 공정상의 저결함화 기술만으로는 박막 트랜지스터의 불량에 의한 결함을 제거할 수 없다. 따라서, 불량 박막 트랜지스터가 있어도 결함이 생기지 않게 하거나, 그 결함이 눈에 띄지 않게 하는 것이 바로 회로 구성 상의 용장(redundancy) 기술이다. 이러한 회로 구성 상의 용장 방식은 상기한 결함 중 점결함과 선결함의 구제에 유효한 기술로서, 크게 나누어 검사·수정을 필요로 하지 않는 것과 이를 필요로 하는 것이 있다. 검사·수정을 필요로 하지 않는 것과 이를 필요로 하는 것이 있다. 검사·수정을 필요로 하지 않는 방식에는 화소 분할 방식, 박막 트랜지스터 복수화 방식 및 배선 복수화 방식 등이 있고, 검사·수정을 필요로 하는 방식에는 예비 박막 트랜지스터 또는 예비배선을 채용하는 방식이 있으며, 현재에는 검사·수정이 불필요한 방식이 주로 사용된다.

이하 각각의 회로 구성상의 용장 방식에 대하여 설명한다.

먼저, 복수의 박막 트랜지스터를 설치하는 경우에 대하여 설명한다. 이는 하나의 화소에 대하여 복수의 박막 트랜지스터를 설치한 것으로서, 인접한 두개의 박막 트랜지스터가 동시에 불량이 되는 확률은 극히 작으므로 박막 트랜지스터의 온(ON) 불량에 의한 점결함을 억제할 수 있다. 이 방식은 공정수의 증가가 없고 수정이 불필요하다는 이점이 있으나, 박막 트랜지스터의 누설에 따른 점결함의 발생률이 증가하고 개구율이 저하한다는 단점이 있다.

복수의 배선을 설치하는 경우에는 하나의 화소에 대하여 2개의 버스라인 또는 두개의 화소에 대하여 3개의 버스라인을 설치하고 버스라인의 단선을 억제한다.

이 방식 또한 공정수가 증가하지 않고 수정이 필요하지 않다는 장점이 있으나, 개구율이 저하되고 버스라인 사이의 누설이 발생할 확률이 높아진다는 단점이 있다.

화소 분할 방식의 경우에는 하나의 점을 다수의 화소로 분할하고 각각에 박막 트랜지스터를 설치한 것으로 이 중 하나의 화소가 불량이 된다고 해도 남은 화소가 정상이면 점결함으로 식별되기 어렵게 한다. 이 방식 또한 공정수의 증가가 없다는 점과 수정이 요구되지 않는다는 점에서 유용성이 있으나, 개구율이 저하한다는 단점이 있다.

이와 같이 앞에서 기술한 세 가지 방법은 각각 단점과 장점을 가지고 있으므로 이를 해결하기 위하여 이들 방법을 조합하여 사용하는 경우가 있다. 그 대표적인 예로는 복수의 배선 및 복수의 트랜지스터를 사용하는 것이다.

아래에서는 첨부한 도면을 참고로 하여 그 구체적인 적용례를 살펴보기로 한다.

제1도(가) 및 (나)는 미국 특허 제4,368,523호 Liquid Crystal Display Device Having Redundant Pairs of Address Buses에 관한 도면이다. 상기한 특허 발명은 한 화소에 다수의 트랜지스터(3,4,5,6)를 설치하는 한편 어드레스(address) 버스(1,1')와 데이터 버스(2,2')를 쌍으로 형성하고, 한쌍의 버스선 중 하나를 다른 하나와 연결하는 브리지(bridge) 수단(7,8)을 설치하여 라인 오픈(line open)시 복구가 가능하도록 한다.

그러나 이와 같은 종래의 기술은 새로운 공정을 추가하여 한 쌍의 버스 라인을 서로 연결하는 브리지 라인을 구성함으로 인하여 장치를 제조하는 공정이 복잡하게 되고 비용이 추가될 뿐 아니라 장치의 구성 자체도 복잡해진다는 문제점이 있다. 그뿐 아니라 박막 트랜지스터를 복수로 설치하는 경우 개구율이 감소하는 것을 막기 위하여 트랜지스터 사이의 간격을 좁게 형성하여야 하는데, 이 경우 일정 크기 이상의 입자가 장치에 침투하면 모든 트랜지스터가 한꺼번에 손상되기 쉽다는 문제점이 있다.

본 발명의 목적은 상기한 종래 기술의 단점을 해결하는 데에 있으며, 구체적으로는 새로운 공정을 추가하지 않고도 결함의 발생을 줄일 수 있는 단순한 구조의 액정 표시 장치를 제공하는 데에 있다.

상기한 바와 같은 목적을 달성하고자 하는 본 발명은, 다수의 화소가 행렬의 형태로 배열되어 있고, 상기 각 화소에는 다수의 트랜지스터가 연결되어 있고, 상기 각 화소는 한 쌍의 게이트선과 한 쌍의 데이터선으로 둘러싸여 있는 액정 표시 장치에 있어서, 상기 한 화소를 둘러싸고 있는 한 쌍의 게이트선을 서로 연결하는 제1연결수단, 그리고 상기 한 화소를 둘러싸고 있는 한 상의 데이터선을 서로 연결하는 제2연결 수단을 더 포함하고, 상기 제2연결 수단은 상기 트랜지스터의 소스(source)가 연장되어 형성된 것임을 특징으로 한다.

상기 트랜지스터의 수효는 2개로 할 수도 있다.

상기한 바와 같은 목적을 달성하고자 하는 본 발명의 다른 구성은, 다수의 화소가 행렬의 형태로 배열되어 있고, 상기 각 화소에는 다수의 트랜지스터가 연결되어 있고, 상기 각 화소는 한 쌍의 게이트선과 한 쌍의 데이터선과 연결되어 있는 액정 표시 장치에 있어서, 상기 한 화소와 연결되어 있는 한 쌍의 게이트선을 서로 연결하는 하나의 제1연결 수단, 그리고 상기 한 화소와 연결되어 있는 한 쌍의 데이터선을 서로 연결하는 제2연결 수단을 더 포함하고, 상기 제2연결 수단은 상기 트랜지스터의 소스가 연장되어 형성된 것임을 특징으로 한다.

상기 액정 표시 장치에서는 한 쌍의 공통전극선이 상기 게이트선과 평행하게 형성될 수 있고, 이 경우 상기 한 쌍의 공통전극선은 상기 화소를 중심으로 양쪽에 형성되어 있는 것이 바람직하다.

또, 상기 한 쌍의 게이트선은 화소를 중심으로 한 쪽에 동시에 형성되어 있을 수 있고, 상기 트랜지스터의 수효는 두 개로 할 수도 있다.

상기한 구성에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를, 첨부한 도면을 참고로 하여 상세히 설명한다.

제2도는 본 발명의 제1실시예에 따른 액정 표시 장치의 구조를 위에서 투시하여 도시한 도면이고 제3도는 그 등가 회로도이다.

도면에서 알 수 있는 바와 같이, 본 발명의 제1실시예에 따른 액정 표시 장치에서는, 행렬의 형태로 형성되어 있는 각 화소(10)의 주위를 한 쌍의 게이트선(1,1')과 한 쌍의 (2,2')이 둘러싸고 있다.

그리고 한 화소에 대한 한 쌍의 게이트선(1,1')은 한 쌍의 연결 수단(7,7')으로 서로 연결되어 있으며, 한 화소에 대한 한 쌍의 데이터선(2,2')은 하나의 연결 수단(8)으로 연결되어 있다. 게이트선(1,1')을 연결하는 연결 수단(7,7') 또는 게이트선(1,1')은, 제2도에서 볼 수 있는 바와 같이, 화소(10) 및 절연층(도시하지 않음)과 겹치고 그 겹친 부분이 축적 축전기(storage capacitor)(9)가 되어 보조 용량을 형성한다. 이렇게 형성된 보조 용량은 한 데이터 신호가 도달한 뒤 다음 데이터 신호가 도달하기 전까지 누설 전류에서 발생하는 데이터 전압의 전위 감소를 줄이는 역할을 한다. 이와 같이 보조 용량을 전 화소의 게이트선에 연결하면 전단의 전위가 데이터를 기입하는 동안에만 인가되고, 다음 단의 데이터를 기입할 때부터는 바닥 전위가 되므로 전단에 연결하더라도 축전기로서의 역할을 수행한다.

또, 이 화소(10)에 대한 스위칭 소자인 박막 트랜지스터(3,4)가 두개 형성되어 있는데, 이때 트랜지스터 사이의 간격은 종래보다 더 넓어진다. 왜냐하면, 앞에서 말한 바와 같이 데이터선(2,2')이 이중으로 형성되어 있어 개구율에 영향을 주지 않고도 트랜지스터 사이의 간격을 종래보다 더 넓게 할 수 있기 때문이다.

이 두 트랜지스터의 게이트는 서로 연결되어 있고 그 연결 부분은 게이트선(1)과 연결되어 있다. 각 트랜지스터의 소스는 연장되어 데이터선(2,2')을 서로 연결하는 연결수단(8)을 이루며, 드레인은 보조 용량(9)과 연결되어 있다.

제3도에서 중앙에 빗금쳐진 축전기는 액정 표시 장치의 다른 기판에 존재하는 공통 전극과 화소(10)의 사이에 액정이 충진되어 형성된 축전기를 나타낸다.

제4도는 본 발명의 제2실시예에 따른 액정 표시 장치의 구조를 위해서 투시하여 도시한 도면이고 제5도는 그 등가 회로도이다.

도면에서 알 수 있는 바와 같이, 본 발명의 제2실시예에 따른 액정 표시 장치에서는, 행렬의 형태로 형성되어 있는 각 화소(10)의 주위를 한 쌍의 게이트선(1,1')과 한 쌍의 데이터선(2,2')이 둘러싸고 있다. 그러나 제1실시예에서와는 달리, 한 쌍의 게이트선(1,1')이 화소를 중심으로 아래위에 각각 존재하는 것이 아니라 아래 또는 위 어느 한쪽에 존재하고 있다. 그리고 한 쌍의 공통전극선(11,11')이 화소의 아래위에 각각 게이트선(1,1')과 평행하게 존재하고 있다.

그리고 한 화소에 대한 한 쌍의 게이트선(1,1')은 하나의 연결 수단(7')으로 서로 연결되어 있으며, 한 화소에 대한 한 쌍의 데이터선(2,2')은 하나의 연결수단(8)으로 연결되어 있다.

또, 이 화소(10)에 대한 스위칭 소자인 박막 트랜지스터(3,4)가 두 개 형성되어 있는데, 이때 트랜지스터 사이의 간격은 종래보다 더 넓어진다. 왜냐하면, 앞에서 말한 바와 같이 데이터선(2,2')이 이중으로 형성되어 있어 개구율에 영향을 주지 않고도 트랜지스터 사이의 간격을 종래보다 더 넓게 할 수 있기 때문이다.

이 두 트랜지스터의 게이트는 게이트선(1)과 연결되어 있다. 각 트랜지스터의 소스는 연장되어 데이터선(2,2')을 서로 연결하는 연결 수단(8)을 이루며, 드레인은 축적 축전기(9)와 연결되어 있다.

상기한 바와 같이 본 발명에 따른 액정 표시 장치는 데이터선을 이중으로 형성하여 복수의 박막 트랜지스터 사이의 간격을 넓게 형성함으로써, 박막 트랜지스터 모두가 동시에 손상되지 않도록 할 수 있다.

그러면, 상기한 바와 같은 구성으로 이루어진 본 발명에 따른 액정 표시 장치에서, 일정 크기의 입자로 인하여 배선이 끊어지는 경우 어떻게 액정 표시 장치가 작동하는가를 제6도를 참고로 하여 설명한다.

제6도에 도시한 바와 같이, 인접한 두 화소(20,30)의 두 인접 데이터선(22,32)사이의 간격보다 크기가 큰 입자(40)가 침투하면, 인접한 두 개의 데이터선(22,32)이 모두 손상된다. 그러나, 본 발명에서는 데이터선이 전체적으로 끊어지지 않고 연결되어 있어 제6도의 화살표의 방향으로 신호가 전달될 수 있다. 즉, 제6도의 오른쪽 화소의 경우 이 화소의 왼쪽 데이터선(32)을 따라 내려오던 신호는, 손상된 왼쪽 데이터선(32)을 따라 계속 내려오지 못하고, 데이터선(32, 32')을 서로 연결하는 연결 수단(38)을 통하여 오른쪽 데이터선(32')을 따라 내려올 수 있다. 따라서 결과적으로는 데이터선의 손상과 무관하게 액정표시 장치가 정상적으로 작동할 수 있게 된다.

이상에서 설명한 바와 같이 본 발명에 따른 액정 표시 장치는 하나의 화소에 대한 한 쌍의 데이터선을 연결하는 연결수단이 트랜지스터의 소스가 연장되어 형성되었기 때문에 간단한 구조를 가지고 있고 제조할 때에도 추가 공정을 필요로 하지 않을 뿐만 아니라, 데이터선을 이중으로 형성하여 복수의 박막 트랜지스터 사이의 간격을 넓게 형성함으로써, 박막 트랜지스터 모두가 동시에 손상되지 않도록 할 수 있다.

Claims (7)

1. 다수의 화소가 행렬의 형태로 배열되어 있고, 상기 각 화소에는 다수의 트랜지스터가 연결되어 있으며, 상기 각 화소는 한 쌍의 게이트선과 한 쌍의 데이터선으로 둘러싸여 있는 액정 표시 장치에 있어서, 상기 한 화소를 둘러싸고 있는 한 쌍의 게이트선을 서로 연결하는 한 쌍의 제1연결 수단, 그리고 상기 한 화소를 둘러싸고 있는 한 쌍의 데이터선을 서로 연결하는 제2연결 수단을 더 포함하고, 상기 제2연결 수단은 상기 트랜지스터의 소스가 연장되어 형성된 것임을 특징으로 하는 액정 표시 장치.
2. 제1항에서, 상기 트랜지스터의 수효는 2개임을 특징으로 하는 액정 표시 장치.
3. 다수의 화소가 행렬의 형태로 배열되어 있고, 상기 각 화소에는 다수의 트랜지스터가 연결되어 있고, 상기 각 화소는 한 쌍의 게이트선과 한 쌍의 데이터선과 연결되어 있는 액정 표시 장치에 있어서, 상기 한 화소와 연결되어 있는 한 쌍의 게이트선을 서로 연결하는 하나의 제1 연결 수단, 그리고 상기 한 화소와 연결되어 있는 한 쌍의 데이터선을 서로 연결하는 제2연결 수단을 더 포함하고, 상기 제2연결 수단은 상기 트랜지스터의 소스가 연장되어 형성된 것임을 특징으로 하는 액정 표시 장치.
4. 제3항에서, 한 쌍의 공통전극선이 상기 게이트선과 평행하게 형성되어 있음을 특징으로 하는 액정 표시 장치.
5. 제4항에서, 상기 한 쌍의 공통전극선은 상기 화소를 중심으로 양쪽에 형성되어 있음을 특징으로 하는 액정 표시 장치.
6. 제3항 또는 제4항에서, 상기 한 쌍의 게이트선은 화소를 중심으로 한 쪽에 동시에 형성되어 있음을 특징으로 하는 액정 표시 장치.
7. 제6항에서, 상기 트랜지스터의 수효는 두 개임을 특징으로 하는 액정 표시 장치.