JP2003202846A - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法

Info

Publication number
JP2003202846A
JP2003202846A JP2002193909A JP2002193909A JP2003202846A JP 2003202846 A JP2003202846 A JP 2003202846A JP 2002193909 A JP2002193909 A JP 2002193909A JP 2002193909 A JP2002193909 A JP 2002193909A JP 2003202846 A JP2003202846 A JP 2003202846A
Authority
JP
Japan
Prior art keywords
line
source
compensation
gate
source line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002193909A
Other languages
English (en)
Inventor
Yasushi Shiraishi
泰 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002193909A priority Critical patent/JP2003202846A/ja
Priority to TW091125045A priority patent/TWI233081B/zh
Priority to US10/282,833 priority patent/US20030103045A1/en
Priority to CNB021503109A priority patent/CN1205505C/zh
Priority to KR10-2002-0066553A priority patent/KR100492456B1/ko
Publication of JP2003202846A publication Critical patent/JP2003202846A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Abstract

(57)【要約】 【課題】 断線ソースラインの補償が可能な構成を有す
る表示装置において、小型化を図り、かつ表示品位の低
下を抑制できるようにする。 【解決手段】 マトリクス状に設けられた複数のゲート
ライン１１および複数のソースライン１０と、ソースラ
イン終端部領域２２に沿って、複数のソースライン１０
と交差するように設けられ、この交差部において断線個
所５１を有する断線ソースラインと接続される予備配線
１７と、ソースライン端子部領域２１側に設けられ、ソ
ースライン１０に表示用のデータ信号を供給する正規出
力部３５および予備配線１７に表示用のデータ信号を供
給する補償出力部３７を有するソースドライバ２と、補
償出力部３７から断線ソースラインに対応するデータ信
号が出力されるように、ソースドライバ２を制御するコ
ントロール基板６とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、断線したソースラ
インの補償用ラインを有する表示装置に関するものであ
る。
【０００２】
【従来の技術】従来、複数のゲートラインと複数のソー
スライン（信号線）とがマトリクス状に設けられている
例えば液晶表示装置では、特開平８−１７１０８１号公
報に開示されているように、断線したソースラインを補
償するための構成を有している。この液晶表示装置の液
晶モジュール構造を図３を用いて説明する。
【０００３】同図に示すように、液晶表示装置は、液晶
パネル１０１、ソースドライバ１０２、ゲートドライバ
１０３、ソース基板１０４、ゲート基板１０５およびコ
ントロール基板１０６を備えている。
【０００４】液晶パネル１０１では、複数のソースライ
ン１１０と複数のゲートライン１１１とがマトリクス状
に設けられ、これらソースライン１１０とゲートライン
１１１との各交差部付近に画素部１１３が形成されてい
る。各画素部１１３において、ソースライン１１０は薄
膜トランジスタ１１４を介して画素電極１１５と接続さ
れ、ゲートライン１１１は薄膜トランジスタ１１４のゲ
ート端子と接続されている。また、画素部１１３では、
上記画素電極１１５に対向して対向電極１１６が設けら
れ、これら画素電極１１５と対向電極１１６との間は液
晶層となっている。
【０００５】上記液晶パネル１０１におけるソースライ
ン１１０の端子部領域１０７にはソースドライバ（ソー
スＴＡＢ（ＴＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ））１０２が、ゲートライン（走査線）１
１１の端子部領域１０８にはゲートドライバ（ゲートＴ
ＡＢ）１０３が、それぞれ電気的に接続されている。ま
た、ソースドライバ１０２はソース基板１０４に、ゲー
トドライバ１０３はゲート基板１０５にそれぞれ電気的
に接続されている。更に、ソース基板１０４は、コント
ローラ１２９が搭載されたコントロール基板１０６と電
気的に接続されている。
【０００６】コントローラ１２９から出力された表示デ
ータは、データバス１１７を経由して各ソースドライバ
１０２へ送られ、これに基づき、ソースドライバ１０２
から各ソースライン１１０へはデータ信号が出力され
る。一方、ゲートドライバ１０３からゲートライン１１
１へはゲート電圧が出力され、各画素部１１３の薄膜ト
ランジスタ１１４がＯＮされる。これにより、ソースド
ライバ１０２からソースライン１１０へ出力されたデー
タ電圧がコンデンサ（前記液晶層に形成される容量）へ
蓄えられる。これら一連の動作により、各画素へ所望の
電圧を蓄え、任意の表示を行うことができる。
【０００７】上記の液晶表示装置において、ソースライ
ン１１０に断線箇所１１８が存在した場合、該断線箇所
１１８からソースライン１１０の終端部側部分に接続さ
れた画素電極１１５には、前記ソースドライバ１０２か
らのソース電圧が印加されず、画素部１１３に所望の電
圧を充電することができない。このため、断線箇所１１
８から下側の画素部１１３は動作することができず、前
記ソースライン１１０のライン欠陥となる。
【０００８】そこで、上記の液晶表示装置では、該ライ
ン欠陥を補償するために、予備配線１１９、１２０を用
いたライン欠陥の修正が可能となっている。このため
に、前記液晶パネル１０１には、予備配線１１９と呼ば
れる補償用ラインが予め前記ソースライン１１０の端子
部領域１０７に設けられ、また予めソースライン１１０
の終端部領域１０９に予備配線１２０が設けられてい
る。即ち、予備配線１２０には、断線箇所１１８より入
力端子側（端子部側）のソースライン１１０、予備配線
１１９、ソースドライバ１０２、ソース基板１０４、ゲ
ート基板１０５およびゲートドライバ１０３を経由し
て、該当するソースドライバ１０２の出力が、断線箇所
１１８より終端側のソースライン１１０へ供給される。
なお、予備配線１１９、１２０およびソースライン１１
０との接続は、レーザ照射による短絡処理（通常は融合
処理）により行われる。
【０００９】具体的には、ソースドライバ１０２の出力
は、ソースドライバ１０２が備える正規出力バッファ１
２１から、ソースライン１１０と予備配線１１９との接
続ポイント１２２、および予備配線１１９を介してソー
スドライバ１０２が備える補償用出力バッファ１２３に
入力される。この補償用出力バッファ１２３にて電流増
幅された信号は、ソース基板１０４上の接続配線１２
４、接続ケーブル１２５、ゲート基板１０５、ゲートド
ライバ１０３のフレキシブル配線１２６、予備配線１２
０、および予備配線１２０とソースライン１１０との接
続ポイント１２７を介して、該当するソースライン１１
０の断線箇所１１８より終端側の画素部１１３に供給さ
れる。
【００１０】即ち、上記従来の液晶表示装置では、断線
しているソースライン１１０の補償が、断線個所１１８
の両側のソースライン１１０を、ソースライン１１０の
入力端子部側に設けられた予備配線１１９と終端部側に
設けられた予備配線１２０とを使用し、補償用出力バッ
ファ１２３を介して接続することにより行われる。
【００１１】なお、上記の補償用出力バッファ１２３
は、ソースドライバ１０２内のソースドライバＩＣ１２
８に備えられ、外部から取り込んだソース電圧を単に電
流増幅するためのバッファ・アンプである。したがっ
て、補償用出力バッファ１２３は、それ自身でソース電
圧を作り出す機能は有していない。また、補償用出力バ
ッファ１２３は、ソースドライバ１０２とは別チップで
あったり、ソースドライバ１０２のチップ内に設けられ
ている場合もある一方、前記コントローラ１２９とは独
立しており電気的にも接続されていない。
【００１２】
【発明が解決しようとする課題】上記従来の構成では、
予備配線１１９，１２０による欠陥修正可能なソースラ
イン１１０の本数は、各ソースドライバ１０２ごとに通
常１本となっており、予備配線１１９，１２０およびこ
れら予備配線１１９，１２０間の接続配線１２４もその
数だけ準備されている。例えば、表示装置が８個のソー
スドライバ１０２を備えている場合、予備配線１１９，
１２０および接続配線１２４も８組（それぞれ８本づ
つ）用意される。この場合、各ソースドライバ１０２か
らの接続配線１２４は、ソース基板１０４を経て、ゲー
ト基板１０５への接続ケーブル１２５のコネクタ（図示
せず）まで配線され、その配線数もソースドライバ１０
２の数だけ必要になる。このため、ソース基板１０４上
を多数の接続配線１２４が横断することになり、ソース
基板１０４の基板面積が大きくなる。この結果、表示装
置の額縁面積（表示に寄与しない部分の面積）が大きく
なり、さらには表示装置の外形寸法が大きくなる。
【００１３】また、予備配線１１９は、断線したソース
ライン１１０への出力電圧を、補償用出力バッファ１２
３へ導くために、ソースライン１１０の端子部領域１０
７におけるソースドライバ１０２の接続部付近に設ける
必要がある。しかしながら、ソースライン１１０の端子
部領域１０７は、ソースドライバ１０２の接続領域を確
保することが必要であり、該接続領域付近に、新たに予
備配線１１９を設ける場合は、ソースライン１１０の端
子部領域１０７の拡大が必要となる。したがって、これ
によっても表示装置の外形寸法が大きくなる一方、そう
しない場合には、表示領域１１２の面積が小さくなる。
【００１４】更に、予備配線１１９は、ある一つのソー
スドライバ１０２の全出力端子（図示せず）とそれぞれ
電気的に接続されている各ソースライン１１０を横断し
ている。なお、一つのソースドライバ１０２の出力端子
数は、通常３０〜５００本である。
【００１５】予備配線１１９は、これらソースライン１
１０と絶縁層を挟んで直交しており、その交差部では、
ソースライン１１０と予備配線１１９との間で一種のコ
ンデンサが形成されてクロス容量（浮遊容量）が発生
し、予備配線１１９の容量負荷が大きくなる。このた
め、ソースドライバ１０２の出力は、クロス容量を介し
た他のソースドライバ１０２とのカップリングにより、
他のソースドライバ１０２の出力の影響を受ける。ま
た、補償用出力バッファ１２３の入力信号に、他のソー
スライン１１０への出力と予備配線１１９とのクロス容
量が重畳される。
【００１６】この結果、予備配線１１９が接続されたソ
ースドライバ１０２の出力バッファは負荷容量が増え
る。また、前記ソースライン１１０が断線した場合、該
ソースライン１１０の端子部領域１０７における該ソー
スライン１１０の断線は、負荷容量の影響が大きく、表
示品質が低下する（出力電圧が正確でない）。
【００１７】また、ソースドライバ１個につき、欠陥修
正数可能なソースライン１１０の本数は、例えば上述
の、予備配線１１９をソースライン１１０の端子部領域
１０７におけるソースドライバ１０２の接続部付近に設
ける必要があるという理由により、通常１本となってい
る。このため、１個のソースドライバによって駆動され
る複数のソースライン１１０のうち、２本以上が断線し
ている場合には、全てのライン欠陥を修正することがで
きない。
【００１８】したがって、本発明は、予備配線である補
償用ラインの数を少なくすることにより、額縁面積を小
さくして小型化が可能であるとともに、補償用ラインと
ソースラインの信号入力端子部側との交差部でのクロス
容量の発生をなくし、表示品位の低下を抑制することが
できる表示装置およびその駆動方法の提供を目的として
いる。
【００１９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の表示装置は、マトリクス状に設けられた
複数のゲートラインおよび複数のソースラインと、前記
ソースラインの信号入力端子部とは反対側である終端部
に沿って、複数の前記ソースラインと交差するように設
けられた補償用ラインと、複数の前記ソースラインの信
号入力端子部側に設けられ、前記ソースラインに表示用
のデータ信号を供給する正規出力部、および前記補償用
ラインに表示用のデータ信号を供給する補償出力部を有
するソースドライバと、前記補償出力部から断線したソ
ースラインに対応するデータ信号が出力されるように、
前記ソースドライバを制御する制御手段とを備えている
ことを特徴としている。
【００２０】上記の構成によれば、ソースラインに断線
が生じている場合、その断線ソースラインにおける断線
個所から終端部側の部分は、補償用ラインとの交差部に
おいて、レーザ照射等により補償用ラインと電気的に接
続される。
【００２１】この状態において、各ソースラインの信号
入力端子部には、ソースドライバの正規出力部から表示
用のデータ信号が入力される。この場合、断線ソースラ
インにおける断線個所から終端部側の部分には、上記デ
ータ信号が供給されない。そこで、コントローラの制御
に基づき、断線ソースラインに対応するデータ信号（本
来、信号入力端子部側から供給されるべきデータ信号）
がソースドライバの補償出力部から出力され、このデー
タ信号が補償用ラインを介して断線ソースラインにおけ
る上記終端側部分に供給される。これにより、表示装置
では、断線ソースラインがあっても良好な表示が可能と
なる。なお、上記補償出力部は、ソースドライバに少な
くとも１個備えられていればよい。
【００２２】上記のように本発明の構成では、断線ソー
スラインにデータ信号を供給するための補償用ライン
が、ソースライン方向においては、ソースラインの終端
部側のみに設けられ、信号入力端子部側には不要となっ
ている。したがって、補償用ラインを設けるために必要
な額縁領域を小さくし、小型化が可能である。
【００２３】また、ソースラインの信号入力端子部側に
は補償用ラインが不要であることにより、ここでのソー
スラインと補償用ラインとの交差部でのクロス容量の発
生がない。したがって、上記クロス容量に起因した補償
用ラインの補償出力（データ信号）の遅延やなまりによ
る劣化が抑制され、この結果、表示品位の低下を抑制す
ることができる。
【００２４】上記の表示装置において、前記制御手段
は、断線したソースラインを特定するためのアドレス情
報を格納する記憶部を備えている構成としてもよい。
【００２５】上記の構成によれば、制御手段は、記憶部
が格納しているアドレス情報に基づいて、断線ソースラ
インに対応するデータ信号が補償出力部から出力される
ように、ソースドライバを適切に制御することができ
る。
【００２６】上記の表示装置は、少なくとも前記ゲート
ライン、ソースラインおよび補償用ラインを有する表示
パネルを備え、この表示パネルの端縁部に沿って複数の
ソースドライバが配列され、この配列における最端部の
ソースドライバの補償出力部のみが、前記補償用ライン
と接続されている構成としてもよい。
【００２７】前述のように、補償用ラインをソースライ
ンの信号入力端子部側に設ける必要がないことから、補
償用ラインにデータ信号を供給するソースドライバの補
償出力部は、１個のソースドライバにおいて容易に複数
個設けることができる。したがって、上記のように、上
記最端部のソースドライバの補償出力部のみが補償用ラ
インと接続されている構成とすることができる。
【００２８】上記の構成によれば、断線ソースラインを
本来駆動すべきソースドライバのみからの補償出力を、
その断線ソースラインに供給する必要がない。これによ
り、補償用ラインの引き回し距離を短くでき、また、そ
の引き回しによる補償出力の信号遅延および信号のなま
りを防止することができる。
【００２９】また、上記最端部のソースドライバが複数
個の補償出力部を備え、それら補償出力部に接続された
複数の補償用ラインにより複数のソースラインの補償を
行った場合には、各補償用ラインの引き回し距離をほぼ
等しくでき、引き回し距離の違いから生じる表示品位の
低下を防止できる。
【００３０】上記の表示装置は、少なくとも前記ゲート
ライン、ソースラインおよび補償用ラインを有する表示
パネルを備え、この表示パネルの端縁部に沿って複数の
ソースドライバが配列され、この配列における最端部か
ら、全ソースドライバ数よりも少ない複数個のソースド
ライバのみが、前記補償用ラインと接続されている構成
としてもよい。
【００３１】上記の構成によれば、複数個のソースライ
ンの配列における最端部から、複数個のソースドライバ
のみが、補償用ラインと接続されているので、断線ソー
スラインの数に対して最端部のソースドライバにおける
補償出力部の数では不足する場合にも、さらに例えば最
端部から２番目のソースドライバの補償出力部を使用す
ることにより対応することができる。
【００３２】そして、この場合にも、ソースラインの配
列における最端部側のソースドライバの補償出力部を使
用することになるので、補償用ラインの引き回し距離を
短くでき、また、その引き回しによる補償出力の信号遅
延および信号のなまりを防止することができる。
【００３３】上記の表示装置は、１個のソースドライバ
に前記補償出力部が複数個設けられ、少なくともこの数
と同数の前記補償用ラインを備えている構成としてもよ
い。
【００３４】上記の構成によれば、１個のソースドライ
バの補償出力部により複数の断線ソースラインに対応可
能となる。
【００３５】上記の表示装置は、少なくとも前記ゲート
ライン、ソースラインおよび補償用ラインを有する表示
パネルを備え、前記補償用ラインにおける、前記ゲート
ライン方向との交差方向に延びる部分と前記ソースライ
ン方向との交差方向に延びる部分とが前記表示パネルの
端縁部に沿って形成されている構成としてもよい。
【００３６】上記の構成によれば、補償用ラインにおけ
る、ゲートライン方向との交差方向に延びる部分とソー
スライン方向との交差方向に延びる部分とが表示パネル
の端縁部に沿って形成されているので、ゲートドライバ
を設けるためのゲート基板を廃止したゲート基板レス構
造の表示装置に対応可能である。
【００３７】上記の表示装置において、前記補償用ライ
ンは、前記ゲートライン方向との交差方向に延びる部分
がゲートライン非形成領域においてゲートラインと交差
しないように形成され、前記ソースライン方向との交差
方向に延びる部分がソースライン終端部領域においてソ
ースラインと交差するように形成されている構成として
もよい。
【００３８】上記の構成によれば、表示装置がゲート基
板レス構造であっても、補償用ラインは、ゲートライン
方向との交差方向に延びる部分がゲートライン非形成領
域においてゲートラインと交差しないように形成されて
いるので、補償用ラインがゲートラインと交差すること
による負荷容量の増加を回避可能である。また、補償用
ラインの配線幅を太くすることによってインピーダンス
を低下させ、信号劣化を抑制する構成にも対応可能とな
る。
【００３９】本発明の表示装置の駆動方法は、マトリク
ス状に設けられた複数のゲートラインおよび複数のソー
スラインと、前記ソースラインの信号入力端子部とは反
対側である終端部に沿って、複数の前記ソースラインと
交差するように設けられ、この交差部において断線個所
を有する断線ソースラインと接続される補償用ラインと
を備えた表示装置を使用し、各ソースラインの各信号入
力端部には、表示用の正規のデータ信号を供給する一
方、前記断線ソースラインと接続された補修用ラインに
は、断線ソースラインを特定するためのアドレス情報に
基づき、断線ソースラインに対応するデータ信号を供給
することを特徴としている。
【００４０】上記の構成によれば、ソースラインに断線
個所が生じている場合、その断線ソースラインにおける
断線個所から終端部側の部分は、補償用ラインとの交差
部においてレーザ照射等により補償用ラインと電気的に
接続される。
【００４１】この状態において、各ソースラインの信号
入力端子部には、表示用のデータ信号が入力される。こ
の場合、断線ソースラインにおける断線個所から終端部
側の部分には、上記データ信号が供給されない。そこ
で、断線ソースラインに対応するデータ信号（本来、信
号入力端子部側から供給されるべきデータ信号）を、断
線ソースラインを特定するためのアドレス情報に基づ
き、補償用ラインを介して断線ソースラインにおける上
記終端側部分に供給する。これにより、表示装置では、
断線ソースラインがあっても良好な表示が可能となる。
【００４２】上記のように本発明の構成では、断線ソー
スラインにデータ信号を供給するための補償用ライン
が、ソースラインの終端部側のみに設けられ、信号入力
端子部側には不要となっている。したがって、表示装置
は、補償用ラインを設けるために必要な額縁領域を小さ
くし、小型化が可能である。
【００４３】また、ソースラインの信号入力端子部側に
は補償用ラインが不要であることにより、ここでのソー
スラインと補償用ラインとの交差部でのクロス容量の発
生がない。したがって、上記クロス容量に起因した補償
用ラインの補償出力（データ信号）の遅延やなまりによ
る劣化が抑制され、この結果、表示装置における表示品
位の低下を抑制することができる。
【００４４】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態を図１および図２に基づいて以下に説明する。本
実施の形態において、表示装置は液晶表示装置に適用さ
れている。液晶表示装置は、図１に示すように、液晶パ
ネル１、複数のソースドライバ２、複数のゲートドライ
バ３、ソース基板４、ゲート基板５およびコントロール
基板６を備えている。
【００４５】液晶パネル１では、複数のソースライン１
０と複数のゲートライン１１とがマトリクス状に設けら
れ、これらソースライン１０とゲートライン１１との各
交差部付近に画素部１３が形成されている。各画素部１
３において、ソースライン１０は薄膜トランジスタ１４
を介して画素電極１５と接続され、ゲートライン１１は
薄膜トランジスタ１４のゲート端子と接続されている。
また、画素部１３では、上記画素電極１５に対向して対
向電極１６が設けられ、これら画素電極１５と対向電極
１６との間は液晶層となっている。
【００４６】上記ソースライン１０はＡｌ／Ｔｉからな
り、ゲートライン１１はＴｉＮ／Ａｌ／Ｔｉからなり、
これら両者は窒化シリコン膜からなる絶縁膜を介して交
差している。画素電極１５は、ＩＴＯ（Ｉｎｄｉｕｍ
Ｔｉｎ Ｏｘｉｄｅ）などの透明伝導性膜からなる。
【００４７】液晶パネル１は、表示領域２０における一
辺側の周縁部にソースライン端子部領域２１を有し、そ
の反対辺側の周縁部にソースライン終端部領域２２を有
している。また、これら両辺側とは別の一辺側の周縁部
に、ゲートライン端子部領域２３を有している。ソース
ライン端子部領域２１は、ソースライン１０へソース電
圧を印加するための入力端子（図示せず）が設けられる
領域である。ソースライン終端部領域２２は予備配線１
７が設けられる領域である。ゲートライン端子部領域２
３は、ゲートライン１１へゲート電圧を印加するための
入力端子（図示せず）が設けられる領域である。上記予
備配線１７は、ソースライン終端部領域２２において、
ゲートライン１１と平行に、かつ各ソースライン１０と
交差するように設けられている。
【００４８】ソースライン１０およびゲートライン１１
の上記入力端子は、ＩＴＯ／ＴｉＮ／Ａｌ／Ｔｉの積層
パターンで形成される。一方、予備配線１７は、ＴｉＮ
／Ａｌ／Ｔｉの積層パターンで形成される積層膜からな
る。
【００４９】液晶パネル１におけるソースライン端子部
領域２１にはソースライン１０の駆動回路であるソース
ドライバ（ソースＴＡＢ）２が、ゲートライン（走査
線）１１の端子部領域２３にはゲートライン１１の駆動
回路であるゲートドライバ（ゲートＴＡＢ）３が、それ
ぞれ電気的に接続されている。また、ソースドライバ２
はソース基板４に、ゲートドライバ３はゲート基板５に
それぞれ電気的に接続され、ソース基板４はコントロー
ル基板６と電気的に接続されている。
【００５０】ソース基板４とゲート基板５にはそれぞれ
複数の接続配線２４が備えられており、両基板４、５の
接続配線２４同士は接続ケーブル２５を介して電気的に
接続されている。また、ゲート基板５の接続配線２４
は、液晶パネル１の予備配線１７と電気的に接続されて
いる。そして、ソース基板４の接続配線２４、接続ケー
ブル２５、ゲート基板５の接続配線２４および予備配線
１７によって液晶表示装置の補償ラインが構成されてい
る。
【００５１】ここで、ソース基板４と液晶パネル１のソ
ースライン１０との接続、ゲート基板５と液晶パネル１
のゲートライン１１との接続は、ソースドライバ２、ゲ
ートドライバ３が設けられているそれぞれのフレキシブ
ル配線基板２６を介して行われている。このうち、フレ
キシブル配線基板２６とソースライン１０およびゲート
ライン１１との接続は、異方性伝導膜（ＡＣＦ：Ａｎｉ
ｔｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｏｒ Ｆｉｌｍ）を
介して行われている。また、ゲートドライバ３とゲート
基板５との接続、およびソースドライバ２とソース基板
４との接続も異方性伝導膜を介して行われている。
【００５２】前記ソースドライバ２はソースドライバＩ
Ｃ３１によって構成され、ゲートドライバ３はゲートド
ライバＩＣ３２によって構成されている。ソースドライ
バ２は、回路部３３と、この回路部３３に接続される複
数個の正規出力バッファ３４と、正規出力バッファ３４
からの出力部となる正規出力部３５と、この回路部３３
に接続される少なくとも１個の補償出力バッファ３６
（本実施の形態では複数個）と、各補償出力バッファ３
６からの出力部となる補償出力部３７とを備えている。
【００５３】正規出力バッファ３４は、それぞれソース
ライン１０と接続され、各補償出力バッファ３６はソー
ス基板４の接続配線２４、即ち液晶パネル１の予備配線
１７と接続されている。正規出力部３５からは、断線し
ていないソースライン１０に対応したデータ信号、即ち
正規出力が送出される一方、補償出力部３７からは、断
線したソースライン１０に対応したデータ信号、即ち補
償出力が送出される。
【００５４】コントロール基板６には、ソースドライバ
２を制御するコントローラ４１、およびＲＯＭ４２が設
けられている。コントローラ４１は、図２（ａ）に示す
ように、制御回路４３、アドレス比較器４４、ラッチ回
路４５、メモリ４６およびマルチプレクサ４７を備えて
いる。
【００５５】制御回路４３は、メモリ４６へのアドレス
の書き込み・読み出し、及びマルチプレクサ４７の制御
を行い、アドレス比較器４４は、メモリ４６に格納され
ている、ＲＯＭ４２に格納された断線ラインのアドレス
に一致した表示データを取り出す動作を行い、ラッチ回
路４５は、アドレス比較器４４により取り出された表示
データを格納し、メモリ４６は、液晶表示装置の外部か
らコントローラ４１に与えられた正規出力データである
表示データを保存し、マルチプレクサ４７は、ラッチ回
路４５に格納されている断線ラインの補償出力データで
ある表示データを、前記メモリ４６に格納されている正
規出力データの読み出し期間とは別の期間に切り替えて
出力する回路である。
【００５６】上記の構成において、コントローラ４１か
ら出力された表示データは、データバス４８を経由して
各ソースドライバ２へ送られ、これに基づき、ソースド
ライバ２から各ソースライン１０へデータ信号が出力さ
れる。一方、ゲートドライバ３から各ゲートライン１１
へは順次ゲート電圧が出力され、各画素部１３の薄膜ト
ランジスタ１４が順次ＯＮされる。これにより、ソース
ドライバ２からソースライン１０へ出力されたデータ電
圧がコンデンサ（前記液晶層に形成される容量）へ蓄え
られる。これら一連の動作により、各画素部１３に所望
の電圧が蓄え、任意の表示が行われる。
【００５７】つぎに、コントローラ４１による補償出力
の発生動作を含む、液晶表示装置の動作について説明す
る。ここでは、第Ｎ番目のソースライン１０に断線があ
るものとして、図２（ａ）、（ｂ）を用いて説明する。
なお、図２（ｂ）は各データ出力を示すタイミングチャ
ートである。
【００５８】まず、液晶表示装置の外部からコントロー
ラ４１に与えられた表示データは、一旦、メモリ４６に
格納される。このメモリ４６は、通常、１水平走査期間
（１Ｈａ）分の容量を有し、表示データの並べ替えなど
に用いられる。この表示データの並べ替えは、出力周波
数を低減するために、また同時に、複数のソースドライ
バ２に出力できるようにするために、一種のパラレル・
シリアル変換を施す方法により主に行われる。
【００５９】ＲＯＭ４２は、書き換えが可能な不揮発性
メモリであり、単に、断線ラインデータ（断線アドレス
も含む）が格納されている。メモリ４６への書き込みア
ドレスは、液晶パネル１における液晶表示画面の端から
順に割り振られたソースライン番号と相関がとれてお
り、すなわち、該書き込みアドレスを監視することによ
り、任意のソースライン１０の書き込みデータを特定す
ることができる。
【００６０】ＲＯＭ４２に格納された断線アドレスに一
致した、前記メモリ４６に格納されているデータを取り
出す動作は、アドレス比較器４４によって実行され、取
り出されたサンプルデータは、ラッチ回路４５に格納さ
れる。
【００６１】これら一連の動作によって、１水平走査期
間（１Ｈａ）に獲得すべき断線ラインの補償出力データ
がラッチ回路４５へ格納される。前記補償出力データ
は、次の水平走査期間（１Ｈｂ）に、正規出力データ
（メモリ４６に格納）の読み出し期間（ｔ2 ）とは別の
補償出力期間（ｔ1 ）に、マルチプレクサ４７にて切り
替えて出力される。ただし、補償出力は、正規出力と同
じフォーマットを用いて、ソースドライバ２の出力数が
増えたものとして扱われる。
【００６２】例えば、１個のソースドライバ２を４８０
本出力とする場合、補償出力部３７を４本設ければ、合
計４８４本出力のソースドライバ２を用意することにな
る。
【００６３】前記図１の表示装置において、コントロー
ラ４１から、通常のソースライン１０への出力データと
共に出力された、断線ラインへの補償出力データは、各
ソースドライバ２へ、データバス４８を介して通常の方
法により伝送される。伝送されたデータは、回路部３３
において、補償出力および正規出力のデータに変換され
る。
【００６４】正規出力は、正規出力部３５からソースラ
イン１０に供給される。また、補償出力は、例えばソー
スドライバ２の配列方向における最端部のソースドライ
バ２における補償出力部３７から出力される。
【００６５】ソースライン１０が断線個所５１において
断線した場合、そのソースライン１０と予備配線１７と
が接続ポイント５２においてレーザ照射により溶着され
る。そして、上記ソースライン１０の断線個所５１から
ソースライン端子部領域２１側（入力端側）の部分端子
に対しては、正規出力が正規出力部３５から出力され
る。一方、上記ソースライン１０の断線個所５１からソ
ースライン終端部領域２２の部分に対しては、補償出力
が補償出力部３７から出力される。この場合、補償出力
部３７から出力された補償出力は、ソース基板４、接続
ケーブル２５、ゲート基板５、ゲートドライバ３、液晶
パネル１の予備配線１７、接続ポイント５２と順に経由
して、上記ソースライン１０の断線個所５１からソース
ライン終端部領域２２の部分に供給される。
【００６６】本発明によれば、以上のようにして、断線
したソースライン１０が補償されるので、ソースライン
端子部領域２１において、図３に示したような従来の液
晶表示装置で必要であった予備配線１１９が不要となっ
ている。そのため、ソースライン端子部領域２１の面積
を小さくすることができ、液晶表示装置の狭額縁化を図
ることができる。
【００６７】また、ソースライン端子部領域２１側にお
いては、予備配線とソースライン１０との交差部による
クロス容量が形成されないため、補償出力の遅延および
なまりを防止することができ、表示品位を向上させるこ
とができる。
【００６８】更に、ソースライン端子部領域２１側にお
いては、予備配線とソースライン１０とのレーザ溶着等
による短絡処理が必要なく、予備配線接続による、出力
電圧（補償出力）の劣化をなくすことができる。それと
同時に、レーザ溶着等の工程を減らすことができ、製作
コストの低減も図ることができる。
【００６９】また、補償出力を供給する補償出力部３７
は、予備配線をソースライン端子部領域２１側に設ける
必要がないなどの理由から、１個のソースドライバ２に
おいて容易に複数個設けることができるため、液晶パネ
ル１に配列された複数のソースドライバ２のうちの、最
端部に位置するソースドライバ２のみを用いて、断線し
た複数のソースライン１０に対して補償出力を供給する
ことができる。この場合、他のソースドライバ２の補償
出力部３７は使用されず、オープン状態となる。
【００７０】したがって、従来のように、断線したソー
スライン１０を本来駆動すべきソースドライバ２のみか
らの補償出力を、該断線ラインに供給する必要がない。
これにより、ソース基板４上における接続配線２４の引
き回し距離を短くでき、また、その引き回しによる補償
出力の信号遅延、および信号のなまりを防止することが
できる。
【００７１】更に、一つの液晶パネル１に複数の断線が
生じた場合であっても、前記の通り、１つのソースドラ
イバ２には、補償出力を供給する補償出力部３７が複数
個設けられているため、該補償出力部３７を使用するこ
とにより、断線したソースライン１０を本来駆動すべき
ソースドライバ２の位置までそれぞれの接続配線２４を
引き回す必要がない。これにより、各接続配線２４の引
き回し距離をほぼ等しくして、引き回し距離の違いから
生じる表示品位の低下を防止できる。なお、前記ソース
ドライバ２内に設けられた複数の補償出力バッファ３６
の各駆動能力は、互いに同じであってもよいし、各断線
ラインまでの各接続配線の距離に応じて異ならせてもよ
い。
【００７２】また、補償するソースライン１０の数を多
くし、あるいは１個のソースドライバ２が備える補償出
力部３７の数を少なくする場合には、最端部のソースド
ライバ２だけでなく、最端部に近い側のソースドライバ
２から順次、その補償出力部３７を使用することもでき
る。
【００７３】また、最端部以外の、他のソースドライバ
２により正規出力が供給されているソースライン１０の
ブロックにおいて断線が発生した場合には、コントロー
ラ４１が、該他のソースドライバ２から断線ラインに供
給される予定のデータを最端部のソースドライバ２の補
償出力データとして出力させる。これにより、断線箇所
のソースドライバ２以外のソースドライバ２の補償出力
も利用できるようになり、１個のソースドライバ２当た
りの断線修正箇所数の制限を取り除くことができる。
【００７４】〔実施の形態２〕本発明の実施の他の形態
を図４に基づいて以下に説明する。なお、説明の便宜
上、前記の実施の形態に示した手段と同一の機能を有す
る手段には同一の符号を付記し、その説明を省略する。
【００７５】本実施の形態の表示装置はゲート基板レス
構造となっている。このゲート基板レス構造は、コント
ローラ４１からのゲート制御信号を、ソースドライバ
（ソースＴＡＢ）２およびパネル上配線部６２を経由し
て各ゲートドライバ（ゲートＴＡＢ）３へ供給するよう
にしたことにより、前記のゲート基板５を廃止したもの
である。このゲート基板レス構造を採用したことに伴
い、本実施の形態の表示装置では、予備配線１７が表示
パネル６１の表示領域における周縁部に配置されてい
る。
【００７６】この場合、予備配線１７は、上記のゲート
制御信号の供給線と同様の経路にて配線することも可能
であるももの、本表示装置では、液晶パネル６１におけ
るゲートドライバ３側とは反対側の端縁部であって、ゲ
ートライン１１が形成されていない領域であるゲートラ
イン非形成領域６３に配線している。したがって、予備
配線１７は、液晶パネル６１において、ゲートドライバ
３およびソースドライバ２が設けられていない側の端縁
部である、ゲートライン非形成領域６３からソースライ
ン終端部領域２２にかけて配置され、ゲートライン１１
とは交差しないようになっている。
【００７７】なお、液晶パネル６１は、上記パネル上配
線部６２を有する点、および予備配線１７がゲートライ
ン非形成領域６３からソースライン終端部領域２２にか
けて配置されている点、即ち予備配線１７の配置形態に
おいて前記液晶パネル１と異なるものの、他の構成は液
晶パネル１と同様である。
【００７８】また、予備配線１７は、ソースライン端子
部領域２１において、ソースライン端子部領域２１に沿
って並ぶ最端部のソースドライバ２であって、最もゲー
トライン非形成領域６３寄り、即ち最も予備配線１７の
入力端子寄りのソースドライバ２（図４中の最も右側の
ソースドライバ２）における補償出力バッファ３６と接
続されている。
【００７９】上記の構成において、補償出力バッファ３
６からの出力信号は、ソース基板４を経由せずに予備配
線１７に入力され、予備配線１７における、ゲートドラ
イバ３側とは反対側の端縁部であるゲートライン非形成
領域６３の部分、およびソースドライバ２側とは反対側
の端縁部であるソースライン終端部領域２２の部分を経
由し、さらに接続ポイント５２を経由して、断線個所５
１を有するソースライン１０に供給される。
【００８０】上記の構成では、表示装置がゲート基板レ
ス構造であっても、予備配線１７がゲートライン１１と
交差しない構成とすることが可能である。したがって、
予備配線１７がゲートライン１１と交差することによる
負荷容量の増加を回避可能である。また、予備配線１７
の配線幅を太くすることによってインピーダンスを低下
させ、信号劣化を抑制する構成にも対応可能となる。な
お、その他の機能については、前記の表示装置と同様で
ある。
【００８１】本発明は上述した各実施形態に限定される
ものではなく、請求項に示した範囲で種々の変更が可能
であり、異なる実施形態にそれぞれ開示された技術的手
段を適宜組み合わせて得られる実施形態についても本発
明の技術的範囲に含まれる。
【００８２】本発明の表示装置は、以上のように、マト
リクス状に設けられた複数のゲートラインおよび複数の
ソースラインと、前記ソースラインの信号入力端子部と
は反対側である終端部に沿って、複数の前記ソースライ
ンと交差するように設けられ、この交差部において、断
線個所を有する断線ソースラインと接続される補償用ラ
インと、複数の前記ゲートラインの信号入力端子部側に
設けられ、前記ゲートラインに走査信号を供給するゲー
トドライバと、複数の前記ソースラインの信号入力端子
部側に設けられ、前記ソースラインに表示用のデータ信
号を供給する正規出力部、および前記補償用ラインに表
示用のデータ信号を供給する補償出力部を有するソース
ドライバと、前記補償出力部から前記断線ソースライン
に対応するデータ信号が出力されるように、前記ソース
ドライバを制御する制御手段とを備えている構成であ
る。
【００８３】
【発明の効果】以上のように、本発明の表示装置は、マ
トリクス状に設けられた複数のゲートラインおよび複数
のソースラインと、前記ソースラインの信号入力端子部
とは反対側である終端部に沿って、複数の前記ソースラ
インと交差するように設けられた補償用ラインと、複数
の前記ソースラインの信号入力端子部側に設けられ、前
記ソースラインに表示用のデータ信号を供給する正規出
力部、および前記補償用ラインに表示用のデータ信号を
供給する補償出力部を有するソースドライバと、前記補
償出力部から断線したソースラインに対応するデータ信
号が出力されるように、前記ソースドライバを制御する
制御手段とを備えている構成である。
【００８４】上記のように本発明の構成では、断線ソー
スラインにデータ信号を供給するための補償用ライン
が、ソースライン方向においては、ソースラインの終端
部側のみに設けられ、信号入力端子部側には不要となっ
ている。したがって、補償用ラインを設けるために必要
な額縁領域を小さくし、小型化が可能である。
【００８５】また、ソースラインの信号入力端子部側に
は補償用ラインが不要であることにより、ここでのソー
スラインと補償用ラインとの交差部でのクロス容量の発
生がない。したがって、上記クロス容量に起因した補償
用ラインの補償出力（データ信号）の遅延やなまりによ
る劣化が抑制され、この結果、表示品位の低下を抑制す
ることができる。
【００８６】上記の表示装置において、前記制御手段
は、断線したソースラインを特定するためのアドレス情
報を格納する記憶部を備えている構成としてもよい。
【００８７】上記の構成によれば、制御手段は、記憶部
が格納しているアドレス情報に基づいて、断線ソースラ
インに対応するデータ信号が補償出力部から出力される
ように、ソースドライバを適切に制御することができ
る。
【００８８】上記の表示装置は、少なくとも前記ゲート
ライン、ソースラインおよび補償用ラインを有する表示
パネルを備え、この表示パネルの端縁部に沿って複数の
ソースドライバが配列され、この配列における最端部の
ソースドライバの補償出力部のみが、前記補償用ライン
と接続されている構成としてもよい。
【００８９】上記の構成によれば、断線ソースラインを
本来駆動すべきソースドライバのみからの補償出力をそ
の断線ソースラインに供給する必要がない。これによ
り、補償用ラインの引き回し距離を短くでき、また、そ
の引き回しによる補償出力の信号遅延および信号のなま
りを防止することができる。
【００９０】また、上記最端部のソースドライバが複数
個の補償出力部を備え、それら補償出力部に接続された
複数の補償用ラインにより複数のソースラインの補償を
行った場合には、各補償用ラインの引き回し距離をほぼ
等しくでき、引き回し距離の違いから生じる表示品位の
低下を防止できる。
【００９１】上記の表示装置は、少なくとも前記ゲート
ライン、ソースラインおよび補償用ラインを有する表示
パネルを備え、この表示パネルの端縁部に沿って複数の
ソースドライバが配列され、この配列における最端部か
ら、全ソースドライバ数よりも少ない複数個のソースド
ライバのみが、前記補償用ラインと接続されている構成
としてもよい。
【００９２】上記の構成によれば、複数個のソースライ
ンの配列における最端部から複数個のソースドライバの
みが、補償用ラインと接続されているので、断線ソース
ラインの数に対して最端部のソースドライバにおける補
償出力部の数では不足する場合にも、さらに例えば最端
部から２番目のソースドライバの補償出力部を使用する
ことにより対応することができる。
【００９３】そして、この場合にも、ソースラインの配
列における最端部側のソースドライバの補償出力部を使
用することになるので、補償用ラインの引き回し距離を
短くでき、また、その引き回しによる補償出力の信号遅
延および信号のなまりを防止することができる。
【００９４】上記の表示装置は、１個のソースドライバ
に前記補償出力部が複数個設けられ、少なくともこの数
と同数の前記補償用ラインを備えている構成としてもよ
い。
【００９５】上記の構成によれば、１個のソースドライ
バの補償出力部により複数の断線ソースラインに対応可
能となる。
【００９６】上記の表示装置は、少なくとも前記ゲート
ライン、ソースラインおよび補償用ラインを有する表示
パネルを備え、前記補償用ラインにおける、前記ゲート
ライン方向との交差方向に延びる部分と前記ソースライ
ン方向との交差方向に延びる部分とが前記表示パネルの
端縁部に沿って形成されている構成としてもよい。
【００９７】上記の構成によれば、補償用ラインにおけ
る、ゲートライン方向との交差方向に延びる部分とソー
スライン方向との交差方向に延びる部分とが表示パネル
の端縁部に沿って形成されているので、ゲートドライバ
を設けるためのゲート基板を廃止したゲート基板レス構
造の表示装置に対応可能である。
【００９８】上記の表示装置において、前記補償用ライ
ンは、前記ゲートライン方向との交差方向に延びる部分
がゲートライン非形成領域においてゲートラインと交差
しないように形成され、前記ソースライン方向との交差
方向に延びる部分がソースライン終端部領域においてソ
ースラインと交差するように形成されている構成として
もよい。
【００９９】上記の構成によれば、表示装置がゲート基
板レス構造であっても、補償用ラインは、ゲートライン
方向との交差方向に延びる部分がゲートライン非形成領
域においてゲートラインと交差しないように形成されて
いるので、補償用ラインがゲートラインと交差すること
による負荷容量の増加を回避可能である。また、補償用
ラインの配線幅を太くすることによってインピーダンス
を低下させ、信号劣化を抑制する構成にも対応可能とな
る。
【０１００】本発明の表示装置の駆動方法は、マトリク
ス状に設けられた複数のゲートラインおよび複数のソー
スラインと、前記ソースラインの信号入力端子部とは反
対側である終端部に沿って、複数の前記ソースラインと
交差するように設けられ、この交差部において断線個所
を有する断線ソースラインと接続される補償用ラインと
を備えた表示装置を使用し、各ソースラインの各信号入
力端子部には、表示用の正規のデータ信号を供給する一
方、前記断線ソースラインと接続された補償用ラインに
は、断線ソースラインを特定するためのアドレス情報に
基づき、断線ソースラインに対応するデータ信号を供給
する構成である。
【０１０１】上記のように本発明の構成では、断線ソー
スラインにデータ信号を供給するための補償用ライン
が、ソースラインの終端部側のみに設けられ、信号入力
端子部側には不要となっている。したがって、表示装置
は、補償用ラインを設けるために必要な額縁領域を小さ
くし、小型化が可能である。
【０１０２】また、ソースラインの信号入力端子部側に
は補償用ラインが不要であることにより、ここでのソー
スラインと補償用ラインとの交差部でのクロス容量の発
生がない。したがって、上記クロス容量に起因した補償
用ラインの補償出力（データ信号）の遅延やなまりによ
る劣化が抑制され、この結果、表示装置における表示品
位の低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態における液晶表示装置の
全体構成図である。
【図２】図２（ａ）は図１に示したコントローラの構成
を示すブロック図、図２（ｂ）は、図２（ａ）に示した
コントローラにおける各部の信号のタイミングチャート
である。
【図３】従来の液晶表示装置の全体構成図である。
【図４】本発明の実施の他の形態における液晶表示装置
の全体構成図である。
【符号の説明】
1,61 液晶パネル（表示パネル） ２ ソースドライバ ３ ゲートドライバ １０ ソースライン １１ ゲートライン １７ 予備配線（補償用ライン） ２１ ソースライン端子部領域（ソースラインの信号
入力端子部側） ２２ ソースライン終端部領域（終端部） ３４ 正規出力バッファ ３５ 正規出力部 ３６ 補償出力バッファ ３７ 補償出力部 ４１ コントローラ（制御手段） ４２ ＲＯＭ（制御手段、記憶部） ５１ 断線個所 ５２ 接続ポイント ６３ ゲートライン非形成領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｒ ６２３Ｙ ６３１ ６３１Ｕ ６７０ ６７０Ａ ６８０ ６８０Ｇ Ｆターム(参考） 2H092 GA11 GA24 GA28 JB71 JB73 5C006 AA16 AC11 AF14 AF22 AF25 AF43 AF50 AF51 AF65 AF78 BB16 BC11 BC20 BC23 BF04 BF05 BF08 BF09 BF14 BF24 BF25 EB04 FA20 FA22 FA26 FA37 FA42 FA51 5C080 AA10 BB05 DD05 DD23 DD28 FF11 GG12 JJ02 JJ03 JJ04 5C094 AA02 AA15 BA03 BA43 CA19 DA09 DB01 DB05

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】マトリクス状に設けられた複数のゲートラ
    インおよび複数のソースラインと、 前記ソースラインの信号入力端子部とは反対側である終
    端部に沿って、複数の前記ソースラインと交差するよう
    に設けられた補償用ラインと、 複数の前記ソースラインの信号入力端子部側に設けら
    れ、前記ソースラインに表示用のデータ信号を供給する
    正規出力部、および前記補償用ラインに表示用のデータ
    信号を供給する補償出力部を有するソースドライバと、 前記補償出力部から断線したソースラインに対応するデ
    ータ信号が出力されるように、前記ソースドライバを制
    御する制御手段とを備えていることを特徴とする表示装
    置。
  2. 【請求項２】前記制御手段は、断線したソースラインを
    特定するためのアドレス情報を格納する記憶部を備えて
    いることを特徴とする請求項１に記載の表示装置。
  3. 【請求項３】少なくとも前記ゲートライン、ソースライ
    ンおよび補償用ラインを有する表示パネルを備え、この
    表示パネルの端縁部に沿って複数のソースドライバが配
    列され、この配列における最端部のソースドライバの補
    償出力部のみが、前記補償用ラインと接続されているこ
    とを特徴とする請求項１または２に記載の表示装置。
  4. 【請求項４】少なくとも前記ゲートライン、ソースライ
    ンおよび補償用ラインを有する表示パネルを備え、この
    表示パネルの端縁部に沿って複数のソースドライバが配
    列され、この配列における最端部から、全ソースドライ
    バ数よりも少ない複数個のソースドライバのみが、前記
    補償用ラインと接続されていることを特徴とする請求項
    １または２に記載の表示装置。
  5. 【請求項５】１個のソースドライバには前記補償出力部
    が複数個設けられ、少なくともこの数と同数の前記補償
    用ラインを備えていることを特徴とする請求項１から３
    の何れか１項に記載の表示装置。
  6. 【請求項６】少なくとも前記ゲートライン、ソースライ
    ンおよび補償用ラインを有する表示パネルを備え、前記
    補償用ラインにおける、前記ゲートライン方向との交差
    方向に延びる部分と前記ソースライン方向との交差方向
    に延びる部分とが前記表示パネルの端縁部に沿って形成
    されていることを特徴とする請求項１に記載の表示装
    置。
  7. 【請求項７】前記補償用ラインは、前記ゲートライン方
    向との交差方向に延びる部分がゲートライン非形成領域
    においてゲートラインと交差しないように形成され、前
    記ソースライン方向との交差方向に延びる部分がソース
    ライン終端部領域においてソースラインと交差するよう
    に形成されていることを特徴とする請求項６に記載の表
    示装置。
  8. 【請求項８】マトリクス状に設けられた複数のゲートラ
    インおよび複数のソースラインと、 前記ソースラインの信号入力端子部側とは反対側である
    終端部に沿って、複数の前記ソースラインと交差するよ
    うに設けられ、この交差部において、断線個所を有する
    断線ソースラインと接続される補償用ラインとを備えた
    表示装置を使用し、 各ソースラインの各信号入力端子部には、表示用の正規
    のデータ信号を供給する一方、前記断線ソースラインと
    接続された補償用ラインには、断線ソースラインを特定
    するためのアドレス情報に基づき、断線ソースラインに
    対応するデータ信号を供給することを特徴とする表示装
    置の駆動方法。
JP2002193909A 2001-10-30 2002-07-02 表示装置およびその駆動方法 Withdrawn JP2003202846A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002193909A JP2003202846A (ja) 2001-10-30 2002-07-02 表示装置およびその駆動方法
TW091125045A TWI233081B (en) 2001-10-30 2002-10-25 Display device and driving method thereof
US10/282,833 US20030103045A1 (en) 2001-10-30 2002-10-29 Display device and driving method thereof
CNB021503109A CN1205505C (zh) 2001-10-30 2002-10-30 显示装置及其驱动方法
KR10-2002-0066553A KR100492456B1 (ko) 2001-10-30 2002-10-30 표시장치 및 그의 구동방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-332543 2001-10-30
JP2001332543 2001-10-30
JP2002193909A JP2003202846A (ja) 2001-10-30 2002-07-02 表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2003202846A true JP2003202846A (ja) 2003-07-18

Family

ID=26624206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002193909A Withdrawn JP2003202846A (ja) 2001-10-30 2002-07-02 表示装置およびその駆動方法

Country Status (5)

Country Link
US (1) US20030103045A1 (ja)
JP (1) JP2003202846A (ja)
KR (1) KR100492456B1 (ja)
CN (1) CN1205505C (ja)
TW (1) TWI233081B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330028A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2008077006A (ja) * 2006-09-25 2008-04-03 Casio Comput Co Ltd 表示駆動装置及びそれを備える表示装置
WO2008047495A1 (fr) * 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Dispositif d'affichage
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
WO2010041361A1 (ja) * 2008-10-07 2010-04-15 シャープ株式会社 表示装置及びその製造方法、並びにアクティブマトリクス基板
WO2010052971A1 (ja) * 2008-11-10 2010-05-14 シャープ株式会社 表示装置
JP2012215602A (ja) * 2011-03-31 2012-11-08 Lapis Semiconductor Co Ltd 表示装置用駆動回路及びドライバセル
WO2017069193A1 (ja) * 2015-10-22 2017-04-27 シャープ株式会社 液晶表示パネルおよびその修正方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
JP4046011B2 (ja) * 2003-05-29 2008-02-13 松下電器産業株式会社 平板型画像表示装置
WO2005050612A2 (en) * 2003-11-19 2005-06-02 Koninklijke Philips Electronics N. V. Circuit arrangement for driving a display arrangement
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
KR20060047947A (ko) * 2004-07-22 2006-05-18 삼성전자주식회사 유기 전기 발광 표시장치
JP4620534B2 (ja) * 2004-07-22 2011-01-26 三星電子株式会社 有機電気発光表示装置
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
CN100397474C (zh) * 2006-01-13 2008-06-25 友达光电股份有限公司 具有点对点传输技术的显示器装置
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
TW200909914A (en) * 2007-08-21 2009-03-01 Himax Tech Ltd Defect repairing method of liquid crystal display and signal transmission method of source driver and timing controller thereof
TWI334591B (en) * 2007-09-05 2010-12-11 Au Optronics Corp Liquid crystal display, driving circuit, and connection repairing method thereof
KR101057699B1 (ko) 2008-05-15 2011-08-19 매그나칩 반도체 유한회사 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를구비한 표시패널 구동 칩 및 표시장치
WO2013080784A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 メモリ回路とその駆動方法、及び、これを用いた不揮発性記憶装置、並びに、液晶表示装置
TW201421304A (zh) * 2012-11-22 2014-06-01 Ibm 修補觸控面板之方法、修補組件、及觸控面板
CN103151016B (zh) * 2013-03-14 2015-07-15 京东方科技集团股份有限公司 一种显示面板维修电路
CN105765720B (zh) * 2013-11-18 2019-06-14 夏普株式会社 半导体装置
US20150179678A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display array substrate, source driving circuit and broken line repairing method
CN103869513A (zh) * 2014-03-31 2014-06-18 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其线修复方法
US10859884B2 (en) * 2018-09-13 2020-12-08 HKC Corporation Limited Liquid crystal display panel and liquid crystal display apparatus
CN109188816B (zh) * 2018-10-26 2021-06-22 昆山龙腾光电股份有限公司 阵列基板及其驱动方法和液晶显示装置及其驱动方法
CN111798779B (zh) * 2019-07-26 2022-07-29 友达光电股份有限公司 用于可挠性显示面板的备用线路系统及其自动切换方法
CN112533366B (zh) * 2020-11-25 2022-05-27 广州国显科技有限公司 显示模组和柔性电路板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766253B2 (ja) * 1986-06-20 1995-07-19 松下電器産業株式会社 マトリクス型画像表示装置
DE69013239T2 (de) * 1989-06-20 1995-05-04 Sharp Kk Matrixanzeigevorrichtung.
JPH0323425A (ja) * 1989-06-20 1991-01-31 Sharp Corp マトリクス型表示装置
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
JP3086388B2 (ja) * 1994-12-15 2000-09-11 シャープ株式会社 マトリクス型表示装置
JP3272558B2 (ja) * 1994-12-19 2002-04-08 シャープ株式会社 マトリクス型表示装置
JPH08179373A (ja) * 1994-12-26 1996-07-12 Sharp Corp 画像表示装置及びその欠陥修正方法
US6697037B1 (en) * 1996-04-29 2004-02-24 International Business Machines Corporation TFT LCD active data line repair
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
US20030025658A1 (en) * 2001-08-03 2003-02-06 Philips Electronics North America Corporation Redundant column drive circuitry for image display device
JP4255683B2 (ja) * 2002-03-25 2009-04-15 シャープ株式会社 ガラス配線基板の接続構造、および表示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4622674B2 (ja) * 2005-05-23 2011-02-02 パナソニック株式会社 液晶表示装置
JP2006330028A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2008077006A (ja) * 2006-09-25 2008-04-03 Casio Comput Co Ltd 表示駆動装置及びそれを備える表示装置
WO2008047495A1 (fr) * 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Dispositif d'affichage
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
WO2010041361A1 (ja) * 2008-10-07 2010-04-15 シャープ株式会社 表示装置及びその製造方法、並びにアクティブマトリクス基板
JP4916578B2 (ja) * 2008-10-07 2012-04-11 シャープ株式会社 表示装置及びその製造方法、並びにアクティブマトリクス基板
US8390606B2 (en) 2008-10-07 2013-03-05 Sharp Kabushiki Kaisha Display device, method for manufacturing same, and active matrix substrate
WO2010052971A1 (ja) * 2008-11-10 2010-05-14 シャープ株式会社 表示装置
JP5096591B2 (ja) * 2008-11-10 2012-12-12 シャープ株式会社 表示装置
JP2012215602A (ja) * 2011-03-31 2012-11-08 Lapis Semiconductor Co Ltd 表示装置用駆動回路及びドライバセル
WO2017069193A1 (ja) * 2015-10-22 2017-04-27 シャープ株式会社 液晶表示パネルおよびその修正方法
CN108140354A (zh) * 2015-10-22 2018-06-08 夏普株式会社 液晶显示面板及其修正方法
CN108140354B (zh) * 2015-10-22 2020-09-11 夏普株式会社 液晶显示面板及其修正方法
US10991326B2 (en) 2015-10-22 2021-04-27 Sharp Kabushiki Kaisha Liquid crystal display panel and correction method therefor

Also Published As

Publication number Publication date
CN1416003A (zh) 2003-05-07
US20030103045A1 (en) 2003-06-05
CN1205505C (zh) 2005-06-08
TWI233081B (en) 2005-05-21
KR20030036052A (ko) 2003-05-09
KR100492456B1 (ko) 2005-05-31

Similar Documents

Publication Publication Date Title
JP2003202846A (ja) 表示装置およびその駆動方法
TW318236B (en) TFT/LCD active data line repair
US7916261B2 (en) Liquid crystal display device
JP2001056481A (ja) 液晶表示装置
JPH08320466A (ja) アクティブマトリクス基板及びその欠陥修正方法
US20070195030A1 (en) Liquid crystal display panel utilizing redundancy line as repair line and method of repairing the same
US8164731B2 (en) Liquid crystal display device
JP3224001B2 (ja) データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置
JP4526415B2 (ja) 表示装置及び表示装置用ガラス基板
JP3210432B2 (ja) 液晶表示装置
WO2008047495A1 (fr) Dispositif d&#39;affichage
JP3136066B2 (ja) 液晶表示装置
US20060139290A1 (en) Dual single-ended driven liquid crystal display and driving method thereof
JP3832040B2 (ja) マトリックス型表示装置
JP4538712B2 (ja) 表示装置
JP3344680B2 (ja) 画像表示装置
JP2000081640A (ja) 液晶表示装置及びその修復方法
JPH1152928A (ja) 液晶駆動装置
JP2000105576A (ja) 液晶表示装置および信号線駆動用ｌｓｉ素子
JPH08179373A (ja) 画像表示装置及びその欠陥修正方法
JP4141696B2 (ja) 画像表示パネルとその製造方法、画像表示装置
JPH04251892A (ja) 液晶表示装置
JP4690595B2 (ja) 画像表示パネル部材のテスト方法、画像表示パネル部材、および画像表示パネル
JP2008197583A (ja) 表示パネルおよび表示装置ならびに表示パネルの製造方法
JP2002140015A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906