JP3272558B2 - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JP3272558B2 JP3272558B2 JP31533794A JP31533794A JP3272558B2 JP 3272558 B2 JP3272558 B2 JP 3272558B2 JP 31533794 A JP31533794 A JP 31533794A JP 31533794 A JP31533794 A JP 31533794A JP 3272558 B2 JP3272558 B2 JP 3272558B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- display device
- signal
- buffer
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などで好
適に用いられるマトリクス型表示装置に関し、特に大画
面の表示装置において表示駆動用の走査線または信号線
の断線不良が修復可能なマトリクス型表示装置に関す
る。
適に用いられるマトリクス型表示装置に関し、特に大画
面の表示装置において表示駆動用の走査線または信号線
の断線不良が修復可能なマトリクス型表示装置に関す
る。
【０００２】
【従来の技術】絵素電極をマトリクス状に配列した表示
装置において、基板上に形成される走査線および信号線
は、表示パネルの高精細度化に伴い、その線幅が狭くな
ってきており、また大画面化によってパネル上での引回
し長が長くなってきている。一方、前記走査線または信
号線に断線不良が生じると、その断線不良箇所以遠の絵
素を表示駆動することができず、表示品質が著しく悪化
する。
装置において、基板上に形成される走査線および信号線
は、表示パネルの高精細度化に伴い、その線幅が狭くな
ってきており、また大画面化によってパネル上での引回
し長が長くなってきている。一方、前記走査線または信
号線に断線不良が生じると、その断線不良箇所以遠の絵
素を表示駆動することができず、表示品質が著しく悪化
する。
【０００３】したがって本件出願人は、先に特開平３−
２３４２５号で前記断線不良が生じても修復可能な構成
を提案している。図６は、そのような従来技術の液晶表
示装置１を簡略化して示す電気回路図である。
２３４２５号で前記断線不良が生じても修復可能な構成
を提案している。図６は、そのような従来技術の液晶表
示装置１を簡略化して示す電気回路図である。
【０００４】この液晶表示装置１は、パネル２の一方の
対向する両端部に複数のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉ
ｅｒ Ｐａｃｋａｇｅ）ｄｌ１，ｄｌ２，…，ｄｌｎ；
ｄｒ１，ｄｒ２，…，ｄｒｎ（以下、総称するときには
参照符ｄｌ，ｄｒで示す）がそれぞれ配列され、同様に
他方の対を成す両端部にも、ＴＣＰｕｌ１〜ｕｌｍ；ｕ
ｒ１〜ｕｒｍが配列される高精細度な表示が可能なアク
ティブマトリクス型の液晶表示装置である。前記各ＴＣ
Ｐｄｌ，ｄｒには、それぞれ集積回路などで実現される
駆動回路ｉｃｌ，ｉｃｒが実装されている。各駆動回路
ｉｃｌ，ｉｃｒには、各ＴＣＰｄｌ，ｄｒに共通に設け
られる共通基板ｃｌ，ｃｒの配線パターン８を介して、
映像信号が入力される。
対向する両端部に複数のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉ
ｅｒ Ｐａｃｋａｇｅ）ｄｌ１，ｄｌ２，…，ｄｌｎ；
ｄｒ１，ｄｒ２，…，ｄｒｎ（以下、総称するときには
参照符ｄｌ，ｄｒで示す）がそれぞれ配列され、同様に
他方の対を成す両端部にも、ＴＣＰｕｌ１〜ｕｌｍ；ｕ
ｒ１〜ｕｒｍが配列される高精細度な表示が可能なアク
ティブマトリクス型の液晶表示装置である。前記各ＴＣ
Ｐｄｌ，ｄｒには、それぞれ集積回路などで実現される
駆動回路ｉｃｌ，ｉｃｒが実装されている。各駆動回路
ｉｃｌ，ｉｃｒには、各ＴＣＰｄｌ，ｄｒに共通に設け
られる共通基板ｃｌ，ｃｒの配線パターン８を介して、
映像信号が入力される。
【０００５】前記パネル２は、たとえば上下一対の相互
に平行なガラス基板と、両ガラス基板の外方表面にそれ
ぞれ形成される偏光板と、前記各ガラス基板の内方表面
に形成される透明電極と、前記透明電極上に形成される
配向膜と、両ガラス基板の外周部を気密に封止するスペ
ーサと、前記ガラス基板およびスペーサによって形成さ
れた空間内に封入される液晶質とを備えて構成されてい
る。前記透明電極は、たとえば下側基板上では共通に形
成されており、これに対して上側基板上では、各絵素に
対応してマトリクス状に配列されて形成されている。
に平行なガラス基板と、両ガラス基板の外方表面にそれ
ぞれ形成される偏光板と、前記各ガラス基板の内方表面
に形成される透明電極と、前記透明電極上に形成される
配向膜と、両ガラス基板の外周部を気密に封止するスペ
ーサと、前記ガラス基板およびスペーサによって形成さ
れた空間内に封入される液晶質とを備えて構成されてい
る。前記透明電極は、たとえば下側基板上では共通に形
成されており、これに対して上側基板上では、各絵素に
対応してマトリクス状に配列されて形成されている。
【０００６】したがって、前記上側基板上には、相互に
平行で、かつ交互に信号線３，４が形成されている。ま
た、この信号線３，４に直交し、かつこれらの信号線
３，４とは電気的に絶縁される走査線５が形成されてい
る。さらにまた、前記各信号線３，４と走査線５との交
点には、薄膜スイッチング素子であるＴＦＴ（Thin Fil
m Transistor）６およびキャパシタ７が形成されてい
る。
平行で、かつ交互に信号線３，４が形成されている。ま
た、この信号線３，４に直交し、かつこれらの信号線
３，４とは電気的に絶縁される走査線５が形成されてい
る。さらにまた、前記各信号線３，４と走査線５との交
点には、薄膜スイッチング素子であるＴＦＴ（Thin Fil
m Transistor）６およびキャパシタ７が形成されてい
る。
【０００７】ＴＦＴ６のゲート電極は前記走査線５に接
続され、ソース電極は信号線３または４に接続され、ド
レイン電極は前記キャパシタ７および対応する絵素電極
に接続されている。したがって、ＴＦＴ６は、走査線５
に印加される選択パルスによって選択されると導通し、
信号線３，４に印加されるデューティパルスに対応した
階調電圧を液晶およびキャパシタ７に充電する。液晶お
よびキャパシタ７は、次の走査タイミングまでその電荷
を保持し、画像表示が行われることになる。
続され、ソース電極は信号線３または４に接続され、ド
レイン電極は前記キャパシタ７および対応する絵素電極
に接続されている。したがって、ＴＦＴ６は、走査線５
に印加される選択パルスによって選択されると導通し、
信号線３，４に印加されるデューティパルスに対応した
階調電圧を液晶およびキャパシタ７に充電する。液晶お
よびキャパシタ７は、次の走査タイミングまでその電荷
を保持し、画像表示が行われることになる。
【０００８】前記信号線３は、パネル２の一方端側にお
いて、ＴＣＰｄｌの対応する配線パターン９と、たとえ
ば異方導電性テープなどによって電気的に接続される。
同様に、信号線４は、パネル２の他方端側において、Ｔ
ＣＰｄｒの配線パターン１０と電気的に接続される。し
たがって、信号線３，４にはそれぞれ、駆動回路ｉｃ
ｌ，ｉｃｒからの前記映像信号に対応した駆動電圧が印
加される。
いて、ＴＣＰｄｌの対応する配線パターン９と、たとえ
ば異方導電性テープなどによって電気的に接続される。
同様に、信号線４は、パネル２の他方端側において、Ｔ
ＣＰｄｒの配線パターン１０と電気的に接続される。し
たがって、信号線３，４にはそれぞれ、駆動回路ｉｃ
ｌ，ｉｃｒからの前記映像信号に対応した駆動電圧が印
加される。
【０００９】一方、前記パネル２の両端部において、前
記信号線３，４と垂直、すなわち走査線５と平行に、か
つ信号線３，４と絶縁膜を介して電気的に絶縁された予
備配線１１，１２がそれぞれ形成されている。これに対
応して、前記共通基板ｃｌ，ｃｒ上には、２本の接続配
線１３，１４が形成されている。
記信号線３，４と垂直、すなわち走査線５と平行に、か
つ信号線３，４と絶縁膜を介して電気的に絶縁された予
備配線１１，１２がそれぞれ形成されている。これに対
応して、前記共通基板ｃｌ，ｃｒ上には、２本の接続配
線１３，１４が形成されている。
【００１０】ＴＣＰｄｌ側で、前記接続配線１３は、前
記予備配線１１に前記絶縁膜を介して交差している連絡
線１５に接続されている。同様にＴＣＰｄｌ側で、接続
配線１４は、予備配線１１に交差している連絡線１６と
接続されている。これに対してＴＣＰｄｒ側では、接続
配線１３は予備配線１２に交差している連絡線１７と接
続され、また接続配線１４は予備配線１２に交差してい
る連絡線１８に接続されている。
記予備配線１１に前記絶縁膜を介して交差している連絡
線１５に接続されている。同様にＴＣＰｄｌ側で、接続
配線１４は、予備配線１１に交差している連絡線１６と
接続されている。これに対してＴＣＰｄｒ側では、接続
配線１３は予備配線１２に交差している連絡線１７と接
続され、また接続配線１４は予備配線１２に交差してい
る連絡線１８に接続されている。
【００１１】上述のように構成された液晶表示装置１に
おいて、たとえば信号線４に参照符１９で示すような断
線不良の生じていることが検査工程などで発見される
と、この信号線４と予備配線１２との交点２０ａが、レ
ーザ光の照射による前記絶縁膜の除去などによって電気
的に接続される。またこれに対応して予備配線１２と連
絡線１７との交点２０ｂ、連絡線１５と予備配線１１と
の交点２０ｃおよび予備配線１１と信号線４との交点２
０ｄが、同様に電気的に接続される。
おいて、たとえば信号線４に参照符１９で示すような断
線不良の生じていることが検査工程などで発見される
と、この信号線４と予備配線１２との交点２０ａが、レ
ーザ光の照射による前記絶縁膜の除去などによって電気
的に接続される。またこれに対応して予備配線１２と連
絡線１７との交点２０ｂ、連絡線１５と予備配線１１と
の交点２０ｃおよび予備配線１１と信号線４との交点２
０ｄが、同様に電気的に接続される。
【００１２】これによって、断線不良箇所１９からＴＣ
Ｐｄｒ寄りのＴＦＴ６には、信号線４のＴＣＰｄｒ側の
部分を介して直接駆動電圧が印加され、これに対して断
線不良箇所１９からＴＣＰｄｌ側のＴＦＴ６には、前記
ＴＣＰｄｒ側の信号線４から予備配線１２、連絡線１
７、接続配線１３、連絡線１５、予備配線１１および信
号線４のＴＣＰｄｌ側の部分を介して駆動電圧が印加さ
れる。こうして、断線不良箇所１９がバイパスされて、
その前後の絵素は共に画像表示を行うことが可能にな
る。
Ｐｄｒ寄りのＴＦＴ６には、信号線４のＴＣＰｄｒ側の
部分を介して直接駆動電圧が印加され、これに対して断
線不良箇所１９からＴＣＰｄｌ側のＴＦＴ６には、前記
ＴＣＰｄｒ側の信号線４から予備配線１２、連絡線１
７、接続配線１３、連絡線１５、予備配線１１および信
号線４のＴＣＰｄｌ側の部分を介して駆動電圧が印加さ
れる。こうして、断線不良箇所１９がバイパスされて、
その前後の絵素は共に画像表示を行うことが可能にな
る。
【００１３】
【発明が解決しようとする課題】上述の従来技術では、
予備配線１１，１２および接続配線１３，１４などによ
る電圧降下は考慮されておらず、断線した側の信号線
３，４に与えられる電圧は、駆動回路ｉｃｌ，ｉｃｒか
らのそのままの出力電圧である。
予備配線１１，１２および接続配線１３，１４などによ
る電圧降下は考慮されておらず、断線した側の信号線
３，４に与えられる電圧は、駆動回路ｉｃｌ，ｉｃｒか
らのそのままの出力電圧である。
【００１４】したがって、駆動回路ｉｃｌ，ｉｃｒの配
線パターン９，１０の配列方向の両端部にそれぞれ接続
配線１３，１４に接続される連絡線１５，１６；１７，
１８を形成しておき、断線が生じた信号線３，４に近接
している側の連絡線１５，１７または１６，１８を使用
するように構成されているけれども、パネル２が大きく
なると、前記電圧降下によって表示品質が著しく低下し
てしまうという問題がある。特に、前記電圧降下は、ガ
ラス基板上に形成され、アルミなどから成る予備配線１
１，１２で著しく、したがってＴＣＰｄｌ，ｄｒがパネ
ル２の一端部側にしか設けられていないような構成で
は、他端部側での予備配線の配線長が長くなってしま
い、前記表示品質の低下が顕著である。
線パターン９，１０の配列方向の両端部にそれぞれ接続
配線１３，１４に接続される連絡線１５，１６；１７，
１８を形成しておき、断線が生じた信号線３，４に近接
している側の連絡線１５，１７または１６，１８を使用
するように構成されているけれども、パネル２が大きく
なると、前記電圧降下によって表示品質が著しく低下し
てしまうという問題がある。特に、前記電圧降下は、ガ
ラス基板上に形成され、アルミなどから成る予備配線１
１，１２で著しく、したがってＴＣＰｄｌ，ｄｒがパネ
ル２の一端部側にしか設けられていないような構成で
は、他端部側での予備配線の配線長が長くなってしま
い、前記表示品質の低下が顕著である。
【００１５】さらにまた、接続配線１３，１４はパネル
２の周縁部を長距離に亘って引回されるので、静電ノイ
ズが侵入し易く、前記静電ノイズが侵入した場合には、
ＴＦＴ６などの絵素が破壊されてしまうという問題もあ
る。
２の周縁部を長距離に亘って引回されるので、静電ノイ
ズが侵入し易く、前記静電ノイズが侵入した場合には、
ＴＦＴ６などの絵素が破壊されてしまうという問題もあ
る。
【００１６】本発明の目的は、断線不良の修復を可能と
するにあたって、表示品質の低下を招くことなく、か
つ、静電ノイズに対する耐性を向上することができるマ
トリクス型表示装置を提供することである。
するにあたって、表示品質の低下を招くことなく、か
つ、静電ノイズに対する耐性を向上することができるマ
トリクス型表示装置を提供することである。
【００１７】
【課題を解決するための手段】本発明のマトリクス型表
示装置は、相互に平行に配列された複数の走査線と、前
記走査線に電気的に絶縁されて直交配列される複数の信
号線と、各走査線および信号線に選択的に電圧を印加し
て表示駆動を行う駆動回路とを備えるマトリクス型表示
装置において、前記走査線または信号線の少なくとも一
方のための予備回線と、前記駆動回路内に一体に設けら
れ、前記予備回線の終端側に介在されるバッファとを含
み、断線不良が生じた走査線または信号線を前記予備回
線に接続することを特徴とする。
示装置は、相互に平行に配列された複数の走査線と、前
記走査線に電気的に絶縁されて直交配列される複数の信
号線と、各走査線および信号線に選択的に電圧を印加し
て表示駆動を行う駆動回路とを備えるマトリクス型表示
装置において、前記走査線または信号線の少なくとも一
方のための予備回線と、前記駆動回路内に一体に設けら
れ、前記予備回線の終端側に介在されるバッファとを含
み、断線不良が生じた走査線または信号線を前記予備回
線に接続することを特徴とする。
【００１８】また本発明のマトリクス型表示装置は、前
記バッファの入力端には、正負両電源電位との間に、逆
バイアス方向となるようにダイオードが介在されること
を特徴とする。
記バッファの入力端には、正負両電源電位との間に、逆
バイアス方向となるようにダイオードが介在されること
を特徴とする。
【００１９】さらにまた本発明のマトリクス型表示装置
は、前記各走査線と信号線との交点に薄膜のスイッチン
グ素子を備えることを特徴とする。
は、前記各走査線と信号線との交点に薄膜のスイッチン
グ素子を備えることを特徴とする。
【００２０】
【作用】本発明に従えば、基板上に相互に平行に配列さ
れた複数の走査線と、その走査線とは電気的に絶縁され
る信号線とが直交配列されて、各走査線と信号線との交
点に形成される絵素となる表示素子がマトリクス配列さ
れ、前記各走査線および信号線に駆動回路が選択的に電
圧を印加することによって、前記各絵素のたとえば濃淡
が変化して、所望とする表示を行うようにしたマトリク
ス型表示装置において、前記走査線または信号線の形成
される表示領域外などに、それらの走査線または信号線
の少なくとも一方の断線不良時に迂回して信号経路を確
保するために、予め予備回線を設けておく。また、この
予備回線には、前記信号の伝送時に生じる電圧降下を補
償するためのバッファを介在しておく。
れた複数の走査線と、その走査線とは電気的に絶縁され
る信号線とが直交配列されて、各走査線と信号線との交
点に形成される絵素となる表示素子がマトリクス配列さ
れ、前記各走査線および信号線に駆動回路が選択的に電
圧を印加することによって、前記各絵素のたとえば濃淡
が変化して、所望とする表示を行うようにしたマトリク
ス型表示装置において、前記走査線または信号線の形成
される表示領域外などに、それらの走査線または信号線
の少なくとも一方の断線不良時に迂回して信号経路を確
保するために、予め予備回線を設けておく。また、この
予備回線には、前記信号の伝送時に生じる電圧降下を補
償するためのバッファを介在しておく。
【００２１】前記走査線または信号線に断線不良が生じ
ると、前記基板の一方端側から他方端側へ延びる走査線
または信号線のうち、断線不良箇所よりも前記駆動回路
寄り、すなわち、たとえば前記基板の一方端側の走査線
または信号線には駆動回路からの電圧が印加されてお
り、これに対して前記断線不良箇所から駆動回路とは反
対側、すなわち前記基板の他方端側の走査線または信号
線には予備回線が接続されて、その走査線または信号線
に対応する駆動回路からの出力電圧が印加される。また
その予備回線には、前記のようにバッファが設けられて
いる。
ると、前記基板の一方端側から他方端側へ延びる走査線
または信号線のうち、断線不良箇所よりも前記駆動回路
寄り、すなわち、たとえば前記基板の一方端側の走査線
または信号線には駆動回路からの電圧が印加されてお
り、これに対して前記断線不良箇所から駆動回路とは反
対側、すなわち前記基板の他方端側の走査線または信号
線には予備回線が接続されて、その走査線または信号線
に対応する駆動回路からの出力電圧が印加される。また
その予備回線には、前記のようにバッファが設けられて
いる。
【００２２】したがって、前記予備回線を用いて前記断
線不良箇所の前後両側から、その走査線または信号線に
対応する駆動回路の出力電圧を与えるようにし、かつ予
備回線を介する信号には、バッファによって該予備回線
による電圧降下を補償するので、予備回線を用いて断線
不良の修復を行っても、その修復の行われた走査線また
は信号線によって駆動される表示素子の表示内容に、た
とえば濃度不足が生じたりするなどの表示不良を生じる
ことなく、断線の生じていない表示素子と同等の表示を
行うことができる。
線不良箇所の前後両側から、その走査線または信号線に
対応する駆動回路の出力電圧を与えるようにし、かつ予
備回線を介する信号には、バッファによって該予備回線
による電圧降下を補償するので、予備回線を用いて断線
不良の修復を行っても、その修復の行われた走査線また
は信号線によって駆動される表示素子の表示内容に、た
とえば濃度不足が生じたりするなどの表示不良を生じる
ことなく、断線の生じていない表示素子と同等の表示を
行うことができる。
【００２３】また、前記バッファを駆動回路内に一体
で、かつ前記基板の他方端側に配置、すなわち基板に近
い箇所で、かつ該基板の外周に形成された予備回線の終
端側に設けるので、前記予備回線から侵入した静電気な
どによる前記走査線または信号線への過電圧の発生を防
止し、表示素子の損傷を防止することができる。また、
前記走査線または信号線を駆動するためのバッファと、
予備回線のためのバッファとを一体で同時に形成するこ
とができ、コストの上昇を招くことなく、電圧降下の補
償が可能となる。
で、かつ前記基板の他方端側に配置、すなわち基板に近
い箇所で、かつ該基板の外周に形成された予備回線の終
端側に設けるので、前記予備回線から侵入した静電気な
どによる前記走査線または信号線への過電圧の発生を防
止し、表示素子の損傷を防止することができる。また、
前記走査線または信号線を駆動するためのバッファと、
予備回線のためのバッファとを一体で同時に形成するこ
とができ、コストの上昇を招くことなく、電圧降下の補
償が可能となる。
【００２４】また好ましくは、前記バッファの入力端
に、正負両電源電位との間で、逆バイアス方向となるよ
うにダイオードを介在し、たとえばダイオードの順方向
電圧降下をＶＤとし、電源電位をＶ DD ，Ｖ SS とすると
き、前記入力端への入力電圧ＶＩＮを、Ｖ SS −ＶＤ＜Ｖ
ＩＮ＜Ｖ DD ＋ＶＤの範囲にクランプする。したがって、
前記基板の外周側を引回される予備配線に静電ノイズが
捕捉されても、そのノイズは前記ダイオードで除去さ
れ、該静電ノイズによるＴＦＴなどの絵素の破壊を確実
に防止することができる。
に、正負両電源電位との間で、逆バイアス方向となるよ
うにダイオードを介在し、たとえばダイオードの順方向
電圧降下をＶＤとし、電源電位をＶ DD ，Ｖ SS とすると
き、前記入力端への入力電圧ＶＩＮを、Ｖ SS −ＶＤ＜Ｖ
ＩＮ＜Ｖ DD ＋ＶＤの範囲にクランプする。したがって、
前記基板の外周側を引回される予備配線に静電ノイズが
捕捉されても、そのノイズは前記ダイオードで除去さ
れ、該静電ノイズによるＴＦＴなどの絵素の破壊を確実
に防止することができる。
【００２５】さらにまた好ましくは、各走査線と信号線
との交点には、いわゆるＴＦＴなどの薄膜のスイッチン
グ素子が形成される。したがってこのような薄膜のスイ
ッチング素子を備えるような高精細度のアクティブマト
リクス型の表示装置の場合には、該表示装置は前記走査
線および信号線の線幅が小さく、このため断線が生じや
すく、かつその導電率が低いので、本発明を特に好適に
実施することができる。
との交点には、いわゆるＴＦＴなどの薄膜のスイッチン
グ素子が形成される。したがってこのような薄膜のスイ
ッチング素子を備えるような高精細度のアクティブマト
リクス型の表示装置の場合には、該表示装置は前記走査
線および信号線の線幅が小さく、このため断線が生じや
すく、かつその導電率が低いので、本発明を特に好適に
実施することができる。
【００２６】
【実施例】〔実施例１〕 本発明を液晶表示装置に適用した一実施例について、図
１〜図４に基づいて説明すれば以下のとおりである。
１〜図４に基づいて説明すれば以下のとおりである。
【００２７】図１は、本発明の一実施例の液晶表示装置
２１を簡略化して示す電気回路図である。この液晶表示
装置２１は、パネル２２の一方の対向する両端部に複数
のＴＣＰＤＬ１，ＤＬ２，…，ＤＬｎ；ＤＲ１，ＤＲ
２，…，ＤＲｎ（以下、総称するときには参照符ＤＬ，
ＤＲで示す）がそれぞれ配列され、同様に他方の対を成
す両端部にも、ＴＣＰＵＬ１〜ＵＬｍ；ＵＲ１〜ＵＲｍ
が配列される高精細度の表示が可能なアクティブマトリ
クス型の液晶表示装置である。前記各ＴＣＰＤＬ，ＤＲ
には、それぞれ集積回路などで実現される駆動回路ＩＣ
Ｌ，ＩＣＲが実装されている。各駆動回路ＩＣＬ，ＩＣ
Ｒには、各ＴＣＰＤＬ，ＤＲに共通に設けられる共通基
板ＣＬ，ＣＲの配線パターン２８を介して、映像信号が
入力される。同様に、ＴＣＰＵＬ１〜ＵＬｍ；ＵＲ１〜
ＵＲｍには、共通基板ＥＬ，ＥＲから映像信号が入力さ
れる。
２１を簡略化して示す電気回路図である。この液晶表示
装置２１は、パネル２２の一方の対向する両端部に複数
のＴＣＰＤＬ１，ＤＬ２，…，ＤＬｎ；ＤＲ１，ＤＲ
２，…，ＤＲｎ（以下、総称するときには参照符ＤＬ，
ＤＲで示す）がそれぞれ配列され、同様に他方の対を成
す両端部にも、ＴＣＰＵＬ１〜ＵＬｍ；ＵＲ１〜ＵＲｍ
が配列される高精細度の表示が可能なアクティブマトリ
クス型の液晶表示装置である。前記各ＴＣＰＤＬ，ＤＲ
には、それぞれ集積回路などで実現される駆動回路ＩＣ
Ｌ，ＩＣＲが実装されている。各駆動回路ＩＣＬ，ＩＣ
Ｒには、各ＴＣＰＤＬ，ＤＲに共通に設けられる共通基
板ＣＬ，ＣＲの配線パターン２８を介して、映像信号が
入力される。同様に、ＴＣＰＵＬ１〜ＵＬｍ；ＵＲ１〜
ＵＲｍには、共通基板ＥＬ，ＥＲから映像信号が入力さ
れる。
【００２８】前記パネル２２は、たとえば上下一対の相
互に平行なガラス基板と、両ガラス基板の外方表面にそ
れぞれ形成される偏光板と、前記各ガラス基板の内方表
面に形成される透明電極と、前記透明電極上に形成され
る配向膜と、両ガラス基板の外周部を気密に封止するス
ペーサと、前記ガラス基板およびスペーサによって形成
された空間内に封入される液晶質とを備えて構成されて
いる。前記透明電極は、たとえば下側基板上では共通に
形成されており、これに対して上側基板上では、各絵素
に対応してマトリクス状に配列されて形成されている。
互に平行なガラス基板と、両ガラス基板の外方表面にそ
れぞれ形成される偏光板と、前記各ガラス基板の内方表
面に形成される透明電極と、前記透明電極上に形成され
る配向膜と、両ガラス基板の外周部を気密に封止するス
ペーサと、前記ガラス基板およびスペーサによって形成
された空間内に封入される液晶質とを備えて構成されて
いる。前記透明電極は、たとえば下側基板上では共通に
形成されており、これに対して上側基板上では、各絵素
に対応してマトリクス状に配列されて形成されている。
【００２９】したがって、前記上側基板上には、相互に
平行で、かつ交互に信号線２３，２４が形成されてい
る。また、この信号線２３，２４に直交し、かつこれら
の信号線２３，２４とは電気的に絶縁される走査線２５
が形成されている。さらにまた、前記各信号線２３，２
４と走査線２５との交点には、薄膜スイッチング素子で
あるＴＦＴ２６およびキャパシタ２７が形成されてい
る。
平行で、かつ交互に信号線２３，２４が形成されてい
る。また、この信号線２３，２４に直交し、かつこれら
の信号線２３，２４とは電気的に絶縁される走査線２５
が形成されている。さらにまた、前記各信号線２３，２
４と走査線２５との交点には、薄膜スイッチング素子で
あるＴＦＴ２６およびキャパシタ２７が形成されてい
る。
【００３０】ＴＦＴ２６のゲート電極は前記走査線２５
に接続され、ソース電極は信号線２３または２４に接続
され、ドレイン電極は前記キャパシタ２７および対応す
る絵素電極に接続されている。したがって、ＴＦＴ２６
は、走査線２５に印加される選択パルスによって選択さ
れると導通し、信号線２３，２４に印加されるデューテ
ィパルスに対応した階調電圧を液晶２７およびキャパシ
タ２７に充電する。液晶およびキャパシタ２７は、次の
走査タイミングまでその電荷を保持し、画像表示が行わ
れることになる。
に接続され、ソース電極は信号線２３または２４に接続
され、ドレイン電極は前記キャパシタ２７および対応す
る絵素電極に接続されている。したがって、ＴＦＴ２６
は、走査線２５に印加される選択パルスによって選択さ
れると導通し、信号線２３，２４に印加されるデューテ
ィパルスに対応した階調電圧を液晶２７およびキャパシ
タ２７に充電する。液晶およびキャパシタ２７は、次の
走査タイミングまでその電荷を保持し、画像表示が行わ
れることになる。
【００３１】前記信号線２３は、パネル２２の一方端側
において、ＴＣＰＤＬの対応する配線パターン２９と、
たとえば異方導電性テープなどによって電気的に接続さ
れる。同様に、信号線２４は、パネル２２の他方端側に
おいて、ＴＣＰＤＲの配線パターン３０と電気的に接続
される。したがって、信号線２３，２４にはそれぞれ、
駆動回路ＩＣＬ，ＩＣＲからの前記映像信号に対応した
駆動電圧が印加される。また、走査線２５には、ＴＣＰ
ＵＬ１〜ＵＬｍ；ＵＲ１〜ＵＲｍからの駆動電圧が印加
される。
において、ＴＣＰＤＬの対応する配線パターン２９と、
たとえば異方導電性テープなどによって電気的に接続さ
れる。同様に、信号線２４は、パネル２２の他方端側に
おいて、ＴＣＰＤＲの配線パターン３０と電気的に接続
される。したがって、信号線２３，２４にはそれぞれ、
駆動回路ＩＣＬ，ＩＣＲからの前記映像信号に対応した
駆動電圧が印加される。また、走査線２５には、ＴＣＰ
ＵＬ１〜ＵＬｍ；ＵＲ１〜ＵＲｍからの駆動電圧が印加
される。
【００３２】一方、前記パネル２２の両端部において、
前記信号線２３，２４と垂直、すなわち走査線２５と平
行に、かつ信号線２３，２４と絶縁膜を介して電気的に
絶縁された予備配線３１，３２がそれぞれ形成されてい
る。これに対応して、前記共通基板ＣＬ，ＣＲ上には、
２本の接続配線３３，３４が形成されている。また駆動
回路ＩＣＬ，ＩＣＲ内には、それぞれ２つのバッファＢ
Ｌ１，ＢＬ２；ＢＲ１，ＢＲ２が一体で設けられてい
る。
前記信号線２３，２４と垂直、すなわち走査線２５と平
行に、かつ信号線２３，２４と絶縁膜を介して電気的に
絶縁された予備配線３１，３２がそれぞれ形成されてい
る。これに対応して、前記共通基板ＣＬ，ＣＲ上には、
２本の接続配線３３，３４が形成されている。また駆動
回路ＩＣＬ，ＩＣＲ内には、それぞれ２つのバッファＢ
Ｌ１，ＢＬ２；ＢＲ１，ＢＲ２が一体で設けられてい
る。
【００３３】ＴＣＰＤＬ側で、前記接続配線３３は、駆
動回路ＩＣＬ内のバッファＢＬ１の入力側に接続される
とともに、前記予備配線３１に前記絶縁膜を介して交差
している連絡線３５に接続されている。同様にＴＣＰＤ
Ｌ側で、接続配線３４は、バッファＢＬ２の入力側に接
続されるとともに、予備配線３１に交差している連絡線
３６と接続されている。
動回路ＩＣＬ内のバッファＢＬ１の入力側に接続される
とともに、前記予備配線３１に前記絶縁膜を介して交差
している連絡線３５に接続されている。同様にＴＣＰＤ
Ｌ側で、接続配線３４は、バッファＢＬ２の入力側に接
続されるとともに、予備配線３１に交差している連絡線
３６と接続されている。
【００３４】これに対してＴＣＰＤＲ側では、接続配線
３３は、駆動回路ＩＣＲ内のバッファＢＲ１の入力側に
接続されるとともに、予備配線３２に交差している連絡
線３７と接続され、また接続配線３４は、バッファＢＲ
２の入力側に接続されるとともに、予備配線３２に交差
している連絡線３８に接続されている。
３３は、駆動回路ＩＣＲ内のバッファＢＲ１の入力側に
接続されるとともに、予備配線３２に交差している連絡
線３７と接続され、また接続配線３４は、バッファＢＲ
２の入力側に接続されるとともに、予備配線３２に交差
している連絡線３８に接続されている。
【００３５】図２は、駆動回路ＩＣＬ，ＩＣＲ内におけ
る信号線２３，２４への駆動電圧の出力回路４１のブロ
ック図である。前記共通基板ＣＬ，ＣＲの配線パターン
２８ａからは、各絵素毎のたとえば４ビット、すなわち
１６階調のデータＤ0 ，Ｄ1，Ｄ2 ，Ｄ3 が入力されて
おり、このデータはＤフリップフロップから成るラッチ
回路４２において、配線パターン２８ｂからのクロック
信号Ｔｓｍｐ（ｉ）のタイミングに応答してラッチされ
る。ラッチ回路４２からの出力は、Ｄフリップフロップ
から成るホールド回路４３において、配線パターン２８
ｃを介するラッチ信号ＯＥのタイミングでホールドさ
れ、そのホールド値は出力波形作成回路４４に与えられ
る。
る信号線２３，２４への駆動電圧の出力回路４１のブロ
ック図である。前記共通基板ＣＬ，ＣＲの配線パターン
２８ａからは、各絵素毎のたとえば４ビット、すなわち
１６階調のデータＤ0 ，Ｄ1，Ｄ2 ，Ｄ3 が入力されて
おり、このデータはＤフリップフロップから成るラッチ
回路４２において、配線パターン２８ｂからのクロック
信号Ｔｓｍｐ（ｉ）のタイミングに応答してラッチされ
る。ラッチ回路４２からの出力は、Ｄフリップフロップ
から成るホールド回路４３において、配線パターン２８
ｃを介するラッチ信号ＯＥのタイミングでホールドさ
れ、そのホールド値は出力波形作成回路４４に与えられ
る。
【００３６】出力波形作成回路４４は、端子ｄ0 ，
ｄ1 ，ｄ2 ，ｄ3 に入力された階調データに対応して、
配線パターン２８ｄを介して入力されている５種類の基
準信号波形Ｔ0 ，Ｔ4 ，Ｔ8 ，Ｔ12，Ｔ16を適宜選択
し、かつ配線パターン２８ｅを介して入力されている補
間データＨ0 ，Ｈ1 ，Ｈ2 ，Ｈ3 に対応したデューティ
の波形を出力バッファ４５へ出力する。出力バッファ４
５は、入力されたデューティ信号がハイレベルである期
間は、ハイレベルの電圧ＶSH、たとえば電源電圧の４．
５Ｖを出力し、ローレベルであるときには、ローレベル
の電圧ＶSL、たとえば接地電圧の０Ｖを出力する。出力
バッファ４５からの出力電圧Ｏ（ｉ）は、配線パターン
２９，３０から信号線２３，２４へ出力される。
ｄ1 ，ｄ2 ，ｄ3 に入力された階調データに対応して、
配線パターン２８ｄを介して入力されている５種類の基
準信号波形Ｔ0 ，Ｔ4 ，Ｔ8 ，Ｔ12，Ｔ16を適宜選択
し、かつ配線パターン２８ｅを介して入力されている補
間データＨ0 ，Ｈ1 ，Ｈ2 ，Ｈ3 に対応したデューティ
の波形を出力バッファ４５へ出力する。出力バッファ４
５は、入力されたデューティ信号がハイレベルである期
間は、ハイレベルの電圧ＶSH、たとえば電源電圧の４．
５Ｖを出力し、ローレベルであるときには、ローレベル
の電圧ＶSL、たとえば接地電圧の０Ｖを出力する。出力
バッファ４５からの出力電圧Ｏ（ｉ）は、配線パターン
２９，３０から信号線２３，２４へ出力される。
【００３７】こうして表示駆動すべき絵素に対応した各
信号線２３，２４に、その絵素の階調データに対応した
デューティの駆動電圧が印加され、この駆動電圧は絵素
までの抵抗成分および容量成分によって、前記デューテ
ィに対応した電圧に平滑化されて、前記各絵素電極に印
加される。
信号線２３，２４に、その絵素の階調データに対応した
デューティの駆動電圧が印加され、この駆動電圧は絵素
までの抵抗成分および容量成分によって、前記デューテ
ィに対応した電圧に平滑化されて、前記各絵素電極に印
加される。
【００３８】図３は、前記バッファＢＬ１の電気回路図
である。このバッファＢＬ１は、前記出力バッファ４５
と同様のデジタルバッファで実現される出力バッファ４
６と、その入力保護用のダイオード４７，４８とを備え
て構成されている。ダイオード４７，４８は、それぞれ
出力バッファ４６の入力端子を、ハイレベルの電源ライ
ン４９およびローレベルの接地ライン５０に逆極性で接
続する。
である。このバッファＢＬ１は、前記出力バッファ４５
と同様のデジタルバッファで実現される出力バッファ４
６と、その入力保護用のダイオード４７，４８とを備え
て構成されている。ダイオード４７，４８は、それぞれ
出力バッファ４６の入力端子を、ハイレベルの電源ライ
ン４９およびローレベルの接地ライン５０に逆極性で接
続する。
【００３９】したがってダイオード４７，４８の順方向
電圧降下をＶＤとし、ライン４９，５０の電圧をＶDD，
ＶSSとそれぞれするとき、入力端子５１への入力電圧Ｖ
ＩＮに対して、ＶSS−ＶＤ＜ＶＩＮ＜ＶDD＋ＶＤとなる
ように出力バッファ４６への入力電圧を規制する。出力
バッファ４６は、入力端子５１への入力電圧のデューテ
ィに対応して、前記ハイレベルの電圧ＶSHまたはローレ
ベルの電圧ＶSLを出力端子５２へ出力する。
電圧降下をＶＤとし、ライン４９，５０の電圧をＶDD，
ＶSSとそれぞれするとき、入力端子５１への入力電圧Ｖ
ＩＮに対して、ＶSS−ＶＤ＜ＶＩＮ＜ＶDD＋ＶＤとなる
ように出力バッファ４６への入力電圧を規制する。出力
バッファ４６は、入力端子５１への入力電圧のデューテ
ィに対応して、前記ハイレベルの電圧ＶSHまたはローレ
ベルの電圧ＶSLを出力端子５２へ出力する。
【００４０】なお、前記バッファＢＬ２；ＢＲ１，ＢＲ
２は、このバッファＢＬ１と同様に構成される。またこ
れらのバッファＢＬ１，ＢＬ２；ＢＲ１，ＢＲ２は、図
４で示すように構成されてもよい。すなわちこの例で
は、前述の出力バッファ４６に代えて、差動増幅器など
で実現されるアナログの出力バッファ５３が用いられ
る。この出力バッファ５３は、一方の入力に出力が帰還
された、いわゆるボルテージフォロワを形成しており、
したがって入力端子５１への入力電圧は、ダイオード４
７，４８で規制された後、出力バッファ５３に与えら
れ、この出力バッファ５３から出力端子５２へは、駆動
すべきＴＦＴ２６の数に拘わらず、一定電圧の出力が導
出される。
２は、このバッファＢＬ１と同様に構成される。またこ
れらのバッファＢＬ１，ＢＬ２；ＢＲ１，ＢＲ２は、図
４で示すように構成されてもよい。すなわちこの例で
は、前述の出力バッファ４６に代えて、差動増幅器など
で実現されるアナログの出力バッファ５３が用いられ
る。この出力バッファ５３は、一方の入力に出力が帰還
された、いわゆるボルテージフォロワを形成しており、
したがって入力端子５１への入力電圧は、ダイオード４
７，４８で規制された後、出力バッファ５３に与えら
れ、この出力バッファ５３から出力端子５２へは、駆動
すべきＴＦＴ２６の数に拘わらず、一定電圧の出力が導
出される。
【００４１】前記図３で示すデジタルバッファは、図２
で示す２値多階調の出力回路に対して特に好適に実施さ
れ、図４で示すアナログバッファは、前記２値多階調の
出力回路以外の出力回路、たとえばアナログ方式の駆動
回路、デジタル／アナログ変換方式の駆動回路および振
動電圧方式の駆動回路等に好適に実施される。
で示す２値多階調の出力回路に対して特に好適に実施さ
れ、図４で示すアナログバッファは、前記２値多階調の
出力回路以外の出力回路、たとえばアナログ方式の駆動
回路、デジタル／アナログ変換方式の駆動回路および振
動電圧方式の駆動回路等に好適に実施される。
【００４２】上述のように構成された液晶表示装置２１
において、たとえば信号線２４に参照符６０で示すよう
な断線不良の生じていることが検査工程などで発見され
ると、この信号線２４と予備配線３２との交点６１が、
レーザ光の照射による前記絶縁膜の除去などによって電
気的に接続される。またこれに対応して、アルミなどか
ら成り、導電率の低い予備配線３１，３２の使用長を短
くするためにバッファＢＬ１および連絡線３７が選択さ
れて、予備配線３２と連絡線３７との交点６２、バッフ
ァＢＬ１の出力ラインと予備配線３１との交点６３およ
び予備配線３１と信号線２４との交点６４が同様に電気
的に接続される。
において、たとえば信号線２４に参照符６０で示すよう
な断線不良の生じていることが検査工程などで発見され
ると、この信号線２４と予備配線３２との交点６１が、
レーザ光の照射による前記絶縁膜の除去などによって電
気的に接続される。またこれに対応して、アルミなどか
ら成り、導電率の低い予備配線３１，３２の使用長を短
くするためにバッファＢＬ１および連絡線３７が選択さ
れて、予備配線３２と連絡線３７との交点６２、バッフ
ァＢＬ１の出力ラインと予備配線３１との交点６３およ
び予備配線３１と信号線２４との交点６４が同様に電気
的に接続される。
【００４３】これによって、断線不良箇所６０からＴＣ
ＰＤＲ寄りのＴＦＴ２６には、信号線２４のＴＣＰＤＲ
側の部分を介して、直接駆動電圧が印加され、これに対
して断線不良箇所６０からＴＣＰＤＬ側のＴＦＴ２６に
は、前記ＴＣＰＤＲ側の信号線２４から予備配線３２、
連絡線３７、接続配線３３、バッファＢＬ１、予備配線
３１および信号線２４のＴＣＰＤＬ側の部分を介して駆
動電圧が印加される。
ＰＤＲ寄りのＴＦＴ２６には、信号線２４のＴＣＰＤＲ
側の部分を介して、直接駆動電圧が印加され、これに対
して断線不良箇所６０からＴＣＰＤＬ側のＴＦＴ２６に
は、前記ＴＣＰＤＲ側の信号線２４から予備配線３２、
連絡線３７、接続配線３３、バッファＢＬ１、予備配線
３１および信号線２４のＴＣＰＤＬ側の部分を介して駆
動電圧が印加される。
【００４４】したがって、前記断線不良箇所６０よりも
ＴＣＰＤＬ側のＴＦＴ２６に対しても、予備配線３２，
３１および接続配線３３などでの電圧降下がバッファＢ
Ｌ１で補償されて、駆動電圧が印加される。これによっ
て、前記断線不良箇所６０からＴＣＰＤＬ側の絵素も、
断線不良箇所６０からＴＣＰＤＲ側の絵素と同様の濃淡
で表示を行うことができ、表示品質を損なうことなく、
断線不良を修復することができる。また、パネル２２の
周縁部を引回される接続配線３３，３４によって静電ノ
イズが捕捉されても、そのノイズはバッファＢＬ１，Ｂ
Ｌ２；ＢＲ１，ＢＲ２のダイオード４７，４８で除去さ
れるので、静電ノイズによるＴＦＴ２６などの絵素の破
壊を確実に防止することができる。
ＴＣＰＤＬ側のＴＦＴ２６に対しても、予備配線３２，
３１および接続配線３３などでの電圧降下がバッファＢ
Ｌ１で補償されて、駆動電圧が印加される。これによっ
て、前記断線不良箇所６０からＴＣＰＤＬ側の絵素も、
断線不良箇所６０からＴＣＰＤＲ側の絵素と同様の濃淡
で表示を行うことができ、表示品質を損なうことなく、
断線不良を修復することができる。また、パネル２２の
周縁部を引回される接続配線３３，３４によって静電ノ
イズが捕捉されても、そのノイズはバッファＢＬ１，Ｂ
Ｌ２；ＢＲ１，ＢＲ２のダイオード４７，４８で除去さ
れるので、静電ノイズによるＴＦＴ２６などの絵素の破
壊を確実に防止することができる。
【００４５】〔実施例２〕 本発明の第２の実施例について図５に基づいて説明すれ
ば、以下のとおりである。なお、説明の便宜上、前記の
実施例１の図面に示した部材 （構成）と同一の機能を有する部材 （構成）には、同一の符号を付記し、その説明を省略す
る。
ば、以下のとおりである。なお、説明の便宜上、前記の
実施例１の図面に示した部材 （構成）と同一の機能を有する部材 （構成）には、同一の符号を付記し、その説明を省略す
る。
【００４６】注目すべきはこの実施例の液晶表示装置７
１では、ＴＣＰＤ１，Ｄ２，…，Ｄｎ（総称するときは
参照符Ｄで示す）は、パネル７２の一方の端部にのみ配
列されており、したがって前述の実施例に対して、パネ
ル７２の面積が小さいか、精細度が低い場合に好適に実
施することができる。したがって、信号線７３は一端側
でＴＣＰＤの駆動回路ＩＣと接続される。この信号線７
３の両端部付近には、絶縁膜などによって該信号線７３
と電気的に絶縁され、直交方向、すなわち走査線２５と
平行に予備配線７４，７５が形成されている。
１では、ＴＣＰＤ１，Ｄ２，…，Ｄｎ（総称するときは
参照符Ｄで示す）は、パネル７２の一方の端部にのみ配
列されており、したがって前述の実施例に対して、パネ
ル７２の面積が小さいか、精細度が低い場合に好適に実
施することができる。したがって、信号線７３は一端側
でＴＣＰＤの駆動回路ＩＣと接続される。この信号線７
３の両端部付近には、絶縁膜などによって該信号線７３
と電気的に絶縁され、直交方向、すなわち走査線２５と
平行に予備配線７４，７５が形成されている。
【００４７】したがって、参照符７６で示すように断線
不良が発生すると、その断線の生じた信号線７３は交点
７７，７８においてそれぞれ予備配線７４，７５と電気
的に接続され、さらに予備配線７４での経路長が短くな
る側の接続配線３３に接続されているバッファＢ１が選
択され、前記接続配線３３と予備配線７５との交点７９
が電気的に接続される。
不良が発生すると、その断線の生じた信号線７３は交点
７７，７８においてそれぞれ予備配線７４，７５と電気
的に接続され、さらに予備配線７４での経路長が短くな
る側の接続配線３３に接続されているバッファＢ１が選
択され、前記接続配線３３と予備配線７５との交点７９
が電気的に接続される。
【００４８】こうして、前述の実施例と同様に、予備配
線７４，７５および接続配線３３，３４での電圧降下を
バッファＢ１，Ｂ２で補償することができる。なお、こ
の実施例では、接続配線３３，３４のうち、パネル７２
の他端部側に形成される部分３３ａ，３４ａは、残余の
共通基板Ｃ，ＥおよびＴＣＰＤに形成される部分３３
ｂ，３４ｂが銅などで形成されるのに対して、アルミな
どの導電率の低い材質で形成されるので、電圧降下を補
償することができる本発明を特に好適に実施することが
できる。
線７４，７５および接続配線３３，３４での電圧降下を
バッファＢ１，Ｂ２で補償することができる。なお、こ
の実施例では、接続配線３３，３４のうち、パネル７２
の他端部側に形成される部分３３ａ，３４ａは、残余の
共通基板Ｃ，ＥおよびＴＣＰＤに形成される部分３３
ｂ，３４ｂが銅などで形成されるのに対して、アルミな
どの導電率の低い材質で形成されるので、電圧降下を補
償することができる本発明を特に好適に実施することが
できる。
【００４９】なお、上述の実施例では２本の接続配線３
３，３４が形成されたけれども、ガラス基板上に形成さ
れる予備配線３１，３２；７４，７５の導電率が高いと
き、あるいはバッファＢＬ１，ＢＬ２；ＢＲ１，ＢＲ
２；Ｂ１，Ｂ２での充分な電圧降下の補償が可能なとき
には、前記接続配線は１本であってもよく、また複数箇
所の断線修復を可能とするために、パネル２２の両端部
側においてそれぞれ複数本の予備配線を形成し、かつこ
れに対応した接続配線を形成するようにしてもよい。さ
らにまた、走査線２５にも本発明を適用可能であること
はいうまでもない。
３，３４が形成されたけれども、ガラス基板上に形成さ
れる予備配線３１，３２；７４，７５の導電率が高いと
き、あるいはバッファＢＬ１，ＢＬ２；ＢＲ１，ＢＲ
２；Ｂ１，Ｂ２での充分な電圧降下の補償が可能なとき
には、前記接続配線は１本であってもよく、また複数箇
所の断線修復を可能とするために、パネル２２の両端部
側においてそれぞれ複数本の予備配線を形成し、かつこ
れに対応した接続配線を形成するようにしてもよい。さ
らにまた、走査線２５にも本発明を適用可能であること
はいうまでもない。
【００５０】
【発明の効果】本発明のマトリクス型表示装置は、以上
のように、各走査線または信号線の少なくとも一方に直
交して、かつ電気的に絶縁された予備回線を予め形成し
ておき、断線不良時には断線不良箇所を迂回して、その
予備回線を用いて信号経路を確保するようにし、かつそ
の予備回線には、該予備回線による電圧降下を補償する
ためのバッファを設けておく。
のように、各走査線または信号線の少なくとも一方に直
交して、かつ電気的に絶縁された予備回線を予め形成し
ておき、断線不良時には断線不良箇所を迂回して、その
予備回線を用いて信号経路を確保するようにし、かつそ
の予備回線には、該予備回線による電圧降下を補償する
ためのバッファを設けておく。
【００５１】それゆえ、予備回線を用いて断線不良の修
復を行っても、その修復の行われた走査線または信号線
によって表示駆動される表示素子の表示内容に濃度不足
などの表示不良を生じることなく、断線の生じていない
表示素子と同等の表示を行うことができる。また、前記
バッファを駆動回路内に一体で、かつ予備回線の終端部
側に設けることによって、該予備回線から侵入した静電
気などによる走査線または信号線への過電圧の発生を防
止し、表示素子の損傷を防止することができる。また、
前記走査線または信号線を駆動するためのバッファと、
予備回線のためのバッファとを一体で同時に形成するこ
とができ、コストの上昇を招くことなく、電圧降下の補
償が可能となる。
復を行っても、その修復の行われた走査線または信号線
によって表示駆動される表示素子の表示内容に濃度不足
などの表示不良を生じることなく、断線の生じていない
表示素子と同等の表示を行うことができる。また、前記
バッファを駆動回路内に一体で、かつ予備回線の終端部
側に設けることによって、該予備回線から侵入した静電
気などによる走査線または信号線への過電圧の発生を防
止し、表示素子の損傷を防止することができる。また、
前記走査線または信号線を駆動するためのバッファと、
予備回線のためのバッファとを一体で同時に形成するこ
とができ、コストの上昇を招くことなく、電圧降下の補
償が可能となる。
【００５２】また本発明のマトリクス型表示装置は、以
上のように、前記バッファの入力端に正負両電源電位と
の間で逆バイアス方向となるようにダイオードを介在
し、入力電圧をクランプさせる。それゆえ、前記基板の
外周側を引回される予備配線に静電ノイズが捕捉されて
も、そのノイズは前記ダイオードで除去され、該静電ノ
イズによるＴＦＴなどの絵素の破壊を確実に防止するこ
とができる。
上のように、前記バッファの入力端に正負両電源電位と
の間で逆バイアス方向となるようにダイオードを介在
し、入力電圧をクランプさせる。それゆえ、前記基板の
外周側を引回される予備配線に静電ノイズが捕捉されて
も、そのノイズは前記ダイオードで除去され、該静電ノ
イズによるＴＦＴなどの絵素の破壊を確実に防止するこ
とができる。
【００５３】さらにまた本発明のマトリクス型表示装置
は、以上のように、各走査線と信号線との交点にＴＦＴ
等の薄膜のスイッチング素子が形成されるアクティブマ
トリクス型の表示装置である。それゆえ、該表示装置は
前記走査線および信号線の線幅が小さく、したがって断
線が生じやすく、かつその導電率が低いので、本発明を
特に好適に実施することができる。
は、以上のように、各走査線と信号線との交点にＴＦＴ
等の薄膜のスイッチング素子が形成されるアクティブマ
トリクス型の表示装置である。それゆえ、該表示装置は
前記走査線および信号線の線幅が小さく、したがって断
線が生じやすく、かつその導電率が低いので、本発明を
特に好適に実施することができる。
【図１】本発明の一実施例の液晶表示装置を簡略化して
示す電気回路図である。
示す電気回路図である。
【図２】前記液晶表示装置におけるＴＦＴの駆動回路内
の駆動電圧の出力回路の電気的構成を示すブロック図で
ある。
の駆動電圧の出力回路の電気的構成を示すブロック図で
ある。
【図３】前記駆動回路内に一体で内蔵され、本発明の特
徴とする予備配線使用時における電圧降下を補償するた
めのバッファの一実施例の電気回路図である。
徴とする予備配線使用時における電圧降下を補償するた
めのバッファの一実施例の電気回路図である。
【図４】前記バッファの他の実施例の電気回路図であ
る。
る。
【図５】本発明の他の実施例の液晶表示装置を簡略化し
て示す電気回路図である。
て示す電気回路図である。
【図６】典型的な従来技術の液晶表示装置におけるパネ
ル上の電気回路図である。
ル上の電気回路図である。
２１ 液晶表示装置（マトリクス型表示装置） ２２ パネル ２３ 信号線 ２４ 信号線 ２５ 走査線 ２６ ＴＦＴ（スイッチング素子） ２７ キャパシタ ３１ 予備配線（予備回線） ３２ 予備配線（予備回線） ３３ 接続配線（予備回線） ３４ 接続配線（予備回線） ３５ 連絡線（予備回線） ３６ 連絡線（予備回線） ３７ 連絡線（予備回線） ３８ 連絡線（予備回線） ４５ 出力バッファ ４６ 出力バッファ ５３ 出力バッファ ６０ 断線不良箇所 ７１ 液晶表示装置（マトリクス型表示装置） ７２ パネル ７３ 信号線 ７４ 予備配線（予備回線） ７５ 予備配線（予備回線） ７６ 断線不良箇所 ＢＬ バッファ ＢＲ バッファ Ｂ１ バッファ Ｂ２ バッファ ＤＬ ＴＣＰ ＤＲ ＴＣＰ Ｄ ＴＣＰ ＩＣ 駆動回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G09F 9/30 343 G09G 3/36
Claims (3)
- 【請求項１】相互に平行に配列された複数の走査線と、
前記走査線に電気的に絶縁されて直交配列される複数の
信号線と、各走査線および信号線に選択的に電圧を印加
して表示駆動を行う駆動回路とを備えるマトリクス型表
示装置において、 前記走査線または信号線の少なくとも一方のための予備
回線と、前記駆動回路内に一体に設けられ、 前記予備回線の終端
側に介在されるバッファとを含み、 断線不良が生じた走査線または信号線を前記予備回線に
接続することを特徴とするマトリクス型表示装置。 - 【請求項２】前記バッファの入力端には、正負両電源電
位との間に、逆バイアス方向となるようにダイオードが
介在されることを特徴とする請求項１記載のマトリクス
型表示装置。 - 【請求項３】前記各走査線と信号線との交点に薄膜のス
イッチング素子を備えることを特徴とする請求項１また
は２記載のマトリクス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31533794A JP3272558B2 (ja) | 1994-12-19 | 1994-12-19 | マトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31533794A JP3272558B2 (ja) | 1994-12-19 | 1994-12-19 | マトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08171081A JPH08171081A (ja) | 1996-07-02 |
| JP3272558B2 true JP3272558B2 (ja) | 2002-04-08 |
Family
ID=18064201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31533794A Expired - Fee Related JP3272558B2 (ja) | 1994-12-19 | 1994-12-19 | マトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272558B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166668B2 (ja) | 1997-08-21 | 2001-05-14 | 日本電気株式会社 | 液晶表示装置 |
| KR100483386B1 (ko) * | 1997-12-23 | 2005-08-24 | 삼성전자주식회사 | 리페어링에보상회로부를갖는액정표시장치 |
| CN1181383C (zh) * | 1999-03-08 | 2004-12-22 | 松下电器产业株式会社 | 液晶显示装置及其检查方法 |
| JP3381681B2 (ja) | 1999-09-28 | 2003-03-04 | 日本電気株式会社 | 液晶表示装置およびその断線補修方法 |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TW554637B (en) | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
| JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7098901B2 (en) | 2000-07-24 | 2006-08-29 | Sharp Kabushiki Kaisha | Display device and driver |
| KR100777697B1 (ko) * | 2001-04-23 | 2007-11-21 | 삼성전자주식회사 | 수리선을 가지는 액정 표시 장치용 박막 트랜지스터어레이 기판 |
| JP2003202846A (ja) * | 2001-10-30 | 2003-07-18 | Sharp Corp | 表示装置およびその駆動方法 |
| KR100934974B1 (ko) * | 2003-03-24 | 2010-01-06 | 삼성전자주식회사 | 소스 구동회로 및 이를 이용한 액정 표시 장치 |
| US7557779B2 (en) | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100585126B1 (ko) | 2004-02-09 | 2006-06-01 | 삼성전자주식회사 | 보상 앰프를 가지는 액정 표시 장치의 소스 드라이버 및이를 포함하는 액정 표시 장치 |
| KR101315791B1 (ko) | 2004-12-06 | 2013-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP4753584B2 (ja) * | 2005-01-13 | 2011-08-24 | シャープ株式会社 | 表示装置 |
| JP2008058337A (ja) | 2005-01-27 | 2008-03-13 | Sharp Corp | 表示装置、液晶表示装置、及び表示装置の製造方法 |
| KR101133768B1 (ko) | 2005-03-07 | 2012-04-09 | 삼성전자주식회사 | 표시 장치 |
| JP4622674B2 (ja) | 2005-05-23 | 2011-02-02 | パナソニック株式会社 | 液晶表示装置 |
| TWI319104B (en) | 2005-09-20 | 2010-01-01 | Chi Mei Optoelectronics Corp | Apparatus for driving a flat panel display and repair flat panel display signal line |
| WO2008075480A1 (ja) * | 2006-12-20 | 2008-06-26 | Sharp Kabushiki Kaisha | 表示ドライバおよび表示ドライバユニットならびに表示装置 |
| JP4953948B2 (ja) | 2007-07-09 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 表示装置のデータドライバ、そのテスト方法及びプローブカード |
| JP4658172B2 (ja) * | 2008-09-05 | 2011-03-23 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| JP4658173B2 (ja) * | 2008-09-05 | 2011-03-23 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| WO2012014477A1 (ja) | 2010-07-29 | 2012-02-02 | パナソニック株式会社 | 有機ｅｌ表示装置 |
| JP2011008278A (ja) * | 2010-08-09 | 2011-01-13 | Sharp Corp | 表示装置ならびにその映像信号線駆動回路 |
| CN104483796A (zh) * | 2015-01-04 | 2015-04-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板及显示装置 |
| WO2017126115A1 (ja) * | 2016-01-22 | 2017-07-27 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置 |
| KR102589778B1 (ko) * | 2018-11-05 | 2023-10-17 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 포함하는 표시 장치 |
| CN112530628A (zh) * | 2020-11-25 | 2021-03-19 | 英博超算(南京)科技有限公司 | 一种具有冗余构造的线缆结构、布线系统及其通信方法 |
| CN115206242B (zh) * | 2022-05-10 | 2023-10-20 | 重庆惠科金渝光电科技有限公司 | 像素电路以及显示装置 |
-
1994
- 1994-12-19 JP JP31533794A patent/JP3272558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08171081A (ja) | 1996-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272558B2 (ja) | マトリクス型表示装置 | |
| US7642998B2 (en) | Display apparatus and assembly of its driving circuit | |
| US7038649B2 (en) | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages | |
| JP4236133B2 (ja) | 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 | |
| US5289174A (en) | Liquid crystal display device | |
| US8421724B2 (en) | Liquid crystal display device | |
| US7733312B2 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
| EP0875879A1 (en) | Liquid crystal display device and method for driving the same with driving of both ends of display electrodes | |
| JPH06313876A (ja) | 液晶表示装置の駆動方法 | |
| JP3338281B2 (ja) | 液晶表示パネル | |
| US6169530B1 (en) | Display apparatus and assembly of its driving circuit | |
| EP1821284A2 (en) | Electro-optical device and electronic apparatus | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3322948B2 (ja) | 表示装置用アレイ基板及び液晶表示装置 | |
| JP4951841B2 (ja) | 液晶パネル | |
| JP2002221947A (ja) | マトリクス型表示装置 | |
| JP3311835B2 (ja) | 表示装置用駆動回路およびそれを用いた液晶表示装置 | |
| JP2762554B2 (ja) | 液晶ディスプレイ装置 | |
| JP2811766B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3286525B2 (ja) | 表示装置 | |
| JPH06214210A (ja) | マトリクス表示装置 | |
| KR100640989B1 (ko) | 구동장치가 간단한 대화면 액정표시소자 | |
| JPH0225189B2 (ja) | ||
| JPS61243487A (ja) | アクテイブマトリクス基板 | |
| JPS614095A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |