JPS614095A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPS614095A
JPS614095A JP12675984A JP12675984A JPS614095A JP S614095 A JPS614095 A JP S614095A JP 12675984 A JP12675984 A JP 12675984A JP 12675984 A JP12675984 A JP 12675984A JP S614095 A JPS614095 A JP S614095A
Authority
JP
Japan
Prior art keywords
substrate
wiring
terminal
line
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12675984A
Other languages
English (en)
Other versions
JPH0316029B2 (ja
Inventor
中谷 広志
中武 成夫
久雄 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12675984A priority Critical patent/JPS614095A/ja
Publication of JPS614095A publication Critical patent/JPS614095A/ja
Publication of JPH0316029B2 publication Critical patent/JPH0316029B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は表示パネルを有する画像表示装置に関し、更に
詳細には透明導電膜を有する透明基板とマトリクス状に
配置されたスイッチング素子が形成された対向基板との
間に表示媒体を介在せしめてなる画像表示装置に関する
ものである。
〈発明の技術的背景とその問題点〉 従来、1対の基板間に介在される表示媒体として例えば
液晶を用い、スイッチング素子として薄膜トランジスタ
(以下TPTと略す)を用いた平面型画像表示装置が開
発され、その実用化が促進されている。
第2図はこのような画像表示装置の主要構成を示す基本
回路図である。第2図において、画像表示装置の単一画
素は、TFTl、表示電極2、透明電極3および液晶4
よりなり、表示パネルとして画像を表示する場合にはゲ
ート線G11ソース線Sjが各々240本以上マトリク
ス状に配列され、画素数としては6万個近くが形成され
る。ゲート線Giおよびソース線Sjは表示パネルの一
端から他端まで延び、その長さは一般のICに比べて充
分長く、かつ広い面積に形成しなければならない。その
ため、ゲート線Gi1 ソース線Sjの断線あるいはシ
ョート、TPTの欠陥発生等の起こる危険性が多分にあ
り、表示パネルの歩留まりを低下する原因となる。
表示パネルの断線欠陥を防ぐために、ゲート線ci、G
i’およびソース線Sj 、 Sj’の両端から別々の
LSIを用い同じ信号を入力する方式があるが、1つの
ラインをドライブするだめに2つのLSIが必要となり
、接続ピッチが細かくなるとともに微細加工により歩留
まりが低下し、駆動用LSIの増加によるコストアップ
を招く。
通常、ドライバLSIの数を減じゲート線G1、ソース
線Sjの接続ピッチを拡げるため、接続端子はゲート線
およびソース線の奇数番目を1方の辺に、偶数番目を他
方の辺に形成し、接続ピンチ11′3にff−C’lO
−”7゛6”547’“6−がとられているが、このよ
うな方式によれば、ゲート線Gi、ソース線Sjに断線
が生じた場合にその個所以降においてはライン欠陥とな
る欠点を有している。
またゲート線とソース線の交差点でショートを生じてい
る箇所およびTPTの欠陥箇所は、その近傍のゲート線
もしくはソース線をレーザー等で焼き切り、故意に断線
させることにより他の画素から切り離している。これら
の場合も結局はゲート線およびソース線自体の断線と同
じこととなり、断線箇所以後はライン欠陥となってしま
う。
テレビ画像のような動画を主として表示する表示装置で
はライン欠陥は非常に目立つが点欠陥はほとんど確認で
きない。このため従来より表示パネルのライン欠陥を点
欠陥に変換することが提案されている。以下この構造に
ついて説明する。
(1)第1の構造を第3図とともに説明する。
TFTIと表示電極2をマトリクス状に形成した第1の
基板11(たとえばガラス基板)と共通電極3を形成し
た第2の基板(たとえばガラス基板)(図示せず)に液
晶を封入した表示パネルのソース線13が断線した場合
、第1の3の基板(たとえばガラス基板)14を配設し
、第3の基板14上に配線電極15を形成して第1の基
板11と第3の基板14とを接着固定し、ソースドライ
バの出力端子el と第1の基板11のソース線13の
端子al とを結線して電気的導通をとる。次に出力端
子el と第3の基板14の端子blとを結線し、第3
の基板14上の他方の端子at とソース線13の他方
の端子dlとを結線する。これによりソース信号が断線
部Blを除いた画素に供給されライン欠陥を点欠陥とし
て正常な画像が得られる。
この構造の欠点は、第3の基板14を第1の基板11に
重ねて配置しなければならないために端子at  e+
の接続において量産ベースでの適当な接続手段がなく、
例えばソースドライバおよび出力端子e+ をフレキシ
ブル配線板(以後FPCと記す)上に搭載し、その出力
端子e1と第1の基板ll上の端子al とを多端子同
時接続する場合にはFPCの下部に位置する第3の基板
14との結線はFPCが障害となってできないといった
不都合を生じる。
(2)第2の構造を第4図とともに説明する。
第3図に示した第1の構造を改善する手段としてプリン
ト回路基板(以後PWBと記す)を補助基板に用いた構
造について説明する。
第4図(a)は第2の構造を示す平面図、同図(b)は
同図(a)のA−A’断面図を示す。
第4図(a)及び(b)において11は第1の基板、1
2は第2の基板、24はソース線、21はPWB、22
はPWB上の補正用配線、23はFPCを示す。第1の
基板11のゲート線、ソース線のドライバはFPC23
上に実装されFPC上の電極(図示せず)と第1の基板
11土の電極t2とは第1の基板11の外周で多端子接
続されている。この後、PWB21をFPC23の上部
に配置し固定する。
表示パネル上で断線B2が生じた場合、ソース線24の
端子a2B2間にはソース信号が供給されるがB2−d
2間には供給されない。ソース線240ソース信号が供
給されている側の端子a2とPWB21上の端子b2を
結線し配線22を通して他方の端子c2 とソース線2
4上の他方の端子d2とを結線することによりライン欠
陥は取り除かれる。しかし、この場合にはFPC23上
部にPWB 21を配置するだめ、第1の基板11上の
端子(az + d2)との間に1問〜1.5朝の段差
が生じ、金属細線を用いて結線する場合は非常に不利で
ある。また表示パネルのテスト段階で表示欠陥が発見さ
れてもドライバ等を実装したFPC23と多端子接続し
、その上にPWB21を配置固定した後でなければ表示
欠陥の補正はできない。さらに第1の基板11に接続し
たFPC23を折り曲げて表示領域を含む表示装置の面
積を小さくしようとしても、PWB21の占有する面積
により阻害されてしまうといった欠点を有する。
上記以外に第1の構造では第1の基板11と第1   
  3の基板14との貼り合わせ工程が必要であり、第
2の構造では第1の基板11とPWB21との固定工程
および固定部品が必要となり、双方ともコストアップに
つながる欠点を有している。
〈発明の目的〉 本発明は」二記従来の欠点を除去するだめになされたも
ので、表示パネル作製プロセス完了時以後どの時点にお
いても表示パネル上に生ずる欠陥を容易に補正し、その
後駆動回路を接続する前にテスタ等で表示パネルの駆動
電極に駆動信号を印加するだけで表示画像の検査が可能
な画像表示装置を提供することを目的とし、この目的を
達成するため、本発明は表示駆動用導電配線が形成され
た第1の基板と、透明導電膜が形成された第2の基板と
、上記の第1の基板と第2の基板との間に介在された表
示媒体とを備えた画像表示装置において、上記第2の基
板の外側の上記第1の基板上の外周4辺に、相対する2
辺を隣接する2辺のうちの1辺上に延設して形成された
補正用配線を具備して成るように構成されている。
〈発明の実施例〉 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第1図(a)は本発明の一実施例を説明する表示パネル
部の構成図、同図(b)は同図(a)のx−x’断面図
である。
第1図(a)及び(b)において、マトリクス状に配設
されるスイッチング素子と該スイッチング素子を駆動す
る金属配線(ソース線及びゲート線)が形成された第1
の基板11と、該第1の基板11に対向配置される第1
の基板11より小さく透明導電膜の対向電極が形成され
た第2の基板(ガラス基板)12とで表示セルを構成し
、該セル内に電界効果型ネマティック液晶を封入するこ
とにより表示パネルが作製される。金属配線及び対向電
極は駆動回路に接続され、液晶が表示駆動される。
即ち、金属配線を適宜選択してスイッチング素子を選択
的にオンオフ制御することによりスイッチング素子に直
結されたドレイン電極と対向電極との間に介設されてい
る液晶の電気光学的特性が変化し、スイッチング素子の
選択に対応したマトリクス表示が行なわれる。この場合
、表示パターンは第2の基板12を介して観測者に視認
される。
このような液晶表示装置は表示パネルを作製する段階で
多層金属配線および絶縁層を形成することが、これらを
利用して第1の基板11上で第2の基板12の外側領域
に第1の金属を用いて形成したソース線32を延設し、
補正用端子as+daとソースドライバを実装したFP
C31との接続用端子りを形成する。まだ延設されたソ
ース線32上に絶縁層34を形成した後、第2の金属を
用いて補正用配m33をソース線32と略々直交する方
向に形成し、この補正用配線33上に接続用端子b3及
びc3を形成する。この端子b3及びc3はソース線3
2の補正用端子a3+d3とリード接続されるものであ
り、ソース線の間に設けられる。
補正用配線33は更に第1の基板11上でゲート線形成
領域35に延展され、ゲート線(図示せず)に略々直交
して形成され、補正用配線33上の一方に形成された端
子b3 と他方に形成された端子c3とが電気的に接続
されて成る。
即ち、本発明においては第2の基板12の外側領域の第
1の基板11上の外周4辺にそれぞれ補圧用配線33,
33,33.33が相対する2辺を隣接する2辺のうち
の1辺上に延展して接続形成される。なお、補正用配線
33は第1の基板11上で環状に形成する必要はなく、
コの字状に形成されれば良い。
補正用配線33の線幅は表示領域にあるソース線32の
2倍程度とし、線間隔も線幅と同等程度に形成する。ま
た絶縁層34も適当に厚くしておけば、ソース線32あ
るいはゲート線(図示せず)に断線やショートの様な欠
陥が生じても補正用配線部33ではこのような欠陥は生
じ難くなる。
上記表示パネルの作製後、電気テストにより、ソース線
32に欠陥部B3が発見され断線が生じている場合、ソ
ース線32の端子a3から欠陥部B3までは正常にソー
ス信号が供給されているが、断線部B3より他方の端子
d3(B3〜d3)には信号は供給されない。
(。ote工、−713゜0−4Kあ、□83と補正用
配線33の一方端子b3 とを結線し、補正用配線33
上の他方の端子C3とソース線上の端子d3とを結線す
ることによりソース信号は断線部B3を除いたソース線
32全部に供給される。
従ってライン欠陥は除かれ画像表示の上で欠陥がほとん
ど確認できない点欠陥に変換することができる。
即ち、本発明においては、補正用配線33は第1の基板
11の外周縁部に略コ字状に形成されており、ソース線
の間に位置する補正用配線33上に補正用端子が設けら
れているだめ、補正用配線33の一側部上の補正用端子
と欠陥部を有するソース線32のソースドライバに接続
された側に設けられた端子とを接続すると共に補正用配
線33の他側部上の補正用端子とソース線32の他端側
に設けられた端子とを結線することにより、ライン欠陥
が除かれる。
なお、金属配線及び補正用配線33は従来同様のAt+
 Cu 、 Ni 、 Au等の箔、蒸着膜、メッキ膜
、印刷層その他で形成することができる。
以上の如き構成とすることによって、 (1)  ソース線32上の端子a3+d3のすぐ近傍
に補正用配線の端子b3+c3が形成されかつ両端子a
3〜d3とも同一基板の同一面上にあるため結線の線長
が数100μm程度と非常に短かくすることができ、更
に段差がないため容易に結線が可能となる。
(2)ソース線32上の端子a 3+ d aと補正用
配線33の端子b3+ (!3は同一面上で形成され、
位置をあらかじめ指定することができるため、結線の自
動化が可能となりコストダウンにつながる。
(3)補正用配線幅および線間隔を各々数10μmとす
れば配線ピッチは100〜200μmであり補正用配線
33を10本形成しても補正用配線領域は1〜2喘増加
するのみであり表示パネルはほとんど大きくならない。
(4)補正用配線33は第1の基板11上に形成するだ
め、従来例における第3図の第3の基板14および第4
図のPWB21は不要となり、基板の貼り付は工程およ
びPWB21を固定する部品(図テせず)も不要となり
、部品点数を減少することができるためコストダウンが
可能となる。
(5)補正用配線33は通常の表示パネル作製工程を増
加させることなく、形成することができるため大幅なコ
ストダウンが可能となる。
(6)補正用配線33を表示パネル上に形成したことに
より、表示パネル作製プロセス完了後、電気テストによ
り発見される欠陥は液晶を注入封止した後の段階からい
つでも補正可能である。
(7)本発明にしたがって欠陥が補正された表示パネル
は駆動回路接続前の段階でテスタ等によって駆動電極り
に画像信号を印加するだけで、画像を表示することが出
来、欠陥補正後の表示パネルの検査が容易となる。
等の優れた利点を得ることが出来る。
尚、上記説明においてはソース線に対して述べたがゲー
ト線においても同様のことが可能である。
また表示媒体として液晶を、スイッチング素子としてT
PTを用いて説明したが、表示媒体としてエレクトロク
ロミック材料、スイッチング素子としてMOSFET、
MIM、ダイオード等を用いても何らさしつかえない。
〈発明の効果〉 以上の様に、本発明を用いれば表示パネル上の欠陥を容
易に補正することができる上にコストタ゛ウンを図るこ
とが可能となるものである。まだ作業性が良好で大量生
産にも適し、その技術的価値は多大である。
【図面の簡単な説明】
第1図(a)は本発明の一実施例である液晶表示パネル
の構造を示す平面図、第1図ら)は第1図(a)のx−
x’断面図、第2図は従来のスイッチング素子を用いた
画像表示装置の基本回路図、第3図及び第4図(a)、
(b)はそれぞれ従来の表示パネルの構造を示す構成図
である。 11・・・第1の基板、12・・・第2の基板、31・
・・F’PC,32・・・ソース線、33・・・補正用
配線、34・・・絶縁層。 代理人 弁理士 福 士 愛 彦(他2名)ベ

Claims (1)

  1. 【特許請求の範囲】 1、表示駆動用導電配線が形成された第1の基板と、透
    明導電膜が形成された第2の基板と、上記第1の基板と
    第2の基板との間に介在された表示媒体とを備えた画像
    表示装置において、上記第2の基板の外側の上記第1の
    基板上の外周4辺に、相対する2辺を隣接する2辺のう
    ちの1辺上に延設して形成された補正用配線 を具備して成ることを特徴とする画像表示装置。 2、前記第1の基板の外周4辺に形成された補正用配線
    は該補正用配線上に形成された前記導電配線との間で接
    続を行なう接続用端子を具備して成ることを特徴とする
    特許請求の範囲第1項記載の画像表示装置。
JP12675984A 1984-06-18 1984-06-18 画像表示装置 Granted JPS614095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12675984A JPS614095A (ja) 1984-06-18 1984-06-18 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12675984A JPS614095A (ja) 1984-06-18 1984-06-18 画像表示装置

Publications (2)

Publication Number Publication Date
JPS614095A true JPS614095A (ja) 1986-01-09
JPH0316029B2 JPH0316029B2 (ja) 1991-03-04

Family

ID=14943215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12675984A Granted JPS614095A (ja) 1984-06-18 1984-06-18 画像表示装置

Country Status (1)

Country Link
JP (1) JPS614095A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385525A (ja) * 1989-08-29 1991-04-10 Sharp Corp マトリクス型表示装置
JPH04350824A (ja) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385525A (ja) * 1989-08-29 1991-04-10 Sharp Corp マトリクス型表示装置
JPH04350824A (ja) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
JPH0316029B2 (ja) 1991-03-04

Similar Documents

Publication Publication Date Title
US6111558A (en) Liquid crystal displays including closed loop repair lines and methods of repairing same
US20020018155A1 (en) Active matrix liquid crystal display apparatus
KR100293982B1 (ko) 액정패널
JP3310615B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2001330850A (ja) 液晶表示装置およびその欠陥修正方法
JP3119357B2 (ja) 液晶表示装置
JP3272848B2 (ja) 液晶表示素子
JPS614095A (ja) 画像表示装置
JPH0316028B2 (ja)
JPH04225317A (ja) アクティブマトリックス液晶表示素子
JPH11212102A (ja) 液晶表示パネル
KR20060120328A (ko) 액정표시장치용 어레이기판
KR100294823B1 (ko) 액정표시장치하판글래스의배선구조
KR100238006B1 (ko) 액정표시장치
JPH0750278B2 (ja) 液晶表示装置
KR19990009398A (ko) 액정표시장치의 데이터 인가부의 구조
JPH11119246A (ja) 液晶表示装置の製造方法
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
JP2001242488A (ja) 液晶表示装置及びその製造方法
JPH08160446A (ja) テープキャリアとその製造方法およびこのテープキャリアを用いた液晶表示装置
JPH03212620A (ja) アクティブマトリクス型液晶表示装置
JPH07191339A (ja) 液晶表示装置
JP3179319B2 (ja) マトリクス型表示装置の欠陥検出方法
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term