JPH08248435A - 電子部品およびこの電子部品を用いた液晶表示モジュール - Google Patents

Abstract

(57)【要約】 【目的】各種電子部品の実装における電子部品のリード
と回路基板に形成した接続パッドとの半田接続を確実に
する。 【構成】基板５に形成した多数の接続パッド４のそれぞ
れに半田３の層を介して融着する多数のリード２を有し
た電子部品において、前記リード２の前記接続パッド４
との融着面に一方の開口を接して前記融着面とは反対側
の背面に貫通する貫通孔６を設け、前記リード２と前記
接続パッド４との融着時に溶融した半田の一部を前記貫
通孔６を通して前記融着面とは反対側の背面に導出して
上部フィレット３ａを形成させて前記接続パッド４と前
記リードとを接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板に形成した接続パ
ッドと半田融着するためのリードを備えた各種の電子部
品とこの電子部品を用いた液晶表示モジュールに関す
る。

【０００２】

【従来の技術】電子部品のリードと実装基板に形成した
当該電子部品搭載用の接続パッドとの半田接続は、上記
接続パッドの上面に半田の層を被覆した後に電子部品の
リードを載置し、これを加熱することで上記半田の層を
溶融して融着固定している。

【０００３】電子部品のリードピッチ、従って接続パッ
ドのピッチが大きい場合はリードの幅より接続パッドの
面積を大きくできるために上記半田の溶融による半田の
フィレットは接続パッドとリードの当接領域を囲んで形
成され、両者の固定が強固になる。また、上記フィレッ
トが並設した隣接の接続パッドまで広がって干渉するこ
とはない。

【０００４】図１５は従来の電子部品の半田融着による
接続パッドへの接続構造の説明図であって、（ａ）は側
面図、（ｂ）は（ａ）のＡ−Ａ線に沿った断面図であ
る。

【０００５】同図において、１は電子部品、２はリー
ド、４は接続パッド、５は基板（プリント回路基板）、
７はフィレットである。

【０００６】すなわち、電子部品１のリード２と基板５
に形成した接続パッド４とを半田の層を介して当接し、
加熱によって半田を溶融したとき、（ａ）に示したよう
にリード２の前後方向にフィレット７ａが形成されると
共に、（ｂ）に示したようにリード２の左右方向（両
側）にもフィレット７ｂが形成され、リード２と接続パ
ッド４とは強固に融着し固定される。

【０００７】しかし、電子部品１のリード２のピッチの
精細化に伴って、電子部品を実装する基板５上に形成し
た電子部品搭載用の接続パッド４の面積（特に、幅方向
寸法）も小さくなる。

【０００８】図１６は電子部品を実装する基板上に形成
した電子部品搭載用の接続パッドの幅がリードの精細化
に伴って小さくなった場合の半田融着による接続パッド
への接続構造の説明図である。同図は前記図１５の
（ｂ）に相当する半田接続部断面を示す。

【０００９】基板５に形成した接続パッド４の面積、さ
らに詳細には幅方向の寸法が電子部品１のリード２と同
等の幅となると、前記図１５の（ａ）に示したリードの
前後歩行には半田のフィレットが形成されるが、左右方
向にはフィレットが形成されるスペースが極めて小さく
なるか、あるいは皆無となるため、リード２と接続パッ
ド４の境界に僅かに小さなフィレット７ｃが形成された
り、あるいは基板５方向に流下した半田７ｄが隣接する
接続パッドと、あるいは隣接する接続パッドへの接続で
生じた半田と干渉して短絡を起こしてしまう。

【００１０】このような電子部品は、例えば液晶表示装
置を構成する液晶表示モジュールの駆動回路基板と液晶
パネルとの接続、駆動回路基板間の接続、あるいは半導
体チップの基板への実装において多用されている。そし
て、そのリードピッチと接続パッドの微細化はますます
進行する傾向にある。

【００１１】以下では、上記電子部品を適用する典型例
として液晶表示装置について説明する。

【００１２】液晶表示装置は、その画素選択方式の違い
により、単純マトリクス型とアクティブ・マトリクス型
とに分けられる。

【００１３】単純マトリクス型の液晶表示装置は、交差
する２組の電極間にＳＴＮ等の液晶を封入し、上記電極
の交差部で画素を形成するものである。

【００１４】一方、アクティブ・マトリクス方式の液晶
表示装置は、マトリクス状に配列された複数の画素電極
のそれぞれに対応して非線形素子（スイッチング素子）
を設けたものである。各画素における液晶は、理論的に
は常時駆動（デューティ比 1／１）されているので、時
分割駆動方式を採用している単純マトリクス方式と比べ
てアクティブ方式はコントラストが良く、特にカラー液
晶表示装置では欠かせない技術となりつつある。スイッ
チング素子として代表的なものとしては薄膜トランジス
タ（ＴＦＴ）がある。

【００１５】上記アクティブ・マトリクス方式の液晶表
示装置は、時分割駆動方式を採用している所謂単純マト
リクス方式と比べてコントラストが良く、特にカラー液
晶表示装置では欠かせない技術となりつつある。スイッ
チング素子として代表的なものとしては薄膜トランジス
タ（ＴＦＴ）がある。

【００１６】図１７は従来のアクティブ・マトリクス方
式の液晶表示パネルの構成の一例を説明するパネル周辺
部分の上面図であって、液晶表示パネル（以下、単に液
晶パネルとも言う）ＰＮＬに映像信号駆動回路と垂直走
査回路を接続した状態を示す。

【００１７】同図において、ＣＨＩは表示パネルＰＮＬ
を駆動させる半導体チップすなわち駆動ＩＣチップ（下
側の３個は垂直走査回路側の駆動ＩＣチップ、左右の６
個ずつは映像信号駆動回路側の駆動ＩＣチップ）であ
る。

【００１８】ＴＣＰは駆動用ＩＣチップＣＨＩがテープ
・オートメイティド・ボンディング法（ＴＡＢ）により
実装されたテープキャリアパッケージ、ＰＣＢ１は上記
ＴＣＰやコンデンサＣＤＳ等が実装された駆動回路基板
（図１５、図１６における基板５に相当、以下、プリン
ト基板、また単に基板とも言う）で、図中では左右と下
側に３つに分割されている。このＴＣＰは入力端子ＴＴ
Ｂ（図１５、図１６におけるリード２に相当）と出力端
子ＴＴＭを有し、入力端子ＴＴＢはプリント基板ＰＣＢ
１に形成された配線パターンの接続パッド（図１５、図
１６の接続パッド４に相当）に半田接続され、出力端子
ＴＴＭは液晶表示パネルＰＮＬの主基板に設けた外部接
続端子に異方性導電膜を介して接続される。

【００１９】ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤ（図１１で後述）に切り込んで設
けられたバネ状の破片ＦＧが半田付けされる。

【００２０】ＦＣは下側の駆動回路基板ＰＣＢ１と左側
の駆動回路基板ＰＣＢ１、および下側の駆動回路基板Ｐ
ＣＢ１と右側の駆動回路基板ＰＣＢ１とを電気的に接続
するフラットケーブルである。

【００２１】フラットケーブルＦＣとしては図に示すよ
うに、複数のリード線（りん青銅の素材にＳｎ鍍金を施
したもの）をストライプ状のポリエチレン層とポリビニ
ルアルコール層とでサンドイッチして支持したものを使
用する。

【００２２】上記下側の駆動回路基板ＰＣＢ１には、３
個の垂直走査回路側の駆動ＩＣチップとインターフェー
スＩＣチップＩＦＣＨＩ、および樹脂モールドされたデ
ータバッファＩＣチップＤＢＣＨＩが搭載されている。

【００２３】また、駆動回路基板ＰＣＢ１間を電気的に
接続するためにフラットケーブルＦＣ（所謂ジョイナ
ー）が用いられ、このフラットケーブルＦＣの各リード
と駆動回路基板ＰＣＢ１に形成した接続パッドとが半田
によって接続されている。

【００２４】なお、単純マトリクス方式の液晶表示装置
を開示したものとしては、例えば特公昭５１−１３６６
６号公報を、また薄膜トランジスタを使用したアクティ
ブ・マトリクス方式の液晶表示装置は、例えば特開昭６
３−３０９９２１号公報や、「冗長構成を採用した12.5
型アクティブ・マトリクス方式カラー液晶ディスプレ
イ」、日経エレクトロニクス、１９３〜２１０頁、１９
８６年１２月１５日、日経マグロウヒル社発行、で知ら
れている。

【００２５】

【発明が解決しようとする課題】上記したように、液晶
表示装置、その他の電子装置において、電子部品のリー
ドピッチが精細化されると、このリードを接続するため
の基板等に形成される接続パッドも小さくなって、半田
接続する際の半田のフィレットの形成スペースが不十分
または皆無となる。

【００２６】そのため、両者の接続が十分に行われず、
あるいは隣接する接続パッド間での短絡などが起こって
信頼性が低下するという問題があった。

【００２７】特に、液晶表示装置を構成する液晶表示モ
ジュールの組み立てにおけるテープキャリアパッケージ
と駆動回路基板、あるいはテープキャリアパッケージへ
の半導体チップの搭載、駆動回路基板間を接続するジョ
イナー（フラットケーブル）等の各種の電子部品の半田
接続において顕著である。

【００２８】本発明の目的は、上記従来技術の問題を解
消し、各種電子部品の実装における電子部品のリードと
回路基板に形成した接続パッドとの半田接続を確実なも
のとして信頼性を高めた電子部品と、この電子部品を用
いた液晶表示モジュールを提供することにある。

【００２９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、前記リードを接続パッドに当接した際に
従来と同様にフィレット形成が可能な領域（リードの長
手方向前後、等）には従来と同様のフィレットを形成す
ると共に、フィレット形成が不可能な、あるいは困難な
領域が生じた場合のフィレット形成手段として、電子部
品のリードが基板に形成した接続パッドと接する側に開
口した貫通口を設け、溶融した半田の一部をこの貫通口
からリード背面に導いてフィレットを形成させることを
特徴とする。

【００３０】以下、本発明の構成の構成を実施例の符号
と対照して説明する。

【００３１】すなわち、請求項１に記載の第１の発明
は、基板５に形成した多数の接続パッド４のそれぞれに
半田３の層を介して融着する多数のリード２を有した電
子部品において、前記リード２の前記接続パッド４との
融着面に一方の開口を接して前記融着面とは反対側の背
面に貫通する貫通孔６を設け、前記リード２と前記接続
パッド４との融着時に溶融した半田の一部を前記貫通孔
６を通して前記融着面とは反対側の背面に導出して上部
フィレット３ａを形成させて前記接続パッド４と前記リ
ードとを強固に接続すると共に、隣接した接続パッドへ
の前記溶融した半田のはみ出しを防止したことを特徴と
する。

【００３２】また、請求項２に記載の第２の発明は、液
晶表示パネルＰＮＬの主基板に設けた外部接続端子に異
方性導電膜を介して接続した出力端子と前記液晶表示パ
ネルに近接配置した複数の駆動回路基板ＰＣＢ１の少な
くとも１つの駆動回路基板に形成した多数の接続パッド
のそれぞれに接続する多数の入力端子を有したテープキ
ャリアパッケージＴＣＰ、前記テープキャリアパッケー
ジに形成した多数の接続パッドのそれぞれに搭載するた
めの多数のリードを有した半導体チップＣＨ１、前記駆
動回路基板の各端部に形成した多数の接続パッド間の導
電接続を行う多数のリードを有したジョイナーＦＣを含
む各種の電子部品を用い、前記電子部品の各リードと前
記各リードが対応する各接続パッドとの間に半田の層を
介して融着固定してなる液晶表示モジュールにおいて、
前記各種の電子部品を構成する前記各リード２の前記各
対応する接続パッド４との融着面に一方の開口を接して
前記融着面とは反対側の背面に貫通する貫通孔６を設
け、前記各リード２と前記各対応する接続パッド４との
融着時に溶融した前記半田の一部を前記貫通孔６を通し
て前記融着面とは反対側の背面に導出して上部フィレッ
ト３ａを形成させて前記パッド４と前記リードとを強固
に接続すると共に、隣接した接続パッドへの前記溶融し
た半田のはみ出しを防止したことを特徴とする。

【００３３】

【作用】上記第１の発明の構成において、多数のリード
２は電子部品１から並列して露呈するように形成され、
基板５に形成した多数の接続パッド４のそれぞれに半田
３の層を介して融着される。

【００３４】貫通孔６は前記リード２の前記接続パッド
４との融着面に一方の開口を接して前記融着面とは反対
側の面に貫通しており、前記リード２と前記接続パッド
４との融着時に溶融した半田の一部を前記貫通孔６を通
して前記融着面とは反対側の面に逃がして上部フィレッ
ト３ａを形成する。

【００３５】また、上記第２の発明の構成において、テ
ープキャリアパッケージＴＣＰは液晶表示パネルＰＮＬ
の主基板に設けた外部接続端子に異方性導電膜を介して
接続した出力端子と前記液晶表示パネルに近接配置した
複数の駆動回路基板ＰＣＢ１の少なくとも１つの駆動回
路基板に形成した多数の接続パッドのそれぞれに接続す
る。

【００３６】半導体チップＣＨ１は前記テープキャリア
パッケージＴＣＰに形成した多数の接続パッドにリード
を半田接続して搭載される。

【００３７】ジョイナーＦＣは前記駆動回路基板ＰＣＢ
１の各端部に形成した多数の接続パッド間の導電接続を
行う。

【００３８】前記テープキャリアパッケージＴＣＰ、半
導体チップＣＨ１、ジョイナーＦＣを含む各種の電子部
品に形成した多数のリード２は電子部品１から並列して
露呈するように形成され、基板５に形成した多数の接続
パッド４のそれぞれに半田３の層を介して融着される。

【００３９】貫通孔６は前記リード２の前記接続パッド
４との融着面に一方の開口を接して前記融着面とは反対
側の面に貫通しており、前記リード２と前記接続パッド
４との融着時に溶融した半田の一部を前記貫通孔６を通
して前記融着面とは反対側の面に逃がして上部フィレッ
ト３ａを形成する。

【００４０】

【実施例】以下本発明の実施例につき、図面を参照して
詳細に説明する。

【００４１】図１は本発明による電子部品の１実施例を
説明する半田接続時の模式図であって、１は電子部品、
２はリード、３は半田の層、４は接続パッド、５は基
板、６は貫通口である。

【００４２】同図において、電子部品１に設けた多数の
リード２の、接続パッド４と接合される部分に略々円筒
形の貫通口６が形成されている。

【００４３】この貫通口６は基板５に形成された上記接
続パッド４と接合するために対向する面に一方の開口部
を接し、他方の開口部をリードの反対側の面、すなわち
リード２の背面に貫通させてなる。

【００４４】このリード２と接続パッド４とを半田接続
する場合は、接続パッド４に半田の層３を介挿してこの
上に上記リード２を載置して図示しない加熱手段で半田
の層３を加熱する。

【００４５】この加熱により、半田の層３は溶融して、
その一部は接続パッド４上のリード２の長手方向の前後
にフィレットを形成すると共に、他の一部は上記貫通口
６を通してリード２の背面に導出されて上部フィレット
３ａを形成する。

【００４６】図２は半田融着した状態でのリード長手方
向に沿った断面模式図、また図３は図２のＢ−Ｂ線に沿
った断面模式図であって、図１と同一符号は同一部分に
対応する。

【００４７】同各図に示したように、半田融着した状態
においては、リード２の長手方向前後には従来と同様の
フィレット７が形成されると共に、リードの背面に上部
フィレット３ａが形成されている。

【００４８】これによって、リードは接続パッド４と強
固に半田付け固定されると共に、接続パッド４の側面に
半田がはみ出ることが防止され、隣接する接続パッドと
の干渉が防止される。

【００４９】図４、図５および図６は本発明による電子
部品の他の実施例を説明するリードに設ける貫通口の模
式図であって、各図の（ａ）要部斜視図、（ｂ）は
（ａ）のＸ−Ｘ線に沿った断面図である。

【００５０】すなわち、リード２に形成する貫通口を図
４では矩形貫通口６ａ、図５では背面に小孔６ｂ’を有
する漏斗形貫通口６ｂ、図６では背面に小孔６ｃ’を有
する有底矩形口６ｃとしたものである。

【００５１】上記何れの貫通口もリード形成時にプレス
加工、あるいはエッチング加工、その他の加工手段で形
成することができる。

【００５２】これらの各実施例によれば、基板に形成し
た接続パッド４と電子部品のリード２とを強固に接続す
ると共に、隣接した接続パッドへの前記溶融した半田の
はみ出しを防止したことが可能となり、信頼性を向上す
ることができる。

【００５３】以下、本発明を液晶表示モジュールに適用
した具体例について詳細に説明する。

【００５４】図７は本発明を適用したアクティブ・マト
リクス方式カラー液晶表示装置の一画素とその周辺を示
す平面図である。

【００５５】また、図８は図７の３−３切断線における
断面図である。

【００５６】図７に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００５７】図８に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００５８】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００５９】図９は表示パネルの外部接続端子付近を拡
大した要部平面図であって、上下基板ＳＵＢ１，ＳＵＢ
２の切断前を表しており、ＬＮは両基板の切断前の縁
を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵＢ１，ＳＵＢ２
の切断すべき位置を示す。

【００６０】いずれの場合も、完成状態では外部接続端
子群Ｔｇ，Ｔｄが存在する部分は、それらを露出するよ
うに上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１より
も内側に制限されている。

【００６１】端子群Ｔｇ，Ｔｄはそれぞれ半導体チップ
ＣＨＩが搭載された前記本発明によるテープキャリアパ
ッケージＴＣＰに接続される。

【００６２】各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、テープキャリアパッケージＴＣＰの配列ピ
ッチ及び各パッケージＴＣＰにおける接続端子ピッチに
表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるため
である。

【００６３】上部透明ガラス基板ＳＵＢ２側の共通透明
画素電極ＩＴＯ２は、少なくとも一箇所において、本実
施例ではパネルの４角で銀ペースト材ＡＧＰによって下
部透明ガラス基板ＳＵＢ１側に形成されたその引出配線
ＩＮＴに接続されている。

【００６４】この引出配線ＩＮＴは後述するゲート端子
ＧＴＭ、ドレイン端子ＤＴＭと同一製造工程で形成され
る。

【００６５】図８に示した配向膜ＯＲＩ１、ＯＲＩ２、
透明画素電極ＩＴＯ１、共通透明画素電極ＩＴＯ２、そ
れぞれの層は、シールパターンＳＬの内側に形成され
る。

【００６６】偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部
透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２
の外側の表面に形成されている。

【００６７】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパ
ターンＳＬで仕切られた領域に封入されている。

【００６８】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００６９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、両基板の間に液晶Ｌ
Ｃを注入してエポキシ樹脂などで封止し、上下基板を切
断することによって組み立てられる。

【００７０】次に、図７、図８に戻り、ＴＦＴ基板ＳＵ
Ｂ１側の構成を詳しく説明する。

【００７１】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００７２】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。

【００７３】なお、ソース、ドレインは本来その間のバ
イアス極性によって決まるもので、この液晶表示装置の
回路ではその極性は動作中反転するので、ソース、ドレ
インは動作中入れ替わると理解されたい。しかし、以下
の説明では、便宜上一方をソース、他方をドレインと固
定して表現する。

【００７４】ゲート電極ＧＴは走査信号線ＧＬから垂直
方向に突出する形状で構成されている（Ｔ字形状に分岐
されている）。ゲート電極ＧＴは薄膜トランジスタＴＦ
Ｔ１、ＴＦＴ２のそれぞれの能動領域を越えるよう突出
している。

【００７５】薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれのゲート電極ＧＴは、一体に（共通のゲート電極
として）構成されており、走査信号線ＧＬに連続して形
成されている。

【００７６】本例では、ゲート電極ＧＴは、単層の第２
導電膜ｇ２で形成されている。第２導電膜ｇ２としては
例えばスパッタで形成されたアルミニウム（Ａｌ）膜が
用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けら
れている。

【００７７】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００７８】走査信号線ＧＬは第２導電膜ｇ２で構成さ
れている。この走査信号線ＧＬの第２導電膜ｇ２はゲー
ト電極ＧＴの第２導電膜ｇ２と同一製造工程で形成さ
れ、かつ一体に構成されている。また、走査信号線ＧＬ
上にもＡｌの陽極酸化膜ＡＯＦが設けられている。

【００７９】絶縁膜ＧＩは、薄膜トランジスタＴＦＴ
１、ＴＦＴ２において、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。

【００８０】絶縁膜ＧＩとしては例えばプラズマＣＶＤ
で形成された窒化シリコン膜が選ばれ、１２００〜２７
００Åの厚さに（本実施例では、２０００Å程度）形成
される。

【００８１】ゲート絶縁膜ＧＩは図９に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去されて
いる。絶縁膜ＧＩは走査信号線ＧＬと映像信号線ＤＬの
電気的絶縁にも寄与している。

【００８２】ｉ型半導体層ＡＳは、本例では薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２のそれぞれに独立した島とな
るよう形成され、非晶質シリコンで、２００〜２２００
Åの厚さに（本実施例では、２０００Å程度の膜厚）で
形成される。層ｄ０はオーミックコンタクト用のリン
（Ｐ）をドープしたＮ（＋）型非晶質シリコン半導体層
であり、下側にｉ型半導体層ＡＳが存在し、上側に導電
層ｄ２（ｄ３）が存在するところのみに残されている。

【００８３】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００８４】透明画素電極ＩＴＯ１は液晶表示部の画素
電極の一方を構成する。

【００８５】この透明画素電極ＩＴＯ１は薄膜トランジ
スタＴＦＴ１のソース電極ＳＤ１および薄膜トランジス
タＴＦＴ２のソース電極ＳＤ１の両方に接続されてい
る。このため、薄膜トランジスタＴＦＴ１、ＴＦＴ２の
うちの１つに欠陥が発生しても、その欠陥が副作用をも
たらす場合はレーザ光等によって適切な箇所を切断し、
そうでない場合は他方の薄膜トランジスタが正常に動作
しているので放置すれば良い。

【００８６】透明画素電極ＩＴＯ１は第１導電膜ｄ１に
よって構成されており、この第１導電膜ｄ１はスパッタ
リングで形成された透明導電膜（Indium-Tin-Oxide Ｉ
ＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さ
に（本実施例では、１４００Å程度の膜厚）形成され
る。

【００８７】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ（＋）型半導体層ｄ０に接触する第２導
電膜ｄ２とその上に形成された第３導電膜ｄ３とから構
成されている。

【００８８】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。

【００８９】Ｃｒ膜は膜厚を厚く形成するとストレスが
大きくなるので、２０００Å程度の膜厚を越えない範囲
で形成する。Ｃｒ膜はＮ(＋)型半導体層ｄ０との接着性
を良好にし、第３導電膜ｄ３のＡｌがＮ（＋）型半導体
層ｄ０に拡散することを防止する（いわゆるバリア層
の）目的で使用される。

【００９０】第２導電膜ｄ２として、Ｃｒ膜の他に高融
点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサ
イド（ＭｏＳｉ₂ 、ＴｉＳｉ₂ 、ＴａＳｉ₂ 、ＷＳ
ｉ₂ ）膜を用いてもよい。

【００９１】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。

【００９２】Ａｌ膜はＣｒ膜に比べてストレスが小さ
く、厚い膜厚に形成することが可能で、ソース電極ＳＤ
１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値
を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳに起
因する段差乗り越えを確実にする（ステップカバーレッ
ジを良くする）働きがある。

【００９３】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ（＋）型半導体層ｄ０が除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ（＋）型半導体
層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分が
セルフアラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようエッチン
グされるので、ｉ型半導体層ＡＳも若干その表面部分が
エッチングされるが、その程度はエッチング時間で制御
すればよい。

【００９４】映像信号線ＤＬはソース電極ＳＤ１、ドレ
イン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ
３で構成されている。

【００９５】薄膜トランジスタＴＦＴおよび透明画素電
極ＩＴＯ１上には保護膜ＰＳＶ１が設けられている。保
護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等か
ら保護するために形成されており、透明性が高くしかも
耐湿性の良いものを使用する。

【００９６】保護膜ＰＳＶ１はたとえばプラズマＣＶＤ
装置で形成した酸化シリコン膜や窒化シリコン膜で形成
されており、１μｍ程度の膜厚で形成する。

【００９７】保護膜ＰＳＶ１は図１３に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、
また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵ
Ｂ１の外部接続端子接続用引出配線ＩＮＴに銀ペースト
ＡＧＰで接続する部分も除去されている。

【００９８】この保護膜ＰＳＶ１とゲート絶縁膜ＧＩの
厚さ関係に関しては、前者は保護効果を考え厚くされ、
後者はトランジスタの相互コンダクタンスｇｍを薄くさ
れる。

【００９９】従って、図９に示すように、保護効果の高
い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘っ
て保護するようゲート絶縁膜ＧＩよりも大きく形成され
ている。

【０１００】上部透明ガラス基板ＳＵＢ２側には、外部
光又はバックライト光がｉ型半導体層ＡＳに入射しない
よう遮光膜ＢＭが設けられている。

【０１０１】図７に示す遮光膜ＢＭの閉じた多角形の輪
郭線は、その内側が遮光膜ＢＭが形成されない開口を示
している。遮光膜ＢＭは光に対する遮蔽性が高いたとえ
ばアルミニウム膜やクロム膜等で形成されており、本実
施例ではクロム膜がスパッタリングで１３００Å程度の
厚さに形成される。

【０１０２】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。

【０１０３】遮光膜ＢＭは各画素の周囲に格子状に形成
され（いわゆるブラックマトリクス）、この格子で１画
素の有効表示領域が仕切られている。従って、各画素の
輪郭が遮光膜ＢＭによってはっきりとし、コントラスト
が向上する。

【０１０４】つまり、遮光膜ＢＭはｉ型半導体層ＡＳに
対する遮光とブラックマトリクスとの２つの機能をも
つ。

【０１０５】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図８右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【０１０６】カラーフィルタＦＩＬは画素に対向する位
置に赤、緑、青の繰り返しでストライプ状に形成され
る。このカラーフィルタＦＩＬは透明画素電極ＩＴＯ１
の全てを覆うように大き目に形成され、遮光膜ＢＭはカ
ラーフィルタＦＩＬおよび透明画素電極ＩＴＯ１のエッ
ジ部分と重なるよう透明画素電極ＩＴＯ１の周縁部より
内側に形成されている。

【０１０７】共通透明画素電極ＩＴＯ２は、下部透明ガ
ラス基板ＳＵＢ１側に画素ごとに設けられた透明画素電
極ＩＴＯ１に対向し、液晶ＬＣの光学的な状態は各画素
電極ＩＴＯ１と共通透明画素電極ＩＴＯ２との間の電位
差（電界）に応答して変化する。

【０１０８】この共通透明画素電極ＩＴＯ２にはコモン
電圧Ｖcomが印加されるように構成されている。本実施
例では、コモン電圧Ｖcomは映像信号線ＤＬに印加され
る最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電
圧Ｖｄmaxとの中間直流電位に設定されるが、映像信号
駆動回路で使用される集積回路の電源電圧を約半分に低
減したい場合は、交流電圧を印加すれば良い。なお、共
通透明画素電極ＩＴＯ２の平面形状は図５を参照された
い。

【０１０９】透明画素電極ＩＴＯ１は、薄膜トランジス
タＴＦＴと接続される端部と反対側の端部において、隣
りの走査信号線ＧＬと重なるように形成されている。こ
の重ね合わせは、透明画素電極ＩＴＯ１を一方の電極Ｐ
Ｌ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ１と
する保持容量素子（静電容量素子）Ｃaddを構成する。

【０１１０】この保持容量素子Ｃaddの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【０１１１】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【０１１２】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【０１１３】図１０は表示マトリクス部の等価回路とそ
の周辺回路の結線図である。

【０１１４】同図は回路図ではあるが、実際の幾何学的
配置に対応して描かれている。ＡＲは複数の画素を二次
元状に配列したマトリクス・アレイである。

【０１１５】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，・・・，end は走査タイミングの順序に従
って付加されている。

【０１１６】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。走査信号
線Ｙ（添字省略）は垂直走査回路Ｖに接続されている。

【０１１７】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【０１１８】保持容量素子Ｃadd は、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次のようにな
る。

【０１１９】 ΔＶlc＝｛Ｃgs/(Ｃgs+ Ｃadd+Ｃpix)｝×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pix は透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶg による画素電極電位の変化分を表わす。

【０１２０】この変化分ΔＶlcは液晶ＬＣに加わる直流
成分の原因となるが、保持容量Ｃaddを大きくすればす
る程、その値を小さくすることができる。また、保持容
量素子Ｃaddは放電時間を長くする作用もあり、薄膜ト
ランジスタＴＦＴがオフした後の映像情報を長く蓄積す
る。

【０１２１】液晶ＬＣに印加される直流成分の低減は、
液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に
前の画像が残るいわゆる焼き付きを低減することができ
る。前述したように、ゲート電極ＧＴはｉ型半導体層Ａ
Ｓを完全に覆うよう大きくされている分、ソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２とのオーバラップ面積が増
え、従って寄生容量Ｃgsが大きくなり、中点電位Ｖlcは
ゲート（走査）信号Ｖgの影響を受け易くなるという逆
効果が生じる。しかし、保持容量素子Ｃadd を設けるこ
とによりこのデメリットも解消することができる。

【０１２２】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・
Ｃpix ＜Ｃadd ＜８・Ｃpix ）、寄生容量Ｃgsに対して
８〜３２倍（８・Ｃgs＜Ｃadd ＜３２・Ｃgs）程度の値
に設定する。

【０１２３】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀ ）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図５の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀ は最終段の走査信号線Ｙ
end に接続、Ｖcom 以外の直流電位点（交流接地点）に
接続するかまたは垂直走査回路Ｖから１つ余分に走査パ
ルスＹ₀ を受けるように接続してもよい。

【０１２４】以下、本発明による液晶表示装置の全体構
成を説明する。

【０１２５】図１１は液晶表示装置（液晶表示モジュー
ル）ＭＤＬの各構成部品を示す分解斜視図であって、Ｓ
ＨＤは金属板から成る枠状のシールドケース（メタルフ
レーム）、ＬＣＷその表示窓、ＰＮＬは液晶表示パネ
ル、ＳＰＢは光拡散板、ＭＦＲは中間フレーム、ＢＬは
バックライト、ＢＬＳはバックライト支持体、ＬＣＡは
下側ケースであり、図に示すような上下の配置関係で各
部材が積み重ねられてモジュールＭＤＬが組み立てられ
る。

【０１２６】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【０１２７】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【０１２８】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【０１２９】図１２は走査信号駆動回路Ｖや映像信号駆
動回路Ｈｅ，Ｈｏを構成する集積回路チップＣＨＩがフ
レキシブル配線基板に搭載されたテープキャリアパッケ
ージＴＣＰの構造を示す断面図であり、図１３はそれを
液晶表示パネルの、本例では映像信号回路用端子ＤＴＭ
に接続した状態を示す要部断面図である。

【０１３０】同各図において、ＴＴＢは集積回路ＣＨＩ
の入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの
出力端子・配線部であり、例えばＣｕから成り、それぞ
れの内側の先端部（通称インナーリード）には集積回路
ＣＨＩのボンディングパッドＰＡＤがいわゆるフェース
ダウンボンディング法により接続される。

【０１３１】端子ＴＴＢ，ＴＴＭの外側の先端部（通称
アウターリード）はそれぞれ半導体集積回路チップＣＨ
Ｉの入力及び出力に対応し、半田付け等によりＣＲＴ／
ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣ
Ｆによって液晶表示パネルＰＮＬに接続される。

【０１３２】パッケージＴＣＰは、その先端部がパネル
ＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を
覆うようにパネルに接続されており、従って、外部接続
端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケージＴ
ＣＰの少なくとも一方で覆われるので電触に対して強く
なる。

【０１３３】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１３４】図１４は中間フレームＭＦＲに保持・収納
される液晶表示部ＬＣＤの駆動回路基板ＯＣＢ１に接続
される電源回路基板ＰＣＢ２の説明図である。

【０１３５】電源回路基板ＰＣＢ２は、同図に示すよう
に、Ｌ字形をしており、ＩＣ、コンデンサ、抵抗等の電
子部品が搭載されている。

【０１３６】この電源回路基板ＰＣＢ２には、１つの電
圧源から複数の分圧した安定化された電圧源を得るため
の電源回路や、ホスト（上位演算処理装置）からのＣＲ
Ｔ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報
に変換する回路を含む回路ＳＵＰが搭載されている。

【０１３７】ＣＪは外部と接続される図示しないコネク
タが接続されるコネクタ接続部である。電源回路基板Ｐ
ＣＢ２とインバータ回路基板ＰＣＢ３（図１１参照）と
はバックライトケーブルにより中間フレームＭＦＲに設
けたコネクタ穴を介して電気的に接続される。

【０１３８】駆動回路基板ＰＣＢ１と電源回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。このフラットケーブルＦＣとし
て前記した本発明によるテープキャリアを用いることが
できる。

【０１３９】組立て時、駆動回路基板ＰＣＢ２は、フラ
ットケーブルＦＣを180 °折り曲げることにより駆動回
路基板ＰＣＢ１の裏側に重ねられ、中間フレームＭＦＲ
の所定の凹部に嵌合される。

【０１４０】このように、本発明による液晶表示モジュ
ールを構成するテープキャリアパッケージＴＣＰと駆動
回路基板ＰＣＢ１（図１における基板５）、あるいはテ
ープキャリアパッケージＴＣＰへの半導体チップの搭
載、駆動回路基板間を接続するジョイナー（フラットケ
ーブル）ＦＣ等の各種の電子部品の半田接続において、
その半田接続による固定が強固となるため、信頼性の高
い液晶表示装置を得ることができる。

【０１４１】なお、本発明は、上記実施例のアクティブ
・マトリクス方式に限るものではなく、所謂ＳＴＮ方式
等の他の形式の液晶表示装置にも同様に適用できるもの
であることは言うまでもない。

【０１４２】

【発明の効果】以上説明したように、本発明によれば、
テープキャリアパッケージと駆動回路基板、あるいはテ
ープキャリアパッケージへの半導体チップの搭載、駆動
回路基板間を接続するジョイナー（フラットケーブル）
等の各種の電子部品の半田接続において、その半田接続
による固定が強固となるため、信頼性の高い液晶表示装
置を得ることができる。

【図面の簡単な説明】

【図１】本発明による電子部品の１実施例を説明する半
田接続時の模式図である。

【図２】半田融着した状態でのリード長手方向に沿った
断面模式図である。

【図３】図２のＢ−Ｂ線に沿った断面模式図である。

【図４】本発明による電子部品の他の実施例を説明する
リードに設ける貫通口の模式図である。

【図５】本発明による電子部品のさらに他の実施例を説
明するリードに設ける貫通口の模式図である。

【図６】本発明による電子部品のさらにまた他の実施例
を説明するリードに設ける貫通口の模式図である。

【図７】本発明を適用したアクティブ・マトリクス方式
カラー液晶表示装置の一画素とその周辺を示す平面図で
ある。

【図８】図７の３−３切断線における断面図である。

【図９】表示パネルの外部接続端子付近を拡大した要部
平面図である。

【図１０】表示マトリクス部の等価回路とその周辺回路
の結線図である。

【図１１】液晶表示装置の各構成部品を示す分解斜視図
である。

【図１２】走査信号駆動回路や映像信号駆動回路を構成
する集積回路チップがフレキシブル配線基板に搭載され
たテープキャリアパッケージの構造を示す断面図であ
る。

【図１３】液晶表示パネルの映像信号回路用端子に接続
した状態を示す要部断面図である。

【図１４】中間フレームに保持・収納される液晶表示部
の駆動回路基板に接続される電源回路基板の説明図であ
る。

【図１５】従来の電子部品の半田融着による接続パッド
への接続構造の説明図である。

【図１６】電子部品を実装する基板上に形成した電子部
品搭載用の接続パッドの幅がリードの精細化に伴って小
さくなった場合の半田融着による接続パッドへの接続構
造の説明図である。

【図１７】従来のアクティブ・マトリクス方式の液晶表
示パネルの構成の一例を説明する周辺部分の上面図であ
る。

【符号の説明】

１ 電子部品 ２ リード ３ 半田の層 ３ａ 上部フィレット ４ 接続パッド ５ 基板 ６，６ａ，６ｂ，６ｃ 貫通口 ７ フィレット ＰＣＢ１ 回路基板 ＦＣ フラットケーブル（ジョイナー） ＣＨＩ 駆動ＩＣチップ ＩＦＣＨＩ インターフェースＩＣチップ ＳＵＢ 透明ガラス基板 ＧＬ 走査信号線 ＤＬ 映像信号線 ＧＩ 絶縁膜 ＧＴ ゲート電極 ＡＳ ｉ型半導体層 ＳＤ ソース電極またはドレイン電極 ＰＳＶ 保護膜 ＢＭ 遮光膜 ＬＣ 液晶 ＴＦＴ 薄膜トランジスタ ＩＴＯ 透明画素電極 ｇ、ｄ 導電膜 Ｃadd 保持容量素子 ＡＯＦ 陽極酸化膜 ＡＯ 陽極酸化マスク ＧＴＭ ゲート端子 ＤＴＭ ドレイン端子 ＳＨＤ シールドケース ＰＮＬ 液晶表示パネル ＳＰＢ 光拡散板、 ＭＦＲ 中間フレーム ＢＬ バックライト ＢＬＳ バックライト支持体 ＬＣＡ 下側ケース ＲＭ バックライト光反射山。

フロントページの続き (72)発明者 高森 正典 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板に形成した多数の接続パッドのそれぞ
   れに半田の層を介して融着する多数のリードを有した電
   子部品において、 前記リードの前記接続パッドとの融着面に一方の開口を
   接して前記融着面とは反対側の背面に貫通する貫通孔を
   設け、前記リードと前記接続パッドとの融着時に溶融し
   た半田の一部を前記貫通孔を通して前記融着面とは反対
   側の面に導出させて前記リードの背面に上部フィレット
   を形成することを特徴とする電子部品。
2. 【請求項２】液晶表示パネルの主基板に設けた外部接続
   端子に異方性導電膜を介して接続した出力端子と前記液
   晶表示パネルに近接配置した複数の駆動回路基板の少な
   くとも１つの駆動回路基板に形成した多数の接続パッド
   のそれぞれに接続する多数の入力端子を有したテープキ
   ャリアパッケージ、前記テープキャリアパッケージに形
   成した多数の接続パッドのそれぞれに搭載するための多
   数のリードを有した半導体チップ、前記駆動回路基板の
   各端部に形成した多数の接続パッド間の導電接続を行う
   多数のリードを有したジョイナーを含む各種の電子部品
   を用い、前記電子部品の各リードと前記各リードが対応
   する各接続パッドとの間に半田の層を介して融着固定し
   てなる液晶表示モジュールにおいて、 前記各種の電子部品を構成する前記各リードの前記各対
   応する接続パッドとの融着面に一方の開口を接して前記
   融着面とは反対側の背面に貫通する貫通孔を設け、前記
   各リードと前記各対応する接続パッドとの融着時に溶融
   した前記半田の一部を前記貫通孔を通して前記平面に導
   出させてフィレットを形成することにより前記リードと
   前記接続パッドとを強固に接続してなる前記各種の電子
   部品を用いたことを特徴とする液晶表示モジュール。