JP4236133B2 - 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 - Google Patents
静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 Download PDFInfo
- Publication number
- JP4236133B2 JP4236133B2 JP00172498A JP172498A JP4236133B2 JP 4236133 B2 JP4236133 B2 JP 4236133B2 JP 00172498 A JP00172498 A JP 00172498A JP 172498 A JP172498 A JP 172498A JP 4236133 B2 JP4236133 B2 JP 4236133B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- short
- thin film
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 65
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 16
- 230000005611 electricity Effects 0.000 claims description 38
- 230000003068 static effect Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 31
- 230000002265 prevention Effects 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000007689 inspection Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Elimination Of Static Electricity (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、静電気防止回路を有する液晶表示装置の薄膜トランジスタアレイ及びこの薄膜トランジスタアレイを備える液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
現在、表示装置として最も多く用いられているブラウン管（Cathode Ray Tube；CRT）は、色相表現が容易であり、又応答速度が早いため、TV、又はコンピューターモニターのディスプレイ装置として適当である。しかし、ブラウン管は、電子銃と画面の間に一定の距離を必要とする構造的な特性によって相対的に厚く、重くなり、さらに電力の消費が大きいために、携帯用装置のディスプレイ装置としては不適当である。
【０００３】
前述したブラウン管の短所を解決するために、様々の簡単な表示装置が提案されたが、前記提案の中、最も実用的で、広い適用範囲を有する装置が液晶表示装置（LCD）である。
【０００４】
従来の液晶表示装置は、ブラウン管に比べて画面が暗く、応答速度が遅い。しかし、液晶表示装置は、電子銃のような装置がいらなく、画素が駆動回路によって独立的に調節される。従って、液晶表示装置は、薄型、又は壁掛用表示装置としても適当である。更に、液晶表示装置は軽く、バッテリーで動作されるノートブックコンピューター、又他の携帯用ディスプレイシステムとして用いられている。
【０００５】
図１は、従来の液晶表示装置の構造を示す。図１に示すように、前記液晶表示装置は、映像表示領域12と映像信号を発生するゲート及びデータ用ドライバーIC10、11を含む。
【０００６】
図２は、一般の液晶パネルの詳細な構造を示す。図２に示すように、複数のゲート配線14及び前記ゲート配線14に交差する複数のデータ配線16が第１基板21上にマトリクス状で形成されている。前記各々の交差部分には、画素電極26と薄膜トランジスタ13（Thin Film Transistor：以下に「TFT」と称する）が形成されている。前記第１基板21と対向する第２基板22には、共通電極24及びカラーフィルター23が形成されている。前記第１基板21と前記第２基板22との間に、液晶25が注入されている。前記液晶25によって隔離された前記共通電極24と前記画素電極26は、前記液晶表示装置の画素としての役割をする。又、前記第１基板21と前記第２基板22との外面には、前記液晶25の配向方向によって光を選択的に透過させる偏光板20が付着されている。
【０００７】
図３は、液晶表示装置においての薄膜トランジスタの構造を示す。図３に示すように前記TFTは、前記基板29上に形成されたゲート電極30と、前記基板29上に形成された絶縁層31と、前記ゲート電極30上の前記絶縁層31上に形成された半導体層34と、前記半導体層34の第１及び第２面上に形成された第１不純物半導体層36a及び第２不純物半導体層36bと、前記１不純物半導体層36a及び前記第２不純物半導体層36b上に形成された各々のソース電極32及びドレイン電極33と、前記基板29上に形成された第２絶縁層35と、前記第２絶縁層35に形成されているコンタクトホールを通して前記ドレイン電極33に連結される画素電極26と、を含む。前記ゲート電極30は、アルミニウム、クローム、モリブデンを使用して形成されている。前記ソース電極32及び前記ドレイン電極33は、アルミニウム、クローム、モリブデンを使用して形成されている。前記ゲート電極30は、図２に示すように前記ゲート配線14に連結されている。前記ソース電極は、図２に示すように前記データ配線16に連結されており、前記ドレイン電極33は、前記画素電極26に連結されている。前記ゲート配線14を通じて前記TFTの前記ゲート電極30に走査パルス（走査電圧）を印加すると、前記データ配線16に流れる信号電圧が前記半導体層34を通じて前記ソース電極32から前記ドレイン電極33に印加されるように動作する。
【０００８】
前記ソース電極32に印加されたデータ信号は、前記画素電極26と前記共通電極24との間に電圧差（電位）を発生させるために、前記画素電極26に印加される。従って、このような電圧差によって前記画素電極26と前記共通電極24間に存在している液晶25の分子配列が変化する。前記液晶の分子配列が変化することによって画素の光透過量が変化してデータ電圧が印加された画素と印加されてない画素との視覚的な差が発生する。このような視覚的な差がある画素が集まることにより表示装置の役割をする液晶表示装置になる。
【０００９】
図２に示すように従来の前記液晶表示装置は、前記画素電極26を有する前記基板21は、前記共通電極24を有する前記基板22から隔離されている。前記第１基板21上には、前記薄膜トランジスタ13及び前記画素電極26が形成されているが、前記第２基板22上には前記共通電極24が形成されている。
【００１０】
前記第１基板21を製造する工程の中、前記TFT13を損傷させる高レベルの静電気が発生する。静電気による前記TFT13の損傷を防止するために、従来において、前記ゲート配線14及び前記データ配線16の各々に静電気防止回路を設け、前記第１基板21上に形成された前記静電気防止回路が一つの共通短絡配線に連結されるようにした。
【００１１】
又、図４に示すように前記第１基板の製造工程において、前記TFTの動作をテストするためにデータショートバー42及びゲートショートバー41が形成されている。前記データショートバー42と前記ゲートショートバー41は、外部ショートバー40によって短絡されている。前記データショートバー42及び前記ゲートショートバー41は、前記第１基板上に形成された各々の前記TFT13が正確に動作するかを検査するためのテスト信号を印加する役割を果たす。前記TFT13の動作を検査するために、各々の前記ゲートショートバー41と前記データショートバー42に電圧を与えてTFTが正常的に動作するか、しないかをTFTの出力電圧の値によって点検する。
【００１２】
図５は、ゲートショートバー、データショートバー、ゲート配線及びデータ配線の連結構造を示す。図５に示すように、ゲートショートバー50は複数のゲート配線55に連結されており、データショートバー51は複数のデータ配線56に連結されている。前記ゲート配線55及びデータ配線56は、複数の静電気防止回路52の一方に連結されている。前記静電気防止回路52は、共通短絡配線53に連結されている。前記共通短絡配線53は、複数の薄膜トランジスタ54が形成された基板の周囲に形成され、前記静電気防止回路52の他方に連結されている。
【００１３】
図６は、静電気防止回路を示す。前記静電気防止回路52は、複数のトランジスタで形成されており、薄膜トランジスタアレイと共に形成することも可能である。第１トランジスタ62のゲート及びソースと、第３トランジスタ64のソースは、静電気防止回路52の第１端子60に連結されている。第１トランジスタ62のドレインは、第３トランジスタ64のゲート及び前記第２トランジスタ63のソースに連結されている。前記第２トランジスタ63のゲート及びドレインと、前記第３トランジスタのドレインは、第２端子61に連結されている。
【００１４】
前記静電気防止回路52は、液晶パネルの製造、又は検査工程の際に発生し得る静電気により薄膜トランジスタが損傷されるのを防ぐ。例えば、前記ゲート配線55の一部に静電気が発生した場合、前記ゲート配線55に連結された静電気防止回路52は、このゲート配線55と隣接したゲート配線55との間の電圧差により第1端子60と第2端子61の間が短絡状態になり、ゲート配線55に発生した静電気を逃がすことにより薄膜トランジスタ54の損傷を防止する。前記データ配線56に連結された前記静電気防止回路52は、前記データ配線56の一部に静電気が発生した場合、データ配線56と隣接した他のデータ配線56間の電圧差により第1端子60と第2端子61の間が短絡状態になり、データ配線56に発生した静電気を逃がすことにより前記薄膜トランジスタ54の損傷を防止する。さらに、前記ゲート配線51と前記データ配線56が前記共通短絡配線53にすべて連結されることで薄膜トランジスタアレイの如何なる部分から発生する静電気でも除去することが出来る。
【００１５】
図６に示すように、静電気のために高電圧が前記静電気防止回路52の第１端子60に印加されると、第１トランジスタ62が導通して第３トランジスタ64を導通させる。従って、前記第１端子60と第２端子61が導通して共通電位をなす。又、静電気による高電圧が第２端子61に印加されると、前記第２トランジスタ63が導通して前記第３トランジスタ64を導通させる。従って、前記第１端子60と前記第２端子61間に共通電位になる。液晶表示装置の正常状態では前記第１端子60、又は前記第２端子61に静電気が印加されてないため、前記第１トランジスタ62と前記第２トランジスタ63は導通しない。前記第１トランジスタ62と前記第２トランジスタ63間に流れる非常に微弱な電流を除けば第１端子と第２端子とは絶縁状態が維持される。
【００１６】
静電気防止回路によって接続された電極間は、低電圧では電流が流れないため絶縁性を有し、薄膜トランジスタの駆動電圧より一層高い高電圧では導通性を有する。静電気は非常に高い高電圧であるため、低電圧で動作する薄膜トランジスタを破壊させる。従って、薄膜トランジスタ54の点検のための電圧が印加されたときは、印加された電圧は低く静電気防止回路は導通しないので、静電気防止回路によって連結された電極間は絶縁状態のままであり、動作の点検が出来る。一方、非正常な高い静電気電圧が印加されたときは、静電気防止回路は導通して静電気を逃がし、静電気防止回路によって連結されているすべての配線間の電位差を無くすので薄膜トランジスタアレイを保護することが出来る。
【００１７】
即ち、薄膜トランジスタ54の動作を検査するため前記ゲート配線55と前記データ配線56に電圧を印加したとしても、前記静電気回路は絶縁性を維持するので前記ゲート配線55と前記データ配線56が相互に相手の電圧によって影響をほとんど受けない。しかし、静電気がゲート配線55、又はデータ配線56の配線に侵入したときは、静電気防止回路はすべての配線を導通させて共通電位を維持するため、第１基板に形成された薄膜トランジスタの保護が出来る。
【００１８】
又は、ゲート配線55又は、データ配線56と共通短絡配線間の電圧差を安定させるため、一般的には共通短絡配線に一定の電位の電圧を与える。
【００１９】
【発明が解決しようとする課題】
しかし、ゲート配線とデータ配線の静電気防止回路が共通短絡配線によって全部連結された構造である場合、薄膜トランジスタの検査の際において、わずかであるが、静電気防止回路を介して隣接するゲート配線あるいはデータ配線同士が連結し、この結果、検査のための出力レベルが低下するという問題がある。同様に、静電気防止回路の両端間に発生する電圧差によって生じるリーク電流により液晶表示装置の画質が影響を受けることがある。即ち、静電気防止回路は、基本的には、高い抵抗値をもち配線同士を絶縁することができるものの、わずかではあるが電気的に導通し微少な電流が流れる。このように、薄膜トランジスタの検査のためにゲート配線又はデータ配線に電圧を印加すると、一部の電流が漏れて正確な検査が不可能になることがある。
【００２０】
例えば、薄膜トランジスタの動作のためにゲート配線に走査電圧を印加すれば、印加された走査電圧による電流の一部が静電気防止回路を通じて共通短絡配線に流れる。前記共通短絡配線に流れ込んだ電流は、共通短絡配線と静電気防止回路によって連結されたデータ配線に影響を及ぼすので、検査結果に間違いが発生する。同様に、データ配線に印加された信号電圧も共通短絡配線を通じてゲート配線に影響を与えることになって薄膜トランジスタの検査結果の信頼性が低下する。
【００２１】
前記薄膜トランジスタの検査結果を向上させるためには、ゲート配線に連結された静電気防止回路を第１短絡配線に接続し、データ配線に連結された静電気防止回路を第２短絡配線に接続する方法も提案されている。
【００２２】
しかし、この方法では、ゲート配線に印加される走査電圧とデータ配線に印加される信号電圧が異なるため、ゲート配線と第１短絡配線間の電位差と、データ配線と第２短絡配線間の電位差が異なって静電気防止回路の動作が不安定となる。従って、従来の液晶パネルの静電気防止回路を安定化させるために、共通短絡配線、又は第１短絡配線と第２短絡配線に一定な電圧を印加しなければならなく、結局、追加の駆動回路が必要になるという短所がある。
【００２３】
本発明は、従来装置の問題点を解決することができる静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法を提供することを目的とする。
【００２４】
本発明は、液晶表示装置において薄膜トランジスタの検査性（testability）が向上した静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法を提供することを目的とする。
【００２５】
さらに、本発明は、液晶表示装置において追加の駆動回路を使用することなく薄膜トランジスタの検査性（testability）が向上した静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記目的を達成するために、本発明の薄膜トランジスタアレイは、基板上の第１方向に形成された複数のゲート配線と、これに交差する第２方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタとを備える薄膜トランジスタアレイにおいて、前記複数のゲート配線にそれぞれ接続された複数の第１静電気防止回路と、前記複数のデータ配線にそれぞれ接続された複数の第２静電気防止回路と、前記複数の第1静電気防止回路を互いに連結するゲート短絡配線と、前記複数の第2静電気防止回路を互いに連結するデータ短絡配線とを備える。
【００２７】
また、本発明の薄膜トランジスタアレイは、前記ゲート短絡配線には、前記ゲート配線に印加される走査電圧のうちの低い電圧が印加される。
【００２８】
また、本発明の薄膜トランジスタアレイは、前記データ短絡配線には、前記薄膜トランジスタアレイが含まれる液晶表示装置の共通電極の電圧が印加される。
【００２９】
また、本発明の薄膜トランジスタアレイは、前記ゲート短絡配線は、前記薄膜トランジスタが形成された前記基板の外周部に形成された。
【００３０】
また、本発明の薄膜トランジスタアレイは、前記ゲート短絡配線と前記データ短絡配線とを連結する第３静電気防止回路を含む。
【００３１】
また、本発明の薄膜トランジスタアレイは、前記データ短絡配線は、前記薄膜トランジスタが形成された前記基板の外周部に形成された。
【００３２】
また、本発明の薄膜トランジスタアレイは、前記第１静電気防止回路及び前記第２静電気防止回路は、同一の構造を有する。
【００３３】
また、本発明の薄膜トランジスタアレイは、前記第１静電気防止回路及び前記第２静電気防止回路は非線形素子を含み、前記非線形素子は、第１ゲート、前記ゲート短絡配線に連結された第１ソース及び第１ドレインを含む第１トランジスタと、前記第１ドレインに連結された第２ソース、前記一つのゲート配線に連結された第２ゲート及び第２ドレインを含む第２トランジスタと、前記第１ドレインと前記第２ソースに連結された第３ゲート、前記ゲート短絡配線に連結された第３ソース、そして前記一つのゲート配線に連結された第３ドレインを含む第３トランジスタとを含む。
【００３４】
本発明の液晶表示装置の駆動方法は、基板上の第１方向に形成された複数のゲート配線と、これに交差する第２方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタと、前記複数のゲート配線にそれぞれ接続された複数の第１静電気防止回路と、前記複数のデータ配線にそれぞれ接続された複数の第２静電気防止回路と、前記複数の第1静電気防止回路を互いに連結するゲート短絡配線と、前記複数の第2静電気防止回路を互いに連結するデータ短絡配線とを備える液晶表示装置の駆動方法において、（ａ）前記ゲート短絡配線に第１電圧を印加し、（ｂ）前記データ短絡配線に第２電圧を印加する。
【００３５】
また、本発明の液晶表示装置の駆動方法は、前記（ａ）段階において、前記第１電圧として前記ゲート配線に印加される走査電圧のうちの低い電圧を印加する。
【００３６】
また、本発明の液晶表示装置の駆動方法は、前記（ａ）段階において、前記第１電圧として前記ゲート配線に印加される走査電圧のうちの最小電圧を印加する。
【００３７】
また、本発明の液晶表示装置の駆動方法は、前記（ｂ）段階において、前記第２電圧として前記薄膜トランジスタアレイが含まれる液晶表示装置の共通電極の電圧を印加する。
【００３８】
【発明の実施の形態】
発明の実施の形態１
この発明の実施の形態１の薄膜トランジスタアレイは、図７に示すように、薄膜トランジスタ（図示せず）とともにマトリクス状に形成されたゲート配線140、データ配線150、前記ゲート配線140と前記データ配線150間の各々の交差部に形成された画素電極（図示せず）を含む。前記ゲート配線140の一端部には、ゲートショートバー100が形成されている。前記データ配線150の一端部には、データショートバー110が形成されている。
【００３９】
ゲート短絡配線160は、複数の第１静電気防止回路120を通して前記ゲート配線140に連結されている。データ短絡配線170は、複数の第２静電気防止回路130を通して前記データ配線150に連結されている。前記第１静電気防止回路120と前記第２静電気防止回路130は、同一の構造を有するから同一の製造工程で形成することができる。又、前記第１、第２静電気防止回路120、130は、図６に示した従来の静電気防止回路と同一な回路構成で形成しても良い。
【００４０】
前記第１静電気防止回路120を安定化させるために前記ゲート短絡配線160に最小電圧Vglを印加する。前記最小電圧値Vglは、前記薄膜トランジスタを動作させるための前記ゲート配線140に印加されたスキャン電圧の最小電圧と同一である（詳細は後述する）。前記液晶表示装置の共通電極に印加された電圧Vcomを前記データ短絡配線170に印加して前記第２静電気防止回路130を安定化させる（詳細は後述する）。従って、静電気防止回路を安定化させるために共通短絡配線に連結された、従来の別個の電圧入力端子は必要なくなり、液晶パネルの駆動回路が簡単になる。
【００４１】
前記ゲート短絡配線160に最小値電圧Vgｌを印加する理由は、次の如くである。液晶表示装置パネルを使用して映像のフレームを表示する際、最高値電圧Vghは、所定の期間の間に各々の前記ゲート配線140に印加され、そして最小値電圧Vgｌは、前記所定の期間を除いた残り時間に各々の前記ゲート配線140に印加される。仮に、前記ゲート短絡配線160を接地したとするならば、前記ゲート配線140には少なくとも最小値電圧Vgｌが印加されるのであるから、前記静電気防止回路の両端には少なくともVg１の電位差が生じる。その結果、前記静電気防止回路120の絶縁状態が不安定になってしまう。もし、Vg１に不規則の信号変動（例えば、ノイズ）又は弱い静電気が発生したことにより、Vg１より高い電位差が静電気防止回路の両端に印加された場合には、前記静電気防止回路120の絶縁状態が破壊されて隣接した前記ゲート配線140の薄膜トランジスタに影響を及ぼすおそれがある。
【００４２】
しかし、前記ゲート短絡配線160に前記走査電圧Vg１と同一の電圧を印加すれば、前記フレーム周期の大部分間において前記静電気防止回路120の両端間には電圧差はない。従って、前記静電気防止回路120は、安定的に絶縁状態が保存される。
【００４３】
前記データ短絡配線170に電圧Vcomを印加する理由は、次の如くである。電位差は、前記液晶の光透過率の変化によって液晶表示装置の画素電極と共通電極間に発生する。前記共通電極に印加された前記共通電圧Vcomは、常に一定の周期と電圧を有しているが、前記画素電極に印加される画素電圧は表示しようとする映像信号によって異なる値を有する。前記画素電圧と前記共通電圧の差によって液晶分子の光透過率が変化し、この電位差により階調を制御するためである。前記データ短絡配線170が安定的に動作するためには一定の、すなわち安定した電圧を必要とするため、前記画素電圧を前記データ短絡配線170に印加することは出来ない。
【００４４】
しかし、前記共通電圧Vcomは、一定、すなわち安定した電圧である。本発明の実施の形態では、この安定な共通電圧Vcomを前記データ配線170に印加する。したがって、前記データ短絡配線170に電圧を与えるために、別個の電圧入力端子を設置する必要はない。このように、前記共通電極に入力された前記共通電圧Vcomを前記データ短絡配線170に印加して前記第２静電気防止回路130の絶縁性を安定化させる。
【００４５】
発明の実施の形態２
本発明の実施の形態１は、前記ゲート短絡配線160と前記データ短絡配線170とを分離して形成した。これは、前記ゲート配線140と前記データ配線150を電気的に分離させる。分離された前記ゲート配線140と前記データ配線150間の電位差は、静電気のために大きくなるおそれもある。従って、本発明の実施の形態２は、このような問題を防ぐ。
【００４６】
図８に示す本発明の実施の形態２は、前記ゲート短絡配線160と前記データ短絡配線170間に連結された第３静電気防止回路200を設けることを除いて図７に示した本発明の実施の形態１と同一である。前記ゲート短絡配線160と前記データ短絡配線170間の電位差が大きくなった時、前記第３静電気防止回路200が導通し、前記電位差を除去する。従って、前記ゲート配線140と前記データ配線150間に電位差はなくなる。
【００４７】
【発明の効果】
本発明は、液晶表示装置の製造工程の際、複数の静電気防止回路によってゲート配線に連結された別個のゲート短絡配線と、複数の静電気防止回路によってデータ配線に連結されたデータ短絡配線とを備える。前記ゲート短絡配線及び前記データ短絡配線にそれぞれ異なる電圧を印加することにより液晶表示装置の薄膜トランジスタを保護するための前記静電気防止回路を安定化させる。特に、スキャン電圧の最小値電圧を前記ゲート短絡配線に印加することにより前記ゲート短絡配線及び前記ゲート配線間に連結された静電気防止回路を安定化させる。前記液晶表示装置の共通電極に印加された共通電圧を前記データ短絡配線に印加することにより前記データ短絡配線及び前記データ配線間に連結された前記静電気防止回路を安定化させる。
【００４８】
さらに、前記ゲート短絡配線は、前記データ短絡配線から分離されているので、薄膜トランジスタをテストするために前記ゲート配線に電圧を印加するとき、リーク電流の発生を防ぐことが可能である。従って、従来のテスト装置より正確な検査値が得られる。
【００４９】
又、前記ゲート短絡配線にゲート電圧入力端子を連結させて、前記データ短絡配線に共通電圧入力端子を連結させることによって従来のように別個の電圧入力端子が必要なくなる。そして、前記ゲート配線とゲート短絡配線間及び前記データ配線とデータ短絡配線間の電圧差を無くすことによって静電気から液晶パネルを効果的に保護することが出来る。
【００５０】
本発明は、第１基板の薄膜トランジスタの形成工程中にゲート短絡配線とデータ短絡配線を共に形成することが出来るため、工程数が増えないという長所もある。そして、ゲート短絡配線とデータ短絡配線間に分離された静電気防止回路を形成させることによってゲート短絡配線とデータ短絡配線間に発生する静電気を防止することが可能である。
【図面の簡単な説明】
【図１】 従来の液晶表示装置の構造を示す図。
【図２】 従来の液晶表示装置の第１、第２基板を示す図。
【図３】 従来の薄膜トランジスタの構造を示す図。
【図４】 従来の液晶表示装置の第１基板上に形成されたデータショートバー及びゲートショートバーを示す図。
【図５】 ゲートショートバー、データショートバー、静電気防止回路及び共通短絡配線を含む従来の液晶表示装置を示す図。
【図６】 静電気防止回路を示す回路図。
【図７】 本発明の実施の形態１による薄膜トランジスタアレイにおいて、ゲート短絡配線及びデータ短絡配線を有する液晶表示装置の構造を示す図。
【図８】 本発明の実施の形態２によるゲート短絡配線とデータ短絡配線の間に連結された静電気防止回路を、さらに備える液晶表示装置の構造を示す図。
【符号の簡単な説明】
10、11 ドライバーＩＣ
12 表示領域
13 薄膜トランジスタ
14、55、140 ゲート配線
15 画素
16、56、150 データ配線
20 偏光板
21 第1基板
22 第2基板
23 カラーフィルター
24 共通電極
25 液晶
26 画素電極
30 ゲート電極
31 ゲート絶縁膜
32 ソース電極
33 ドレイン電極
34 半導体層
35 保護膜
36 不純物半導体層
40 外部ショートバー
41、50、100 ゲートショートバー
42、51、110 データショートバー
43 連結部
53 共通短絡配線
54 薄膜トランジスタ
60 第１端子
61 第２端子
62 第１トランジスタ
63 第２トランジスタ
64 第３トランジスタ
120 第１静電気防止回路
130 第２静電気防止回路
160 ゲート短絡配線
170 データ短絡配線
200 静電気防止素子
(1) 第１電圧入力端子
(2) 第２電圧入力端子
【発明の属する技術分野】
本発明は、静電気防止回路を有する液晶表示装置の薄膜トランジスタアレイ及びこの薄膜トランジスタアレイを備える液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
現在、表示装置として最も多く用いられているブラウン管（Cathode Ray Tube；CRT）は、色相表現が容易であり、又応答速度が早いため、TV、又はコンピューターモニターのディスプレイ装置として適当である。しかし、ブラウン管は、電子銃と画面の間に一定の距離を必要とする構造的な特性によって相対的に厚く、重くなり、さらに電力の消費が大きいために、携帯用装置のディスプレイ装置としては不適当である。
【０００３】
前述したブラウン管の短所を解決するために、様々の簡単な表示装置が提案されたが、前記提案の中、最も実用的で、広い適用範囲を有する装置が液晶表示装置（LCD）である。
【０００４】
従来の液晶表示装置は、ブラウン管に比べて画面が暗く、応答速度が遅い。しかし、液晶表示装置は、電子銃のような装置がいらなく、画素が駆動回路によって独立的に調節される。従って、液晶表示装置は、薄型、又は壁掛用表示装置としても適当である。更に、液晶表示装置は軽く、バッテリーで動作されるノートブックコンピューター、又他の携帯用ディスプレイシステムとして用いられている。
【０００５】
図１は、従来の液晶表示装置の構造を示す。図１に示すように、前記液晶表示装置は、映像表示領域12と映像信号を発生するゲート及びデータ用ドライバーIC10、11を含む。
【０００６】
図２は、一般の液晶パネルの詳細な構造を示す。図２に示すように、複数のゲート配線14及び前記ゲート配線14に交差する複数のデータ配線16が第１基板21上にマトリクス状で形成されている。前記各々の交差部分には、画素電極26と薄膜トランジスタ13（Thin Film Transistor：以下に「TFT」と称する）が形成されている。前記第１基板21と対向する第２基板22には、共通電極24及びカラーフィルター23が形成されている。前記第１基板21と前記第２基板22との間に、液晶25が注入されている。前記液晶25によって隔離された前記共通電極24と前記画素電極26は、前記液晶表示装置の画素としての役割をする。又、前記第１基板21と前記第２基板22との外面には、前記液晶25の配向方向によって光を選択的に透過させる偏光板20が付着されている。
【０００７】
図３は、液晶表示装置においての薄膜トランジスタの構造を示す。図３に示すように前記TFTは、前記基板29上に形成されたゲート電極30と、前記基板29上に形成された絶縁層31と、前記ゲート電極30上の前記絶縁層31上に形成された半導体層34と、前記半導体層34の第１及び第２面上に形成された第１不純物半導体層36a及び第２不純物半導体層36bと、前記１不純物半導体層36a及び前記第２不純物半導体層36b上に形成された各々のソース電極32及びドレイン電極33と、前記基板29上に形成された第２絶縁層35と、前記第２絶縁層35に形成されているコンタクトホールを通して前記ドレイン電極33に連結される画素電極26と、を含む。前記ゲート電極30は、アルミニウム、クローム、モリブデンを使用して形成されている。前記ソース電極32及び前記ドレイン電極33は、アルミニウム、クローム、モリブデンを使用して形成されている。前記ゲート電極30は、図２に示すように前記ゲート配線14に連結されている。前記ソース電極は、図２に示すように前記データ配線16に連結されており、前記ドレイン電極33は、前記画素電極26に連結されている。前記ゲート配線14を通じて前記TFTの前記ゲート電極30に走査パルス（走査電圧）を印加すると、前記データ配線16に流れる信号電圧が前記半導体層34を通じて前記ソース電極32から前記ドレイン電極33に印加されるように動作する。
【０００８】
前記ソース電極32に印加されたデータ信号は、前記画素電極26と前記共通電極24との間に電圧差（電位）を発生させるために、前記画素電極26に印加される。従って、このような電圧差によって前記画素電極26と前記共通電極24間に存在している液晶25の分子配列が変化する。前記液晶の分子配列が変化することによって画素の光透過量が変化してデータ電圧が印加された画素と印加されてない画素との視覚的な差が発生する。このような視覚的な差がある画素が集まることにより表示装置の役割をする液晶表示装置になる。
【０００９】
図２に示すように従来の前記液晶表示装置は、前記画素電極26を有する前記基板21は、前記共通電極24を有する前記基板22から隔離されている。前記第１基板21上には、前記薄膜トランジスタ13及び前記画素電極26が形成されているが、前記第２基板22上には前記共通電極24が形成されている。
【００１０】
前記第１基板21を製造する工程の中、前記TFT13を損傷させる高レベルの静電気が発生する。静電気による前記TFT13の損傷を防止するために、従来において、前記ゲート配線14及び前記データ配線16の各々に静電気防止回路を設け、前記第１基板21上に形成された前記静電気防止回路が一つの共通短絡配線に連結されるようにした。
【００１１】
又、図４に示すように前記第１基板の製造工程において、前記TFTの動作をテストするためにデータショートバー42及びゲートショートバー41が形成されている。前記データショートバー42と前記ゲートショートバー41は、外部ショートバー40によって短絡されている。前記データショートバー42及び前記ゲートショートバー41は、前記第１基板上に形成された各々の前記TFT13が正確に動作するかを検査するためのテスト信号を印加する役割を果たす。前記TFT13の動作を検査するために、各々の前記ゲートショートバー41と前記データショートバー42に電圧を与えてTFTが正常的に動作するか、しないかをTFTの出力電圧の値によって点検する。
【００１２】
図５は、ゲートショートバー、データショートバー、ゲート配線及びデータ配線の連結構造を示す。図５に示すように、ゲートショートバー50は複数のゲート配線55に連結されており、データショートバー51は複数のデータ配線56に連結されている。前記ゲート配線55及びデータ配線56は、複数の静電気防止回路52の一方に連結されている。前記静電気防止回路52は、共通短絡配線53に連結されている。前記共通短絡配線53は、複数の薄膜トランジスタ54が形成された基板の周囲に形成され、前記静電気防止回路52の他方に連結されている。
【００１３】
図６は、静電気防止回路を示す。前記静電気防止回路52は、複数のトランジスタで形成されており、薄膜トランジスタアレイと共に形成することも可能である。第１トランジスタ62のゲート及びソースと、第３トランジスタ64のソースは、静電気防止回路52の第１端子60に連結されている。第１トランジスタ62のドレインは、第３トランジスタ64のゲート及び前記第２トランジスタ63のソースに連結されている。前記第２トランジスタ63のゲート及びドレインと、前記第３トランジスタのドレインは、第２端子61に連結されている。
【００１４】
前記静電気防止回路52は、液晶パネルの製造、又は検査工程の際に発生し得る静電気により薄膜トランジスタが損傷されるのを防ぐ。例えば、前記ゲート配線55の一部に静電気が発生した場合、前記ゲート配線55に連結された静電気防止回路52は、このゲート配線55と隣接したゲート配線55との間の電圧差により第1端子60と第2端子61の間が短絡状態になり、ゲート配線55に発生した静電気を逃がすことにより薄膜トランジスタ54の損傷を防止する。前記データ配線56に連結された前記静電気防止回路52は、前記データ配線56の一部に静電気が発生した場合、データ配線56と隣接した他のデータ配線56間の電圧差により第1端子60と第2端子61の間が短絡状態になり、データ配線56に発生した静電気を逃がすことにより前記薄膜トランジスタ54の損傷を防止する。さらに、前記ゲート配線51と前記データ配線56が前記共通短絡配線53にすべて連結されることで薄膜トランジスタアレイの如何なる部分から発生する静電気でも除去することが出来る。
【００１５】
図６に示すように、静電気のために高電圧が前記静電気防止回路52の第１端子60に印加されると、第１トランジスタ62が導通して第３トランジスタ64を導通させる。従って、前記第１端子60と第２端子61が導通して共通電位をなす。又、静電気による高電圧が第２端子61に印加されると、前記第２トランジスタ63が導通して前記第３トランジスタ64を導通させる。従って、前記第１端子60と前記第２端子61間に共通電位になる。液晶表示装置の正常状態では前記第１端子60、又は前記第２端子61に静電気が印加されてないため、前記第１トランジスタ62と前記第２トランジスタ63は導通しない。前記第１トランジスタ62と前記第２トランジスタ63間に流れる非常に微弱な電流を除けば第１端子と第２端子とは絶縁状態が維持される。
【００１６】
静電気防止回路によって接続された電極間は、低電圧では電流が流れないため絶縁性を有し、薄膜トランジスタの駆動電圧より一層高い高電圧では導通性を有する。静電気は非常に高い高電圧であるため、低電圧で動作する薄膜トランジスタを破壊させる。従って、薄膜トランジスタ54の点検のための電圧が印加されたときは、印加された電圧は低く静電気防止回路は導通しないので、静電気防止回路によって連結された電極間は絶縁状態のままであり、動作の点検が出来る。一方、非正常な高い静電気電圧が印加されたときは、静電気防止回路は導通して静電気を逃がし、静電気防止回路によって連結されているすべての配線間の電位差を無くすので薄膜トランジスタアレイを保護することが出来る。
【００１７】
即ち、薄膜トランジスタ54の動作を検査するため前記ゲート配線55と前記データ配線56に電圧を印加したとしても、前記静電気回路は絶縁性を維持するので前記ゲート配線55と前記データ配線56が相互に相手の電圧によって影響をほとんど受けない。しかし、静電気がゲート配線55、又はデータ配線56の配線に侵入したときは、静電気防止回路はすべての配線を導通させて共通電位を維持するため、第１基板に形成された薄膜トランジスタの保護が出来る。
【００１８】
又は、ゲート配線55又は、データ配線56と共通短絡配線間の電圧差を安定させるため、一般的には共通短絡配線に一定の電位の電圧を与える。
【００１９】
【発明が解決しようとする課題】
しかし、ゲート配線とデータ配線の静電気防止回路が共通短絡配線によって全部連結された構造である場合、薄膜トランジスタの検査の際において、わずかであるが、静電気防止回路を介して隣接するゲート配線あるいはデータ配線同士が連結し、この結果、検査のための出力レベルが低下するという問題がある。同様に、静電気防止回路の両端間に発生する電圧差によって生じるリーク電流により液晶表示装置の画質が影響を受けることがある。即ち、静電気防止回路は、基本的には、高い抵抗値をもち配線同士を絶縁することができるものの、わずかではあるが電気的に導通し微少な電流が流れる。このように、薄膜トランジスタの検査のためにゲート配線又はデータ配線に電圧を印加すると、一部の電流が漏れて正確な検査が不可能になることがある。
【００２０】
例えば、薄膜トランジスタの動作のためにゲート配線に走査電圧を印加すれば、印加された走査電圧による電流の一部が静電気防止回路を通じて共通短絡配線に流れる。前記共通短絡配線に流れ込んだ電流は、共通短絡配線と静電気防止回路によって連結されたデータ配線に影響を及ぼすので、検査結果に間違いが発生する。同様に、データ配線に印加された信号電圧も共通短絡配線を通じてゲート配線に影響を与えることになって薄膜トランジスタの検査結果の信頼性が低下する。
【００２１】
前記薄膜トランジスタの検査結果を向上させるためには、ゲート配線に連結された静電気防止回路を第１短絡配線に接続し、データ配線に連結された静電気防止回路を第２短絡配線に接続する方法も提案されている。
【００２２】
しかし、この方法では、ゲート配線に印加される走査電圧とデータ配線に印加される信号電圧が異なるため、ゲート配線と第１短絡配線間の電位差と、データ配線と第２短絡配線間の電位差が異なって静電気防止回路の動作が不安定となる。従って、従来の液晶パネルの静電気防止回路を安定化させるために、共通短絡配線、又は第１短絡配線と第２短絡配線に一定な電圧を印加しなければならなく、結局、追加の駆動回路が必要になるという短所がある。
【００２３】
本発明は、従来装置の問題点を解決することができる静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法を提供することを目的とする。
【００２４】
本発明は、液晶表示装置において薄膜トランジスタの検査性（testability）が向上した静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法を提供することを目的とする。
【００２５】
さらに、本発明は、液晶表示装置において追加の駆動回路を使用することなく薄膜トランジスタの検査性（testability）が向上した静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記目的を達成するために、本発明の薄膜トランジスタアレイは、基板上の第１方向に形成された複数のゲート配線と、これに交差する第２方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタとを備える薄膜トランジスタアレイにおいて、前記複数のゲート配線にそれぞれ接続された複数の第１静電気防止回路と、前記複数のデータ配線にそれぞれ接続された複数の第２静電気防止回路と、前記複数の第1静電気防止回路を互いに連結するゲート短絡配線と、前記複数の第2静電気防止回路を互いに連結するデータ短絡配線とを備える。
【００２７】
また、本発明の薄膜トランジスタアレイは、前記ゲート短絡配線には、前記ゲート配線に印加される走査電圧のうちの低い電圧が印加される。
【００２８】
また、本発明の薄膜トランジスタアレイは、前記データ短絡配線には、前記薄膜トランジスタアレイが含まれる液晶表示装置の共通電極の電圧が印加される。
【００２９】
また、本発明の薄膜トランジスタアレイは、前記ゲート短絡配線は、前記薄膜トランジスタが形成された前記基板の外周部に形成された。
【００３０】
また、本発明の薄膜トランジスタアレイは、前記ゲート短絡配線と前記データ短絡配線とを連結する第３静電気防止回路を含む。
【００３１】
また、本発明の薄膜トランジスタアレイは、前記データ短絡配線は、前記薄膜トランジスタが形成された前記基板の外周部に形成された。
【００３２】
また、本発明の薄膜トランジスタアレイは、前記第１静電気防止回路及び前記第２静電気防止回路は、同一の構造を有する。
【００３３】
また、本発明の薄膜トランジスタアレイは、前記第１静電気防止回路及び前記第２静電気防止回路は非線形素子を含み、前記非線形素子は、第１ゲート、前記ゲート短絡配線に連結された第１ソース及び第１ドレインを含む第１トランジスタと、前記第１ドレインに連結された第２ソース、前記一つのゲート配線に連結された第２ゲート及び第２ドレインを含む第２トランジスタと、前記第１ドレインと前記第２ソースに連結された第３ゲート、前記ゲート短絡配線に連結された第３ソース、そして前記一つのゲート配線に連結された第３ドレインを含む第３トランジスタとを含む。
【００３４】
本発明の液晶表示装置の駆動方法は、基板上の第１方向に形成された複数のゲート配線と、これに交差する第２方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタと、前記複数のゲート配線にそれぞれ接続された複数の第１静電気防止回路と、前記複数のデータ配線にそれぞれ接続された複数の第２静電気防止回路と、前記複数の第1静電気防止回路を互いに連結するゲート短絡配線と、前記複数の第2静電気防止回路を互いに連結するデータ短絡配線とを備える液晶表示装置の駆動方法において、（ａ）前記ゲート短絡配線に第１電圧を印加し、（ｂ）前記データ短絡配線に第２電圧を印加する。
【００３５】
また、本発明の液晶表示装置の駆動方法は、前記（ａ）段階において、前記第１電圧として前記ゲート配線に印加される走査電圧のうちの低い電圧を印加する。
【００３６】
また、本発明の液晶表示装置の駆動方法は、前記（ａ）段階において、前記第１電圧として前記ゲート配線に印加される走査電圧のうちの最小電圧を印加する。
【００３７】
また、本発明の液晶表示装置の駆動方法は、前記（ｂ）段階において、前記第２電圧として前記薄膜トランジスタアレイが含まれる液晶表示装置の共通電極の電圧を印加する。
【００３８】
【発明の実施の形態】
発明の実施の形態１
この発明の実施の形態１の薄膜トランジスタアレイは、図７に示すように、薄膜トランジスタ（図示せず）とともにマトリクス状に形成されたゲート配線140、データ配線150、前記ゲート配線140と前記データ配線150間の各々の交差部に形成された画素電極（図示せず）を含む。前記ゲート配線140の一端部には、ゲートショートバー100が形成されている。前記データ配線150の一端部には、データショートバー110が形成されている。
【００３９】
ゲート短絡配線160は、複数の第１静電気防止回路120を通して前記ゲート配線140に連結されている。データ短絡配線170は、複数の第２静電気防止回路130を通して前記データ配線150に連結されている。前記第１静電気防止回路120と前記第２静電気防止回路130は、同一の構造を有するから同一の製造工程で形成することができる。又、前記第１、第２静電気防止回路120、130は、図６に示した従来の静電気防止回路と同一な回路構成で形成しても良い。
【００４０】
前記第１静電気防止回路120を安定化させるために前記ゲート短絡配線160に最小電圧Vglを印加する。前記最小電圧値Vglは、前記薄膜トランジスタを動作させるための前記ゲート配線140に印加されたスキャン電圧の最小電圧と同一である（詳細は後述する）。前記液晶表示装置の共通電極に印加された電圧Vcomを前記データ短絡配線170に印加して前記第２静電気防止回路130を安定化させる（詳細は後述する）。従って、静電気防止回路を安定化させるために共通短絡配線に連結された、従来の別個の電圧入力端子は必要なくなり、液晶パネルの駆動回路が簡単になる。
【００４１】
前記ゲート短絡配線160に最小値電圧Vgｌを印加する理由は、次の如くである。液晶表示装置パネルを使用して映像のフレームを表示する際、最高値電圧Vghは、所定の期間の間に各々の前記ゲート配線140に印加され、そして最小値電圧Vgｌは、前記所定の期間を除いた残り時間に各々の前記ゲート配線140に印加される。仮に、前記ゲート短絡配線160を接地したとするならば、前記ゲート配線140には少なくとも最小値電圧Vgｌが印加されるのであるから、前記静電気防止回路の両端には少なくともVg１の電位差が生じる。その結果、前記静電気防止回路120の絶縁状態が不安定になってしまう。もし、Vg１に不規則の信号変動（例えば、ノイズ）又は弱い静電気が発生したことにより、Vg１より高い電位差が静電気防止回路の両端に印加された場合には、前記静電気防止回路120の絶縁状態が破壊されて隣接した前記ゲート配線140の薄膜トランジスタに影響を及ぼすおそれがある。
【００４２】
しかし、前記ゲート短絡配線160に前記走査電圧Vg１と同一の電圧を印加すれば、前記フレーム周期の大部分間において前記静電気防止回路120の両端間には電圧差はない。従って、前記静電気防止回路120は、安定的に絶縁状態が保存される。
【００４３】
前記データ短絡配線170に電圧Vcomを印加する理由は、次の如くである。電位差は、前記液晶の光透過率の変化によって液晶表示装置の画素電極と共通電極間に発生する。前記共通電極に印加された前記共通電圧Vcomは、常に一定の周期と電圧を有しているが、前記画素電極に印加される画素電圧は表示しようとする映像信号によって異なる値を有する。前記画素電圧と前記共通電圧の差によって液晶分子の光透過率が変化し、この電位差により階調を制御するためである。前記データ短絡配線170が安定的に動作するためには一定の、すなわち安定した電圧を必要とするため、前記画素電圧を前記データ短絡配線170に印加することは出来ない。
【００４４】
しかし、前記共通電圧Vcomは、一定、すなわち安定した電圧である。本発明の実施の形態では、この安定な共通電圧Vcomを前記データ配線170に印加する。したがって、前記データ短絡配線170に電圧を与えるために、別個の電圧入力端子を設置する必要はない。このように、前記共通電極に入力された前記共通電圧Vcomを前記データ短絡配線170に印加して前記第２静電気防止回路130の絶縁性を安定化させる。
【００４５】
発明の実施の形態２
本発明の実施の形態１は、前記ゲート短絡配線160と前記データ短絡配線170とを分離して形成した。これは、前記ゲート配線140と前記データ配線150を電気的に分離させる。分離された前記ゲート配線140と前記データ配線150間の電位差は、静電気のために大きくなるおそれもある。従って、本発明の実施の形態２は、このような問題を防ぐ。
【００４６】
図８に示す本発明の実施の形態２は、前記ゲート短絡配線160と前記データ短絡配線170間に連結された第３静電気防止回路200を設けることを除いて図７に示した本発明の実施の形態１と同一である。前記ゲート短絡配線160と前記データ短絡配線170間の電位差が大きくなった時、前記第３静電気防止回路200が導通し、前記電位差を除去する。従って、前記ゲート配線140と前記データ配線150間に電位差はなくなる。
【００４７】
【発明の効果】
本発明は、液晶表示装置の製造工程の際、複数の静電気防止回路によってゲート配線に連結された別個のゲート短絡配線と、複数の静電気防止回路によってデータ配線に連結されたデータ短絡配線とを備える。前記ゲート短絡配線及び前記データ短絡配線にそれぞれ異なる電圧を印加することにより液晶表示装置の薄膜トランジスタを保護するための前記静電気防止回路を安定化させる。特に、スキャン電圧の最小値電圧を前記ゲート短絡配線に印加することにより前記ゲート短絡配線及び前記ゲート配線間に連結された静電気防止回路を安定化させる。前記液晶表示装置の共通電極に印加された共通電圧を前記データ短絡配線に印加することにより前記データ短絡配線及び前記データ配線間に連結された前記静電気防止回路を安定化させる。
【００４８】
さらに、前記ゲート短絡配線は、前記データ短絡配線から分離されているので、薄膜トランジスタをテストするために前記ゲート配線に電圧を印加するとき、リーク電流の発生を防ぐことが可能である。従って、従来のテスト装置より正確な検査値が得られる。
【００４９】
又、前記ゲート短絡配線にゲート電圧入力端子を連結させて、前記データ短絡配線に共通電圧入力端子を連結させることによって従来のように別個の電圧入力端子が必要なくなる。そして、前記ゲート配線とゲート短絡配線間及び前記データ配線とデータ短絡配線間の電圧差を無くすことによって静電気から液晶パネルを効果的に保護することが出来る。
【００５０】
本発明は、第１基板の薄膜トランジスタの形成工程中にゲート短絡配線とデータ短絡配線を共に形成することが出来るため、工程数が増えないという長所もある。そして、ゲート短絡配線とデータ短絡配線間に分離された静電気防止回路を形成させることによってゲート短絡配線とデータ短絡配線間に発生する静電気を防止することが可能である。
【図面の簡単な説明】
【図１】 従来の液晶表示装置の構造を示す図。
【図２】 従来の液晶表示装置の第１、第２基板を示す図。
【図３】 従来の薄膜トランジスタの構造を示す図。
【図４】 従来の液晶表示装置の第１基板上に形成されたデータショートバー及びゲートショートバーを示す図。
【図５】 ゲートショートバー、データショートバー、静電気防止回路及び共通短絡配線を含む従来の液晶表示装置を示す図。
【図６】 静電気防止回路を示す回路図。
【図７】 本発明の実施の形態１による薄膜トランジスタアレイにおいて、ゲート短絡配線及びデータ短絡配線を有する液晶表示装置の構造を示す図。
【図８】 本発明の実施の形態２によるゲート短絡配線とデータ短絡配線の間に連結された静電気防止回路を、さらに備える液晶表示装置の構造を示す図。
【符号の簡単な説明】
10、11 ドライバーＩＣ
12 表示領域
13 薄膜トランジスタ
14、55、140 ゲート配線
15 画素
16、56、150 データ配線
20 偏光板
21 第1基板
22 第2基板
23 カラーフィルター
24 共通電極
25 液晶
26 画素電極
30 ゲート電極
31 ゲート絶縁膜
32 ソース電極
33 ドレイン電極
34 半導体層
35 保護膜
36 不純物半導体層
40 外部ショートバー
41、50、100 ゲートショートバー
42、51、110 データショートバー
43 連結部
53 共通短絡配線
54 薄膜トランジスタ
60 第１端子
61 第２端子
62 第１トランジスタ
63 第２トランジスタ
64 第３トランジスタ
120 第１静電気防止回路
130 第２静電気防止回路
160 ゲート短絡配線
170 データ短絡配線
200 静電気防止素子
(1) 第１電圧入力端子
(2) 第２電圧入力端子
Claims (5)
- 基板上の第１方向に形成された複数のゲート配線と、これに交差する第２方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタとを備える薄膜トランジスタアレイにおいて、
前記複数のゲート配線にそれぞれ接続された複数の第１静電気防止回路と、
前記複数のデータ配線にそれぞれ接続された複数の第２静電気防止回路と、
前記複数の第１静電気防止回路を互いに連結して、複数の薄膜トランジスタが形成された基板の外周部に形成されたゲート短絡配線と、
前記ゲート短絡配線と分離して、前記複数の第２静電気防止回路を互いに連結して、前記複数の薄膜トランジスタが形成された前記基板の外周部に形成された複数のデータ短絡配線とを具備して、
前記ゲート短絡配線には前記ゲート配線に印加される走査電圧のうちの低い電圧が印加され、前記データ短絡配線には前記薄膜トランジスタアレイが含まれる液晶表示装置の共通電極の電圧が印加されることを特徴とする薄膜トランジスタアレイ。 - 前記ゲート短絡配線と前記データ短絡配線とを連結する第３静電気防止回路を含むことを特徴とする請求項１記載の薄膜トランジスタアレイ。
- 前記第１静電気防止回路及び前記第２静電気防止回路は、同一の構造を有することを特徴とする請求項１記載の薄膜トランジスタアレイ。
- 前記第１静電気防止回路及び前記第２静電気防止回路は非線形素子を含み、前記非線形素子は、第１ゲート、前記ゲート短絡配線に連結された第１ソース及び第１ドレインを含む第１トランジスタと、前記第１ドレインに連結された第２ソース、前記一つのゲート配線に連結された第２ゲート及び第２ドレインを含む第２トランジスタと、前記第１ドレインと前記第２ソースに連結された第３ゲート、前記ゲート短絡配線に連結された第３ソース、そして前記一つのゲート配線に連結された第３ドレインを含む第３トランジスタと、を含むことを特徴とする請求項１記載の薄膜トランジスタアレイ。
- 基板上の第１方向に形成された複数のゲート配線と、これに交差する第２方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタと、前記複数のゲート配線にそれぞれ接続された複数の第１静電気防止回路と、前記複数のデータ配線にそれぞれ接続された複数の第２静電気防止回路と、前記複数の第１静電気防止回路を互いに連結するゲート短絡配線と、前記ゲート短絡配線と分離した、前記複数の第２静電気防止回路を互いに連結するデータ短絡配線とを備える液晶表示装置の駆動方法において、
（ａ）前記ゲート短絡配線には前記ゲート配線に印加される走査電圧のうちの低い電圧を印加し、
（ｂ）前記データ短絡配線には前記薄膜トランジスタアレイが含まれる液晶表示装置の共通電極の電圧を印加することを特徴とする液晶表示装置の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000459A KR100252308B1 (ko) | 1997-01-10 | 1997-01-10 | 박막트랜지스터 어레이 |
| KR1997-00459 | 1997-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303431A JPH10303431A (ja) | 1998-11-13 |
| JP4236133B2 true JP4236133B2 (ja) | 2009-03-11 |
Family
ID=19494377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00172498A Expired - Lifetime JP4236133B2 (ja) | 1997-01-10 | 1998-01-07 | 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5909035A (ja) |
| JP (1) | JP4236133B2 (ja) |
| KR (1) | KR100252308B1 (ja) |
| DE (1) | DE19800655B4 (ja) |
| FR (1) | FR2758402B1 (ja) |
| GB (1) | GB2321126B (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11509938A (ja) * | 1995-07-31 | 1999-08-31 | リットン システムズ カナダ リミテッド | 静電放電防止回路付き半導体スイッチアレイおよび製造方法 |
| JPH10268794A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
| US6262830B1 (en) | 1997-09-16 | 2001-07-17 | Michael Scalora | Transparent metallo-dielectric photonic band gap structure |
| US5907427A (en) | 1997-10-24 | 1999-05-25 | Time Domain Corporation | Photonic band gap device and method using a periodicity defect region to increase photonic signal delay |
| US6304366B1 (en) | 1998-04-02 | 2001-10-16 | Michael Scalora | Photonic signal frequency conversion using a photonic band gap structure |
| US6744552B2 (en) * | 1998-04-02 | 2004-06-01 | Michael Scalora | Photonic signal frequency up and down-conversion using a photonic band gap structure |
| US6246074B1 (en) | 1998-09-30 | 2001-06-12 | Lg.Philips Lcd Co., Ltd. | Thin film transistor substrate with testing circuit |
| KR100336896B1 (ko) | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 |
| KR100304261B1 (ko) * | 1999-04-16 | 2001-09-26 | 윤종용 | 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법 |
| US6396617B1 (en) | 1999-05-17 | 2002-05-28 | Michael Scalora | Photonic band gap device and method using a periodicity defect region doped with a gain medium to increase photonic signal delay |
| TW457690B (en) | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| WO2001023948A1 (en) | 1999-09-30 | 2001-04-05 | Aguanno Giuseppe D | Efficient non-linear phase shifting using a photonic band gap structure |
| US6414780B1 (en) | 1999-12-23 | 2002-07-02 | D'aguanno Giuseppe | Photonic signal reflectivity and transmissivity control using a photonic band gap structure |
| US6339493B1 (en) | 1999-12-23 | 2002-01-15 | Michael Scalora | Apparatus and method for controlling optics propagation based on a transparent metal stack |
| KR100596031B1 (ko) * | 2000-07-24 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 |
| KR100658526B1 (ko) * | 2000-08-08 | 2006-12-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 정전 손상 보호장치 |
| KR100604270B1 (ko) * | 2000-09-19 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자 |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| JP2003015175A (ja) | 2001-04-27 | 2003-01-15 | Mitsubishi Electric Corp | 固体光源装置 |
| US20040065249A1 (en) * | 2001-06-21 | 2004-04-08 | Williams George L. | Vehicle direction signal device |
| KR100386849B1 (ko) * | 2001-07-10 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시장치의 정전방전 방지회로 |
| KR100513656B1 (ko) * | 2001-12-04 | 2005-09-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치 |
| KR100800330B1 (ko) * | 2001-12-20 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 |
| KR100455437B1 (ko) * | 2001-12-29 | 2004-11-06 | 엘지.필립스 엘시디 주식회사 | 유리기판의 효율이 향상된 액정표시소자 |
| KR100847817B1 (ko) * | 2002-04-08 | 2008-07-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
| KR100456150B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지전자 주식회사 | 일렉트로루미네센스 소자 및 그의 제조방법 |
| KR100815912B1 (ko) * | 2002-06-27 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100870013B1 (ko) * | 2002-08-27 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100841631B1 (ko) * | 2002-12-31 | 2008-06-27 | 엘지디스플레이 주식회사 | 잔류전하를 제거하는 액정표시장치 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| JP4574158B2 (ja) * | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
| KR100965583B1 (ko) * | 2003-12-30 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정 표시 장치의 정전기 방지 회로 및 그 제조 방법 |
| KR101060346B1 (ko) * | 2004-04-06 | 2011-08-29 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8355015B2 (en) * | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| US7019796B2 (en) * | 2004-06-29 | 2006-03-28 | Wintek Corporation | Thin film transistor electrostatic discharge protective circuit |
| JP4207858B2 (ja) * | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
| JP2006065284A (ja) * | 2004-07-26 | 2006-03-09 | Seiko Epson Corp | 発光装置及び電子機器 |
| KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
| KR101080705B1 (ko) * | 2004-12-28 | 2011-11-07 | 엘지디스플레이 주식회사 | 칩 온 글라스 구조 액정표시장치용 어레이 기판 |
| US7429970B2 (en) * | 2005-01-11 | 2008-09-30 | Tpo Displays Corp. | Method for testing drive circuit, testing device and display device |
| US7429984B2 (en) * | 2005-02-04 | 2008-09-30 | Philip Morris Usa Inc. | Display management system |
| KR101129438B1 (ko) * | 2005-06-10 | 2012-03-27 | 삼성전자주식회사 | 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법 |
| TWI281569B (en) * | 2005-06-13 | 2007-05-21 | Au Optronics Corp | Display panels |
| JP4039446B2 (ja) * | 2005-08-02 | 2008-01-30 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| TWI308248B (en) * | 2005-11-09 | 2009-04-01 | Au Optronics Corp | Display device and configuration of common electrode thereof |
| KR20070054806A (ko) * | 2005-11-24 | 2007-05-30 | 삼성전자주식회사 | 유기 발광 표시 장치 |
| CN101501748B (zh) * | 2006-04-19 | 2012-12-05 | 伊格尼斯创新有限公司 | 有源矩阵显示器的稳定驱动设计 |
| KR101238005B1 (ko) * | 2006-05-17 | 2013-03-04 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR100977978B1 (ko) * | 2006-05-25 | 2010-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
| JP4305486B2 (ja) * | 2006-09-28 | 2009-07-29 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
| KR100922803B1 (ko) * | 2006-11-29 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100788589B1 (ko) * | 2007-01-19 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| TWI363896B (en) | 2008-03-28 | 2012-05-11 | Au Optronics Corp | Liquid crystal display panel and method of making the same |
| KR100916914B1 (ko) * | 2008-04-25 | 2009-09-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| KR101644406B1 (ko) * | 2008-09-12 | 2016-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| WO2010029866A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101507324B1 (ko) * | 2008-09-19 | 2015-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101636755B1 (ko) * | 2008-09-19 | 2016-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101652693B1 (ko) | 2008-10-03 | 2016-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| EP2172804B1 (en) * | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Display device |
| CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
| WO2011043247A1 (ja) * | 2009-10-08 | 2011-04-14 | シャープ株式会社 | 液晶表示パネル |
| CN102945846B (zh) * | 2012-09-28 | 2016-03-30 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| KR102000056B1 (ko) * | 2013-07-22 | 2019-09-30 | 엘지디스플레이 주식회사 | 정전기 방지 회로 및 이의 제조 방법 |
| CN103728515B (zh) * | 2013-12-31 | 2017-01-18 | 深圳市华星光电技术有限公司 | 一种针对密集布线的阵列基板的线路检测设备和检测方法 |
| CN106662783B (zh) | 2014-04-30 | 2018-11-13 | 夏普株式会社 | 有源矩阵基板和具备该有源矩阵基板的显示装置 |
| CN105489596B (zh) | 2016-01-04 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法 |
| CN106094374A (zh) | 2016-06-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 电路基板、显示面板和显示装置 |
| CN107844010A (zh) * | 2017-11-21 | 2018-03-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
| CN109445211A (zh) * | 2018-11-06 | 2019-03-08 | 惠科股份有限公司 | 阵列基板及其制备方法、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| US5497146A (en) * | 1992-06-03 | 1996-03-05 | Frontec, Incorporated | Matrix wiring substrates |
| NL194873C (nl) * | 1992-08-13 | 2003-05-06 | Oki Electric Ind Co Ltd | Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting. |
| JP2713211B2 (ja) * | 1994-03-30 | 1998-02-16 | 日本電気株式会社 | 液晶表示パネル |
| US5852480A (en) * | 1994-03-30 | 1998-12-22 | Nec Corporation | LCD panel having a plurality of shunt buses |
| GB9416899D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuitry |
| JP2715936B2 (ja) * | 1994-09-30 | 1998-02-18 | 日本電気株式会社 | 薄膜トランジスタ型液晶表示装置とその製造方法 |
| JP3315829B2 (ja) * | 1994-11-17 | 2002-08-19 | 株式会社東芝 | 半導体装置 |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
-
1997
- 1997-01-10 KR KR1019970000459A patent/KR100252308B1/ko not_active IP Right Cessation
- 1997-08-08 US US08/908,955 patent/US5909035A/en not_active Expired - Lifetime
- 1997-12-18 GB GB9726756A patent/GB2321126B/en not_active Expired - Lifetime
-
1998
- 1998-01-07 FR FR9800080A patent/FR2758402B1/fr not_active Expired - Lifetime
- 1998-01-07 JP JP00172498A patent/JP4236133B2/ja not_active Expired - Lifetime
- 1998-01-09 DE DE19800655A patent/DE19800655B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB9726756D0 (en) | 1998-02-18 |
| FR2758402A1 (fr) | 1998-07-17 |
| KR19980065450A (ko) | 1998-10-15 |
| JPH10303431A (ja) | 1998-11-13 |
| FR2758402B1 (fr) | 2001-11-09 |
| DE19800655A1 (de) | 1998-07-16 |
| GB2321126A (en) | 1998-07-15 |
| GB2321126B (en) | 1998-12-09 |
| DE19800655B4 (de) | 2004-07-29 |
| KR100252308B1 (ko) | 2000-04-15 |
| US5909035A (en) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4236133B2 (ja) | 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 | |
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| US7224413B2 (en) | Liquid crystal display with electrostatic protecting circuits | |
| US5657139A (en) | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines | |
| US7733312B2 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP3272558B2 (ja) | マトリクス型表示装置 | |
| US5946068A (en) | Liquid crystal display with dummy data driving to produce edge column compensation | |
| US20010015716A1 (en) | Liquid crystal display and a method for driving the same | |
| US20030085855A1 (en) | Array substrate, method of inspecting array substrate, and liquid crystal display | |
| JP3251474B2 (ja) | アクティブマトリクス基板 | |
| US5825196A (en) | Method for detecting defects in an active matrix liquid crystal display panel | |
| EP0738998B1 (en) | Display apparatus and assembly of its driving circuit | |
| US20010033354A1 (en) | Liquid-crystal display | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| US6396555B1 (en) | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel | |
| JPH10213816A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100815912B1 (ko) | 액정표시장치 | |
| JPH1026750A (ja) | 液晶表示パネル | |
| JP2004219706A (ja) | 表示素子及び表示素子の駆動電圧検出方法 | |
| JP3444540B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100356830B1 (ko) | 리페어가용이한액정표시장치 | |
| JP3123250B2 (ja) | 液晶表示パネル | |
| KR100928492B1 (ko) | 액정 표시 장치 | |
| JP2796247B2 (ja) | 電気光学素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |