JP2762554B2 - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JP2762554B2 JP2762554B2 JP11031589A JP11031589A JP2762554B2 JP 2762554 B2 JP2762554 B2 JP 2762554B2 JP 11031589 A JP11031589 A JP 11031589A JP 11031589 A JP11031589 A JP 11031589A JP 2762554 B2 JP2762554 B2 JP 2762554B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- supplied
- selection element
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶表示素子をX-Yマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。
本発明は液晶ディスプレイ装置に関し、隣接する選択
素子の出力端間を選択的に接続するスイッチを設け、選
択素子が破壊したときにこのスイッチをオンさせること
により、破壊した選択素子の出力端に隣接の選択素子の
出力端の信号を供給して欠陥を補償し、良好な画像の表
示が行われるようにしたものである。
素子の出力端間を選択的に接続するスイッチを設け、選
択素子が破壊したときにこのスイッチをオンさせること
により、破壊した選択素子の出力端に隣接の選択素子の
出力端の信号を供給して欠陥を補償し、良好な画像の表
示が行われるようにしたものである。
例えば液晶を用いてテレビ画像を表示することが提案
（特開昭59-220793号公報等参照）されている。
（特開昭59-220793号公報等参照）されている。
すなわち第４図において、（１）はテレビの映像信号
が供給される入力端子で、この入力端子（１）からの信
号がそれぞれ例えばＮチャンネルFETからなるスイッチ
ング素子M1,M2・・・Ｍｍを通じて垂直（Ｙ軸）方向の
ラインL1,L2・・・Ｌｍに供給される。なおｍは水平
（Ｘ軸）方向の画素数に相当する数である。さらにｍ段
のシフトレジスタ（２）が設けられ、このシフトレジス
タ（２）に水平周波数のｍ倍のクロック信号Φ1H,Φ2H
が供給され、このシフトレジスタ（２）の各出力端子か
らのクロック信号Φ1H,Φ2Hによって順次走査される駆
動パルス信号φH1,φH2・・・φＨ ｍがスイッチング素
子M1〜Ｍｍの各制御端子に供給される。なおシフトレジ
スタ（２）には低電位（VSS）と高電位（VDD）が供給さ
れ、この２つの電位の駆動パルスが形成される。
が供給される入力端子で、この入力端子（１）からの信
号がそれぞれ例えばＮチャンネルFETからなるスイッチ
ング素子M1,M2・・・Ｍｍを通じて垂直（Ｙ軸）方向の
ラインL1,L2・・・Ｌｍに供給される。なおｍは水平
（Ｘ軸）方向の画素数に相当する数である。さらにｍ段
のシフトレジスタ（２）が設けられ、このシフトレジス
タ（２）に水平周波数のｍ倍のクロック信号Φ1H,Φ2H
が供給され、このシフトレジスタ（２）の各出力端子か
らのクロック信号Φ1H,Φ2Hによって順次走査される駆
動パルス信号φH1,φH2・・・φＨ ｍがスイッチング素
子M1〜Ｍｍの各制御端子に供給される。なおシフトレジ
スタ（２）には低電位（VSS）と高電位（VDD）が供給さ
れ、この２つの電位の駆動パルスが形成される。
また各ラインL1〜Ｌｍにそれぞれ例えばＮチャンネル
FETからなるスイッチング素子M11,M21・・・Ｍｎ 1,M12,
M22・・・Ｍｎ 2,・・・M1 ｍ,M2 ｍ・・・Ｍnmの一端が接
続される。なおｎは水平走査線数に相当する数である。
このスイッチング素子M11〜Ｍnmの他端がそれぞれ液晶
セルC11,C21・・・Ｃnmを通じてターゲット端子（３）
に接続される。
FETからなるスイッチング素子M11,M21・・・Ｍｎ 1,M12,
M22・・・Ｍｎ 2,・・・M1 ｍ,M2 ｍ・・・Ｍnmの一端が接
続される。なおｎは水平走査線数に相当する数である。
このスイッチング素子M11〜Ｍnmの他端がそれぞれ液晶
セルC11,C21・・・Ｃnmを通じてターゲット端子（３）
に接続される。
さらにｎ段のシフトレジスタ（４）が設けられ、この
シフトレジスタ（４）に水平周波数のクロック信号
Φ1V,Φ2Vが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号Φ1V,Φ2Vによって順次走
査される駆動パルス信号φV1,φV2・・・φVnが、水平
（Ｘ軸）方向のゲート線G1,G2・・・Ｇｎを通じてスイ
ッチング素子M11〜ＭnmのＸ軸方向の各列（M11〜
M1 ｍ），（M21〜M2 ｍ）・・・（Ｍｎ １〜Ｍnm）ごとの
制御端子にそれぞれ供給される。なお、シフトレジスタ
（４）にもシフトレジスタ（２）と同様にVSSとVDDが供
給される。
シフトレジスタ（４）に水平周波数のクロック信号
Φ1V,Φ2Vが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号Φ1V,Φ2Vによって順次走
査される駆動パルス信号φV1,φV2・・・φVnが、水平
（Ｘ軸）方向のゲート線G1,G2・・・Ｇｎを通じてスイ
ッチング素子M11〜ＭnmのＸ軸方向の各列（M11〜
M1 ｍ），（M21〜M2 ｍ）・・・（Ｍｎ １〜Ｍnm）ごとの
制御端子にそれぞれ供給される。なお、シフトレジスタ
（４）にもシフトレジスタ（２）と同様にVSSとVDDが供
給される。
すなわちこの回路において、シフトレジスタ（２），
（４）には第５図A,Bに示すようなクロック信号Φ1H,Φ
2H,Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは同図Ｃに示すように各画素期間ごとにφH1
〜φＨ ｍが出力され、シフトレジスタ（４）からは同図
Ｄに示すように１水平期間ごとにφV1〜φVnが出力され
る。さらに入力端子（１）には同図Ｅに示すような信号
が供給される。
（４）には第５図A,Bに示すようなクロック信号Φ1H,Φ
2H,Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは同図Ｃに示すように各画素期間ごとにφH1
〜φＨ ｍが出力され、シフトレジスタ（４）からは同図
Ｄに示すように１水平期間ごとにφV1〜φVnが出力され
る。さらに入力端子（１）には同図Ｅに示すような信号
が供給される。
そしてφV1,φH1が出力されているときは、スイッチ
ング素子M1とM11〜M1 ｍがオンされ、入力端子（１）→M
1→L1→M11→C11→ターゲット端子（３）の電流路が形
成されて液晶セルC11に入力端子（１）に供給された信
号とターゲット端子（３）との電位差が供給される。こ
のためこのセルC11容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC12〜Ｃnmについて順次行われ、さ
らに次のフィールドの信号が供給された時点で各セルC
11〜Ｃnmの電荷量が書き換えられる。
ング素子M1とM11〜M1 ｍがオンされ、入力端子（１）→M
1→L1→M11→C11→ターゲット端子（３）の電流路が形
成されて液晶セルC11に入力端子（１）に供給された信
号とターゲット端子（３）との電位差が供給される。こ
のためこのセルC11容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC12〜Ｃnmについて順次行われ、さ
らに次のフィールドの信号が供給された時点で各セルC
11〜Ｃnmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セ
ルC11〜Ｃnmの光透過率が変化され、これが順次繰り返
されてテレビ画像の表示が行われる。
ルC11〜Ｃnmの光透過率が変化され、これが順次繰り返
されてテレビ画像の表示が行われる。
さらに液晶で表示を行う場合には、一般にその信頼
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。また液晶ディスプレイ装置において
は表示の垂直方向のシューティング等を防止する目的で
信号を１水平期間ごとに反転することが行われている。
すなわち入力端子（１）には第５図Ｅに示すように１水
平期間ごとに反転されると共に１フィールドまたは１フ
レームごとに反転された信号が供給される。
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。また液晶ディスプレイ装置において
は表示の垂直方向のシューティング等を防止する目的で
信号を１水平期間ごとに反転することが行われている。
すなわち入力端子（１）には第５図Ｅに示すように１水
平期間ごとに反転されると共に１フィールドまたは１フ
レームごとに反転された信号が供給される。
ところが上述の装置において、スイッチング素子M11
〜Ｍnmは製造過程等において静電破壊等を生じるおそれ
が多い。その場合に例えば任意のスイッチング素子が破
壊されると、その素子に接続される画素には信号が伝送
されないことになり、その画素に通常黒表示のときは黒
点，白表示のときは白点を生じてしまう。
〜Ｍnmは製造過程等において静電破壊等を生じるおそれ
が多い。その場合に例えば任意のスイッチング素子が破
壊されると、その素子に接続される画素には信号が伝送
されないことになり、その画素に通常黒表示のときは黒
点，白表示のときは白点を生じてしまう。
そしてこれらの黒点や白点は画面上で目障りであり、
画質を極めて劣化させると共に、製品の歩溜りを大幅に
低下させてしまう問題点があった。
画質を極めて劣化させると共に、製品の歩溜りを大幅に
低下させてしまう問題点があった。
この出願はこのような点に鑑みてなされたものであ
る。
る。
本発明は、垂直方向に平行に配設された複数の第１の
信号線L1,L2・・・Ｌｍと、水平方向に平行に配設され
た複数の第２の信号線G1,G2・・・Ｇｎとが設けられ、
これら第１および第２の信号線の各交点にそれぞれ選択
素子M11,M12・・・Ｍnmを介して液晶セルC11,C12・・・
Ｃnmを有する液晶ディスプレイ装置であって、一方の電
極が固定電位ラインX1,X2・・・Ｘｎ -1に接続され、上
記各液晶セルの信号電荷を保持するように上記各液晶セ
ルに並列に設けられた容量Cs11,Cs12・・・Ｃsnmと、隣
接する上記選択素子の出力端を選択的に接続するように
設けられ、ゲートラインが上記容量の固定電位ラインで
あるスイッチングトランジスタS11,S12・・・Ｓｎ -1 ｍ
とを設け、欠陥のある上記選択素子に対して上記スイッ
チングトランジスタを介して上記隣接する選択素子の出
力端の信号を供給して表示欠陥を補償するようにしたこ
とを特徴とする液晶ディスプレイ装置である。
信号線L1,L2・・・Ｌｍと、水平方向に平行に配設され
た複数の第２の信号線G1,G2・・・Ｇｎとが設けられ、
これら第１および第２の信号線の各交点にそれぞれ選択
素子M11,M12・・・Ｍnmを介して液晶セルC11,C12・・・
Ｃnmを有する液晶ディスプレイ装置であって、一方の電
極が固定電位ラインX1,X2・・・Ｘｎ -1に接続され、上
記各液晶セルの信号電荷を保持するように上記各液晶セ
ルに並列に設けられた容量Cs11,Cs12・・・Ｃsnmと、隣
接する上記選択素子の出力端を選択的に接続するように
設けられ、ゲートラインが上記容量の固定電位ラインで
あるスイッチングトランジスタS11,S12・・・Ｓｎ -1 ｍ
とを設け、欠陥のある上記選択素子に対して上記スイッ
チングトランジスタを介して上記隣接する選択素子の出
力端の信号を供給して表示欠陥を補償するようにしたこ
とを特徴とする液晶ディスプレイ装置である。
これによれば、破壊された選択素子の出力端にはスイ
ッチを介して隣接の選択素子の出力端の信号が供給さ
れ、これによって表示の欠陥を良好に補償することかで
き、製品の歩溜りを向上させることができる。
ッチを介して隣接の選択素子の出力端の信号が供給さ
れ、これによって表示の欠陥を良好に補償することかで
き、製品の歩溜りを向上させることができる。
〔実施例〕 第１図において、例えば垂直方向に隣接するスイッチ
ング素子M11とM21,M12とM22・・・Ｍｎ -1 ｍとＭnmの出
力端間に、それぞれの間を選択的に接続するスイッチン
グ素子S11,S12・・・Ｓｎ -1 ｍが設けられる。
ング素子M11とM21,M12とM22・・・Ｍｎ -1 ｍとＭnmの出
力端間に、それぞれの間を選択的に接続するスイッチン
グ素子S11,S12・・・Ｓｎ -1 ｍが設けられる。
さらにこれらのスイッチング素子S11〜Ｓｎ -1 ｍの制
御端子が水平方向のラインX1〜Ｘｎ -1にそれぞれ接続さ
れ、このラインX1〜Ｘｎ -1にそれぞれデータ転送回路
（５）の出力端子が接続される。
御端子が水平方向のラインX1〜Ｘｎ -1にそれぞれ接続さ
れ、このラインX1〜Ｘｎ -1にそれぞれデータ転送回路
（５）の出力端子が接続される。
そしてこのデータ転送回路（５）には、それぞれデー
タ端子（６）から各スイッチング素子M11〜Ｍnmの破壊
に対応するデータが供給され、この破壊された素子を含
む水平走査線に対応する部分の出力端子にスイッチング
素子をオンさせるための出力が取出される。
タ端子（６）から各スイッチング素子M11〜Ｍnmの破壊
に対応するデータが供給され、この破壊された素子を含
む水平走査線に対応する部分の出力端子にスイッチング
素子をオンさせるための出力が取出される。
従ってこの装置において、破壊されたスイッチング素
子M11〜Ｍnmを含む水平走査線には、隣接のスイッチン
グ素子の信号がスイッチング素子S11〜Ｓｎ -1 ｍを通じ
て供給され、この破壊された素子を含む水平走査線で
は、隣接の走査線と同等の表示が行われる。そしてこの
場合に通常の画像信号では隣接の部分との間の相関性が
高く、実用上の支障は少く、素子の破壊による黒点また
は白点を良好に解消することができる。
子M11〜Ｍnmを含む水平走査線には、隣接のスイッチン
グ素子の信号がスイッチング素子S11〜Ｓｎ -1 ｍを通じ
て供給され、この破壊された素子を含む水平走査線で
は、隣接の走査線と同等の表示が行われる。そしてこの
場合に通常の画像信号では隣接の部分との間の相関性が
高く、実用上の支障は少く、素子の破壊による黒点また
は白点を良好に解消することができる。
こうしてこの装置によれば、破壊された選択素子の出
力端にはスイッチを介して隣接の選択素子の出力端の信
号が供給され、これによって表示の欠陥を良好に補償す
ることができ、製品の歩溜りを向上させることができる
ものである。
力端にはスイッチを介して隣接の選択素子の出力端の信
号が供給され、これによって表示の欠陥を良好に補償す
ることができ、製品の歩溜りを向上させることができる
ものである。
なお上述の装置においてデータ端子（６）に供給され
るデータは、例えば製造時に検出された断線のデータを
ROM等に書込んだものが用いられるが、その場合にROMの
容量は1Kビット程度あれば足りる。またROMのデータを
書直すことによって製造後に生じた断線にも対処するこ
とができる。
るデータは、例えば製造時に検出された断線のデータを
ROM等に書込んだものが用いられるが、その場合にROMの
容量は1Kビット程度あれば足りる。またROMのデータを
書直すことによって製造後に生じた断線にも対処するこ
とができる。
また上述のデータ転送回路（５）は装置の起動時等に
転送を行うのみなので、その動作速度は遅いものでもよ
い。
転送を行うのみなので、その動作速度は遅いものでもよ
い。
また第２図は具体的な装置の構成を示す。この図にお
いてスイッチング素子Ｍ（M11〜Ｍnm）は垂直方向に交
互に左右の垂直信号線Ｌ（L1〜Ｌｍ）に接続されている
と共に、これらのスイッチング素子Ｍの出力端からハッ
チングを附して示すようにアルミニューム等による配線
Alが設けられ、この配線AlがラインＸ（X1〜Ｘｎ -1）の
上まで延長される。そしてこの延長部の先端間にスイッ
チング素子Ｓ（S11〜Ｓｎ -1 ｍ）が設けられる。このよ
うにして上述の構成を実現することができる。
いてスイッチング素子Ｍ（M11〜Ｍnm）は垂直方向に交
互に左右の垂直信号線Ｌ（L1〜Ｌｍ）に接続されている
と共に、これらのスイッチング素子Ｍの出力端からハッ
チングを附して示すようにアルミニューム等による配線
Alが設けられ、この配線AlがラインＸ（X1〜Ｘｎ -1）の
上まで延長される。そしてこの延長部の先端間にスイッ
チング素子Ｓ（S11〜Ｓｎ -1 ｍ）が設けられる。このよ
うにして上述の構成を実現することができる。
なおこの場合に配線AlとラインＸとの間には容量Cs
（Cs11〜Ｃsnm）が形成されるが、これらの容量Csは液
晶セルＣ（C11〜Ｃnm）に供給された信号電荷の保持に
利用することができる。
（Cs11〜Ｃsnm）が形成されるが、これらの容量Csは液
晶セルＣ（C11〜Ｃnm）に供給された信号電荷の保持に
利用することができる。
またこの構成は、垂直信号線L1〜Ｌｍを２本ずつ設
け、垂直方向の交互のスイッチング素子M11〜Ｍnmをそ
れぞれ別個の信号線L1〜Ｌｍに接続して、２水平走査線
の同時駆動を行う装置に適用して特に有効である。
け、垂直方向の交互のスイッチング素子M11〜Ｍnmをそ
れぞれ別個の信号線L1〜Ｌｍに接続して、２水平走査線
の同時駆動を行う装置に適用して特に有効である。
さらに第３図は他の例を示し、この例は製造時に生じ
た素子の破壊を固定的に補償する場合に適用されるもの
である。
た素子の破壊を固定的に補償する場合に適用されるもの
である。
すなわち図において、ラインX1〜Ｘｎ -1がそれぞれ電
源VDD,VSS間に設けられた抵抗器Ｒａ １〜Ｒan -1とＲｂ
１〜Ｒbn -1の接続中点に接続される。ここでこれらの抵
抗器の抵抗値がＲｂ １〜Ｒbn -1≫Ｒａ １〜Ｒan -1とされ
ることにより、各スイッチング素子はオフされている。
源VDD,VSS間に設けられた抵抗器Ｒａ １〜Ｒan -1とＲｂ
１〜Ｒbn -1の接続中点に接続される。ここでこれらの抵
抗器の抵抗値がＲｂ １〜Ｒbn -1≫Ｒａ １〜Ｒan -1とされ
ることにより、各スイッチング素子はオフされている。
これに対して任意のスイッチング素子に破壊が生じて
いる場合には、対応する電源VSS側の抵抗器Ｒａ １〜Ｒ
an -1をレーザー等によって切断することにより、電源V
DDが対応するラインX1〜Ｘｎ -1に供給され、対応するス
イッチング素子S11〜Ｓｎ -1 ｍがオンされる。
いる場合には、対応する電源VSS側の抵抗器Ｒａ １〜Ｒ
an -1をレーザー等によって切断することにより、電源V
DDが対応するラインX1〜Ｘｎ -1に供給され、対応するス
イッチング素子S11〜Ｓｎ -1 ｍがオンされる。
こうしてこの例においても素子の破壊による欠陥を補
償することができる。
償することができる。
なお上述の抵抗器Ｒａ １〜Ｒan -1,Rｂ １〜Ｒbn -1はポ
リシリコンあるいはドープドポリシリコン等で形成する
ことにより、いわゆるレーザートリマ等を用いて容易に
切断することができる。
リシリコンあるいはドープドポリシリコン等で形成する
ことにより、いわゆるレーザートリマ等を用いて容易に
切断することができる。
なお上述の構成は、水平方向に隣接するスイッチング
素子間に設けるようにしてもよい。
素子間に設けるようにしてもよい。
この発明によれば、破壊された選択素子の出力端には
スイッチを介して隣接の選択素子の出力端の信号が供給
され、これによって表示の欠陥を良好に補償することが
でき、製品の歩溜りを向上させることができるようにな
った。
スイッチを介して隣接の選択素子の出力端の信号が供給
され、これによって表示の欠陥を良好に補償することが
でき、製品の歩溜りを向上させることができるようにな
った。
第１図は本発明の一例の構成図、第２図はその説明のた
めの図、第３図は他の例の構成図、第４図，第５図は従
来の装置の説明のための図である。 L1〜Ｌｍは垂直信号線、G1〜Ｇｎはゲート線、M11〜Ｍ
nm,S11〜Ｓｎ -1 ｍはスイッチング素子、C11〜Ｃnmは液
晶セル、（１）は入力端子、（２）（４）はシフトレジ
スタ、（５）はデータ転送回路である。
めの図、第３図は他の例の構成図、第４図，第５図は従
来の装置の説明のための図である。 L1〜Ｌｍは垂直信号線、G1〜Ｇｎはゲート線、M11〜Ｍ
nm,S11〜Ｓｎ -1 ｍはスイッチング素子、C11〜Ｃnmは液
晶セル、（１）は入力端子、（２）（４）はシフトレジ
スタ、（５）はデータ転送回路である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G02F 1/136 G09G 3/36
Claims (1)
- 【請求項１】垂直方向に平行に配設された複数の第１の
信号線と、水平方向に平行に配設された複数の第２の信
号線とが設けられ、これら第１および第２の信号線の各
交点にそれぞれ選択素子を介して液晶セルを有する液晶
ディスプレイ装置であって、 一方の電極が固定電位ラインに接続され、上記各液晶セ
ルの信号電荷を保持するように上記各液晶セルに並列に
設けられた容量と、 隣接する上記選択素子の出力端を選択的に接続するよう
に設けられ、ゲートラインが上記容量の固定電位ライン
であるスイッチングトランジスタとを設け、 欠陥のある上記選択素子に対して上記スイッチングトラ
ンジスタを介して上記隣接する選択素子の出力端の信号
を供給して表示欠陥を補償するようにしたことを特徴と
する液晶ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031589A JP2762554B2 (ja) | 1989-04-28 | 1989-04-28 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031589A JP2762554B2 (ja) | 1989-04-28 | 1989-04-28 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02287512A JPH02287512A (ja) | 1990-11-27 |
| JP2762554B2 true JP2762554B2 (ja) | 1998-06-04 |
Family
ID=14532600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11031589A Expired - Fee Related JP2762554B2 (ja) | 1989-04-28 | 1989-04-28 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762554B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102332244A (zh) * | 2011-06-17 | 2012-01-25 | 深圳市华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646345B2 (ja) * | 1985-04-20 | 1994-06-15 | 松下電器産業株式会社 | アクテイブマトリクス基板 |
| JPS6448038A (en) * | 1987-08-18 | 1989-02-22 | Matsushita Electric Ind Co Ltd | Active matrix array |
| JPH082656Y2 (ja) * | 1988-04-04 | 1996-01-29 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
-
1989
- 1989-04-28 JP JP11031589A patent/JP2762554B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02287512A (ja) | 1990-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0216188B1 (en) | Matrix display panel | |
| US6075505A (en) | Active matrix liquid crystal display | |
| JP3092537B2 (ja) | 液晶表示装置 | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| JP3272558B2 (ja) | マトリクス型表示装置 | |
| JPH06313876A (ja) | 液晶表示装置の駆動方法 | |
| JPH0219457B2 (ja) | ||
| JP2001134245A (ja) | 液晶表示装置 | |
| KR100350726B1 (ko) | 액정표시장치의 게이트 구동방법 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JP2762554B2 (ja) | 液晶ディスプレイ装置 | |
| EP0224388A2 (en) | Active matrix liquid crystal display device | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| JP3690076B2 (ja) | 液晶表示装置 | |
| JP3297334B2 (ja) | 液晶表示装置 | |
| JP2737200B2 (ja) | 液晶ディスプレイ装置 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| JP3192547B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH065478B2 (ja) | アクティブマトリクス回路 | |
| JP2737226B2 (ja) | 液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |