JP2008197583A - 表示パネルおよび表示装置ならびに表示パネルの製造方法 - Google Patents
表示パネルおよび表示装置ならびに表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2008197583A JP2008197583A JP2007035509A JP2007035509A JP2008197583A JP 2008197583 A JP2008197583 A JP 2008197583A JP 2007035509 A JP2007035509 A JP 2007035509A JP 2007035509 A JP2007035509 A JP 2007035509A JP 2008197583 A JP2008197583 A JP 2008197583A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- signal line
- wiring
- scanning signal
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現する。
【解決手段】アレイ基板2において、ソースラインSL…のデータ信号供給終端側と交差する修正配線11を接続パッド15に接続し、ソースラインSL…のデータ信号供給始端側と交差する修正配線12を接続パッド16に接続する。接続基板としてのフレキシブル基板5に修正配線21を設け、修正配線21の一端を接続パッド15に、他端を接続パッド16に接続する。
【選択図】図1
【解決手段】アレイ基板2において、ソースラインSL…のデータ信号供給終端側と交差する修正配線11を接続パッド15に接続し、ソースラインSL…のデータ信号供給始端側と交差する修正配線12を接続パッド16に接続する。接続基板としてのフレキシブル基板5に修正配線21を設け、修正配線21の一端を接続パッド15に、他端を接続パッド16に接続する。
【選択図】図1
Description
本発明は、表示パネルの断線による信号供給支障を修復する修正配線に関するものである。
アクティブマトリクス型の液晶表示装置では、複数の走査信号線とデータ信号線とが縦横に交差するように表示パネルが構成されている。各データ信号線には複数の画素が接続されるようになっているが、走査信号線を順次走査しながら各データ信号線に表示データに対応したデータ信号を出力することにより、各データ信号線に接続された複数の画素のそれぞれに個別に表示データを供給することができる。
このように、各データ信号線は、それに接続される複数の画素に共有されているために、途中で断線すると、断線箇所から先に接続される画素に表示データを供給することができず、表示不良が発生する。従って、従来、このようなデータ信号線の断線が起っても、表示データが供給されない画素が発生することを回避するために、断線によるデータ信号の供給支障を修復する修正配線を設ける技術が提案されている。
図13に、特許文献1に記載された、修正配線を有する液晶表示パネルの構成を示す。
図13の液晶表示パネルでは、複数のゲートライン125…の端部にそれぞれゲートパッド125aが設けられており、複数のデータ信号線128…の端部にそれぞれデータパッド128aが設けられている。修正配線123は基板上を、画素領域の外側で、かつ、ゲートライン125と交差しないように引き回されている。このとき、修正配線123は、データ信号線128のデータパッド128a側端部であるデータ供給始端部付近と、データ信号線128の先端部であるデータ供給終端部付近とのそれぞれに交差している。修正配線123の形成時には、修正配線123とデータ信号線128とは絶縁膜で隔てられており、仮にデータ信号線128が点126で断線したとすると、当該データ信号線128と修正配線123とを、それらの2つの交差箇所でレーザ溶着により接続する。これにより、データパッド128aから点126を含むデータ信号線128への表示データ出力において、点126よりもデータ信号線128の先端部側に接続される画素には、修正配線123を介して表示データが供給されるようになる。
この特許文献1では、修正配線123をゲートライン125と極力交差させないことにより、ゲートライン125と修正配線123との間に寄生容量が発生しにくくなるようにし、信号遅延を抑制している。
米国特許第6031247号明細書(登録日2000年2月29日)
図13の液晶表示パネルでは、修正配線123をゲートライン125と交差させないようにしているので、工程不良により修正配線123とゲートライン125との間でリークが起ることを回避することができる。従って、修正配線123を、データ信号線128のみと接続することが可能になる。
しかしながら、工程不良により修正配線123とデータ信号線128との間でのリークは発生し得る。液晶表示パネルの製造工程においては、表示パネルの点灯検査が行われる。点灯検査は、図13のもので言えば、データパッド128aを介してデータ信号線128に試験用電圧を印加して表示を行うものである。データパッド128aやその他の外部端子からデータ信号線128に直接試験用電圧を印加するので、修正配線123とデータ信号線128との間でリークが発生していても、点灯検査でこれを検出することができない。
従って、この問題が発生していた場合に、断線が起った他のデータ信号線128を修正配線123に接続する工程を行うと、複数のデータ信号線128間でリークが発生することになり、表示不良が発生する。また修正を行わない場合でも、修正配線123との間でリークが発生しているデータ信号線128は、正常なデータ信号線128よりも駆動電源にとって大きな負荷となるため、正常なデータ信号線128よりもデータ信号の遅延が大きくなり、表示不良になる可能性がある。工程不良により修正配線123と複数のデータ信号線128との間でリークが発生した場合にも、複数のデータ信号線128間でリークが発生するが、これらの配線に個別に試験電圧を印加して同時点灯することを確認しない限りリークは検出できない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネル、表示装置、および表示パネルの製造方法を実現することにある。
本発明の表示パネルは、上記課題を解決するために、走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルであって、上記アレイ基板は、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差するように設けられた第1配線と、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差するように設けられた第2配線と、上記第1配線の一端が接続された第1接続パッドと、上記第2配線の一端が接続された第2接続パッドとを有し、上記アレイ基板の他に、一端が上記第1接続パッドに接続されているとともに他端が上記第2接続パッドに接続されている第3配線を有する接続基板をさらに備えていることを特徴としている。
上記の発明によれば、第1配線の一端が第1接続パッドに接続され、第2配線の一端が第2接続パッドに接続されている。そして、接続基板に設けられた第3配線が、第1接続パッドと第2接続パッドとを接続することにより、第1配線、第2配線、および、第3配線が一続きになっている。
従って、一続きになった第1配線、第2配線、および、第3配線を、断線したデータ信号線の修正配線に用いることができる。また、接続基板を第3配線によってアレイ基板に接続する前の状態では、第1接続パッドあるいは第2接続パッドから信号を入力したり、第1接続パッドあるいは第2接続パッドと、アレイ基板に適宜設けた点灯検査用の端子との間の抵抗を測定したりすることにより、第1配線あるいは第2配線とデータ信号線との間のリークを検出することができる。
以上により、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現することができるという効果を奏する。
また、第3配線にアンプを挿入することにより、第1配線側へ伝達されるデータ信号を増強させて、断線故障による点灯不良の修正歩留まりを向上させることができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記第1接続パッドおよび上記第2接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給終端側にある、画素領域外の領域に設けられており、上記第1配線の最も走査信号供給終端側のデータ信号線と交差する側が、画素領域よりも走査信号供給終端側にある画素領域外の領域を介して上記第1接続パッドに接続されており、上記第2配線の最も走査信号供給終端側のデータ信号線と交差する側が、上記第2接続パッドに接続されていることを特徴としている。
上記の発明によれば、第1配線および第2配線を走査信号線と交差させることなく容易に第1接続パッドおよび第2接続パッドに接続することができるという効果を奏する。
また、接続基板と第1接続パッドおよび第2接続パッドとを、データ信号に関連した回路と干渉することなく容易に接続することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴としている。
上記の発明によれば、アレイ基板の直交する二辺に、走査信号線駆動回路とデータ信号線駆動回路とが別々に設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記走査信号線駆動回路への駆動信号供給は、上記データ信号線駆動回路への駆動信号供給配線を有する基板から行われることを特徴としている。
上記の発明によれば、走査信号線駆動回路への駆動信号供給が、データ信号線駆動回路への駆動信号供給配線を有する基板から行われる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路および上記データ信号線駆動回路が、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴としている。
上記の発明によれば、アレイ基板のデータ信号線駆動側の一辺に走査信号線駆動回路およびデータ信号線駆動回路の両方が設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に、表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が、上記走査信号線駆動回路と上記データ信号線駆動回路とを併せた1チップの集積回路として、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴としている。
上記の発明によれば、アレイ基板のデータ信号線駆動側の一辺に走査信号線駆動回路およびデータ信号線駆動回路の両方が1チップに含まれた集積回路として設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記第1接続パッドおよび上記第2接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、上記第1配線の最も走査信号供給始端側のデータ信号線と交差する側が、画素領域よりも走査信号供給始端側にある画素領域外の領域を介して上記第1接続パッドに接続されており、上記第2配線の最も走査信号供給始端側のデータ信号線と交差する側が、上記第2接続パッドに接続されていることを特徴としている。
上記の発明によれば、第1配線および第2配線を走査信号線と交差させることなく容易に第1接続パッドおよび第2接続パッドに接続することができるという効果を奏する。
また、接続基板と第1接続パッドおよび第2接続パッドとを、データ信号に関連した回路と干渉することなく容易に接続することができるという効果を奏する。
さらに、第1配線を走査信号供給終端側の画素領域外の領域に設けないので、走査信号供給終端側のパネル額縁を縮小することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴としている。
上記の発明によれば、アレイ基板の直交する二辺に、走査信号線駆動回路とデータ信号線駆動回路とが別々に設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路および上記データ信号線駆動回路は、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴としている。
上記の発明によれば、アレイ基板のデータ信号線駆動側の一辺に走査信号線駆動回路およびデータ信号線駆動回路の両方が設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバが設けられており、上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板であることを特徴としている。
上記の発明によれば、表示ドライバへの駆動信号供給配線を有する基板が接続基板を兼ねているので、接続基板をアレイ基板に接続する工程が簡略化されるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバが設けられており、上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板とは別に設けられていることを特徴としている。
上記の発明によれば、接続基板が表示ドライバへの駆動信号供給配線を有する基板とは別に設けられているので、接続基板の設計の自由度が増すという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板に、表示ドライバが設けられた基板が接続されており、上記接続基板は、上記表示ドライバが設けられた基板であることを特徴としている。
上記の発明によれば、表示ドライバが設けられた基板が接続基板を兼ねているので、接続基板をアレイ基板に接続する工程が簡略化されるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板に、表示ドライバが設けられた基板が接続されており、上記接続基板は、上記表示ドライバが設けられた基板とは別に設けられていることを特徴としている。
上記の発明によれば、接続基板が設けられた基板とは別に設けられているので、接続基板の設計の自由度が増すという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、2色以上の混色カラー表示を行い、同一の走査信号線には互いに同色の画素が接続されていることを特徴としている。
上記の発明によれば、修正配線とデータ信号線との交差部の数が、同一のデータ信号線に互いに同色の画素が接続される場合よりも少なくなる。従って、駆動電源にとって、修復配線を充電するときの負荷が小さく抑えられる。これにより、修復後配線にデータ信号を供給した場合のデータ信号遅延と、正常なデータ信号線でのデータ信号遅延との差が小さくなる。この結果、データ信号線の断線修正が、画素の正常点灯をより確実に行えるものとなるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記表示パネルを備えていることを特徴としている。
上記の発明によれば、工程不良による修正配線とデータ信号線との間でリークが発生した表示パネルが確実に除外された表示装置を実現することができるという効果を奏する。
本発明の表示パネルの製造方法は、上記課題を解決するために、走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルの製造方法であって、上記アレイ基板に、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差する第1配線と、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差する第2配線と、上記第1配線の一端が接続された第1接続パッドと、上記第2配線の一端が接続された第2接続パッドとを形成し、上記アレイ基板に、第3配線を有する接続基板を、上記第3配線の一端が上記第1接続パッドに接続されるとともに他端が上記第2接続パッドに接続されるように接続することを特徴としている。
上記の発明によれば、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルの製造方法を実現することができるという効果を奏する。
本発明の表示パネルは、以上のように、走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルであって、上記アレイ基板は、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差するように設けられた第1配線と、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差するように設けられた第2配線と、上記第1配線の一端が接続された第1接続パッドと、上記第2配線の一端が接続された第2接続パッドとを有し、上記アレイ基板の他に、一端が上記第1接続パッドに接続されているとともに他端が上記第2接続パッドに接続されている第3配線を有する接続基板をさらに備えている。
以上により、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現することができるという効果を奏する。
〔実施の形態1〕
本発明の一実施形態について図1ないし図6に基づいて説明すると以下の通りである。
本発明の一実施形態について図1ないし図6に基づいて説明すると以下の通りである。
図1に、本実施形態のアクティブマトリクス型の液晶表示装置(表示装置)に備えられる表示パネル1の構成を示す。
表示パネル1は、アレイ基板2、対向基板3、フレキシブルプリント基板4、および、フレキシブルプリント基板(接続基板)5を備えている。
アレイ基板2は、画素選択用の複数の素子(例えばTFT)がアレイ配置された基板であり、ガラス基板上に、複数のゲートライン(走査信号線)GL…、複数のソースライン(データ信号線)SL…、修正配線(第1配線)11、修正配線(第2配線)12、および、接続パッド15・16が形成されるとともに、複数のゲートドライバ(走査信号線駆動回路)GD…および複数のソースドライバ(データ信号線駆動回路)SD…が実装されたものである。各ゲートドライバGDおよび各ソースドライバSDは、一つのICから構成されている。ゲートラインGL…とソースラインSL…とは互いに直交するように配置されており、隣接する2つのゲートラインGL・GLと、隣接する2つのソースラインSL・SLとで囲まれる領域が1つの画素PIXに相当する。複数の画素PIXがマトリクス状に配置された領域は画素領域Rを形成しており、表示領域のみならず、表示領域の外側に非表示領域を有する場合には非表示領域までも含む。各ゲートラインGLの一端はゲートドライバGDの走査信号出力パッドPGに接続されており、各ソースラインSLの一端はソースドライバSDのデータ信号出力パッドPSに接続されている。
表示ドライバであるゲートドライバGD…およびソースドライバSD…は、画素領域Rよりも外側の基板周縁部に実装されている。ここでは、アレイ基板2の互いに直交する2辺の一方の辺x1(ソースラインSLに平行)に沿ってゲートドライバGD…のそれぞれが並ぶように、また、他方の辺y1(ゲートラインGLに平行)に沿ってソースドライバSD…のそれぞれが並ぶように配置されている。各ゲートドライバGDはゲートラインGL…のうちの所定のものに走査信号を供給し、各ソースドライバSDはソースラインSL…のうちの所定のものにデータ信号を供給するように、表示駆動を分担している。なお、ゲートドライバGDおよびソースドライバSDは全体が一つのICから構成されていても構わない。
これにより、辺x1は、画素領域Rから画素領域Rの走査信号供給始端側をゲートラインGL…に沿って越える向きにあるアレイ基板2の辺となり、辺y1は、画素領域Rから画素領域Rのデータ信号供給始端側をソースラインSL…に沿って越える向きにあるアレイ基板2の辺となる。また、画素領域Rから画素領域Rの走査信号供給終端側をゲートラインGL…に沿って越える向きにあるアレイ基板2の辺を辺x2、画素領域Rから画素領域Rのデータ信号供給終端側をソースラインSL…に沿って越える向きにあるアレイ基板2の辺を辺y2とする。
接続パッド15・16は、アレイ基板2上において、画素領域Rよりもデータ信号供給始端側であって、かつ、ソースラインSL…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給終端側にある、画素領域外の領域に設けられており、ここでは特に上記辺y1の近傍に設けられている。データ信号駆動系統配線としては、上記ソースラインSL…の他に、ソースドライバSD…自体や、後述するフレキシブルプリント基板5からアレイ基板2へ接続される駆動信号供給用配線などの、データ信号に関連する配線が含まれる。接続パッド15・16は、辺y1に沿って、接続パッド15が接続パッド16よりも辺x2側になるように並んでいる。また、この領域は、ソースドライバSD…よりも、ゲートラインGL…に沿って走査信号供給終端側となる領域でもある。
修正配線11・12は、ソースラインSLに断線が発生した場合に、データ信号の供給支障を修復するための配線である。
修正配線11は、画素領域Rよりもデータ信号供給終端側にある画素領域外の領域を、辺y2(辺y1に平行)に平行に延びて、画素領域Rから該領域にはみ出したソースラインSL…のデータ信号供給終端側と交差するように配置されている。従って、修正配線11は該領域においてゲートラインGLとは交差していない。また、修正配線11の最も走査信号供給終端側のソースラインSLと交差する側は、辺x2(辺x1に平行)の手前で折れ曲がり、辺x2に平行に延びて接続パッド15に接続されている。この修正配線11が辺x2に平行に延びる領域は、画素領域Rよりも走査信号供給終端側にある画素領域外の領域であり、かつ、ゲートラインGL…の走査信号供給終端よりも辺x2側の、ゲートラインGL…と交差しない領域として選ばれている。
修正配線12は、画素領域Rよりもデータ信号供給始端側にある画素領域外の領域を、辺y1に平行に延びて、該領域にあるソースラインSL…のデータ信号供給始端側と交差するように配置されている。従って、修正配線12は該領域においてゲートラインGL…とは交差していない。また、修正配線12の最も走査信号供給終端側のソースラインSLと交差する側は、該領域において修正配線11の手前で折れ曲がり、辺x2に平行に延びて接続パッド16に接続されている。
対向基板3は、ゲートドライバGD…およびソースドライバSD…の実装領域を避けるようにアレイ基板2に対向して配置された基板である。アレイ基板2と対向基板3との間には液晶が封入されている。
フレキシブルプリント基板4は、アレイ基板2の外部からゲートドライバGD…に信号源で発生させた駆動信号を供給するための配線を有する基板であり、アレイ基板2に辺x1側から接続されている。当該配線のアレイ基板2への接続部分は、アレイ基板2上の領域の上方に配置されている。
フレキシブルプリント基板5は、データ信号駆動系統配線として、アレイ基板2の外部からソースドライバSD…に信号源で発生させた駆動信号を供給するための配線を有する基板であり、アレイ基板2に辺y1側から接続されている。当該配線のアレイ基板2への接続部分は、アレイ基板2上の領域の上方に配置されている。また、フレキシブルプリント基板5は、修正配線(第3配線)21を有している。修正配線21の一端はアレイ基板2の接続パッド15に接続されており、他端はアレイ基板2の接続パッド16に接続されている。これにより、修正配線11、修正配線12、および、修正配線21は、一続きになっている。
表示パネル1は、以上に説明した構成に、さらに、図示しないバックライトユニットや、偏光板、位相差板などが必要に応じて組み合わされた構成となる。
次に、上記の構成の表示パネル1の各画素PIXの構成について、図2ないし図4を用いて説明する。
図2に、画素PIXの平面図を示す。
画素PIXは、ゲートラインGLおよびソースラインSLを除けば、アレイ基板2にTFT31、画素電極33、および、補助容量対向電極41などを備えている。なお、図2には、便宜上、対向基板4の構成についてはブラックマトリクスBM以外は示していない。
図3に、図2においてTFT31を含む領域をチャネル長方向に沿って切断したA−A’線断面図を示す。
図3において、アレイ基板2は、ガラス基板30上に、TFT31、ポリイミドやアクリル樹脂からなる層間絶縁膜32、ITOなどの透明電極からなる画素電極33、および、ポリイミドなどからなる配向膜34が順次形成された構成となっている。TFT31は、ガラス基板30上に、Al/Ti積層膜やCrからなるゲート電極31a、窒化シリコンや酸化シリコンからなる絶縁膜31b、アモルファスシリコンからなる半導体層31c、ソース領域を形成するn+シリコンからなるコンタクト層31dおよびドレイン領域を形成するn+シリコンからなるコンタクト層31e、Al/Ti積層膜からなるソース電極31fおよびドレイン電極31g、および、窒化シリコンからなる保護膜31hが順次積層された構成である。ゲート電極31aはゲートラインGLと同じ材料で形成され、ゲートラインGLとパターンが繋がっている。ソース電極31fおよびドレイン電極31gはソースラインSLと同じ材料で形成され、ソース電極31fはソースラインSLとパターンが繋がっている。ドレイン電極31gは後述する補助容量対向電極41に接続されている。
また、図3において、対向基板3は周知の構成であり、ガラス基板50上に、ブラックマトリクスBM、カラーフィルタCF、対向電極51、および、配向膜52が順次形成された構成となっている。アレイ基板2の配向膜34側と、対向基板3の配向膜52側とが向かい合わされ、その間に液晶層LCが設けられている。
次に、図4に、図2おいて補助容量対向電極41を含む領域をソースラインSLと平行な方向に沿って切断したB−B’断面図を示す。
図4において、アレイ基板2は、ガラス基板30上に、ゲートラインGLおよび補助容量配線CSL、絶縁膜31b、補助容量対向電極41、保護膜31h、層間絶縁膜32、画素電極33、および、配向膜34が順次形成された構成となっている。絶縁膜31bおよび保護膜31hはTFT31に用いたものと同じである。補助容量配線CSLはゲートラインGLと同じ材料からなり、各画素PIXに形成した2次元的な広がり部を、ゲートラインGLの方向に互いに接続したものであり、補助容量対向電極41はドレイン電極31gと同じ材料からなり、上記広がり部に対向するように設けられている。層間絶縁膜32には補助容量対向電極41に達するコンタクトホール42が形成されており、コンタクトホール42上を含んで画素電極33および配向膜34が形成されている。これによって、TFT31のドレイン電極31gは、画素電極33および補助容量対向電極41に導通している。
また、図4における対向基板3および液晶層LCの構成は、図3と同様である。
以上が画素PIXの構成である。
次に、ソースラインSLと修正配線11・12との交差部の構成について説明する。
図5(a)に、図1におけるソースラインSLと修正配線11との交差部Pおよびその周辺部の配線の平面図を示し、図5(b)に、図5(a)の交差部Pを含む領域を修正配線11の延びる方向に沿って切断したC−C’断面図を示す。
図5(a)に示すように、修正配線11は、画素領域Rの外にあるソースラインSL…の下方を直交して延びるように配置されている。図5(b)に示すように、修正配線11はガラス基板30上に形成されており、その形成はゲートラインGLと同時かつ同じ材料により行われる。ソースラインSLは修正配線11の上方に絶縁膜31bを介して形成されている。ソースラインSL上には保護膜31hが形成されている。絶縁膜31bおよび保護膜31hはTFT31に用いたものと同じである。
上記表示パネル1の製造工程は、以下のようになる。まず、アレイ基板2と対向基板3とをそれぞれ製造した後、両者を貼り合わせて、アレイ基板2と対向基板3との間に液晶を封入する。ここで、パネル点灯検査を行う。パネル点灯検査の時点では、まだ、ゲートドライバGD…およびソースドライバSD…はアレイ基板2に実装されておらず、フレキシブルプリント基板4・5はアレイ基板2に接続されていない。
この状態では、例えばデータ信号については、図6に示すように、ソースドライバSD…の実装箇所に設けられているデータ信号出力パッドPS…から、あるいは、ソース信号出力パッドPS…に検査用共通配線KLを介して繋がるように設けられた検査信号入力パッドKPから、所定の表示を行う電圧を有する検査用の信号を入力する。走査信号についても、同様に、ゲートドライバGD…の実装箇所に設けられている走査信号出力パッドPG…から、あるいは、走査信号出力パッドPG…に検査用共通配線を介して繋がるように設けられた検査信号入力パッドから、画素PIX…のTFT31…がON状態になる電圧を入力する。対向電極51には基準電圧を入力する。
なお、図6では、全てのソースラインSL…が同じ検査用共通配線KLに接続された構成であるが、検査用共通配線を複数設け、1本おき、もしくは2本以上おきに同じ検査用共通配線に接続されるような構成でも構わない。
また、透過型パネルの場合には、表示パネル1の上下面に偏光板を配し、バックライトを用いて表示確認を行うことにより、不良な画素もしくは配線を目視で確認することができる。
このとき、例えば図1の点QでソースラインSLに断線が発生していた場合には、データ信号供給始端側から見て点Qよりも先のソースラインSLに接続されている画素は正常な表示をしない。従って、当該ソースラインSLに断線が発生していることが分かる。断線が発生した場合には、修正配線11・12を用いて信号供給支障の修復を行う。例えば図1において、断線している点Qを含むソースラインSLに対して、修正配線11との交差部であるメルト部M1と、修正配線12との交差部であるメルト部M2とにレーザ照射を行い、当該ソースラインSLを修正配線11・12に溶着する。これにより、修正配線11と当該ソースラインSLの信号供給支障部分とが結線されるとともに、修正配線12と当該ソースラインSLの信号入力側とが結線される。
点灯検査が終了した後、図6に示すように、データ信号出力パッドPS…と検査用共通配線KLとの間、および、走査信号出力パッドPG…と検査用共通配線との間を、それぞれレーザカットし、電気的に切り離す。そして、ゲートドライバGD…およびソースドライバSD…をアレイ基板2上に実装する。これにより、走査信号出力パッドPG…は新たにゲートドライバGD…の出力端子に接続され、データ信号出力パッドPS…は新たにソースドライバSD…の出力端子に接続される。
次に、フレキシブルプリント基板4・5をアレイ基板2に実装する。フレキシブルプリント基板4の駆動信号供給用の配線はゲートドライバGD…に接続され、フレキシブルプリント基板5の駆動信号供給用の配線はソースドライバSD…に接続される。さらに、フレキシブルプリント基板5の修正配線21が接続パッド15・16に接続される。従って、この時点で、断線が発生していたソースラインSLの点Qから先の部分には、メルト部M2→修正配線12→修正配線21→修正配線11→メルト部M1の経路でデータ信号を供給することが可能になる。
さらに、本実施形態では、前記点灯検査時に、ソースラインSLと修正配線11・12との間のリークを検出することができる。リーク検査は次のようにして行うことができる。
点灯検査時には、フレキシブルプリント基板4・5が実装されていないため、接続パッド15・16は修正配線21によって互いに接続されてはおらず、未使用の状態にある。
従って、ゲートラインGL…にTFT31…がONになる電圧を入力し、対向電極51に基準電圧を入力した状態で、接続パッド15あるいは16からソースラインSL…に所定の電圧を有する信号を入力すれば、ソースラインSLと修正配線11あるいは修正配線12との間でリークが発生している場合に、そのソースラインSLのみが異常点灯する。しかも、接続パッド15から信号を入力した場合に異常点灯すれば、異常点灯したソースラインSLの少なくともいずれかと修正配線11との間でリークが発生していることが分かり、接続パッド16から信号を入力した場合に異常点灯すれば、異常点灯したソースラインSLの少なくともいずれかと修正配線12との間でリークが発生していることが分かる。
また、接続パッド15とデータ信号出力パッドPS(図1、図6参照)との間、あるいは、接続パッド16とデータ信号出力パッドPSとの間の抵抗測定を行っても、上記リークを検出することができる。リークが発生していれば、数百Ω〜数百kΩ程度の抵抗値が検出される。この場合も同様に、修正配線11と修正配線12とのそれぞれについてリークが発生しているか否かが分かる。
これに対して、図13で説明した特許文献1の液晶表示パネルでは、たとえ修正配線123に検査信号入力端子を接続したとしても、修正配線123がパネル内で一続きになっているので、データ信号線128と修正配線123との間にリークが発生した場合に、リークがデータ信号供給始端側で発生しているのかデータ信号供給終端側で発生しているのかを特定することができない。
以上により、本実施の形態によれば、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現することができる。
また、修正配線11・12をゲートラインGL…と交差させることなく容易に接続パッド15・16に接続することができる。
また、フレキシブルプリント基板5と接続パッド15・16とを、データ信号に関連した回路と干渉することなく容易に接続することができる。
また、フレキシブルプリント基板5が修正配線21を有する接続基板を兼ねているので、接続基板をアレイ基板2に接続する工程が簡略化される。
〔実施の形態2〕
図7に、本実施形態に係る表示パネル61の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
図7に、本実施形態に係る表示パネル61の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
表示パネル61では、接続パッド(第1接続パッド)15および接続パッド(第2接続パッド)16が、画素領域Rよりもデータ信号供給始端側であって、かつ、ソースラインSL…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられている。データ信号駆動系統配線としては、上記ソースラインSL…、ソースドライバSD…自体、および、フレキシブルプリント基板5からアレイ基板2のソースドライバSD…への駆動信号供給用配線(図示しないが、図1と同様のもの)などの、データ信号に関連する配線が含まれる。接続パッド15・16は、辺y1に沿って並ぶように配置されており、接続パッド15は接続パッド16よりも辺x1側にある。また、この領域は、ソースドライバSD…よりも、ゲートラインGL…に沿って走査信号供給始端側となる領域でもある。
修正配線(第1配線)11は、画素領域Rよりもデータ信号供給終端側にある画素領域外の領域でソースラインSL…と交差するように設けられており、従って、この領域ではゲートラインGL…とは交差しない。また、修正配線11の、最も走査信号供給始端側のソースラインSLと交差する側は、画素領域Rよりも走査信号供給始端側にある画素領域外の領域を介して接続パッド15に接続されている。この領域はゲートドライバGD…よりも辺x1側の領域である。従って、この領域でも修正配線11はゲートラインGL…とは交差しない。なお、フレキシブルプリント基板4は、アレイ基板2の修正配線11形成部の上方をまたいでゲートドライバGD…への駆動信号供給配線(図示しないが、図1と同様のもの)と接続されるので、修正配線11とゲートドライバGD…への駆動信号供給配線との間でリークが発生する確率は低い。
修正配線(第2配線)12は、画素領域Rよりもデータ信号供給始端側にある画素領域外の領域でソースラインSL…と交差するように設けられており、ゲートラインGL…とは交差しない。修正配線12の、最も走査信号供給始端側のソースラインSLと交差する側は、接続パッド16に接続されている。
接続パッド15・16が上記の位置に設けられたことに対応して、フレキシブルプリント基板5では、修正配線(第3配線)21が辺x1に近い領域に設けられている。
本実施形態によれば、修正配線11・12をゲートラインGL…と交差させることなく容易に接続パッド15・16に接続することができる。
また、フレキシブルプリント基板5と接続パッド15・16とを、データ信号に関連した回路と干渉することなく容易に接続することができる。
さらに、修正配線11を走査信号供給終端側の画素領域外の領域に設けないので、走査信号供給終端側のパネル額縁を縮小することができる。
〔実施の形態3〕
図8に、本実施形態に係る表示パネル62の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
図8に、本実施形態に係る表示パネル62の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
表示パネル62では、ゲートドライバGD…およびソースドライバSD…の両方が、それぞれ、辺y1に沿って実装されている。ゲートドライバGD…は、ソースドライバSD…よりも辺x1に近くなるように配置されている。ゲートラインGL…は、ゲートドライバGD…から辺x1に平行に延びるよう引き回された後、辺y1に平行に延びて画素領域Rに入る。
ゲートドライバGD…およびソースドライバSD…が上記のように配置されたことに対応して、図1のフレキシブルプリント基板4・5の代わりにフレキシブルプリント基板(接続基板)6が設けられている。フレキシブルプリント基板6は、ゲートドライバGD…およびソースドライバSD…への駆動信号供給用配線を有しており、アレイ基板2に対して辺y1側から接続されている。
修正配線(第2配線)12は、画素領域Rよりもデータ信号供給始端側にある画素領域外の領域でソースラインSL…と交差するように設けられている。この場合に、修正配線12の辺x1側は、ゲートラインGL…が辺x1と平行に延びている部分よりも辺x2側で終端しており、これにより、修正配線12はゲートラインGL…とは交差しない。修正配線(第2配線)12、接続パッド(第1接続パッド)15、および、接続パッド(第2接続パッド)16の配置は図1と同様である。修正配線12の、最も走査信号供給終端側のソースラインSLと交差する側は、図1と同様に接続パッド16に接続されている。
接続パッド15・16が上記のように配置されていることに対応して、フレキシブルプリント基板6は、修正配線(第3配線)21を、辺x2に近い部分に有している。
〔実施の形態4〕
図9に、本実施形態に係る表示パネル63の構成を示す。図8と同じ符号を付した部材は、特に断らない限り、図8と同じ機能を有するものとする。
図9に、本実施形態に係る表示パネル63の構成を示す。図8と同じ符号を付した部材は、特に断らない限り、図8と同じ機能を有するものとする。
表示パネル63では、修正配線(第1配線)11は、画素領域Rよりもデータ信号供給終端側にある画素領域外の領域でソースラインSL…と交差するように設けられている。そして、修正配線11は、画素領域Rよりも走査信号供給始端側にある画素領域外の領域であって、ゲートラインGL…が辺x1と平行に延びている部分よりも辺x1側の領域を辺x1と平行に延びて、接続パッド(第1接続パッド)15に接続されている。接続パッド15は、画素領域Rよりも走査信号供給始端側であって、かつ、ソースラインSL…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、ここでは特に、ゲートドライバGD…よりも辺x1側の領域に設けられている。また、この領域は、ソースドライバSD…よりも、画素領域RのゲートラインGL…に沿って走査信号供給始端側となる領域でもある。
修正配線(第2配線)12は、画素領域Rよりもデータ信号供給始端側にある画素領域外の領域でソースラインSL…と交差するように設けられている。そして、修正配線12は、辺x1側が、ゲートラインGL…が辺x1と平行に延びている部分よりも辺x2側で接続パッド(第2接続パッド)16に接続されている。接続パッド16は、画素領域Rよりも走査信号供給始端側であって、かつ、ソースラインSL…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、ここでは特に、ゲートドライバGD…よりも辺x2側であって、ソースドライバSD…よりも辺x1側の領域に設けられている。
接続パッド15・16が上記のように配置されていることに対応して、フレキシブルプリント基板6は、修正配線(第3配線)21を、辺x1に近い部分に有しており、修正配線21はゲートドライバGD…をまたぐように配置されている。
〔実施の形態5〕
図10に、本実施形態に係る表示パネル64の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
図10に、本実施形態に係る表示パネル64の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
表示パネル64は、図1のフレキシブルプリント基板5の代わりにフレキシブルプリント基板7およびフレキシブルプリント基板(接続基板)8を備えている。
フレキシブルプリント基板7は、ソースドライバSD…への駆動信号供給用配線を有する基板であり、アレイ基板2に辺y1側から接続されている。フレキシブルプリント基板8は、修正配線(第3配線)21を有する基板であり、修正配線21が接続パッド15・16に接続されるように、アレイ基板2に辺y1側から接続されている。接続パッド15・16のアレイ基板2上での位置は、図1と同様である。
本実施形態によれば、修正配線21を有する接続基板がフレキシブルプリント基板8として、フレキシブルプリント基板7とは別に設けられているので、接続基板の設計の自由度が増す。
〔実施の形態6〕
図11に、本実施形態に係る表示パネル65の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
図11に、本実施形態に係る表示パネル65の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
表示パネル65は、図1のフレキシブルプリント基板4・5の代わりにフレキシブルプリント基板(接続基板)9を備えている。フレキシブルプリント基板9は、ゲートドライバGD…への駆動信号供給用配線、ソースドライバSD…への駆動信号供給用配線、および、修正配線(第3配線)21を有する基板であり、アレイ基板2に辺y1側から接続されている。フレキシブルプリント基板9からゲートドライバGD…へは、フレキシブルプリント基板9のアレイ基板2の辺x1に近い部分から、アレイ基板2上をゲートドライバGD…の方へ向かって引き回された駆動信号配線22を介して、駆動信号が伝達される。修正配線21は、図1と同様に、接続パッド15・16に近い部分に配置されている。
〔実施の形態7〕
図12に、本実施形態に係る表示パネル66の構成を示す。図8と同じ符号を付した部材は、特に断らない限り、図8と同じ機能を有するものとする。
図12に、本実施形態に係る表示パネル66の構成を示す。図8と同じ符号を付した部材は、特に断らない限り、図8と同じ機能を有するものとする。
表示パネル66は、図8のゲートドライバGD…およびソースドライバSD…の代わりに、ゲートドライバGD…およびソースドライバSD…の両方を1チップの集積回路に含めた1チップドライバ(表示ドライバ)GSDを備えている。1チップドライバGSDは辺y1に沿って設けられた辺y1方向に長いチップであり、辺x1に近い側からゲートラインGL…が引き出されているとともに、それよりも辺x2に近い側からソースラインSL…が引き出されている。これにより、図8と同様の、ゲートラインGL…およびソースラインSL…の配置となっている。
また、接続パッド15・16は、1チップドライバGSDの辺x2側端部よりも辺x2側に、接続パッド15が接続パッド16よりも辺x2側となるように辺y1に沿って並ぶように設けられている。これにより、修正配線11・12・21の配置も図8と同様となっている。
〔実施の形態8〕
図14に、本実施形態に係る表示パネル67の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
図14に、本実施形態に係る表示パネル67の構成を示す。図1と同じ符号を付した部材は、特に断らない限り、図1と同じ機能を有するものとする。
表示パネル67は、ソースドライバSD…が、図1の表示パネル1のものよりも辺x1側に寄せられた配置となっている。その結果、ソースラインSL…は、画素領域Rよりもデータ信号供給始端側にある画素領域外の領域において、辺x1に平行な方向から辺x1側に斜めに折れ曲がってソースドライバSD…に接続されている。そして、接続パッド15・16は、画素領域Rよりもデータ信号供給始端側であって、かつ、ソースラインSL…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、ここでは特に、フレキシブルプリント基板5から、最も走査信号供給終端側のソースドライバSDへの駆動信号供給用配線に対して、辺x2側に隣接する位置に設けられている。
接続パッド15・16がこのように配置されていることに伴い、修正配線11・12は、画素領域Rよりもデータ信号供給始端側にある画素領域外の領域を適宜引き回されて、接続パッド15・16に接続されている。
ソースドライバSD…の位置に合わせてフレキシブルプリント基板5の位置も、図1のものから辺x1側に移動しているが、フレキシブルプリント基板5がソースドライバSD…への駆動信号供給用配線および修正配線21を有している点は、図1と同様である。
〔実施の形態9〕
図15(a)に、本実施形態に係る表示パネルが備える画素PIXの配列を示す。図15(a)の配列は、実施の形態1〜8の各表示パネルにおいて、2色以上の混色カラー表示を行う構成とし、さらに、同一のゲートラインGLに接続される画素PIXを互いに同色としたものである。ここでは、RGBの各色の画素行が交互に並んでいる状態が示されている。
図15(a)に、本実施形態に係る表示パネルが備える画素PIXの配列を示す。図15(a)の配列は、実施の形態1〜8の各表示パネルにおいて、2色以上の混色カラー表示を行う構成とし、さらに、同一のゲートラインGLに接続される画素PIXを互いに同色としたものである。ここでは、RGBの各色の画素行が交互に並んでいる状態が示されている。
一方、図15(b)の画素PIXの配列も、実施の形態1〜8の各表示パネルで取り得る配列であるが、これは同一のソースラインSLに接続される画素PIXを互いに同色としたものである。ここでは、RGBの各色の画素列が交互に並んでいる状態が示されている。
図15(a)の配列では、同色の画素PIXが行を構成しているために、ゲートライン数が色数に従って多くなり、図15(b)の配列におけるゲートライン数の3倍となる。しかし、その代わりに、図15(a)の配列ではソースライン数が図15(b)の配列におけるソースライン数の3分の1で済む。従って、図15(a)の配列においては、修正配線11・12とソースラインSL…との交差部の数が、図15(b)の配列よりも少なくなる。このことは、図15(a)の配列において、ソースラインSLの断線修正を行った場合に、修正配線11・12が、断線したソースラインSL以外のソースラインSL…との間で形成する寄生容量が、全体として小さくなることを意味する。従って、断線したソースラインSLと修正配線11・12・21とが接続された状態の修復後配線の容量に、修正配線11・12を介して並列に接続される上記寄生容量が小さくなるので、駆動電源にとって、当該修復配線を充電するときの負荷が小さく抑えられる。これにより、修復後配線にデータ信号を供給した場合のデータ信号遅延と、正常なソースラインSL…でのデータ信号遅延との差が小さくなる。すなわち、ソースラインSLの断線修正は、画素PIXの正常点灯をより確実に行えるものとなる。
なお、画素PIXの色数は上記の3色に限らず、2色(例えばR+B)や4色以上(例えばRGB+White)であってもよい。
以上、各実施形態について述べた。上述した表示パネルを用いて表示装置を構成することにより、工程不良による修正配線とデータ信号線との間でリークが発生した表示パネルが確実に除外された表示装置を実現することができる。
なお、以上では、表示ドライバがアレイ基板2上に実装されたものであったが、表示ドライバがアレイ基板2に接続される他の基板に実装されていても構わない。この場合に、上記各実施形態におけるゲートドライバGD…およびソースドライバSD…の実装箇所が駆動信号供給用配線に変更されるだけであるので、修正配線11・12・21の配置に変わりはない。
また、表示ドライバは、アレイ基板2に直接作りこまれるものであってもよい。この場合にも、修正配線11・12・21の配置に変わりはない。
また、修正配線21を有する接続基板としては、表示ドライバ実装用のものと同様に、テープやフィルムなどのフレキシブルなものの他に、ボードを用いるものでもよい。
さらに、修正配線21にアンプを挿入することにより、修正配線11側へ伝達されるデータ信号を増強させて、断線故障による点灯不良の修正歩留まりを向上させることもできる。
さらに、本実施形態では液晶表示パネルを対象に説明したが、これに限ることはなく、アクティブマトリクス型の表示パネルであれば、EL表示パネルなど他のパネルでも本発明を適用することができる。従って、パネルの種類によっては、アレイ基板を有するが、これに対向する基板は有しないものもある。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、アクティブマトリクス型の表示装置に好適に使用することができる。
1、61〜66 表示パネル
2 アレイ基板
5、6、8、9 フレキシブルプリント基板(接続基板)
11 修正配線(第1配線)
12 修正配線(第2配線)
21 修正配線(第3配線)
15 接続パッド(第1接続パッド)
16 接続パッド(第2接続パッド)
GD ゲートドライバ(表示ドライバ、走査信号線駆動回路)
SD ソースドライバ(表示ドライバ、データ信号線駆動回路)
GSD 1チップドライバ
GL ゲートライン(走査信号線)
SL ソースライン(データ信号線)
R 画素領域
2 アレイ基板
5、6、8、9 フレキシブルプリント基板(接続基板)
11 修正配線(第1配線)
12 修正配線(第2配線)
21 修正配線(第3配線)
15 接続パッド(第1接続パッド)
16 接続パッド(第2接続パッド)
GD ゲートドライバ(表示ドライバ、走査信号線駆動回路)
SD ソースドライバ(表示ドライバ、データ信号線駆動回路)
GSD 1チップドライバ
GL ゲートライン(走査信号線)
SL ソースライン(データ信号線)
R 画素領域
Claims (16)
- 走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルであって、
上記アレイ基板は、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差するように設けられた第1配線と、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差するように設けられた第2配線と、
上記第1配線の一端が接続された第1接続パッドと、
上記第2配線の一端が接続された第2接続パッドとを有し、
上記アレイ基板の他に、一端が上記第1接続パッドに接続されているとともに他端が上記第2接続パッドに接続されている第3配線を有する接続基板をさらに備えていることを特徴とする表示パネル。 - 上記第1接続パッドおよび上記第2接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給終端側にある、画素領域外の領域に設けられており、
上記第1配線の最も走査信号供給終端側のデータ信号線と交差する側が、画素領域よりも走査信号供給終端側にある画素領域外の領域を介して上記第1接続パッドに接続されており、
上記第2配線の最も走査信号供給終端側のデータ信号線と交差する側が、上記第2接続パッドに接続されていることを特徴とする請求項1に記載の表示パネル。 - 上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴とする請求項2に記載の表示パネル。 - 上記走査信号線駆動回路への駆動信号供給は、上記データ信号線駆動回路への駆動信号供給配線を有する基板から行われることを特徴とする請求項3に記載の表示パネル。
- 上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路および上記データ信号線駆動回路が、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴とする請求項2に記載の表示パネル。 - 上記アレイ基板上に、表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が、上記走査信号線駆動回路と上記データ信号線駆動回路とを併せた1チップの集積回路として、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴とする請求項2に記載の表示パネル。
- 上記第1接続パッドおよび上記第2接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、
上記第1配線の最も走査信号供給始端側のデータ信号線と交差する側が、画素領域よりも走査信号供給始端側にある画素領域外の領域を介して上記第1接続パッドに接続されており、
上記第2配線の最も走査信号供給始端側のデータ信号線と交差する側が、上記第2接続パッドに接続されていることを特徴とする請求項1に記載の表示パネル。 - 上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴とする請求項7に記載の表示パネル。 - 上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路および上記データ信号線駆動回路は、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴とする請求項7に記載の表示パネル。 - 上記アレイ基板上に表示ドライバが設けられており、
上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板であることを特徴とする請求項1ないし9のいずれか1項に記載の表示パネル。 - 上記アレイ基板上に表示ドライバが設けられており、
上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板とは別に設けられていることを特徴とする請求項1ないし9のいずれか1項に記載の表示パネル。 - 上記アレイ基板に、表示ドライバが設けられた基板が接続されており、
上記接続基板は、上記表示ドライバが設けられた基板であることを特徴とする請求項1、2、7のいずれか1項に記載の表示パネル。 - 上記アレイ基板に、表示ドライバが設けられた基板が接続されており、
上記接続基板は、上記表示ドライバが設けられた基板とは別に設けられていることを特徴とする請求項1、2、7のいずれか1項に記載の表示パネル。 - 2色以上の混色カラー表示を行い、
同一の走査信号線には互いに同色の画素が接続されていることを特徴とする請求項1ないし13のいずれか1項に記載の表示パネル。 - 請求項1ないし14のいずれか1項に記載の表示パネルを備えていることを特徴とする表示装置。
- 走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルの製造方法であって、
上記アレイ基板に、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差する第1配線と、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差する第2配線と、
上記第1配線の一端が接続された第1接続パッドと、
上記第2配線の一端が接続された第2接続パッドとを形成し、
上記アレイ基板に、第3配線を有する接続基板を、上記第3配線の一端が上記第1接続パッドに接続されるとともに他端が上記第2接続パッドに接続されるように接続することを特徴とする表示パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007035509A JP2008197583A (ja) | 2007-02-15 | 2007-02-15 | 表示パネルおよび表示装置ならびに表示パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007035509A JP2008197583A (ja) | 2007-02-15 | 2007-02-15 | 表示パネルおよび表示装置ならびに表示パネルの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008197583A true JP2008197583A (ja) | 2008-08-28 |
Family
ID=39756551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007035509A Pending JP2008197583A (ja) | 2007-02-15 | 2007-02-15 | 表示パネルおよび表示装置ならびに表示パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008197583A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016132434A1 (ja) * | 2015-02-16 | 2016-08-25 | 堺ディスプレイプロダクト株式会社 | 回路装置、表示装置、及び配線修正方法 |
KR20200008001A (ko) * | 2009-09-04 | 2020-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
-
2007
- 2007-02-15 JP JP2007035509A patent/JP2008197583A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200008001A (ko) * | 2009-09-04 | 2020-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
JP2020017755A (ja) * | 2009-09-04 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10700215B2 (en) | 2009-09-04 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11069817B2 (en) | 2009-09-04 | 2021-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
KR102310656B1 (ko) * | 2009-09-04 | 2021-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
KR20210124128A (ko) * | 2009-09-04 | 2021-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
KR102372179B1 (ko) * | 2009-09-04 | 2022-03-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
US11430899B2 (en) | 2009-09-04 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11652174B2 (en) | 2009-09-04 | 2023-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
WO2016132434A1 (ja) * | 2015-02-16 | 2016-08-25 | 堺ディスプレイプロダクト株式会社 | 回路装置、表示装置、及び配線修正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7038484B2 (en) | Display device | |
JP4841438B2 (ja) | 液晶表示装置および液晶表示装置の欠陥修正方法 | |
US8330691B2 (en) | Display panel including dummy pixels and display device having the panel | |
JP5505755B2 (ja) | 表示基板及びそれを含む液晶表示装置 | |
US7675600B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
US7633469B2 (en) | Electro-optical device substrate, electro-optical device, and testing method | |
JP5405726B2 (ja) | 駆動チップ、それを具備した表示装置及びリペア方法 | |
US9097921B2 (en) | Active matrix display device | |
KR100736279B1 (ko) | 표시 장치, 표시 장치의 검사 방법, 및 표시 장치의 검사장치 | |
JP2007298791A (ja) | 液晶表示装置及びその欠陥修復方法 | |
US9405162B2 (en) | Active matrix display device with auxiliary repair line | |
JP4298726B2 (ja) | 表示装置 | |
KR20080022716A (ko) | 박막 트랜지스터 기판 및 이를 갖는 액정표시장치 | |
JP2008197583A (ja) | 表示パネルおよび表示装置ならびに表示パネルの製造方法 | |
KR20040074931A (ko) | 표시 장치용 전극 기판 | |
KR101157248B1 (ko) | 액정표시장치의 mps 검사배선 구조 | |
KR100929678B1 (ko) | 액정 표시 장치 및 그 수리 방법 | |
JP2009036938A (ja) | 表示装置 | |
KR101927192B1 (ko) | 액정표시장치 | |
US20110102699A1 (en) | Liquid crystal display and repair method thereof | |
KR101192072B1 (ko) | 액정표시장치 | |
CN115826306A (zh) | 显示面板和包括其的显示装置 | |
CN101794048A (zh) | 显示面板及其维修方法 | |
JP2007025081A (ja) | アレイ基板、これを用いた平面表示装置及びその製造方法 |