CN115826306A - 显示面板和包括其的显示装置 - Google Patents

Abstract

本发明提供了显示面板和包括其的显示装置。在该显示面板中，在显示装置的单元阵列过程中在切割过程之后因剩余在面板上的MPS线而感应的静电所引起的面板缺陷被消除，剩余的MPS线通过放电线电连接到ESD电路，因此剩余在面板中的MPS线所感应的静电通过放电线流到ESD电路，从而抑制了MPS线所引起的面板缺陷。

Description

显示面板和包括其的显示装置

技术领域

本公开内容涉及显示面板和包括其的显示装置，在显示装置的制造过程中在母玻璃的切割过程之后由剩余在显示面板上的多模式搜索(MPS)线感应的静电引起的面板缺陷可以被消除。

背景技术

典型的液晶显示装置通过使用电场控制具有介电各向异性的液晶的透光率来显示图像。为此，液晶显示装置包括像素区域以矩阵形式布置的液晶显示面板和用于驱动液晶显示面板的驱动电路。

在液晶显示面板中，第一衬底和第二衬底彼此接合同时在其之间维持一定空间，并且在两衬底维持的空间之间形成液晶层。为了以像素为单位驱动液晶层，多个栅极线和多个数据线设置在第一衬底上并且彼此交叉以在它们之间的交叉处限定像素区域。在每个像素区域中形成像素电极，并且在每个栅极线和每个数据线彼此交叉的区域处形成薄膜晶体管。薄膜晶体管基于每个栅极线的扫描信号导通，从而将数据线的数据信号施加到每个像素电极。由此，获得薄膜晶体管阵列衬底。

另外，在第二衬底上，设置有用于阻挡除像素区域以外的区域中的光的黑矩阵层、形成在每个像素区域中以呈现颜色的滤色器层、以及对应于像素电极并产生用于驱动液晶层的电场的公共电极。由此，获得滤色器阵列衬底。

驱动电路包括用于驱动栅极线的栅极驱动器、用于驱动数据线的数据驱动器、以及供应用于控制栅极驱动器和数据驱动器的控制信号和数据信号的时序控制器。

栅极驱动器具有将扫描脉冲依次输出到栅极线的移位寄存器。移位寄存器由以相互依存方式彼此连接的多个级构成。多个级依次输出扫描脉冲以依次扫描液晶面板的栅极线。具体地，多个级中的第一级接收来自时序控制器的启动信号作为触发信号，并且除了第一级之外的其余级接收来自前一级的输出信号作为触发信号。此外，多个级中的每一个从具有顺序相位差的多个时钟脉冲中接收至少一个时钟脉冲。因此，第一级到最后一级依次输出扫描脉冲。

关于栅极驱动器的使用，制造其中嵌入栅极驱动器的移位寄存器的单独的栅极驱动器集成电路(IC)，然后使用安装过程将栅极驱动器IC连接到液晶显示面板的栅极线焊盘。

上述液晶显示装置通常可以使用单元阵列过程、接合过程、模块过程等来制造。

单元阵列过程在第一母衬底上限定多个面板区域，并在每个面板区域中形成具有栅极线、数据线、薄膜晶体管和像素电极的薄膜晶体管阵列。单元阵列过程在第二母衬底上限定多个面板区域，并在每个面板区域中形成具有黑矩阵层、滤色器层和公共电极的滤色器阵列。

接合过程在第一母衬底或第二母衬底的每个面板区域的边缘部分形成密封剂并滴下液晶，使两个母衬底彼此对准并且将衬底彼此接合，并以面板区域为基础切割附接的衬底，并执行自动探针检查。

模块过程是指将驱动器IC附接到单元面板并将背光耦接到其上的过程。

在如上所述完成单元阵列过程之后，并且在接合过程之前，通过MPS(多模式搜索，Multi-Pattern Search)线检查每个信号线的断开和短路缺陷。当检测到缺陷时，可以另外执行修复过程。

如上所述，对于用于检查薄膜晶体管阵列的每个信号线的断开和短路缺陷的MPS检查，在单元阵列过程期间形成用于检查缺陷的MPS线，并且这些MPS线在切割过程期间被移除。

在这方面，在用于制造23.8英寸面板模型的单元阵列过程中，与其他面板模型相比，限定了多个面板区域的母衬底上的面板区域之间的间距非常小。用于检查每个信号线的断开和短路缺陷的MPS线可以形成在间隔中。

在接合过程中，为了最大化面板玻璃的效率，执行在竖直方向上彼此相邻的两个面板区域之间切割线的面板到面板的正切(just-cut)。在正切之后，MPS线剩余在每个面板的顶面上。

在这方面，当在正切之后的面板上生成静电时，剩余的MPS线感应静电，所感应的静电漂浮在MPS线中并被施加到公共电压(Vcom)线。

此时，Vcom线连接到像素。因此，所施加的静电被施加到像素，从而发生电压失真扫描，这导致屏幕上的暂时染色。

在本背景技术部分中公开的上述信息仅用于增强对所描述技术的背景的理解，因此它可能包含不构成本领域普通技术人员已知的现有技术的信息。

发明内容

因此，本公开内容旨在提供一种显示面板和包括其的显示装置，其基本上消除了由于上述限制和缺点导致的一个或更多个问题。

更具体地，本公开内容旨在提供一种显示面板和包括其的显示装置，其中在显示装置的制造过程中在母玻璃的切割过程之后由剩余在显示面板上的MPS线感应的静电引起的像素缺陷被去除。

本公开内容不限于上述内容，并且未提及的本公开内容的其他优点可以基于以下描述来理解，并且可以基于本公开内容的方面被更清楚地理解。此外，很容易理解，本公开内容的目的和优点可以使用权利要求中所示的手段及其组合来实现。

在本公开内容的一个方面中，显示面板可以是通过在划线过程中对具有彼此相邻布置的多个面板区域的母面板(母玻璃)进行正切来获得的一个面板，显示面板包括：基衬底，基衬底包括显示区域和非显示区域；以及静电放电部，所述静电放电部包括设置在非显示区域的上部区域中的MPS(多模式搜索)区域，其中，至少一个MPS线设置在MPS区域中；设置有至少一个ESD(Electrostatic Discharge)电路的ESD区域，其中，ESD电路对在显示区域和非显示区域中生成的静电进行放电；以及用于将至少一个MPS线分别连接到至少一个ESD电路的至少一个放电线。因此，显示面板可以允许在非显示区域中生成的静电通过放电线从MPS线流到ESD电路。

此外，可以提供根据本公开内容的一方面的显示装置。显示面板可以是通过在划线过程中对具有彼此相邻布置的多个面板区域的母面板(母玻璃)进行正切来获得的一个面板，显示面板包括：基衬底，基衬底包括显示区域和设置在显示区域之外的非显示区域，其中，在显示区域中，在多个栅极线与多个数据线的交叉点中的每一个中限定像素；用于向多个栅极线供应扫描信号的GIP(板内栅极，gate in panel)；用于向多个数据线供应数据信号的数据驱动器；以及静电放电部。静电放电部包括：与非显示区域的上部区域交叠的MPS(多模式搜索)区域，其中，至少一个MPS线设置在MPS区域中；设置有至少一个ESD(静电放电，Electrostatic Discharge)电路的ESD区域，其中，ESD电路对在显示区域和非显示区域中生成的静电进行放电；MPS区域与ESD区域之间的接地区域，其中，接地电极设置在接地区域中；以及用于将至少一个MPS线分别连接到至少一个ESD电路的至少一个放电线。因此，在非显示区域中生成的静电可以通过放电线从MPS线流到ESD电路，从而防止屏幕上出现暂时染色。

根据本公开内容的一个方面，由于剩余在显示面板上的MPS线通过放电线分别连接到ESD电路，所以在非显示区域中生成并流入MPS线的静电可以经由放电线流入ESD电路，从而防止由MPS线引起的电压失真。

此外，根据本公开内容，由于不需要将导电带附接到面板以去除由MPS线引起的ESD缺陷，因此可以提高显示面板的质量。

此外，根据本公开内容，即使当静电由于MPS线剩余在显示面板上而流入显示面板时，也可以防止在屏幕上出现污点的现象。因此，可以提高显示面板的质量。

本公开内容的效果不限于上述效果，本领域技术人员通过以下描述将清楚地理解未提及的另一效果。

除了上述效果之外，将在描述用于执行以下公开内容的具体实施方式的同时一起描述本公开内容的具体效果。

附图说明

本发明包括附图以提供对本公开内容的进一步理解，并且附图被并入且构成本公开内容的一部分，附图示出了本公开内容的方面并且与说明书一起用于解释本公开内容的原理。

在附图中：

图1示出了用于制造根据本公开内容的一个方面的显示面板的母玻璃；

图2是示出图1中的每个面板区域的详细结构的图；

图3是示出用于在图1的相邻的两个面板区域之间进行切割的划线的图；

图4是示出通过沿着图3的相邻的两个面板区域之间的划线进行正切来获得的显示面板的示例的图；

图5示出了根据本公开内容的一个方面的显示面板中的静电放电部的配置；

图6A是示出根据本公开内容的一个方面的静电放电部的MPS区域中的一个放电线与一个MPS线之间的连接区域MPS的图；

图6B是示出根据本公开内容的一个方面的静电放电部的MPS区域中的连接区域MPS的平面图的图；

图6C是示出沿着根据本公开内容的一个方面的静电放电部的MPS区域中的连接区域MPS的A-A'线切割的截面图的图；

图7A是示出根据本公开内容的一个方面的静电放电部的接地区域中的放电线的图；

图7B是示出沿着根据本公开内容的一个方面的静电放电部的接地区域的B-B'线截取的截面图的图；

图8A是示出根据本公开内容的一个方面的静电放电部的ESD区域中的一个放电ESD电路ESD的图；

图8B是示出根据本公开内容的一个方面的静电放电部的ESD区域中的一个放电ESD电路ESD的电路配置示例的图；

图9是示出根据本公开内容的一个方面的显示区域中的一个像素的线结构的图；以及

图10是沿着图9的线结构中的D-D'线截取的截面图。

具体实施方式

本公开内容的优点和特征，以及实现这些优点和特征的方法将在参考稍后连同附图详细描述的方面变得清楚。然而，本公开内容不限于以下公开的方面，而是可以以各种不同的形式实现。因此，阐述这些方面仅是为了使本公开内容完整，并且向本公开内容所属技术领域的普通技术人员完整告知本公开内容的范围，并且本公开内容仅由权利要求的范围限定。

在用于描述本公开内容的方面的附图中公开的形状、尺寸、比率、角度、数目等是说明性的，并且本公开内容不限于此。相同的附图标记在此指代相同的元件。此外，为了描述的简单，省略了公知的步骤和元件的描述和细节。此外，在本公开内容的以下详细描述中，阐述了许多具体细节以便提供对本公开内容的透彻理解。然而，应当理解，可以在没有这些具体细节的情况下实践本公开内容。在其他情况下，没有详细描述公知的方法、程序、部件和电路，以免不必要地混淆本公开内容的方面。

本文使用的术语仅旨在描述特定方面的目的，并不旨在限制本公开内容。如本文所用，单数构成“一”和“一个”旨在也包括复数构成，除非上下文另有明确指示。还将理解的是，当在本说明书中使用时，术语“包含(comprise)”、“包含(comprising)”、“包括(include)”和“包括(including)”指定了所述特征、整数、操作、元件和/或部件的存在，但是不排除一个或更多个其他特征、整数、操作、元件、部件和/或其部分的存在或添加。如本文所用，术语“和/或”包括相关列出的项目中的一个或更多个的任何和所有组合。诸如“至少一个”的表达当在元件列表之前时可以修改整个元件列表，并且可以不修改列表的各个元件。在数值的解释中，即使没有明确的描述，也可能出现其中的误差或公差。

此外，还应当理解，当第一元件或层被称为存在于第二元件或层“上”时，第一元件可以直接设置在第二元件上或可以间接设置在第二元件上，其中第三元件或层设置在第一元件或层与第二元件或层之间。应当理解，当一个元件或层被称为“连接到”或“耦接到”另一个元件或层时，它可以直接位于另一个元件或层上、连接到或耦接到另一个元件或层，或者可以存在一个或更多个中间元件或层。此外，还应理解，当一个元件或层被称为“介于”两个元件或层之间时，它可以是两个元件或层之间的唯一元件或层，或者也可能存在一个或更多个居间的元件或层。

此外，如本文所用，当层、膜、区域、板等可以设置在另一层、膜、区域、板等“上”或“顶部上”时，前者可以直接接触后者，或者可以在前者和后者之间设置另一层、膜、区域、板等。如本文所用，当层、膜、区域、板等设置在另一层、膜、区域、板等正“上”或“顶部上”时，前者直接接触后者，并且在前者和后者之间不设置另一层、膜、区域、板等。此外，如本文所用，当层、膜、区域、板等可以设置在另一层、膜、区域、板等“下方”或“下面”时，前者可直接接触后者，或者在前者和后者之间可以设置另一层、膜、区域、板等。如本文所用，当层、膜、区域、板等设置在另一层、膜、区域、板等正“下方”或“下面”时，前者直接接触后者，并且在前者和后者之间不设置另一层、膜、区域、板等。

应当理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开来。因此，下文描述的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分，而不背离本公开内容的精神和范围。

在解释数值时，除非没有单独的明确描述，否则该值被解释为包括误差范围。

应当理解，当一个元件或层被称为“连接到”或“耦接到”另一个元件或层时，它可以直接在另一个元件或层上、连接到或耦接到另一个元件或层，或者可以存在一个或更多个中间元件或层。此外，还应理解，当一个元件或层被称为“介于”两个元件或层之间时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间的元件或层。

本公开内容的各个方面的特征可以彼此部分地或全部地组合，并且可以在技术上彼此关联或彼此操作。这些方面可以彼此独立地实现并且可以以关联关系一起实现。

在时间关系的描述中，例如“之后”、“随后”、“之前”等两个事件之间的时间上的先行关系，除非没有指示“直接之后”、“直接随后”或“直接之前”，否则可能在其间发生另一个事件。

除非另有限定，在此使用的包括技术和科学术语的所有术语具有与本发明构思所属领域的普通技术人员通常理解的相同含义。还将理解，术语(例如，在常用词典中限定的术语)应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且不会以理想化或过于正式的意义来解释，除非在此明确限定。

在下文中，将描述根据本公开内容的一些方面的显示面板和包括其的显示装置。

图1示出了用于制造根据本公开内容的一个方面的显示面板的母玻璃。图2是示出图1中的每个面板区域的详细结构的图。图3是示出用于在图1的相邻两个面板区域之间进行切割的划线的图。图4是示出通过沿着图3的相邻的两个面板区域之间的划线进行正切来获得的显示面板的示例的图。

参照图1到图4，用于制造根据本公开内容的一个方面的显示面板的母玻璃可以实现为例如母面板10，其中多个面板区域11、12和13被布置并且彼此间隔开。

根据本公开内容的一个方面的母面板10可以被配置成使得一个面板区域具有23.8英寸的尺寸。因此，可以在母面板10中布置32个面板区域。可以在母面板10中限定32个面板区域。然而，本公开内容不限于此。母面板10中限定的面板区域的数目可以根据每个面板区域的尺寸而变化。如图1所示，在母面板10中，例如，可以在横向方向(即，X轴方向)上限定4个面板区域，并且可以在纵向方向(即，Y轴方向)上限定8个面板区域。

在母面板10中，可以在横向方向(X轴方向)上的相邻面板之间限定空间。可以在彼此间隔开并且在横向方向(X轴方向)上彼此相邻的两个面板区域之间的空间中设置用于MPS检查的多个MPS焊盘22中的每一个。

母面板10可以包括在纵向方向(Y轴方向)上彼此相邻的第一面板区域11、第二面板区域12和第三面板区域13。

在母面板10中，面板区域可以在横向方向(X轴方向)上布置并且彼此相邻，或者可以在纵向方向(Y轴方向)上布置并且彼此相邻。MPS线20可以设置在每个面板区域中，并且MPS线20可以连接到设置在面板区域之间的空间中的每个MPS焊盘22。

可以在母面板10上形成划线。划线可以用于切割第一面板区域11和第二面板区域12并将其彼此分开。

在本公开内容的一个方面中，为了获得面板，例如，可以执行将激光照射到划线以及沿划线照射并且沿划线正切的划线过程。

因此，在划线过程之后，可以获得与第一面板区域11对应的第一面板11和与第二面板区域12对应的第二面板12。每个MPS线20可以剩余在切割面板11和12中的每一个上。

在本发明的一个方面，第一面板区域11可以称为第一阵列衬底11、第一显示面板11和第一面板11之一，而第二面板区域12可以称为作为第二阵列衬底12、第二显示面板12和第二面板12之一。

第一面板11和第二面板12可以通过在划线过程中正切母面板10来获得。

如上所述，可以通过从母面板10获得多个面板来提高玻璃的效率。例如，在23.8英寸模型中，可以从母面板10获得32个面板。

在划线过程中，可以在面板区域之间无间距的情况下执行正切，以提高玻璃的效率并获得最大数目的UPS(每片单位)。为了从母面板10生产尽可能多的面板，可以不存在纵向方向(Y轴方向)上的面板区域之间的间隔。因此，可以在划线过程中执行正切。参照图1和图2，面板11、12和13可以布置在母面板10中，使得相邻的面板区域彼此共享至少一侧。

用于检查每个信号线的断开和短路缺陷的MPS线20形成在母面板10中沿纵向方向(Y轴方向)彼此相邻的第一面板区域11和第二面板区域12之间。MPS线20连接到每个MPS焊盘22。

MPS线20从第二面板区域12之外的MPS焊盘22沿纵向方向(Y轴方向)延伸，然后朝向垂直于纵向方向的横向方向(X轴方向)弯曲，然后延伸到第二面板区域12中，然后向纵向方向(Y轴方向)弯曲，然后延伸到第一面板区域11中。

然后，MPS线20向横向方向(X轴方向)弯曲，然后在第一面板区域11内沿横向方向(X轴方向)延伸。参照图2，在第一面板区域11的上侧区域中，MPS线20可以向横向方向(X轴方向)弯曲，然后在横向方向(X轴方向)上延伸到右端。

在下文中，将在第一面板11上描述本公开内容的一个方面，其中由于MPS线20而感应出静电。

如图2所示，第一面板11可以包括第一GIP(板内栅极，Gate In Panel)111、第一非焊盘区域(eXception PAD)(以下称为XPD)112、第一显示区域(有源区域)(以下称为A/A)113、第一数据驱动器(以下称为D-dr)114和第一线(玻璃上线，Line on Glass)(以下称为LoG 115)。

在显示面板中，GIP、非焊盘区域XPD、数据驱动器D-dr和线LoG可以设置在包括显示区域A/A和非显示区域N/A的基衬底上。

第一GIP 111可以将扫描信号施加到第一显示区域113的栅极线。例如，第一GIP111可以响应于接收时序控制器T-con的栅极控制信号GCS基于一个水平线依次向像素施加栅极电压。第一GIP 111可以实现为具有每个第一水平时段依次输出高电平栅极电压的多个级的移位寄存器。时序控制器T-con可以控制第一GIP 111和第一数据驱动器114。例如，时序控制器T-con接收从外部设备施加的图像信号、时钟信号和时序信号(例如，垂直同步信号和水平同步信号)，并基于接收到的信号生成栅极控制信号GCS和数据控制信号DCS，并将所生成的控制信号供应给第一GIP 111和第一数据驱动器114。在这点上，水平同步信号表示显示一行屏幕所用的时间，垂直同步信号表示显示一帧屏幕所用的时间。此外，可以基于时钟信号生成栅极驱动器和每个驱动器的控制信号。此外，时序控制器T-con可以通过预定接口连接到外部系统，并且可以无噪声地高速接收从外部系统输出的图像相关信号和时序信号。该接口可以包括以LVDS(低压差分信号)方案或TTL(晶体管-晶体管逻辑)接口方案操作的接口。

在第一非焊盘区域112中，可以设置多个线，例如地线、公共电压线Vcom Line和ESD(静电放电，ElectroStatic Discharge)电路。

在第一显示区域113中，多个栅极线可以在横向方向上延伸，多个数据线可以在纵向方向上延伸，并且子像素中的每一个可以设置在多个栅极线和多个数据线之间的交叉点中的每一个处。

第一数据驱动器114可以将数据信号施加到多个数据线。第一数据驱动器114可以以例如驱动器芯片(或驱动器-IC)的形式附接到数据焊盘。

第一线115可以包括设置在数据驱动器114左侧的第一-第一线115和设置在数据驱动器114右侧的第一-第二线115。

第一线115可以朝向第一GIP 111指引。在TFT检查期间，第一线115可以将MPS信号传输到第一GIP 111。此外，第一线115可以包括将MPS焊盘22和第一GIP 111彼此连接的线。在这种情况下，第一线115可以将MPS信号从MPS焊盘22传输到第一GIP 111。

MPS线20中的一些可以连接到第一-第一线115，而其中的另一些可以连接到第一数据驱动器114，并且其中又一些可以连接到第一-第二线115。连接到第一数据驱动器114的MPS线中的一个可以用于传输数据信号，而另一个MPS线可以用于传输触摸信号。连接到第一-第一线115和第一-第二线115的MPS线20在图2中被示为单线。然而，连接到第一-第一线115和第一-第二线115的MPS线20的数目可以是多个。两个或更多个线可以连接到第一数据驱动器114。

以与第一面板11相同的方式，第二面板12可以包括第二GIP 121、第二非焊盘区域122、第二显示区域123、第二数据驱动器124和第二线125。

此外，以与第一面板11相同的方式，第三面板13可以包括第三GIP 131、第三非焊盘区域132、第三显示区域133、第三数据驱动器134和第三线135。

第二GIP 121和第三GIP 131中的每一个可以具有与第一GIP 111相同的结构和相同的功能。

第二非焊盘区域122和第三非焊盘区域132中的每一个可以具有与第一非焊盘区域112相同的结构和相同的功能。

第二显示区域123和第三显示区域133中的每一个可以具有与第一显示区域113相同的结构和相同的功能。

第二数据驱动器124和第三数据驱动器134中的每一个可以具有与第一数据驱动器114相同的结构和相同的功能。

第二线125和第三线135中的每一个可以具有与第一线115相同的结构和相同的功能。

第一线115、第二线125和第三线135中的每一个可以包括多个线，例如地线GND、时钟信号线CLK1至CLK8、复位线RESET和公共电压线Vcom。此外，除了上述线之外，第一线115、第二线125和第三线135中的每一个还可以包括起始电压线Vst、栅极低电压相关线VGL_UD和VGL2、栅极高压相关线路VGH_O、VGH_E以及VGH等。

如图3所示，在本公开内容的一个方面，可以执行将激光照射在第一面板区域11和第二面板区域12的边界处的划线以及沿着第一面板区域11和第二面板区域12的边界处的划线照射激光，并正切第一面板区域11和第二面板区域12的的划线过程。

因此，在划线过程之后，可以以单独的方式获得第一面板11和第二面板12，并且如上所述的切割的MPS线20可以剩余在面板11和12中的每一个上。

如图4所示，根据本公开内容的一个方面的第一面板11可以包括静电放电部100，用于对由在划线过程之后剩余的MPS线20感应的静电进行放电。

静电放电部100可以具有MPS线20和ESD电路通过放电线140分别彼此连接的结构。

根据本公开内容的一个方面的第一面板11可以在划线过程中沿着划线从母面板10正切，并且可以是在竖直方向上布置的两个面板11和12中的一个。例如，在正切之后，划线下方的第一面板区域11成为第一面板11，而划线上方的第二面板区域12成为第二面板12。

因此，MPS线20剩余在第一面板11的上部区域和第二面板12的下部区域中。在第一面板11和第二面板12中的每一个的上部区域中，MPS线20从上端沿纵向方向(Y轴方向)延伸，向横向方向(X轴方向)弯曲，然后横向方向延伸至右端。在第一面板11和第二面板12中的每一个的下部区域中，MPS线20从左端沿横向方向(X轴方向)延伸，并且朝着纵向方向(Y轴方向)弯曲并沿纵向方向延伸至下端。

在第一面板11中，当在非显示区域中生成静电时，由于剩余的MPS线20会感应出静电，并且可以通过地线将静电施加到公共电压Vcom线上，从而导致电压失真。然而，在根据本公开内容的一个方面的第一面板11中，因MPS线20而感应的静电可以通过静电放电部100流到ESD电路，从而不会发生电压失真。在本公开内容的一方面，在正切过程期间，第一面板11和第二面板12在纵向方向(Y轴方向)上彼此共用一侧，因此MPS线20剩余在第一面板11和第二面板12中的每一个中。因此，剩余在第一面板11中的MPS线20可以通过放电线140连接到第一面板11的ESD电路，从而防止静电通过MPS线20施加到公共电压Vcom线。

在面板区域不以应用正切而是面板区域通常布置的方式布置的模型中，MPS线不剩余在当沿着划线实现切割时在竖直方向上布置的分开的面板上。虚拟像素可能剩余在上面板上，或者用于不同目的的键和空白空间可能剩余在其上。GIP、非焊盘区域和显示区域等可能剩余在下面板上。GIP、非焊盘区域和显示区域的功能与上述GIP、非焊盘区域和显示区域的功能相同。

然而，根据本公开内容的一个方面的第一面板11和第二面板12可以以应用正切的方式布置以便从母面板10获得尽可能多的面板。因此，在划线过程之后，MPS线20剩余在第一面板11和第二面板12中的每一个上。

因此，当在第一面板11的非显示区域中生成静电时，由于MPS线20剩余在第一面板11上而感应出静电。因此，需要防止静电影响显示区域A/A的结构。因此，第一面板11上剩余的MPS线20可以通过放电线140连接到ESD电路，从而消除静电问题。

图5示出了根据本公开内容的一个方面的显示面板中的静电放电部的配置。图5更详细地示出图4中的静电放电部100。

参照图5，根据本公开内容的一个方面的静电放电部100可以包括基衬底102上的MPS区域110、接地区域120、ESD区域130和放电线140。

在这点上，基衬底102可以包括显示区域A/A和非显示区域N/A。

MPS区域110可以设置在非显示区域N/A的上部区域。此外，至少MPS线20可以设置在MPS区域110中。

ESD区域130可以设置在MPS区域110与显示区域(A/A)113之间。此外，ESD区域130包括ESD(静电放电，Electrostatic Discharge)电路。ESD区域中的两个或更多ESD(Electrostatic Discharge)电路可以对在显示区域A/A和非显示区域N/A中生成的静电进行放电。

放电线140可以分别将MPS线20和ESD电路彼此连接。

放电线140可以由与像素电极Pixel的材料相同的材料制成。例如，放电线140可以由铟锡氧化物(ITO)制成。

接地区域120可以设置在MPS区域110与ESD区域130之间。此外，接地电极122可以设置在接地区域120中。

ESD电路可以包括至少一个像素ESD电路136和至少一个放电ESD电路137。

ESD区域130可以包括至少一个像素ESD电路136、至少一个放电ESD电路137和至少一个冗余ESD电路138。

至少一个像素ESD电路136中的每一个可以具有连接到显示区域113的每个像素的一端以及连接到接地电极122的另一端。因此，像素ESD电路136可以将在显示区域113中所产生或感应到的静电放电到接地电极122。

至少一个放电ESD电路137中的每一个可以具有连接到放电线140中的每一个的一端和连接到接地电极122的另一端。因此，放电ESD电路137可以将通过放电线140从MPS线20引入的静电放电到接地电极122。

至少冗余ESD电路138可以用于维持ESD电路之间的恒定间距，或者可以冗余地使用。此外，冗余ESD电路138可以在需要时连接到放电线140或显示区域113的每个像素。

至少一个放电ESD电路137可以通过接地连接线137a连接到接地电极122。

公共电压线Vcom可以设置在ESD区域130和显示区域113之间。公共电压线Vcom水平延伸并且可以在显示区域113的顶部和底部的每一个处连接到显示区域113的每个像素。在这种情况下，公共电压线Vcom可以实现为栅极线Gate。

图6A是示出根据本公开内容的一个方面的静电放电部的MPS区域中的一个放电线和一个MPS线之间的连接区域MPS的图。图6B是示出根据本公开内容的一个方面的静电放电部的MPS区域中的连接区域MPS的平面图的图。图6C是示出沿着根据本公开内容的一个方面的静电放电部的MPS区域中的连接区域MPS的线A-A'切割的截面图的图。

参照图6A至图6C，根据本公开内容的一个方面的静电放电部100的MPS区域110中的连接区域MPS，在横向方向上延伸的一个MPS线20和在纵向方向上延伸的一个放电线140彼此连接。

在MPS区域110中的连接区域MPS中，一个MPS线20经由第一接触孔112与一个放电线140电接触，如图6B所示。

在MPS区域110中，至少一个放电线140可以经由第一接触孔112分别连接到至少MPS线20。

MPS线20可以由与多个栅极线的材料相同的材料制成，并且可以在与栅极线相同的过程中形成在基衬底102上。多个栅极线可以由与栅极金属Gate相同的材料制成。

MPS区域110中的至少MPS线20可以由与栅极金属Gate相同的材料制成，并且可以形成在基衬底102上。

如图6C所示，在MPS区域110的连接区域MPS中，基衬底102上的MPS线20可以由与栅极金属Gate相同的材料制成。此外，在连接区域MPS中，栅极绝缘层106可以形成在由与栅极金属Gate相同的材料制成的MPS线20上，并且平坦化层PLN可以形成在栅极绝缘层106上。此外，在在连接区域MPS，第一通孔112延伸穿过平坦化层PLN和栅极绝缘层106。放电线140可以形成在平坦化层PLN上。此外，在连接区域MPS中，放电线140可以延伸穿过第一通孔112并且可以连接到由与栅极金属Gate相同的材料制成的MPS线20。

图7A是示出根据本公开内容的一个方面的静电放电部的接地区域中的放电线的图。图7B是示出沿着根据本公开内容的一个方面的静电放电部的接地区域中的B-B'线截取的截面图的图。

参照图7A，在根据本公开内容的一个方面的静电放电部100中，在接地区域120中，至少一个放电线140可以在纵向方向上延伸，同时与在横向方向上延伸的接地电极122交叠。

在这种情况下，接地电极122和至少一个放电线140可以彼此交叠，同时通过绝缘层彼此电绝缘。绝缘层可以实现为平坦化层PLN。

参照图7B，在根据本公开内容的一个方面的静电放电部100中，在接地区域120中，由与栅极金属Gate相同的材料制成的接地电极122可以设置在基衬底102上。栅极绝缘层106可以形成在由与栅极金属Gate相同的材料制成的接地电极122上。此外，在接地区域120中，平坦化层PLN可以形成在栅极绝缘层106上，并且至少一个放电线140可以形成在平坦化层PLN上。

图8A是示出根据本公开内容的一个方面的静电放电部的ESD区域中的一个放电ESD电路ESD的图。图8B是示出根据本公开内容的一个方面的静电放电部的ESD区域中的一个放电ESD电路ESD的电路配置示例的图。

参照图8A，根据本公开内容的一个方面的ESD区域130可以包括至少一个像素ESD电路136和至少一个放电ESD电路137。

至少放电ESD电路137可以分别连接到至少一个放电线140。

MPS线20可以由与栅极金属Gate相同的材料制成，并且可以在与栅极金属Gate相同的过程中形成。放电线140可以由与形成在显示区域113中的像素电极相同的材料制成。放电线140可以由透明导电材料制成。放电线140可以由金属和氧化物的组合或金属氧化物制成。

一个放电ESD电路137的一端可以连接到放电线140，并且另一端通过接地连接线137a连接到接地电极122。

参照图8B，根据本公开内容的一个方面的ESD区域130中的一个放电ESD电路137可以包括至少一个薄膜晶体管T1、T2和T3。

至少一个薄膜晶体管Tl、T2和T3中的每一个可以具有在连接区域中连接到放电线140的一端以及在连接区域中连接到接地连接线137a的另一端。

第一薄膜晶体管T1的第一电极可以连接到放电线140和第三薄膜晶体管T3的第一电极。第一薄膜晶体管T1的第二电极可以连接到第三薄膜晶体管T3的第一电极。第一薄膜晶体管T1的第三电极可以连接到第二薄膜晶体管T2的第一电极和第三薄膜晶体管T3的第二电极。

第二薄膜晶体管T2的第二电极可以连接到第三薄膜晶体管T3的第三电极，并且第二薄膜晶体管T2的第三电极可以连接到第二薄膜晶体管T2的第二电极和第三薄膜晶体管T3的第三电极。

在这种情况下，第二薄膜晶体管T2的第三电极可以通过接地连接线137a连接到接地电极122。

一个放电线140可以由透明导电材料例如铟锡氧化物(ITO)制成。然而，本公开内容不限于此。

图9是示出根据本公开内容的一个方面的显示区域中的一个像素的线结构的图。图10是示出沿着图9的线结构中的D-D'线截取的截面图的图。

参照图9，在一个像素中，薄膜晶体管的源电极SE和其漏电极DE可以彼此隔开预定间距。此外，漏电极DE可以经由接触孔PAS孔连接到像素电极PXL。像素电极PXL可以由透明金属材料制成。例如，像素电极PXL可以由铟锡氧化物(ITO)制成。然而，本公开内容不限于此。像素电极可以由诸如铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)和钼(Mo)的金属或其合金制成。

此外，栅电极Gate可以设置成与薄膜晶体管的源电极SE和漏电极DE交叠。此外，栅电极Gate可以形成为从栅极线Gate突出。

此外，公共电压线Vcom可以被设置，并且像素电极PXL可以被设置成与公共电压线Vcom交叠。

参照图10，一个像素可以包括沟道区域和阵列区域。可以在基衬底SUB上设置缓冲层BUF，可以在缓冲层上设置栅电极GE和公共电压电极Vcom。栅电极GE可以设置在沟道区域中，公共电压电极Vcom可以设置在阵列区域中。

此外，在一个像素中，可以在栅电极GE和公共电压电极Vcom上设置栅极绝缘层GI，并且可以在栅极绝缘层GI上设置有源层ACT。可以在有源层ACT上设置源电极SE和漏电极DE。源电极SE和漏电极DE可以设置在有源层ACT上并且可以彼此隔开预定间距。

此外，在一个像素中，可以在源电极SE、漏电极DE和有源层ACT上设置平坦化层PLN，并且可以在平坦化层上设置像素电极PXL。

在这种情况下，在沟道区域中，接触孔PAS孔可以延伸穿过设置在漏电极DE上的平坦化层的一部分。像素电极PXL可以经由接触孔连接到漏电极DE。

因此，当像素电极PXL形成在一个像素中的平坦化层上时，非显示区域N/A的静电放电部100的至少一个放电线140可以由与像素电极PXL相同的材料制成。

如上所述，根据本公开内容，即使当静电由于MPS线剩余在显示面板上而被引入显示面板时，来自MPS线的静电也可以通过放电线流入ESD电路。因此，可以防止由MPS线引起的电压失真。因此，防止了与静电相关的缺陷。

在上述方面，本公开内容已应用于LCD显示装置。然而，本公开内容不限于此，并且本公开内容可以应用于OLED显示装置。

如上所述，根据本公开内容，可以提供一种显示面板以及包括其的显示装置，该显示面板可以抑制由在显示装置的制造过程中在母玻璃的切割过程之后由剩余在面板上的检查线感应的静电引起的面板缺陷。

本公开内容的保护范围应通过权利要求的范围理解，凡与其等价范围内的技术构思均应理解为包含在本公开内容的范围内。尽管已经参照附图更详细地描述了本公开内容的方面，但是本公开内容不一定限于这些方面。在不脱离本公开内容的技术构思的范围内，可以以各种修改方式来实现本公开内容。因此，本公开内容中公开的方面并非旨在限制本公开内容的技术构思，而是旨在描述本公开内容。本公开内容的技术构思的范围不受这些方面的限制。因此，应当理解，上述方面在所有方面都是说明性的而非限制性的。本公开内容的保护范围应由权利要求来解释，凡在本公开内容范围内的技术构思均应解释为包含在本公开内容的范围内。

Claims (20)

1.一种显示面板，所述显示面板通过在划线过程中对具有彼此相邻布置的多个面板区域的母面板进行正切来获得，所述显示面板包括：

基衬底，所述基衬底包括显示区域和非显示区域；

设置在所述非显示区域的上部区域中的多模式搜索MPS区域，其中，所述MPS区域具有至少一个MPS线；

其中设置有至少一个静电放电ESD电路的ESD区域，其中，所述至少一个ESD电路对在所述显示区域和所述非显示区域中生成的静电进行放电；以及

静电放电部，所述静电放电部包括连接所述至少一个MPS线和所述至少一个ESD电路的至少一个放电线。

2.根据权利要求1所述的显示面板，其中，所述至少一个放电线中的每一个由与所述显示面板的像素电极相同的材料制成。

3.根据权利要求1所述的显示面板，其中，所述静电放电部还包括在所述MPS区域与所述ESD区域之间的接地区域，并且

其中，所述接地区域具有接地电极。

4.根据权利要求3所述的显示面板，其中，所述至少一个ESD电路包括：

至少一个像素ESD电路，所述至少一个像素ESD电路的一端连接到所述显示区域的每个像素，并且另一端连接到所述接地电极；以及

至少一个放电ESD电路，所述至少一个放电ESD电路的一端连接到所述放电线，并且另一端连接到所述接地电极。

5.根据权利要求4所述的显示面板，其中，所述至少一个放电ESD电路通过接地连接线连接到所述接地电极。

6.根据权利要求1所述的显示面板，还包括：设置在所述ESD区域与所述显示区域之间的公共电压线，

其中，所述公共电压线与所述显示区域的每个像素连接。

7.根据权利要求1所述的显示面板，其中，所述MPS区域中的所述至少一个放电线通过第一接触孔连接到所述至少一个MPS线。

8.根据权利要求7所述的显示面板，其中，所述MPS区域中的所述至少一个MPS线设置在所述基衬底上并且由栅极金属制成。

9.根据权利要求8所述的显示面板，其中，所述MPS区域还包括：

设置在所述栅极金属上的栅极绝缘层，

设置在所述栅极绝缘层上的平坦化层，

延伸穿过所述平坦化层和所述栅极绝缘层的第一通孔，

其中，由所述栅极金属制成的所述至少一个放电线设置在所述平坦化层上，并且通过所述第一通孔连接到所述至少一个MPS线。

10.根据权利要求3所述的显示面板，其中，所述接地区域中的所述至少一个放电线沿纵向方向延伸，同时与沿横向方向延伸的所述接地电极交叠。

11.根据权利要求9所述的显示面板，其中，所述接地区域包括：

设置在所述基衬底上的栅极金属；

设置在所述栅极金属上的栅极绝缘层；以及

设置在所述栅极绝缘层上的平坦化层，

其中，所述至少一个放电线设置在所述平坦化层上。

12.根据权利要求5所述的显示面板，其中，所述至少一个放电ESD电路中的每一个包括至少一个薄膜晶体管，所述至少一个薄膜晶体管中的每一个的一端在连接区域中连接到所述放电线，并且另一端在所述连接区域中连接到所述接地连接线。

13.根据权利要求1所述的显示面板，其中，所述MPS线由与栅极金属相同的材料制成，并且在与所述栅极金属相同的过程中形成。

14.根据权利要求1所述的显示面板，其中，所述放电线由透明导电材料制成。

15.根据权利要求1所述的显示面板，其中，所述放电线由金属和氧化物的组合或金属氧化物制成。

16.一种显示装置，包括：

显示面板，所述显示面板通过在划线过程中对具有彼此相邻布置的多个面板区域的母面板进行正切来获得，

其中，所述显示面板包括：

基衬底，所述基衬底包括显示区域和设置在所述显示区域之外的非显示区域，以及限定在所述显示区域中的多个栅极线和多个数据线之间的每个交叉点中的像素；

设置在所述非显示区域的上部区域中的多模式搜索MPS区域，其中，至少一个MPS线设置在所述MPS区域中；

其中设置有至少一个静电放电ESD电路的ESD区域，其中，所述至少一个ESD电路对在所述显示区域和所述非显示区域中生成的静电进行放电；

在所述MPS区域与所述ESD区域之间的接地区域，其中，接地电极设置在所述接地区域中；以及静电放电部，所述静电放电部包括用于将所述至少一个MPS线连接到所述至少一个ESD电路的至少一个放电线；以及

用于向所述多个栅极线供应扫描信号的板内栅极GIP；以及用于向所述多个数据线供应数据信号的数据驱动器。

17.一种显示面板，包括：

被配置成显示图像的显示区域；

多模式搜索MPS区域，所述MPS区域包括多个MPS线，所述多个MPS线被配置成检查所述显示区域中的薄膜晶体管阵列的每个信号线的断开和短路；

静电放电ESD区域，所述ESD区域包括：被配置成对在所述显示区域和所述非显示区域中生成的静电进行放电的多个放电ESD电路；以及被配置成维持所述多个放电ESD电路之间的恒定间距的多个冗余ESD电路；

接地区域，所述接地区域包括通过接地连接线连接到所述多个放电ESD电路的接地电极；以及

多个放电线，所述多个放电线电连接所述多个MPS线和所述多个ESD电路并且连接到所述接地电极。

18.根据权利要求17所述的显示面板，其中，所述ESD区域还包括连接到所述显示区域的每个像素和所述接地电极的多个像素ESD电路。

19.根据权利要求17所述的显示面板，还包括公共电压线，所述公共电压线设置在所述ESD区域与所述显示区域之间并且与所述显示区域的每个像素连接。

20.根据权利要求17所述的显示面板，其中，所述多个放电线由透明导电材料形成。

Images