JP2007025081A - アレイ基板、これを用いた平面表示装置及びその製造方法 - Google Patents
アレイ基板、これを用いた平面表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007025081A JP2007025081A JP2005204991A JP2005204991A JP2007025081A JP 2007025081 A JP2007025081 A JP 2007025081A JP 2005204991 A JP2005204991 A JP 2005204991A JP 2005204991 A JP2005204991 A JP 2005204991A JP 2007025081 A JP2007025081 A JP 2007025081A
- Authority
- JP
- Japan
- Prior art keywords
- short ring
- power supply
- array substrate
- scanning lines
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】 ショートリングの切断忘れによる不具合発生のないアレイ基板、これを用いた平面表示装置及びその製造方法を提供する。
【解決手段】 アレイ基板が、複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ該各接続パッドへと延びる分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びる給電ラインとを備え、前記給電ラインは、前記各接続パッドと前記ショートリングとを切り離す操作を行った際に同時に切断されるように配置されたものとする。
【選択図】 図1
【解決手段】 アレイ基板が、複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ該各接続パッドへと延びる分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びる給電ラインとを備え、前記給電ラインは、前記各接続パッドと前記ショートリングとを切り離す操作を行った際に同時に切断されるように配置されたものとする。
【選択図】 図1
Description
本発明は、例えばコンピュータ等のディスプレイに用いられるアレイ基板、これを用いた平面表示装置及びその製造方法に関する。
近年、CRTディスプレイに代わる平面型の表示装置が盛んに開発されており、中でも液晶表示装置は軽量、薄型、低消費電力等の利点から特に注目を集めている。
各表示画素にスイッチ素子が配置された光透過型のアクティブマトリクス型の液晶表示装置を例にとり説明する。アクティブマトリクス型液晶表示装置は、アレイ基板と対向基板との間に配向膜を介して液晶層が保持されてなっている。アレイ基板においては、ガラスや石英等の透明絶縁基板上に、それぞれ上層及び下層の金属配線パターンからなる複数本の信号線と複数本の走査線とが格子状に配置され、格子の各マス目にITO(Indium−Tin−Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極のスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ(以下、TFTと略称する。)である場合には、TFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
対向基板は、ガラス等の透明絶縁基板上にITOから成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。
表示パネルの製造の際には画素表示領域を構成するアクティブマトリックス部が静電気により破壊されるのを防ぐため、アレイ基板の周縁部にショートリングと呼ばれる配線が配される。ショートリングは、信号線同士、走査線同士、あるいは信号線と走査線とを、それぞれの終端の接続パッドとTFT抵抗素子を介して電気的に接続するものである。静電気によっていずれかの信号線又は走査線に高圧電力が印加された場合に、このショートリングにより電荷が他の信号線や走査線に放出される。
ショートリングは、接続パッドより外側(アレイ基板の端縁に近い側)に設けられ、表示パネル組立後に除去又は切断される(例えば、特許文献1及び2を参照)。
図5はショートリングの切断方法の一例を模式的に示す平面図である。本図に示すようにショートリング1は複数の分岐部1bが外周部1aに接続した構造を有し、各分岐部1bはTFT抵抗等の非線形抵抗素子を有する。各分岐部1bは接続パッド(図示せず)を介して信号線又は走査線に接続されている。ショートリング1は、分岐部1bを本図に破線で示す切断線72に沿って接続パッドと抵抗素子との間で切断することにより切除される。
ところが、近年、製品の多様化からショートリングの切断の必要なものと不要なものとが生じ、作業者が複数の製品を担当することもあいまって、ショートリングの切断を忘れる場合がある。
このようにショートリングの切断を忘れた場合、ショートリングと配線とがTFT抵抗で接続されているような構造のセルにおいては最終検査で通常通り点灯してしまい、ショートリングが切り離されていないことに気付かないことがある。このような場合、TFT抵抗を通し微少電流が流れるため、長時間の駆動において電食等の現象により破壊に至るような不具合が発生する可能性がある。
特開平7−244292号公報
特開平11−212480号公報
本発明は、上記に鑑みてなされたものであり、ショートリングの切断忘れによる不具合発生のないアレイ基板、これを用いた平面表示装置及びその製造方法を提供することを課題とするものである。
本発明のアレイ基板は、上記の課題を解決するために、複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ該各接続パッドへと延びる分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びた給電ラインとを備え、前記給電ラインは、前記各接続パッドと前記ショートリングとを切り離す操作を行った際に同時に切断されるように配置されたものとする。
前記給電ラインは、複数の前記分岐部を一括して切断する際の切断線を横切るように配置されたものとすることができる。また、前記給電部は、電源系統、または対向電極に給電を行うための給電系統とすることができる。
また、本発明の平面表示装置は、複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ、該各接続パッドへの分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びた給電ラインとを備えたアレイ基板からなる平面表示装置であって、前記給電ラインは、前記各接続パッドと前記ショートリングとを切り離す操作を行った際に同時に切断されるように配置されたものとする。
さらに、本発明の平面表示装置の製造方法は、複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ、該各接続パッドへの分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びた給電ラインとを備えたアレイ基板からなる平面表示装置の製造方法において、前記各接続パッドと前記ショートリングとを切り離す工程と、この工程と同時に前記給電ラインを切断する工程とを有したものとする。
本発明によれば、上記のように給電ラインをショートリングに接続しておき、接続を切らない限り正常に駆動しない構造とすることにより、ショートリング切断忘れが防止される。すなわち、ショートリングの切断部分に他のラインと並列に給電ラインを配線することにより、切断を行った場合は同時に給電ラインも切り離されるため通常の点灯が可能となるが、切断が行われなかった場合は、給電ラインも接続されたままとなり、通常点灯が不可能となるため検査時に検出することが可能となる。
以下、本発明の実施の形態について、図1〜4を用いて説明する。図に示す平面表示装置は、TFT型でCOG方式の光透過型液晶表示装置である。
図2は、アレイ基板10の概略配線図であって、アレイ基板10上におけるショートリング1の配置個所について示すものである。図3は、組み立てられた液晶表示装置の模式的な全体上面図である。
まず、図3を用いて液晶表示装置の全体の構成について説明する。
液晶表示装置は、アレイ基板10と対向基板4とが液晶層と液晶層の四周を囲むシール材とを介して組み合わされてなり、その上面に画像表示領域3を形成している。シール材は、アレイ基板10または対向基板4上に予め塗布される。
下方のアレイ基板10は、上方の対向基板4よりも大きく形成されて、一長辺(X端辺10a)側に突き出した部分が信号線駆動入力のためのX側の棚状周縁部28を形成し、一短辺(Y端辺10b)側に突き出した部分が走査線駆動入力のためのY側の棚状周縁部29を形成している。
棚状周縁部28,29には、ACF(異方性導電フィルム)を介して、信号線及び走査線駆動のための駆動ICチップ5,51がフェースダウン実装され、これにより駆動ICチップ5,51の下面の入出力バンプとアレイ基板10上の入出力パッドとが端子接続される。
各駆動ICチップ5,51は、細長い長方形であり、その長辺がアレイ基板10の端辺10aまたは10bに平行に配置される。すなわち、X端辺10aに沿って配される信号線駆動用の複数の駆動ICチップ5は、その長辺がX端辺10aに平行になるようにして整列され、走査線駆動入力用の駆動ICチップ51は、その長辺が、Y端辺10bに平行に配置される。
外部から各駆動ICチップ5,51への駆動信号及び駆動電源の供給は、複数の枝部61,62を有するFPC(フレキシブル配線基板)6を通じて行われ、これら枝部61,62から駆動ICチップ5,51への駆動信号等の供給は、アレイ基板10上のパターン配線からなるIC−FPC配線21,22を介して行われる。
ここで、X端辺側のIC−FPC配線21は、駆動ICチップ5の搭載領域からその短辺側隣接領域25(X端辺10a方向から隣接する領域)へと、X端辺10aに平行に延びており、Y端辺側のIC−FPC配線22は、駆動ICチップ51の搭載領域からその短辺側隣接領域26(Y端辺10b方向から隣接する領域)へと、Y端辺10aに平行に延びている。図示の例において、X端辺側の各駆動ICチップ5を両側から挟むように配置される各短辺側隣接領域25には、対応する各枝部61がACF等を介してフェースダウン実装され、Y端辺側の駆動ICチップ51の一方の短辺側隣接領域26には、一つの枝部62がフェースダウン実装される。
一方、各駆動ICチップ5,51から画像表示領域3への駆動信号等の供給は、画像表示領域3から棚状周縁部28,29に引き出された引き出し配線18を介して行われる。各駆動ICチップ5,51の表示パネル内側(画像表示領域3の側)の長辺に沿って形成されたバンプが、引き出し配線18の末端に形成された接続パッドと端子接続される。
後述するように図2の配線構造の右下部分にショートリング1が設けられ、そのショートリング1は、例えばアレイ基板10上にシール材20を塗布する前、または、シール材を塗布した対向基板4をアレイ基板10に組み合わせる前に除去されるのであるが、そのショートリング1が設けられていた部分の上に、図3の右下部分の表示パネルにおける駆動ICチップ5,51が配される。
次に、図2を用いて、アレイ基板10上の配線構造について説明する。
本図に示すように、アレイ基板10には、信号線12と走査線13とが絶縁膜を介して格子状に配置され、この格子の各マス目に相当する領域にITO(Indium−Tin−Oxide)等の透明導電材料からなる画素電極17が配される。格子の各交点部分には、走査線13のパルス電流にしたがって信号線12と画素電極16との間の導通を行うためのスイッチング素子としてのTFT16が配置される。この画素電極16をマトリクス状に配列した領域が、液晶表示装置を組立てたときに画像表示領域3(破線囲み部分)をなす。
図2において、画像表示領域3の四周の、ひれ付き破線で示す領域がシール材を配置する領域2である。
各信号線12は、画像表示領域3からシール材配置領域2を突き抜けてX側端辺10aへと向かって引き出され、その末端部にX側接続パッドを形成している。また、同様に、各走査線13は、画像表示領域3からシール材配置領域2を突き抜けてY側端辺10bへと向かって引き出され、その末端部にY側接続パッド15を形成している。
図2中に示すように、アレイ基板10における、X側端辺10aに対向する端辺10c及びY側端面に対向する端辺10dに沿って、ショートリング1が配置される。このショートリング1には、その分岐部に各信号線12又は各走査線13が接続パッド14,15を介して接続している。
ショートリング1の各分岐部には非線形抵抗素子としてTFT抵抗11が設けられ、各分岐部が接続パッド14,15とTFT抵抗11との間で一点破線で示された線に沿って切断される。
本図に示すように、本実施例においては電源端子33を介して電源と接続される電源ライン31,32が上記一点破線で示された切断線70と交差するように設けられている。
図1は、このショートリング1の切断部分を拡大して示す模式平面図である。
本図に示すように、ショートリング1の複数の分岐部1bと平行するように電源ライン31(又は32、以下同様)が設けられており、一点破線で示した切断線70に沿ってショートリング1の分岐部1bを切断した時に電源ライン31も同時に切断されるようになされている。
上記のように電源ライン31をショートリング1に接続しておき、接続を切らない限り正常に駆動しない構造とすることにより、ショートリング切断忘れを防止することができる。すなわち、切断を行った場合は電源ライン31も同時に切り離されるため通常の点灯が可能となるが、切断が行われなかった場合は、電源ライン31も接続されたままとなり、通常点灯が不可能となるため、検査時に検出することが可能となる。
なお、ショートリングの切断方法は、特に限定されず、従来から用いられているレーザー光の照射等の方法を適宜用いることができる。
また、給電ラインとして上記電源ラインに替えてコモンラインがショートリングと同時に切断される構成としても本発明の目的を達成することができる。
また、上記実施例のように基板全体に連続したショートリングを設けるのではなく、図4に示すように、個別のICチップ5が配される単位ごとに独立したショートリング1を設ける構成としてもよい。
図示の例においては、ICチップ5に電源入力を行うためのパッド33Aから、ショートリング1に至る電源ライン31が設けられる。この電源ライン31には、画素領域5の側へと伸びるU字状部分31Aが設けられ、これが上記と同様、切断線71と交差する。
さらに、上記実施例はチップオングラス(COG)方式の場合についてのものであるが、本発明はTAB(Tape Automated Bonding)方式にも適用可能である。
また、以上ではTFT液晶表示装置を例にとって本発明の説明を行ってきたが、ショートリングが設けられる回路基板であれば、TFT液晶表示装置に限らず、STN液晶表示装置やOCB液晶表示装置、有機EL表示装置など他の平面表示装置の回路基板にも本発明が同様に適用できる。
1 ……ショートリング
1a……ショートリング外周部
1b……ショートリング分岐部
2 ……シール材配置領域
3 ……画像表示領域
5,51……ICチップ
6 ……フレキシブル配線基板
10……アレイ基板
11……TFT抵抗
12……信号線
13……走査線
14……接続パッド
31,32……電源ライン
33……電源端子
70,71,72……切断線
1a……ショートリング外周部
1b……ショートリング分岐部
2 ……シール材配置領域
3 ……画像表示領域
5,51……ICチップ
6 ……フレキシブル配線基板
10……アレイ基板
11……TFT抵抗
12……信号線
13……走査線
14……接続パッド
31,32……電源ライン
33……電源端子
70,71,72……切断線
Claims (5)
- 複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ該各接続パッドへと延びる分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びた給電ラインとを備え、
前記給電ラインは、前記各接続パッドと前記ショートリングとを切り離す操作を行った際に同時に切断されるように配置されたことを特徴とするアレイ基板。 - 前記給電ラインは、複数の前記分岐部を一括して切断する際の切断線を横切るように配置されたことを特徴とする請求項1に記載のアレイ基板。
- 前記給電部は、電源系統、または対向電極に給電を行うための給電系統であることを特徴とする請求項1に記載のアレイ基板。
- 複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ、該各接続パッドへの分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びた給電ラインとを備えたアレイ基板からなる平面表示装置であって、
前記給電ラインは、前記各接続パッドと前記ショートリングとを切り離す操作を行った際に同時に切断されるように配置されたことを特徴とする平面表示装置。 - 複数の走査線と、これら走査線に略直行して配置される複数の信号線と、これらの交点にマトリクス状に配置される画素電極と、前記走査線及び信号線の先端にそれぞれ設けられる接続パッドと、該接続パッドの列の外周側に設けられ、該各接続パッドへの分岐部を有するショートリングと、前記分岐部中に設けられる非線形抵抗素子と、給電部から前記ショートリングにまで延びた給電ラインとを備えたアレイ基板からなる平面表示装置の製造方法であって、
前記各接続パッドと前記ショートリングとを切り離す工程と、この工程と同時に前記給電ラインを切断する工程とを有したことを特徴とする平面表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204991A JP2007025081A (ja) | 2005-07-13 | 2005-07-13 | アレイ基板、これを用いた平面表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204991A JP2007025081A (ja) | 2005-07-13 | 2005-07-13 | アレイ基板、これを用いた平面表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007025081A true JP2007025081A (ja) | 2007-02-01 |
Family
ID=37785962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005204991A Pending JP2007025081A (ja) | 2005-07-13 | 2005-07-13 | アレイ基板、これを用いた平面表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007025081A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210225881A1 (en) * | 2018-08-23 | 2021-07-22 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and motherboard |
-
2005
- 2005-07-13 JP JP2005204991A patent/JP2007025081A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210225881A1 (en) * | 2018-08-23 | 2021-07-22 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and motherboard |
US11908873B2 (en) | 2018-08-23 | 2024-02-20 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and motherboard |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10802358B2 (en) | Display device with signal lines routed to decrease size of non-display area | |
JP5505755B2 (ja) | 表示基板及びそれを含む液晶表示装置 | |
JP4920117B2 (ja) | 液晶表示装置の欠陥修正方法 | |
JP2006309161A (ja) | 電気光学装置及び電子機器 | |
WO2007135893A1 (ja) | 表示装置 | |
JP2008129374A (ja) | 液晶表示装置 | |
JP2008165174A (ja) | 横電界型の液晶表示装置用アレイ基板 | |
US7978278B2 (en) | Display apparatus and repair method thereof | |
KR20080048906A (ko) | 액정표시장치 | |
US9405162B2 (en) | Active matrix display device with auxiliary repair line | |
JP2000315058A (ja) | 表示装置用アレイ基板 | |
JP2007199492A (ja) | 平面表示装置及びその製造方法 | |
JP2006171386A (ja) | 電気光学装置および電子機器 | |
CN209765229U (zh) | 一种显示面板及电子装置 | |
KR101710575B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
JP3119357B2 (ja) | 液晶表示装置 | |
KR102632174B1 (ko) | 표시패널 | |
KR20080022716A (ko) | 박막 트랜지스터 기판 및 이를 갖는 액정표시장치 | |
JP2872274B2 (ja) | 液晶表示装置 | |
US11693460B2 (en) | Wiring substrate and display panel | |
KR101682363B1 (ko) | 평판 표시장치 및 그의 제조 방법 | |
KR101621560B1 (ko) | 액정표시장치 테스트 패턴 | |
JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
JP2007025081A (ja) | アレイ基板、これを用いた平面表示装置及びその製造方法 | |
JP2011013626A (ja) | 表示装置の製造方法 |