CN1324390C

CN1324390C - 薄膜晶体管阵列基板及其修补方法

Info

Publication number: CN1324390C
Application number: CNB2004100422758A
Authority: CN
Inventors: 来汉中
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2004-04-28
Filing date: 2004-04-28
Publication date: 2007-07-04
Anticipated expiration: 2024-04-28
Also published as: CN1570743A

Abstract

一种薄膜晶体管阵列基板的修补方法，其可移除像素电极间的残留物，以避免相邻的像素电极之间因残留物而异常导通，并且可移除可能造成储存电容泄漏的粒子或破洞上方的部分像素电极，以确保储存电容的正常运作。此薄膜晶体管阵列基板的修补方法可对修补的能量提供精确控制与微调，且此修补方法使得薄膜晶体管阵列基板的制程良率有所提升。

Description

薄膜晶体管阵列基板及其修补方法

技术领域

本发明是有关于一种主动元件阵列基板(Thin Film Transistor array，TFT array)及其修补方法，且特别是有关于一种能够大幅改善修补制程的良率(yields of repair process)的薄膜晶体管阵列基板及其修补方法。

背景技术

随著电脑性能的大幅进步以及网际网路、多媒体技术的高度发展，目前影像资讯的传递大多已由模拟转为数字传输。为了配合现代生活模式，视讯或影像装置的体积日渐趋于轻薄。传统的阴极射线管(Cathode RayTube，CRT)显示器因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。

因此，近年来随著光电技术与半导体制造技术的成熟，也带动了平面显示器(Flat Panel Display)的蓬勃发展，其中液晶显示器(Liquid CrystalDisplay，LCD)以其低电压操作、无辐射线散射、重量轻以及体积小等优点，已逐渐取代传统的阴极射线管显示器，而成为近年来显示器产品的主流。

一般的彩色液晶显示器是由一彩色滤光片(color filter)、一薄膜晶体管阵列基板，以及位于上述二者间的一液晶层(liquid crystal layer)所构成。其中，薄膜晶体管阵列基板上具有多个阵列排列的薄膜晶体管，其分别对应于多个像素区域(pixel region)配置，并由多条扫描配线(scanline)与资料配线(data line)进行驱动。每一薄膜晶体管连接一像素电极(pixel electrode)，其通常由铟锡氧化物(ITO)或铟锌氧化物(IZO)等透明导电材质所构成，用以驱动上方液晶层的扭转，以达到不同显示灰阶的效果。此外，现有的薄膜晶体管阵列基板在设计上，通常会使像素电极延伸至扫描配线上方，或是在每一像素电极下方配置有共用配线(common line)，以使像素电极、扫描配线(或共用配线)与其间的介电层(dielectric layer)，例如闸绝缘层(insulating layer)或保护层(passivationlayer)等，构成一储存电容(storage capacitor，Cst)，以提供较佳的显示效果。

然而，公知的薄膜晶体管阵列基板在制作其像素电极时，往往会因为制程上的误差而发生铟锡氧化物(ITO)或铟锌氧化物(IZO)的残留，使得相邻像素之间的像素电极因为残留物而异常导通。此外，外在环境的污染亦可能使得粒子(particle)或破洞落于介电层中，而使得储存电容中的上、下电极因为粒子或破洞的存在而发生电容泄漏(leakage)的情形。如此一来，将会导致像素显示异常，进而使得显示品质不佳。为解决上述显示异常的问题，目前的做法大多是将瑕疵像素的上下电极以激光焊接的方式导通，使瑕疵像素暗点化。然而，此种做法将相对增加面板上的暗点数目，因而影响显示品质。

发明内容

本发明的目的在于提供一种薄膜晶体管阵列基板，用以避免储存电容的上下电极因为粒子或破洞而发生电容泄漏的情形，以改善制程良率。

本发明的另一目的在于提供一种薄膜晶体管阵列基板的修补方法，其可有效移除像素电极之间可能导致短路的残留物，进而改善制程良率。

本发明的另一目的在于提供一种薄膜晶体管阵列基板的修补方法，其可有效移除储存电容的对应于粒子或破洞的部分像素电极，以避免储存电容发生泄漏的情形，进而改善制程良率。

本发明的另一目的在于提供一种薄膜晶体管阵列基板的修补方法，其采用脉冲光束进行修补，并可对修补的能量提供精确控制与微调，因此可降低对修补区域周边的元件造成破坏的机会，进而提升制程良率。

本发明的另一目的在于提供一种薄膜的移除方法，其采用脉冲光束，并可对脉冲光束的作用能量提供精确控制与微调，因此可对薄膜的移除量进行精确控制与微调，进而提高修补精度。

基于上述或其他目的，本发明提出一种薄膜晶体管阵列基板，其例如包括一基板，多条扫描配线、多条资料配线、多个薄膜晶体管以及多个像素电极。其中，扫描配线与资料配线配置于基板上，并于基板上区分出多个像素区域，每一薄膜晶体管配置于像素区域其中之一内，且薄膜晶体管由扫描配线以及资料配线驱动。此外，每一像素电极位于像素区域其中之一内，以与对应的薄膜晶体管其中之一电性连接，且每一像素电极的部分区域位于扫描配线其中之一的上方，以构成一储存电容。当一粒子或破洞存在于该些扫描配线其中的一与该些像素电极中的一瑕疵像素电极之间时，瑕疵像素电极对应于粒子或破洞的位置具有一开口，用以避免瑕疵像素电极与扫描配线之间发生电容泄漏的情形。。

基于上述或其他目的，本发明还提出一种薄膜晶体管阵列基板，其例如包括一基板，多条扫描配线、多条资料配线、多个薄膜晶体管、多个像素电极、多条共用配线以及一粒子或破洞。其中，扫描配线与资料配线配置于基板上，并于基板上区分出多个像素区域，每一薄膜晶体管配置于像素区域其中之一内，且薄膜晶体管由扫描配线以及资料配线驱动。此外，每一像素电极位于像素区域其中之一内，以与对应的薄膜晶体管其中之一电性连接，而共用配线配置于基板上，且每一像素电极的部分区域位于对应的共用配线其中之一的上方，以构成一储存电容。当一粒子或破洞存在于共用配线其中之一与像素电极中的一瑕疵像素电极之间时，瑕疵像素电极对应于粒子或破洞的位置具有一开口，以避免储存电容因为粒子或破洞的存在，而发生电容泄漏的情形。

在本发明中，上述两种薄膜晶体管阵列基板例如还包括一介电层，其配置于像素电极与扫描配线之间。

基于上述或其他目的，本发明还提出一种薄膜晶体管阵列基板的修补方法，其适于对一薄膜晶体管阵列基板进行修补，其中此薄膜晶体管阵列基板例如具有多个像素电极，且像素电极之间具有至少一残留物，使得残留物两侧的像素电极由残留物相互导通。本发明的薄膜晶体管阵列基板的修补方法包括施加至少一脉冲宽度介于1/20秒至1/4秒之间的脉冲光束于残留物上，以移除至少部分残留物，并使残留物两侧的像素电极电性绝缘。

基于上述或其他目的，本发明又提出一种薄膜晶体管阵列基板的修补方法，其适于对一储存电容在闸极上(Cst on gate)或储存电容在共用配线(Cst on common)上的薄膜晶体管阵列基板进行修补，其中薄膜晶体管阵列基板具有多数个储存电容。当一储存电容内的一像素电极与所对应的一扫描配线或一共用配线之间具有一粒子或破洞时，本发明的薄膜晶体管阵列基板的修补方法包括施加至少一脉冲宽度介于1/20秒至1/4秒之间的脉冲光束于像素电极上，以将粒子或破洞上方像素电极的部分区域移除，以避免瑕疵像素电极与扫描配线之间发生电容泄漏的情形。

在上述本发明的两种薄膜晶体管阵列基板的修补方法中，脉冲光束的脉冲宽度例如是介于1/11秒至1/4秒之间，其中较佳为0.1秒。此外，脉冲光束例如是脉冲激光，且脉冲光束的波长例如介于300nm至500nm之间。

基于上述或其他目的，本发明提出一种薄膜的移除方法，其例如施加至少一脉冲宽度介于1/20秒至1/4秒之间的脉冲光束于一薄膜上，以将薄膜的部分区域移除。

在本发明的薄膜的移除方法中，脉冲光束的脉冲宽度例如是介于1/11秒至1/4秒之间，其中较佳为0.1秒。此外，脉冲光束例如是脉冲激光，且脉冲光束的波长例如介于300nm至500nm之间。

基于上述，本发明例如可用以移除像素电极间的残留物，以避免相邻的像素电极因残留物而异常导通。此外，本发明所提出的薄膜晶体管阵列基板及其修补方法还可移除可能造成储存电容电流泄漏的粒子或破洞上方的部分像素电极，以确保储存电容的正常运作。由于本发明的薄膜晶体管阵列基板的修补方法采用脉冲光束进行修补，并可对修补的能量提供精确控制与微调，以对元件层上方的残留物进行精密的修补动作，进而改善液晶面板的制程良率。

附图说明

为让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举较佳实施例，并配合附图，作详细说明如下。

图1为本发明的较佳实施例的一种薄膜晶体管阵列基板的示意图。

图2为本发明的较佳实施例的一种薄膜晶体管阵列基板的示意图。

图3A为本发明另一较佳实施例的薄膜晶体管阵列基板的示意图。

图3B为图3A的A-A′线的剖面图。

图4A与4B分别为图4A与4B的薄膜晶体管阵列基板经过修补后的示意图。

图5A为本发明又一较佳实施例的薄膜晶体管阵列基板的示意图。

图5B为图5A的B-B′线的剖面图。

图6A与6B分别为图5A与5B的薄膜晶体管阵列基板经过修补后的示意图。

具体实施方式

请参考图1，其显示本发明较佳实施例的一种薄膜晶体管阵列基板的示意图。薄膜晶体管阵列基板100例如包括一基板110(显示于图3B中)，多条扫描配线120、多条资料配线130、多个薄膜晶体管140以及多个像素电极150。其中，扫描配线120与资料配线130分别配置于基板110上，并于基板上划分出多个像素区域110a。薄膜晶体管140对应配置于像素区域110a内，并由扫描配线120以及资料配线130驱动。此外，像素电极150对应配置于像素区域110a内，并与对应的薄膜晶体管140电性连接，且像素电极150的材质例如是铟锡氧化物或铟锌氧化物等透明导电材料。值得一提的是，为简化图示，本实施例的图1仅显示出说明所需的相关元件。实际上，薄膜晶体管阵列基板100还例如可具有闸极上的储存电容(Cst on gate)或共用配线上的储存电容(Cst on common)等其他元件。

请再参考图1，在制作像素电极150的过程中，极可能因为制程控制的误差，而在资料配线130上方留有一残留物160，其例如是铟锡氧化物或铟锌氧化物等材质。如此一来，使得资料配线130旁边的多个像素电极150由残留物160而异常导通，导致薄膜晶体管阵列基板100无法正常运作。本发明提出一种薄膜晶体管阵列基板的修补方法，适于对上述薄膜晶体管阵列基板100进行修补，以解决残留物160造成相邻的像素电极150异常导通的问题。

如图1所示，本发明的薄膜晶体管阵列基板的修补方法是于残余物160与像素电极150的邻接区域170施加一脉冲光束至少一次，以移除与像素电极150连接的部分残余物160，以使得残余物160两侧的像素电极150电性绝缘。当然，在其他实施例中，亦可直接移除残余物160，或由移除残余物160的其他部分，来达到分离残余物160两侧的像素电极150的效果。此外，在本发明的较佳实施例中，脉冲光束的脉冲宽度例如是介于1/20秒至1/4秒之间，其中较佳的范围是1/11秒至1/4秒之间，最佳则为0.1秒。此外，脉冲光束例如是一脉冲激光，而其波长范围例如介于300nm至500nm之间。

值得一提的是，上述所指的脉冲宽度即为每一个脉冲光束的作用时间，其中当脉冲宽度为T时，则脉冲光束的f值为1/T。此外，在实际操作上，还可搭配修补时的频率值(shot per second)来决定总和作用时间，其中频率值是指每一秒内所作用的脉冲光束的个数。举例而言，若采用脉冲宽度为0.1秒(即f值为10)的脉冲光束，而频率值为2时，则每秒对于标的物的总和作用时间为0.2秒。

本发明的薄膜晶体管阵列基板的修补方法是由脉冲光束来移除残留物。其中，由于脉冲光束的作用时间可通过脉冲宽度与频率值来调整，因此可对修补的能量提供精确控制与微调，以进行精密的修补动作。当然，上述实施例所述的残留物仅为举例之用，实际上，残留物可能位于薄膜晶体管阵列基板上的任何位置，例如位于扫描配线上方或薄膜晶体管上方等，而由本发明的薄膜晶体管阵列基板的修补方法当可有效避免因修补能量过大而导致残留物下方的线路或元件损坏的情形。

请参考图2，其中残余物160例如位于薄膜线晶体140的上方，同理，本发明的薄膜晶体管阵列基板的修补方法可直接移除残余物160，或是由移除部分的残余物160来达到使两侧像素电极150电性绝缘的目的。然而，其相关的修补动作皆与上述实施例类似，在此不再一一说明。

请分别参考图3A与3B，其中图3A为本发明另一较佳实施例的薄膜晶体管阵列基板的示意图，而图3B显示图3A的A-A′线的剖面图，且图3A与3B是以相同的标号标示与图1相同的元件，其相关说明请参考上述实施例，下文中将不再赘述。在本实施例中，像素电极150例如延伸至扫描配线120的上方，且像素电极150与扫描配线120之间例如具有一介电层181，其例如由薄膜晶体管140延伸的一闸绝缘层182与一保护层184所构成，且像素电极150、闸绝缘层182、保护层184以及扫描配线120构成一储存电容。此外，在介电层181中例如因制程的污染而形成有粒子或破洞186，其中由于粒子或破洞186的存在，而使得上层的像素电极150与下层的扫描配线120之间产生电容泄漏的问题。

请参考图4A与4B，其分别显示图3A与3B的薄膜晶体管阵列基板经过修补后的示意图。为解决上述像素电极150与扫描配线120之间电容泄漏的问题，本发明应用与前述实施例相同的修补技术，利用脉冲光束在像素电极150的对应于粒子或破洞186的位置上形成一开口188，以避免像素电极150与扫描配线120之间因为粒子或破洞186的存在，而发生电容泄漏的情形。

除此之外，本发明的薄膜晶体管阵列基板的修补方法亦可应用于共用配线上的储存电容的修补。请分别参考图5A与5B，其中图5A显示为本发明又一较佳实施例的薄膜晶体管阵列基板的示意图，而图5B显示图5A的B-B′线的剖面图，且图5A与5B是以相同的标号标示与图1相同的元件，其相关说明请参考前述实施例，在此不再赘述。像素电极150下方例如配置有共用配线122，其与闸绝缘层182、保护层184以及像素电极150构成一储存电容。此外，粒子或破洞186位于共用配线122上方的闸绝缘层182与保护层184中，且上层的像素电极150与下层的共用配线122因为粒子或破洞186的存在而造成储存电容发生泄漏的情形。

请参考图6A与6B，其分别显示图5A与5B的薄膜晶体管阵列基板经过修补后的示意图。本发明同样利用脉冲光束在像素电极150的对应于粒子或破洞186的位置上形成一开口188，进而解决储存电容的泄漏的问题。

综上所述，本发明的薄膜晶体管阵列基板及其修补方法可解决残留物造成像素电极异常导通，或粒子或破洞造成的储存电容泄漏等问题。此外，由于本发明的薄膜晶体管阵列基板的修补方法系采用脉冲光束来进行移除膜层的动作，因此可对修补的能量提供精确控制与微调，进而改善修补的良率以及面板整体的制程良率。值得一提的是，本发明的上述实施例仅为举例之用，熟习此项技艺人士在参照本发明后当可将本发明的技术应用于其他薄膜加工的范畴。因此在一合理的范围内，本发明还可以是适用于薄膜晶体管阵列基板的一种薄膜的移除方法，其适于对薄膜晶体管阵列基板的任意位置的膜层进行精密的加工动作，以移除特定的部分膜层。

虽然本发明已以较佳实施例描述如上，然其并非用以限定本发明，任何熟习此技术人士，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请的专利范围所界定的为准。

Claims

1.一种薄膜晶体管阵列基板，包括：

一基板；

多数个扫描配线，配置于该基板上；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管配置于该些像素区域其中之一内，且该些薄膜晶体管由该些扫描配线以及该些资料配线驱动；以及

多数个像素电极，每一该些像素电极位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些像素电极部分区域位于该些扫描配线其中之一的上方，以构成一储存电容，当一粒子/破洞存在于该些扫描配线其中之一与该些像素电极中的一瑕疵像素电极之间时，该瑕疵像素电极对应于该粒子/破洞的位置具有一开口。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括一介电层，且该介电层配置于该些像素电极与该些扫描配线之间。

3.一种薄膜晶体管阵列基板，包括：

一基板；

多数个扫描配线，配置于该基板上；

多数个薄膜晶体管，每一该些薄膜晶体管配置于该些像素区域其中之一内，且该些薄膜晶体管由该些扫描配线以及该些资料配线驱动；

多数个像素电极，每一该些像素电极位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；以及

多数个共用配线，配置于该基板上，且每一该些像素电极的部分区域位于对应的该些共用配线其中之一的上方，以构成一储存电容，当一粒子/破洞存在于该些共用配线其中之一与该些像素电极中的一瑕疵像素电极之间时，该瑕疵像素电极对应于该粒子/破洞的位置具有一开口。

4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，还包括一介电层，且该介电层配置于该些像素电极与该些共用配线之间。

5.一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在闸极上(Cst on gate)或储存电容在共用配线(Cst on common)上的薄膜晶体管阵列基板进行修补，其中该薄膜晶体管阵列基板具有多数个储存电容，当该些储存电容其中之一内的一像素电极与所对应的一扫描配线或一共用配线之间具有一粒子/破洞时，该薄膜晶体管阵列基板的修补方法包括：

施加至少一脉冲宽度介于1/20秒至1/4秒之间的脉冲光束于该像素电极上，以将该粒子/破洞上方的该像素电极的部分区域移除。

6.如权利要求5所述薄膜晶体管阵列基板的修补方法，其特征在于，其中该脉冲光束的脉冲宽度介于1/11秒至1/4秒之间。

7.如权利要求5所述薄膜晶体管阵列基板的修补方法，其特征在于，其中该脉冲光束的脉冲宽度为0.1秒。

8.如权利要求5所述的薄膜晶体管阵列基板的修补方法，其特征在于，其中该脉冲光束包括脉冲激光。

9.如权利要求5所述薄膜晶体管阵列基板的修补方法，其特征在于，其中该脉冲光束的波长介于300nm至500nm之间。