KR19980070962A - 박막 트랜지스터 매트릭스 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 매트릭스 기판 및 그 제조방법 Download PDF

Info

Publication number
KR19980070962A
KR19980070962A KR1019980002619A KR19980002619A KR19980070962A KR 19980070962 A KR19980070962 A KR 19980070962A KR 1019980002619 A KR1019980002619 A KR 1019980002619A KR 19980002619 A KR19980002619 A KR 19980002619A KR 19980070962 A KR19980070962 A KR 19980070962A
Authority
KR
South Korea
Prior art keywords
bus line
electrode
gate
storage capacitor
drain
Prior art date
Application number
KR1019980002619A
Other languages
English (en)
Other versions
KR100359376B1 (ko
Inventor
가와이사토루
오자끼끼요시
이노우에준
데지마요시오
오까모토껜지
Original Assignee
세끼자와다다시
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와다다시, 후지쓰가부시끼가이샤 filed Critical 세끼자와다다시
Publication of KR19980070962A publication Critical patent/KR19980070962A/ko
Application granted granted Critical
Publication of KR100359376B1 publication Critical patent/KR100359376B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Abstract

본 발명은, 액정 디스플레이 등의 구동에 사용하는 박막 트랜지스터 매트릭스 기판에 관한 것으로서, 드레인 버스라인, 게이트 버스라인의 단선 및 층간 단락을 모두 매트릭스 내부에서 수정하는 것을 목적으로 한다.
본 발명은, 게이트 절연층의 축적 용량에서 분기되는 보조 전극의 드레인 전극과의 교차 부분, 상기 보조 전극과 드레인 전극층에 형성된 제1 전극과의 교차 부분 및 게이트 버스라인을 끼워 대향하는 상기 보조 전극단과 게이트 절연막을 통하여 드레인 전극에 대향하여 배치된 드레인 전극층의 제2 전극과의 교차 부분의 세개의 교차 부분 중, 적어도 하나의 교차 부분을 갖는 구성으로 하고, 층간 단락이나 버스 라인의 단선이 생긴 경우에는, 보조 전극의 드레인 전극과의 교차 부분을 레이저 조사에 의해 단락시키거나, 보조 전극을 레이저 조사에 의해 절단하는 등의 수단에 의해 박막 트랜지스터 매트릭스 기판을 수정한다.

Description

박막 트랜지스터 매트릭스 기판 및 그 제조방법
본 발명은, 액정 디스플레이 등의 구동에 사용하는 박막 트랜지스터 매트릭스 기판에 관한 것으로서, 특히 버스라인의 단선(斷線)과 층간 단락(短絡)을 수정하기 위한 전극을 갖는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판 및 그 수정 방법에 관한 것이다.
도 14a 및 도 14b를 사용하여, 종래예에 의한 박막 트랜지스터(TFT) 매트릭스 기판에 대해서 설명한다.
도 14a는, TFT 기판의 평면도를 나타낸다. 투명 기판의 표면 위에 도 14a의 횡방향으로 연재하는 복수의 게이트 버스라인(101)과 종방향으로 연재하는 드레인 버스라인(103)이 형성되어 있다. 게이트 버스라인(101)과 드레인 버스라인(103)의 교차 위치에서, 양자는 절연막에 의해 전기적으로 절연되어 있다. 서로 이웃하는 두개의 게이트 버스라인(101) 사이에, 게이트 버스라인(101)과 대략 평행하게 연재하는 축적 용량 버스라인(102)이 배치되어 있다. 축적 용량 버스라인(102)과 드레인 버스라인(103)의 교차 위치에서도, 양자는 마찬가지로 절연되어 있다. 축적 용량 버스라인(102)에는, 일정한 전위, 예를 들어 접지 전위가 주어져 있다.
게이트 버스라인(101)과 드레인 버스라인(103)의 교차 위치에 대응하여 TFT(104)가 형성되어 있다. TFT(104)의 드레인 전극은 대응하는 드레인 버스라인(103)에 접속되고, 대응하는 게이트 버스라인(101)이 게이트 전극을 겸한다. TFT(104)의 소스 전극에는, 화소 전극(105)이 접속되어 있다. 화소 전극(105)은, 게이트 버스라인(101)과 드레인 버스라인(103)에 의해 둘러싼 영역내에 배치된다. 축적 용량 버스라인(102)에서 분기된 보조 용량 전극(106)이, 각 보조 용량 전극이 배치된 영역마다 드레인 버스라인(103)에 평행하면서 근접하여 배치되어 있다. 화소 전극(105)과, 축적 용량 버스라인(102) 및 보조 용량 전극(106) 사이에 보조 용량(Cs)이 형성되어 있다.
이 TFT 기판에 공통 전극 기판이 대향 배치되고, 2매의 기판 사이에 액정 재료가 끼워져 지지된다.
도 14b는, 도 14a의 액정 표시 장치의 일 화소에 대응하는 등가회로를 나타낸다. 화소 전극(105)과 공통 전극 사이에 액정 용량(CLC)이 형성되고, 이에 병렬로 보조 용량(Cs)이 형성된다. 또한, 화소 전극(105)과 드레인 버스라인(103) 사이에, 부유 용량(Cns)이 형성된다. TFT(104)가 비도통 상태인 때, 즉 당해 화소가 비선택 상태인 때 드레인 버스라인(103)의 전위가 변동하면, 부유 용량(Cns)에 의한 용량 결합에 의해, 상기 화소(105)의 전위도 변동한다. 이 전압 변동량(ΔV)은 수학식 1로 표현된다.
ΔV = Cns/(Cns + CLC+ Cs)
이 전압 변동에 의해 표시 화소의 주사 방향(드레인 버스라인(103)과 평행한 방향)에 따른 휘도의 경사와 표시 패턴에 의존한 크로스 토크(Cross talk)(휘도 얼룩)가 생긴다.
도 9a의 경우에는, 액정 용량(CLC)에 평행하게 보조 용량(Cs)가 삽입되어 있으므로, 전압 변동이 적어진다. 이와 같이, 축적 용량 버스라인(102) 및 보조 용량 전극(106)을 배치하여 보조 용량 전극(Cs)을 크게 함으로써, 드레인 버스라인(103)의 전압 변동에 의한 영향을 저감하여, 표시 품질을 높일 수 있다.
도 14a에 나타낸 바와 같이 보조 용량 전극(106)은, 가능한 한 큰 개구율을 얻기 위해 드레인 버스라인(103)에 근접하여 배치된다. 보조 용량 전극(106)와 드레인 버스라인(103) 사이의 절연막의 불량, 양 패턴의 위치 정렬의 오차 등에 의해 양자가 전기적으로 단락하여 버리는 경우가 있다. 마찬가지로, 드레인 버스라인(103)과 게이트 버스라인(101) 및 축적 용량 버스라인(102)의 단락도 발생한다. 또한, 전극 패턴 형성시의 티끌, 이물 또는 마스크의 손상 등에 의해 버스라인의 단선이 생기기도 한다. 이와 같은 층간 단락 또는 버스라인의 단선이 한군데라도 생기면 TFT 매트릭스는 불량품으로 된다. 이 때문에, 그 결함을 제조 단계에서 수정할 수 있는지의 여부는 제조 수율을 크게 좌우하는 요인이 된다.
도 15를 참조하여 단락 또는 단선이 발생한 경우의 수정 방법에 대해서 설명한다. 도 15는 TFT 매트릭스 기판의 개략 평면도를 나타낸다.
TFT(104)와 화소 전극(105)이 매트릭스 형태로 배치된 표시 영역의 상하 주변부에 예비선(108, 109)이 배치되어 있다. 예비선(108, 109)은 예를 들어 4 ~ 10개 준비되어 있다. 각 예비선(108, 109)은, 표시 영영의 상하에서, 각 드레인 버스라인과 교차하고 있다. 드레인 버스라인(103)에서 단선(Bo)이 발생한 경우 단선 수정점(Wo과 Woo)에서 예비선과 드레인 버스라인(103)을 접속한다. 접속은 레이저 광 조사에 의해, 절연막과 금속막에 용해됨으로서 행해진다. 예비선(108. 109)을 레이저 광 등과 마찬가지로 외부 회로를 취출하여, 전기적으로 접속하면, 드레인 버스라인(103)의 단선 수복이 가능하게 된다. 도 15에 나타낸 바와 같이, 종래 방법에 의하면 수정용 예비선(108 및 109)은, 절연막을 통하여 다른 많은 버스라인과 교차하므로, 용량 결합에 의해, 상기 라인에 노이즈가 중첩된다. 이 영향을 적게 하기 위해서는, 상기 라인의 저항을 낮추는 것이 유효하지만, 그러기 위해서는, 라인폭을 넓게 할 필요가 있다. 그러나, 이 라인폭의 확대에 의해 이번에는 라인간의 층간 단락의 확률이 높아져, 수정용 라인에서 오히려 결함을 만드는 문제가 발생할 우려가 있다. 또한, 실제 수정 작업에서는 당해 결함 위치와 수정 위치가 거리상 떨어져 있으므로, 수정에는 기판을 이동시키는 정확도가 좋은 높은 가격의 장치가 필요하게 된다.
또한, 종래 방법에서는, 매트릭스 기판에서 외부 회로로 취출하는 예비선을 설치할 필요가 있어, 이 노이즈 대책에도 많은 배려를 하지 않으면 안되는 불합리가 있다.
또한, 준비할 예비선 개수 이상의 드레인 버스라인에서의 단선·단락이 발생한 경우, 1개의 드레인 버스라인 중 복수의 화소에서의 단락·단선이 발생한 경우도 수정은 불가능하다.
본 발명의 목적은, 드레인 버스라인과 보조 용량 전극의 단락, 드레인 버스라인의 단선, 드레인 버스라인과 게이트 버스라인의 단락이 발생한 경우, 또는 게이트 버스라인의 단선이 발생한 경우에 매트릭스 내에서 용이하게 결합을 수정할 수 있는 TFT 매트릭스 기판을 제공하는 것이다. 또한, 결합 위치의 수정 작업에 있어서, 결함 위치의 검출이 용이하고, 특히 자동 수정 장치에 의한 수정시 위치 결정이 용이한 TFT 매트릭스 기판을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도.
도 2a는 도 1에서의 A-A'의 단면을 나타낸 도면, 도 2b는 도 1에서의 B-B'의 단면을 나타낸 도면.
도 3은 본 발명의 제1 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도의 수정 방법을 나타낸 도면.
도 4a는 본 발명의 제2 실시예에 의한 박막 트랜지스터 매트릭스 기판의 수정 방법을 나타낸 도면, 도 4b는 도 4a에서의 일점쇄선(C-C)의 단면을 나타낸 도면.
도 5는 본 발명의 제3 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도로서, 드레인과 축적 용량 버스라인 사이의 단선의 수정 방법을 나타낸 도면.
도 6은 본 발명의 제3 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도로서, 드레인과 축적 용량 버스라인 사이의 단락 수정 방법을 나타낸 도면.
도 7은 본 발명의 제4 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면.
도 8a는 본 발명의 제5 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면, 도 8b는 도 8a에서의 일점쇄선(D-D')의 단면을 나타낸 도면.
도 9는 본 발명의 제6 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면.
도 10은 본 발명의 제7 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면.
도 11은 본 발명의 제8 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면.
도 12는 본 발명의 제9 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면.
도 13은 본 발명의 제10 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸 도면.
도 14a는, 종래의 박막 트랜지스터 매트릭스 기판을 나타낸 평면도, 도 14b는 도 9a의 박막 트랜지스터 매트릭스 기판에 의한 액정 표시 장치의 1화소에 대한 등가 회로를 나타낸 도면.
도 15는 종래의 박막 트랜지스터 매트릭스 기판에서의 수정 방법을 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
1 … 게이트 버스라인
2 … 축적용량 버스라인
3 … 드레인 버스라인
4 … TFT
4S … 소스 전극
4G … 게이트 전극
4D … 드레인 전극
5 … 화소 전극
6 … 보조 용량 전극
7 … 컨택트 홀
8 … 도전층
9 … 보조 전극A
10 … 보조 전극B
11 … 게이트 절연막
12 … 층간 절연막
13 … 섬형상 ITO
14 … 기판
108, 109 … 예비선
S1~ S5… 단락 위치
B1~ B11… 단선 부분
W1~ W31… 레이저광 조사에 의한 접속 위치
C1~ C19… 레이저광 조사에 의한 절단 위치
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 1에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서, 게이트 전극층의 상기 축적 용량 버스라인으로부터 분기되는 보조 용량 전극은 드레인 버스라인을 따라 연재되고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 5에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인을 따라 연재하여 부분적으로 드레인 버스라인과 겹친 영역을 갖는 보조 용량 전극과, 드레인 전극층과 동일 층에 형성된 전극으로서 드레인 버스라인을 따라 연재하고 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 1 또는 2 이상의 전극을 구비한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 8에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인이 축적 용량 버스라인 또는 게이트 버스라인과 교차하는 영역에서 드레인 버스라인과 상기 축적 용량 버스라인 또는 상기 게이트 버스라인과 대향하는 영역의 확장된 부분에 도전층을 형성한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 10에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인과 보조 용량 전극 사이에서 단락이 발견된 경우, 보조 용량 전극을 상기 축적 용량 버스라인의 분기부를 단락 위치 사이에서 절단하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 11에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인이 단선된 경우에는, 드레인 버스라인과 보조 용량 전극의 복수의 겹친 영역에서 접속된 후 상기 보조 용량 전극을 축적 용량 버스라인의 분기부에서 절단하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 12에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인의 단선이 발견된 경우, 드레인 버스라인과 같은 쪽에 연재하는 두 개의 보조 용량 전극에 대해, 상기 보조 용량 전극과 드레인 버스라인의 겹친 영역 및 상기 보조 용량 전극과 화소 전극을 접속하는 공정, 상기 보조 용량 전극을 축적 용량 버스라인의 분기점에서 절단하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법이 제공된다.
본 발명의 목적을 달성하기 위해, 청구항 14에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판이며, 드레인 버스라인을 따라 연재하여 부분적으로 드레인 버스라인과 겹치는 영역을 갖는 보조 용량 전극과, 드레인 전극층과 동일한 층으로 형성된 전극으로서, 드레인 버스라인을 따라 연재하여 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 보조 전극을 구비한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인의 단선이 발견된 경우에는, 드레인 버스라인과 보조 용량 전극의 겹친 영역을 접속하는 공정, 상기 보조 전극과 보조 용량 전극의 겹친 영역을 접속하는 공정, 보조 용량 전극을 축적 용량 버스라인의 분기점에서 절단하는 공정을 포함하고, 드레인 버스라인과 축적 용량 버스라인 또는 게이트 버스라인 사이에 단락이 발견된 경우에는, 축적 용량 버스라인 또는 게이트 버스라인의 양단에서 드레인 버스라인을 절단하는 공정, 보조 용량 전극을 축적 용량 버스라인과의 분기점에서 절단하는 공정, 드레인 버스라인과 보조 용량 전극의 겹친 영역에서 접속하는 공정, 보조 용량 전극과 보조 전극을 접속하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 15에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 드레인 버스 라인이 축적 용량 버스라인 또는 게이트 버스라인과 교차하는 영역에서 드레인 버스라인과 상기 축적 용량 버스라인 또는 상기 게이트 버스라인과 대향하는 영역을 확장시킨 부분에 도전층이 형성된 박막 트랜지스터 매트릭스 기판에 있어서, 드레인 버스라인이 게이트 버스라인 또는 축적 용량 버스라인과 교차하는 영역에서 단선이 발견된 경우, 단선 위치의 양측에서, 또한 도전층이 축적 용량 버스라인 또는 게이트 버스라인과 대향하지 않는 영역에서, 도전층과 드레인 버스라인을 접속하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 16에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서, 게이트 버스라인의 일부분을 돌출시키고, 상기 돌출부가 화소 전극과 겹친 영역을 갖는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판이 제공된다.
본 발명의 목적을 달성하기 위해, 본 발명의 청구항 22에 기재한 바와 같이, 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극은 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 교차하여 인접하는 화소 전극과 겹친 영역을 갖고 있는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판이 제공된다.
본 발명은, 이 게이트 전극층에 설치된 보조 용량 전극과, 그에 보호 절연막을 통하여 대향하는 드레인 전극층에 보조 이산적인 전극을 설치하고, 레이저광 조사에 의해 전극간의 절단 및 전극간의 접속을 행하고, 층간 단락과 단선의 수정을 행함을 목적으로 한다.
이에 의해, 수정 위치가 모두 매트릭스 내부에서 가능하게 되므로, 수정이 용이하게 됨과 동시에, 종래 방법에서 문제로 되어 있던 예비선에 의한 노이즈 발생 등의 문제 발생을 배제할 수 있고, 더욱이, 수정시 정확도가 높은 장치를 요하지 않는다는 이점이 있다.
또한, 본 발명은 수정시에 접속하는 보조 용량 전극과 대향하는 화소 전극의 영역 일부에 특정 형상의 도전층을 배치하여, 자동 수정 장치에 의한 수정 위치 검출 표지로 함으로써 위치결정을 용이하게 할 수 있다는 특징을 갖는다.
(발명의 실시 형태)
도 1은, 본 발명의 제1 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸다.
도 1에서, 상호 평행 배치된 복수의 게이트 버스라인(1)이 도면의 횡방향으로 연재하고, 상호 이웃하는 게이트 버스라인(1) 사이에, 게이트 버스라인(1)과 평행하게 축적 용량이 배치되어 있다. 게이트 버스라인(1)과 축적 용량 버스라인(2)을 절연막이 덮는다. 이 절연막 위에, 게이트 버스라인(1)과 교차하는 방향으로 복수의 드레인 버스라인(3)이 연재한다. 게이트 버스라인(1)과 드레인 버스라인(3)의 교차 위치, 축적 용량 버스라인(2)과 드레인 버스라인(3)의 겹친 위치는 절연 매트릭스에 의해 절연되어 있다.
게이트 버스라인(1)과 드레인 버스라인(3)의 교차 위치에 대응하여 TFT가 설치되어 있다. TFT(4)의 드레인 영역(4D)은, 대응하는 드레인 버스라인(3)에 접속되어 있다. 대응하는 게이트 버스라인(1)이 TFT(4)의 게이트 전극을 겸한다.
드레인 버스라인(3)과 TFT(4) 위의 층간 절연막이 덮이고, 이 층간 절연막 위에는 복수의 화소 전극(5)이 형성되어 있다. 각 화소 전극(5)은, 서로 이웃하는 두 드레인 버스라인(3)과 두 게이트 버스라인(1)에 의해 둘러싸인 각 영역 내에 배치되어 있다. 도 1에서는, 도면을 보기 쉽도록, 화소 전극(5)을 점선으로 나타낸다. 화소 전극(5)은 층간 절연막(12)에 설치된 컨택트 홀(7)을 통하여, 대응하는 TFT(4)의 소스 영역(4S)에 접속되어 있다.
축적 용량 버스라인(2)에서 분기된 보조 용량 전극(6)이, 각 화소 전극 마다 드레인 버스라인(3)에 근접하여 설치되어 있다. 보조 용량 전극(6)의 일부는 돌출하여 드레인 버스라인(3)과 겹친 영역을 갖고 있다. 도 1에서는, 돌출 부분이 2군데 설치된 예를 나타내고 있지만 2군데 이상 설치되는 것도 가능하다.
예를 들어, 상호 이웃하는 2개의 드레인 버스라인(3)의 간격은 80㎛, 드레인 버스라인(3)의 폭은 10㎛, 보조 용량 전극(6)과 드레인 버스라인(3)의 가장 근접한 간격은 1㎛이다. 보조 용량 전극(6)의 폭은 6㎛이고 길이는 90㎛이다. 보조 용량 전극(6)에 설치된 돌출부분의 길이는 4㎛, 폭은 3㎛이다.
또한, 서로 인접하는 2개의 게이트 버스라인(1)의 간격은 256㎛, 축적 용량 버스라인(2)의 폭은 20㎛이다.
도 2a는, 도 1의 박막 트랜지스터 매트릭스 기판의 일점쇄선 A-A'에 대응하는 단면도를 나타낸다. 글래스 기판(10)의 면위에, 크롬(Cr)으로 된 게이트 버스라인(1)과 축적 용량 버스라인(2)이 형성되어 있다. 게이트 버스라인(1)이나 축적 용량 버스라인(2)은, 예를 들어 스퍼터링(sputtering)에 의해 글래스 기판(10)의 전체 영역에 Cr막을 퇴적한 후, 이 Cr막을 패터닝하여 형성된다. Cr막의 패터닝에 의해, 도 1에 나타내는 보조 용량 전극(6)도 동시에 형성된다. 게이트 버스라인(1)과 축적 용량 버스라인(2)을 덮도록 SiN으로 된 두께 400㎚의 게이트 절연막(11)이 형성되어 있다. 게이트 절연막(11)은, 예를 들어 플라즈마 여기형 화학기상 성장(PE-CVD)에 의해 형성된다. 게이트 절연막(11)의 표면 중 TFT(4)를 형성할 영역 위에, 두께 150㎚의 아모포스 실리콘막(4C)이 형성되어 있다. 아모포스 실리콘막(4C)의 표면 중 소스 및 드레인에 대응하는 영역 위에, 각각 Ti/Al/Ti의 3층 구조를 갖는 소스 전극(4S) 및 드레인 전극(4D)이 형성되어 있다. 아래측 Ti층의 두께는 약 20㎚, Al층의 두께는 약 50㎚, 위측 Ti층의 두께는 약 80㎚이다. 소스 전극(4S) 및 드레인 전극(4D)은, 도 1에 나타낸 드레인 버스라인(3)과 동시에 형성된다.
아몰포스 실리콘막(4C)의 퇴적은, 예를 들어 원료 가스로서 SiH4를 이용한 PE-CVD에 의해 행하고, 패터닝은, 레지스트 패턴을 마스크로 하여, 플라즈마 애싱을 이용한 에칭에 의해 행한다. Ti층, Al층의 퇴적은, 스퍼터링에 의해 행하고, 패터닝은, 레지스트 패턴을 마스트로 하여, 웨트 처리를 이용한 에칭에 의해 행한다. 게이트 절연막(11)의 표면 위에, TFT를 덮도록 SiN으로 된 두께 약 30㎛의 층간 절연막(12)이 형성되어 있다. 층간 절연막(12)은, 예를 들어 PE-CVD에 의해 형성된다.
층간 절연막(12)의 표면 위에, 인디움 주석 옥사이드(Indium tin oxide; ITO)로 된 복수의 화소 전극(5)이 형성되어 있다. 화소 전극(5)은, 예를 들어 스퍼터링에 의해 ITO막을 퇴적한 후, 이 ITO막을 패터닝하여 형성된다. 각 투명 화소 전극(5)은, 층간 절연막(12)에 형성된 컨택트 홀(7)을 통하여 대응하는 TFT(4)의 소스 전극(4S)에 접속되어 있다.
도 1에 나타낸 바와 같이, 보조 용량 전극(6)은, 부분적으로 화소 전극과 겹쳐 있지만, 축적 용량 버스라인 및 보조 용량 전극과 화소 전극의 겹친 부분에 의해, 도 9b에 나타낸 보조 용량(Cs)이 형성된다.
도 2b는, 도 1의 일점쇄선 B-B'에서의 단면도를 나타낸다. 투명 기판(10)의 위에 보조 용량 전극(6)이 배치되고, 보조 용량 전극(6)을 게이트 절연막(11)이 피복한다. 게이트 절연막(11)의 위에는 드레인 버스라인(3)이 배치된다. 드레인 버스라인(3)을 층간 절연막(12)이 피복하고, 그 위에 화소 전극(5)이 배치되어 있다.
드레인 버스라인(3)과 보조 용량 전극(6)은, 기판면 내에 대하여 근접 배치되고, 기판의 법선 방향에 대하여는 게이트 절연막(11)만이 개재된다. 이 때문에, 도면 중에 타원으로 나타낸 부분에 층간 단락이 생기기 쉽다.
보조 용량 전극(6)과 드레인 버스라인(3)이 단락한 경우는, 보조 용량 전극을 레이저광 조사 절단하면 된다. 예를 들어, 도 1 중 점(S1)에 단락이 발생한 경우는 대응하는 절단 가능한 점(C1)에서 보조 용량 전극을 절단한다. 레이저광으로서는, 예를 들어 파장 1064㎚, 강도 0.53㎿, 비임 스포트 사이즈 2 ~ 10㎛ψ의 YAG 레이저를 사용할 수 있다.
상기 실시예에서는, 수정에 예비선을 사용할 필요가 없으므로, 예비선용의 표면 가장자리 영역을 필요로 하지 않는다. 또한, 1개의 드레인 버스라인의 복수 화소에서 단락이 발생한 경우에도 수정이 가능하다.
도 3은, 본 발명의 제1 실시예에 의한 박막 트랜지스터 매트릭스 기판과 같은 구성에 있어서, 드레인 버스라인의 단선이 있는 경우의 수정 방법을 나타낸 것이다. 예를 들어, B1에서 드레인 버스라인의 단선이 있는 경우에는, 드레인 버스라인(3)과 보조 용량 전극의 겹친 영역(W1, W2)을 레이저광 조사하여, 보조 용량 전극(6)을 축적 용량 버스라인(2)과의 분기점(C1)에서 절단함으로써 수정이 행하여 진다.
도 4a는, 본 발명의 제2 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸다. 제2 실시예는, 보조 용량 전극(6)과 화소 전극(5)의 겹친 영역에 드레인 버스라인(3)과 동일 층에 섬 형상의 도전층(8)이 형성되어 있는 점에서 제1 실시예와 다르게 되어 있다. 섬 형상의 도전층(8)을 설치함은, 보조 용량 전극(6)과 화소 전극(5)을 레이저광의 조사에 의해 접속하는 경우에 있어서 접속을 용이하게 하기 위함이다. 또한, 이 섬 형상의 도전층(8)의 평면 형상에 의해, 자동 수정 장치에 의한 수정시, 레이저 조사 부분을 용이하게 인식할 수 있는 이점이 있다.
도 4b는 도 4a에서의 일점쇄선(C-C)의 단면을 나타내고 있다. 도 4b에서, 제1 실시예와 마찬가지로, 기판 위에 크롬(Cr)으로 된 게이트 버스라인(1)과 축적 용량 버스라인(2)을 형성한 후, 게이트 버스라인(1)과 축적 용량 버스라인(2)을 덮도록 SiN으로 된 게이트 전극(11)을 형성하고, 게이트 전극(11)의 표면에 소스 전극(4S) 및 드레인 전극(4D) 및 드레인 버스라인(3)을 형성함과 동시에 섬 형상의 도전층(8)을 형성할 수 있다.
드레인 버스라인에 단선(B2)이 생긴 경우는, 도 4a에 나타낸 바와 같이 드레인 버스라인(3)과 보조 용량 전극(6)의 겹친 영역(W14및 W15)을 전기적으로 접속하고, 섬형상의 도전층(8) 부분을 레이저광 조사에 의해 보조 용량 전극(6)과 화소 전극(5)을 전기적으로 접속하고, 또한 보조 용량 전극(6)을 축적 용량 버스라인(2)의 두군데의 분기점(C3, C4)에서 절단함으로써 단선을 수정할 수 있다.
도 5는, 본 발명의 제3 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸다. 드레인 전극층과 동일 층에 형성된 전극이고 드레인 버스라인에 따라서 연재하여 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 보조 전극 A(9)가, 축적 용량 버스라인(2)과 교차하여 형성되어 있다. 예를 들어, 보조 전극 A(9)는 폭 10㎛이고 두께 150㎚이다. 제3 실시예도 제1 실시예와 같은 방법에 의해 작성되고, 보조 전극 A(9)은 드레인 버스라인(3), 소스 전극(4S)와 같이 형성된다.
드레인 버스라인(3)의 단선은, 드레인 버스라인(3)의 축적 용량 버스라인(2)과의 교차부분 부근에서도 생긴다. 단선(B3)이 생긴 경우에는, 도 5에 나타낸 바와 같이, 드레인 버스라인(3)과 보조 전극(6)의 겹친 영역(W3, W6), 제1 전극(9)과 보조 전극(6)의 겹친 영역(W4, W5) 및 보조 용량 전극(6)의 축적 용량 버스라인(2)과의 분기 부분(C5, C6)을 레이저광 조사에 의해 접속 또는 절리함으로써 수정할 수 있다.
도 6은, 제3 실시예에 의한 박막 트랜지스터 매트릭스 기판과 같은 구성에 있어서, 축적 용량 버스라인(2)과 드레인 버스라인(3)이 그 교차 부분(S4)에서 단락된 경우에서의 수정 방법을 나타낸 것이다. 단락이 생긴 경우에는, 드레인 버스라인(3)을 C7, C6에서, 보조 용량 전극(6)을 C9, C10에서 절단하고, 드레인 버스라인(3)과 보조 용량 전극(6)의 겹친 영역을(W9, W10), 보조 전극 A(9)와 보조 용량 전극(6)의 겹친 영역(W11, W12)을 레이저광 조사에 의해, 전기적으로 접속함으로써 수정할 수 있다.
도 7은, 본 발명의 제4 실시예에 의한 박막 트랜지스터 매트릭스 기판의 평면도를 나타낸다. 도 7에 나타낸 제4 실시예에서는, 드레인 전극층에 형성된 전극이며 드레인 버스라인(3)에 따라서 연재하여 그 양단에 상기 보조 용량 전극(6)과 겹친 영역을 갖고, 게이트 버스라인(1)과 교차하여 형성되어 있는 보조 전극 B(10)을 갖는다.
도 7은, 드레인 버스라인(3)과 게이트 버스라인(1)의 교차 영역에서 단락이 생긴 경우의 수정 방법을 나타낸다. 단락(S5)이 생긴 경우, 레이저 조사에 의해, 보조 전극 B(10)과 보조 용량 전극의 겹친 영역(W13, W14) 및 드레인 버스라인(3)과 보조 용량 전극(6)의 겹친 영역(W13, W14)을 전기적으로 접속하고, 드레인 버스라인(3)을 게이트 버스라인(1)의 근방(C11, C12) 및 보조 용량 전극(6)을 축적 용량 버스라인(2)과의 분기 부분(C13, C14)을 전기적으로 절리함으로써 수정할 수 있다.
도 8a는, 본 발명의 제5 실시예의 박막 트랜지스터 매트릭스 기판의 평면도를 나타내고 있다.
도 8a에서, 상호 평행 배치된 복수의 게이트 버스라인(1)이 도면의 횡방향으로 연재하고, 상호 이웃하는 게이트 버스라인(1) 사이에, 게이트 버스라인(1)과 평행하게 축적 용량 버스라인(2)이 배치되어 있다. 게이트 버스라인(1)과 축적 용량 버스라인(2)을 절연막이 덮는다. 이 절연막 위에, 게이트 버스라인(1)과 교차하는 방향으로 복수의 드레인 버스라인(3)이 연재한다. 게이트 버스라인(1)과 드레인 버스라인(3)의 교차 위치, 축적 용량 버스라인(2)과 드레인 버스라인(3)의 겹친 영역은 절연막에 의해 절연되어 있는 점은 실시예 1과 마찬가지이지만, 드레인 버스라인(3)과 축적 용량 버스라인(2)의 교차하는 영역에서 화소 전극(5)과 동일층이고 그 교차 영역을 덮는 영역에 도전층이 형성되어 있다.
도 8b는, 도 8a에서의 일점쇄선(D-D')에 대응하는 단면을 나타내고 있다. 기판 위에 게이트 전극(2)을 형성한 후, 게이트 절연막(11)으로 덮고, 그 표면에 드레인 버스라인(3)이 형성된다. 드레인 버스라인(3)을 층간 절연막(12)으로 덮는다.
층간 절연막(12)의 표면 위에, 인디움 주석 옥사이드(ITO)로 된 복수의 화소 전극(5)이 형성된다. 화소 전극(5)은, 예를 들어 스퍼터링에 의해 ITO막을 퇴적한 후, 이 ITO막을 패터닝하여 형성된다. 이 때, 드레인 버스라인(3)과 축적 용량 버스라인(2)의 교차하는 영역을 덮는 영역에 섬 형상 ITO막(13)을 형성한다.
도 8b의 B4에 나타낸 부분은 게이트 전극에 의한 단차 때문에 단선이 생기기 쉽다. 단선이 생긴 버스라인은 단선 부분(B)의 양측 부분(도면 중 화살표 부분)을 레이저광 조사에 의해 용융하고, ITO막(13)과 드레인 버스라인(3)을 접속함으로써 드레인 버스라인의 단선을 수정할 수 있다.
도 9는, 본 발명의 제6 실시예의 박막 트랜지스터 매트릭스 기판의 평면도를 나타내고 있다.
도 9에서, 게이트 버스라인(1)의 일부를 화소의 양측에 돌기시키고, 상기 돌기부가 화소 전극의 일부와 겹친 영역을 갖도록 한다. 도 9와 같이 게이트 버스라인에 단선이 존재하는 경우의 수정 방법이 동시에 나타나 있다. B4에 단선이 생긴 경우에는, 게이트 버스라인의 돌기부와 화소 전극이 겹친 점(W17과 W18)에 레이저 조사하고, 게이트 버스라인과 화소 전극을 통하여 전기적으로 단락시키고, 드레인 전극부(C15) 및 화소 전극의 투명 도전막을 레이저 절단하여 절리하여, TFT로부터의 영향을 없앤다.
도 10은, 본 발명의 제7 실시예의 박막 트랜지스터 매트릭스 기판의 평면도를 나타내고 있다.
도 10에서, 게이트 버스라인(1)의 일부가 화소의 양측에서 돌기되고, 상기 돌기부가 화소 전극의 일부가 화소 전극의 일부와 겹친 영역을 갖는 것은, 제6 실시예와 같지만, 투명 도전막과 동일 층에 형성되고, 상기 돌기부와 겹친 영역을 갖는 투명 도전막과 독립한 도전막이 설치되어 있다.
게이트 버스라인 또는 게이트 버스라인과 교차하는 드레인 버스라인에 단선이 있는 경우 수복 방법을 도 10에 나타낸다. 독립한 도전막 위의 W19와 W20에 레이저 조사하고, 게이트 버스라인과 화소 전극을 전기적으로 단락시키고, 다음에 게이트 버스라인의 돌기부(W21와 W22)에 레이저 조사하고, 게이트 버스라인과 화소 전극을 전기적으로 단락시키고, W19, W20, W21, W22를 전기적으로 단락시킨다. 이 경우, 앞 실시예와 마찬가지로 드레인 전극부(C16) 및 화소 전극을 레이저 절단한다.
도 11은, 본 발명의 제8 실시예의 박막 트랜지스터 매트릭스 기판의 평면도를 나타내고 있다.
도 11에서, 화소 전극의 일부가 화소의 양측에서 돌출시킨 게이트 버스라인의 돌기부에 겹쳐지고, 또한, 화소 전극의 일부는 게이트 버스라인에 평행하게 연장되어 인접 화소부의 게이트 버스라인 돌기부와 겹친 영역을 갖도록 화소 전극이 형성되어 있다.
게이트 버스라인 또는 게이트 버스라인과 교차하는 드레인 버스라인에 단선이 있는 경우의 수복 방법을 도 11에 나타낸다. 게이트 버스라인의 돌기부(W22, W23)에 레이저를 조사하고, 또 W24에 레이저를 조사함으로써, 제7 실시예보다 적은 레이저 조사 회수로 게이트 버스라인과 화소 전극을 통하여 전기적으로 단락이 가능하다. 이 경우도, 제6, 제7 실시예와 마찬가지로 드레인 전극부(C17) 및 화소 전극을 레이저로 절단한다.
도 12는, 본 발명의 제9 실시예의 박막 트랜지스터 매트릭스 기판의 평면도를 나타내고 있다.
도 12에서, 축적 용량용 전극에서 드레인 버스라인에 평행하게 근접하여 연장된 보조 축적 용량용 전극의 한쪽을, 인접 화소 전극과 겹친 영역을 갖도록 한 것이다.
축적 용량용 전극 라인에 단선이 있는 경우, 또는 축적 용량용 전극 버스라인이 드레인 버스라인과 교차하는 부분에 단선이 있는 경우의 수복 방법을 도 12에 나타낸다. 화소내의 축적 용량용 전극부의 단선과 드레인 버스라인과 교차하는 부분에 단선이 존재하는 경우, 교차 부분의 수정은 한쪽의 보조 전극 용량 전극을 연장시킨 W25를 먼저 레이저 조사하고, 이어서 버스라인의 W26에 조사하여 수정할 수 있다. 또한, 단선(B10)은 W26과 W27을 레이저 조사하여 수정할 수 있다. 확률적으로는 B10부분이 많아지지만, 그 경우는 그 화소의 TFT의 영향이 없도록, 드레인 전극(C18) 및 화소 전극을 레이저 절단한다. 또한, 드레인 버스라인과 교차하는 B9에서도 단선된 경우에는, 인접 드레인 전극과 화소 전극도 레이저 절단한다.
도 13은, 본 발명의 제10 실시예의 박막 트랜지스터 매트릭스 기판의 평면도를 나타내고 있다.
도 13에서, 본 발명의 제6 실시예와 제9 실시예를 조합한 것이고, 축적 용량용 전극 버스라인이 드레인 버스라인과 교차하는 부분에서 단선된 경우 및 게이트 버스라인이 단선된 경우의 수정이 가능함으로 나타내고 있다.
교차하는 부분의 단선(B11과 B50)이 생긴 경우, 보조 전극과 화소 전극의 겹친 영역(W30, W31) 및 게이트 버스라인의 돌기부와 화소 전극의 겹친 영역(W28, W29)을 순차로 레이저 조사하여 전기적으로 단락하고, 드레인 전극을 드레인 버스라인으로부터 절리하기 위해 C19에서 레이저 절단하면 된다. 이 경우도, 실시예와 마찬가지로 화소 전극을 레이저 절단한다.
이 외, 다른 조합으로서, 제7 실시예와 제9 실시예의 조합, 또는 제8 실시예와 제9 실시예의 조합 등도 가능하다.
본 발명에 의하면, 간편한 방법에 의해 매트릭스 내부에서 결함의 수정이 가능하므로, 총합적인 장치의 제조 수율을 대폭으로 향상할 수 있다.
또한, 본 명세서에서는, 드레인 버스라인의 단선과 단락의 경우를 중심으로 설명했지만, 게이트 버스라인의 단선과 단락의 경우에도 드레인 버스라인의 경우와 마찬가지 수단에 의해 층간 단락 및 단선을 수복할 수 있음은 말할 것도 없다.

Claims (24)

  1. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서,
    게이트 전극층의 상기 축적 용량 버스라인으로부터 분기되는 보조 용량 전극은 드레인 버스라인을 따라 연재되고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  2. 제 1항에 있어서,
    상기 보조 용량 전극과 드레인 버스라인의 부분적으로 겹친 영역을 갖는 수단은, 보조 용량 전극의 일부 또는 드레인 버스라인의 일부를 돌출시킴에 의한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판
  3. 제 1항에 있어서,
    축적 용량 버스라인에서 분기되는 보조 용량 전극과 화소 전극의 겹친 영역에서 보조 용량 전극과 화소 전극이 대향하는 영역의 일부에 도전층을 형성한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판
  4. 제 3항에 있어서,
    도전층의 형성이, 자동 수정 장치에 의해 인식할 수 있는 형상을 구비하여 되는 박막 트랜지스터 매트릭스 기판.
  5. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인을 따라 연재하여 부분적으로 드레인 버스라인과 겹친 영역을 갖는 보조 용량 전극과, 드레인 전극층과 동일 층에 형성된 전극으로서 드레인 버스라인을 따라 연재하고 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 1 또는 2 이상의 전극을 구비한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판
  6. 제 5항에 있어서,
    드레인 전극층에 형성된 전극으로서 드레인 버스라인을 따라 연재하여 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 전극이, 축적 용량 버스라인과 교차하고 동일 축적 용량 버스라인에서 분기된 보조 용량 전극과 겹친 영역을 갖는 전극인 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  7. 제 5항에 있어서,
    드레인 전극층에 형성된 전극으로서 드레인 버스라인을 따라 연재하여 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 전극이, 게이트 버스라인과 교차하고 다른 축적 용량 버스라인에서 분기된 보조 용량 전극과 겹친 영역을 갖는 전극인 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  8. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인이 축적 용량 버스라인 또는 게이트 버스라인과 교차하는 영역에서 드레인 버스라인과 상기 축적 용량 버스라인 또는 상기 게이트 버스라인과 대향하는 영역의 확장된 부분에 도전층을 형성한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  9. 제 1항 내지 제 7항의 어느 한 항에 있어서,
    상기 겹친 영역은 전기적으로 절연되고, 레이저 조사에 의해 전기적으로 접속이 가능한 박막 트랜지스터 매트릭스 기판.
  10. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인과 보조 용량 전극 사이에서 단락이 발견된 경우, 보조 용량 전극을 상기 축적 용량 버스라인과의 분기부를 단락 위치와의 사이에서 절단하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법.
  11. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인이 단선된 경우에는, 드레인 버스라인과 보조 용량 전극의 복수의 겹친 영역에서 접속된 후 상기 보조 용량 전극을 축적 용량 버스라인의 분기부에서 절단하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법.
  12. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인의 단선이 발견된 경우, 드레인 버스라인과 같은 쪽에 연재하는 두 개의 보조 용량 전극에 대해, 상기 보조 용량 전극과 드레인 버스라인의 겹친 영역 및 상기 보조 용량 전극과 화소 전극을 접속하는 공정, 상기 보조 용량 전극을 축적 용량 버스라인의 분기점에서 절단하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법.
  13. 제 11항에 있어서,
    축적 용량 버스라인에서 분기되는 보조 용량 전극과 화소 전극의 겹친 영역에서 보조 용량 전극과 화소 전극을 접속할 때, 보조 용량 전극과 화소 전극이 대향하는 영역의 일부에 형성된 도전층을 통하여 접속하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법.
  14. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극이 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 겹친 영역을 갖고 있는 박막 트랜지스터 매트릭스 기판이며, 드레인 버스라인을 따라 연재하여 부분적으로 드레인 버스라인과 겹친 영역을 갖는 보조 용량 전극과, 드레인 전극층과 동일한 층에 형성된 전극으로서, 드레인 버스라인을 따라 연재하여 그 양단이 상기 보조 용량 전극과 겹친 영역을 갖는 보조 전극을 구비한 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인의 단선이 발견된 경우에는, 드레인 버스라인과 보조 용량 전극의 겹친 영역을 접속하는 공정, 상기 보조 전극과 보조 용량 전극의 겹친 영역을 접속하는 공정, 보조 용량 전극을 축적 용량 버스라인의 분기점에서 절단하는 공정을 포함하고, 드레인 버스라인과 축적 용량 버스라인 또는 게이트 버스라인 사이에 단락이 발견된 경우에는, 축적 용량 버스라인 또는 게이트 버스라인의 양단에서 드레인 버스라인을 절단하는 공정, 보조 용량 전극을 축적 용량 버스라인과의 분기부에서 절단하는 공정, 드레인 버스라인과 보조 용량 전극의 겹친 영역에서 접속하는 공정, 보조 용량 전극과 보조 전극을 접속하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법.
  15. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판으로서, 드레인 버스 라인이 축적 용량 버스라인 또는 게이트 버스라인과 교차하는 영역에서 드레인 버스라인과 상기 축적 용량 버스라인 또는 상기 게이트 버스라인과 대향하는 영역을 확장시킨 부분에 도전층이 형성된 박막 트랜지스터 매트릭스 기판에 있어서,
    드레인 버스라인이 게이트 버스라인 또는 축적 용량 버스라인과 교차하는 영역에서 단선이 발견된 경우, 단선 위치의 양측에서, 또한 도전층이 축적 용량 버스라인 또는 게이트 버스라인과 대향하지 않는 영역에서, 도전층과 드레인 버스라인을 접속하는 공정을 포함하는 박막 트랜지스터 매트릭스 기판의 제조방법.
  16. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서,
    게이트 버스라인의 일부분을 돌출시키고, 상기 돌출부가 화소 전극과 겹친 영역을 갖는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  17. 제 16항에 있어서,
    화소 전극의 단편측(短片側), 또한, 그 양측에 게이트 버스라인의 일부를 부분적으로 돌출시키고, 상기 돌출부의 일부가 화소 전극과 겹친 영역을 갖는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  18. 제 17항에 있어서,
    화소 전극의 단편측, 또한 그 양측에 게이트 버스라인의 일부를 부분적으로 돌출시키고, 상기 돌출부의 선단이 서로 접속되어 있는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  19. 제 16항에 있어서,
    화소 전극과 동일한 층에 형성된 독립 도전막으로서 게이트 버스라인과 평행하면서 드레인 버스라인과 교차하도록 설치된 도전막이, 게이트 버스라인의 돌출부와 겹친 영역을 갖게 되는 박막 트랜지스터 매트릭스 기판.
  20. 제 16항에 있어서,
    화소 전극의 일부분을 돌출시켜, 게이트 버스라인과 겹친 영역을 갖게 되는 박막 트랜지스터 매트릭스 기판.
  21. 제 20항에 있어서,
    화소 전극의 단변측의 일부를 돌출시키고, 게이트 라인에 평행하게 근접시켜 연장하여, 게이트 버스라인의 상기 돌출부와 겹친 영역을 갖게 되는 박막 트랜지스터 매트릭스 기판.
  22. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서,
    게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극은 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 교차하여 인접하는 화소 전극과 겹친 영역을 갖고 있는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  23. 절연성 기판 위에 형성되어, 게이트 전극, 게이트 절연막, 동작 반도체막, 소스·드레인 전극으로 된 박막 트랜지스터의 상기 게이트 전극끼리 접속하는 게이트 버스라인과, 상기 드레인 전극끼리 접속하는 드레인 버스라인과, 이들 상부에 형성되는 보호 절연막과, 상기 박막 트랜지스터의 소스 전극에 접속되어 있는 화소 전극과, 게이트 절연막을 통하여 상기 화소 전극에 대향하여 배치되고 게이트 버스라인과 평행하게 연재하여 상기 게이트 전극층에 설치된 축적 용량 버스라인과, 축적 용량 버스라인에서 분기되어 드레인 버스라인과 평행하게 근접시켜 배치된 보조 용량 전극으로 구성되어, 집적·매트릭스화하여 되는 박막 트랜지스터 매트릭스 기판에 있어서,
    게이트 전극층의 상기 축적 용량 버스라인에서 분기되는 보조 용량 전극은 드레인 버스라인을 따라 연재하고 보조 용량 전극의 일부는 드레인 버스라인과 교차하여 인접하는 화소 전극과 겹친 영역을 갖고 있는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판.
  24. 제 17항 내지 제 23항의 어느 한 항에 있어서,
    상기 겹친 영역은 전기적으로 절연되고, 레이저 조사에 의해 전기적으로 접속될 수 있는 박막 트랜지스터 매트릭스 기판.
KR10-1998-0002619A 1997-01-31 1998-01-31 박막트랜지스터매트릭스기판및그제조방법 KR100359376B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP128733 1986-06-03
JP97-019285 1997-01-31
JP19285 1997-01-31
JP1928597 1997-01-31
JP12873397 1997-05-19
JP33755097A JP3680527B2 (ja) 1997-01-31 1997-12-08 薄膜トランジスタマトリクス基板及びその製造方法
JP337550 1997-12-08

Publications (2)

Publication Number Publication Date
KR19980070962A true KR19980070962A (ko) 1998-10-26
KR100359376B1 KR100359376B1 (ko) 2003-01-24

Family

ID=27282569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0002619A KR100359376B1 (ko) 1997-01-31 1998-01-31 박막트랜지스터매트릭스기판및그제조방법

Country Status (4)

Country Link
US (2) US6259494B1 (ko)
JP (1) JP3680527B2 (ko)
KR (1) KR100359376B1 (ko)
TW (1) TW466367B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108837A (ko) * 2000-05-31 2001-12-08 주식회사 현대 디스플레이 테크놀로지 데이터 라인 오픈 리페어 수단이 구비된 액정표시장치
KR100603840B1 (ko) * 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR100679916B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR100714955B1 (ko) * 2004-07-28 2007-05-09 후지쯔 가부시끼가이샤 액정 표시 장치 및 그 소부 방지 방법
KR100761604B1 (ko) * 2001-07-31 2007-09-27 가부시끼가이샤 어드번스트 디스플레이 표시장치의 단선 수복방법
KR100816328B1 (ko) * 2001-01-17 2008-03-24 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100859509B1 (ko) * 2002-02-27 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688055B2 (ja) * 1996-04-03 2005-08-24 富士通株式会社 面放電型ｐｄｐ
US6822701B1 (en) * 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP3450195B2 (ja) * 1998-09-07 2003-09-22 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及びその修復方法
US7092059B2 (en) * 2000-02-29 2006-08-15 Sony Corporation Liquid crystal display device with particular electrode taper using switching devices and a method of manufacturing the same
JP4089123B2 (ja) * 2000-02-29 2008-05-28 ソニー株式会社 液晶表示装置及びその製造方法
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
TWI255935B (en) * 2000-09-13 2006-06-01 Chi Mei Optoelectronics Corp Method to manufacture address line of flat-panel display having repairing layer, and structure thereof
JP2002150948A (ja) * 2000-11-08 2002-05-24 Fujitsu Hitachi Plasma Display Ltd プラズマ表示装置
JP2002196352A (ja) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv 予備配線を有する液晶表示装置
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP2004054069A (ja) 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR100920923B1 (ko) * 2002-12-31 2009-10-12 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
CN1324390C (zh) * 2004-04-28 2007-07-04 友达光电股份有限公司 薄膜晶体管阵列基板及其修补方法
CN1306332C (zh) * 2004-04-29 2007-03-21 友达光电股份有限公司 薄膜晶体管阵列基板及其修补方法
KR100626009B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR101058094B1 (ko) * 2004-12-10 2011-08-24 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 리페어 방법
US7616821B2 (en) * 2005-07-19 2009-11-10 International Business Machines Corporation Methods for transitioning compression levels in a streaming image system
WO2007043399A1 (ja) * 2005-10-07 2007-04-19 Sharp Kabushiki Kaisha 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法
US20070194331A1 (en) * 2006-02-17 2007-08-23 Yeh Chang C Liquid crystal display device and defect repairing method for the same
JP2008008963A (ja) * 2006-06-27 2008-01-17 Toppan Printing Co Ltd 表示パネル
TWI333587B (en) * 2006-09-15 2010-11-21 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof
KR101233356B1 (ko) * 2006-10-19 2013-02-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 리페어 방법
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
TWI349915B (en) * 2006-11-17 2011-10-01 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof
TWI342426B (en) * 2006-12-11 2011-05-21 Chimei Innolux Corp Liquid crystal display panel and method of repairing the same
JP2009076722A (ja) * 2007-09-21 2009-04-09 Sony Corp 回路基板、表示装置及び回路基板のリペア方法
DE102008015232A1 (de) * 2007-11-15 2009-05-20 Continental Teves Ag & Co. Ohg Übertragung von Fahrzeuginformation
WO2009072329A1 (ja) * 2007-12-03 2009-06-11 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機、及び、アクティブマトリクス基板の製造方法
CN101581840B (zh) * 2008-05-16 2012-05-30 北京京东方光电科技有限公司 液晶显示器及其修复断线的方法
US8300163B2 (en) 2008-08-28 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and television receiver
KR101535810B1 (ko) * 2009-01-14 2015-07-10 삼성디스플레이 주식회사 액정 표시 장치
JP2010185928A (ja) * 2009-02-10 2010-08-26 Sony Corp 表示装置の製造方法および表示装置
TWI409559B (zh) 2010-08-27 2013-09-21 Chunghwa Picture Tubes Ltd 液晶顯示面板
KR101820032B1 (ko) * 2010-09-30 2018-01-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
CN102629050B (zh) * 2011-08-02 2014-06-11 京东方科技集团股份有限公司 一种像素结构、液晶显示面板及其修复断线的方法
JP5589018B2 (ja) * 2012-03-28 2014-09-10 株式会社ジャパンディスプレイ 液晶表示装置
JP6079007B2 (ja) * 2012-07-03 2017-02-15 大日本印刷株式会社 表示パネル及びその表示パネルを備えた表示装置
WO2014141832A1 (ja) * 2013-03-12 2014-09-18 シャープ株式会社 アクティブマトリクス基板、及び、表示装置
KR101715836B1 (ko) * 2015-04-02 2017-03-14 삼성디스플레이 주식회사 액정표시장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074088A (en) 1974-05-21 1978-02-14 Texas Instruments Incorporated Keyboard apparatus and method of making
US4688896A (en) 1985-03-04 1987-08-25 General Electric Company Information conversion device with auxiliary address lines for enhancing manufacturing yield
US4840459A (en) 1987-11-03 1989-06-20 General Electric Co. Matrix addressed flat panel liquid crystal display device with dual ended auxiliary repair lines for address line repair
US5075674A (en) * 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
US5062690A (en) * 1989-06-30 1991-11-05 General Electric Company Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
JP2875363B2 (ja) * 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
JPH07119919B2 (ja) * 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JPH055896A (ja) 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス表示装置
JP2698239B2 (ja) 1991-07-10 1998-01-19 シャープ株式会社 アクティブマトリクス表示装置の線欠陥修正方法
JP2716108B2 (ja) 1991-10-04 1998-02-18 シャープ株式会社 アクティブマトリクス表示装置の線欠陥修正方法
US5260818A (en) * 1992-05-11 1993-11-09 Industrial Technology Research Institute Display panel provided with repair capability of defective elements
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JP3471430B2 (ja) 1994-07-18 2003-12-02 株式会社モルテン クリップ
JP3263250B2 (ja) * 1994-08-24 2002-03-04 株式会社東芝 液晶表示装置
JPH08110527A (ja) 1994-10-07 1996-04-30 Matsushita Electric Ind Co Ltd 液晶画像表示装置における点欠陥救済方法
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
JP3452337B2 (ja) 1994-12-12 2003-09-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックス液晶表示素子
KR0145901B1 (ko) * 1995-02-11 1998-09-15 김광호 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법
KR0182014B1 (ko) * 1995-08-23 1999-05-01 김광호 액정 표시 장치용 박막트랜지스터 기판
KR100364771B1 (ko) * 1995-10-20 2003-04-07 엘지전자 주식회사 액정표시장치의구조및제조방법
JP3312101B2 (ja) * 1996-07-02 2002-08-05 シャープ株式会社 液晶表示装置
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603840B1 (ko) * 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR100679916B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR20010108837A (ko) * 2000-05-31 2001-12-08 주식회사 현대 디스플레이 테크놀로지 데이터 라인 오픈 리페어 수단이 구비된 액정표시장치
KR100816328B1 (ko) * 2001-01-17 2008-03-24 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100761604B1 (ko) * 2001-07-31 2007-09-27 가부시끼가이샤 어드번스트 디스플레이 표시장치의 단선 수복방법
KR100859509B1 (ko) * 2002-02-27 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100714955B1 (ko) * 2004-07-28 2007-05-09 후지쯔 가부시끼가이샤 액정 표시 장치 및 그 소부 방지 방법
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법

Also Published As

Publication number Publication date
TW466367B (en) 2001-12-01
KR100359376B1 (ko) 2003-01-24
US6614494B2 (en) 2003-09-02
JPH1138449A (ja) 1999-02-12
JP3680527B2 (ja) 2005-08-10
US20010022366A1 (en) 2001-09-20
US6259494B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
KR100359376B1 (ko) 박막트랜지스터매트릭스기판및그제조방법
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
US6476882B1 (en) Liquid-crystal display panel and repair method thereof
KR100283733B1 (ko) 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
KR100250853B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR100363140B1 (ko) Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법
KR100399256B1 (ko) 박막 트랜지스터 어레이 및 그 제조방법
KR20010049823A (ko) 표시 장치 및 그 결함 복구 방법
KR100405236B1 (ko) 매트릭스 어레이기판
KR20030018620A (ko) 레이저 조사 표지를 가지는 박막 트랜지스터 기판
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JPH095786A (ja) Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
KR100302281B1 (ko) 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법
JPH09243989A (ja) アクティブマトリクス表示装置およびその修正方法
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100238796B1 (ko) 액정표시장치 및 그 액정표시장치의 제조방법
KR100761604B1 (ko) 표시장치의 단선 수복방법
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
JP2669512B2 (ja) アクティブマトリクス基板
JPH095785A (ja) Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
KR100670057B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20020077968A (ko) 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee