KR100250853B1 - 표시장치용 어레이 기판 및 그 제조방법 - Google Patents

표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100250853B1
KR100250853B1 KR1019960044674A KR19960044674A KR100250853B1 KR 100250853 B1 KR100250853 B1 KR 100250853B1 KR 1019960044674 A KR1019960044674 A KR 1019960044674A KR 19960044674 A KR19960044674 A KR 19960044674A KR 100250853 B1 KR100250853 B1 KR 100250853B1
Authority
KR
South Korea
Prior art keywords
insulating film
scanning line
film
signal line
disposed
Prior art date
Application number
KR1019960044674A
Other languages
English (en)
Other versions
KR970025309A (ko
Inventor
마사유키 도조
히데오 가와노
아키라 구보
마코토 시부사와
데츠야 이이즈카
다미오 나카이
가즈시게 모리
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970025309A publication Critical patent/KR970025309A/ko
Application granted granted Critical
Publication of KR100250853B1 publication Critical patent/KR100250853B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치 등의 평면표시장치에 사용되는 표시장치용 어레이 기판 및 그 제조 방법에 관한 것으로서, 주사선(111), 이 위에 제1절연막(115, 117), 이 위에 반도체막(120), 이 반도체막(120)에 전기적으로 접속된 소스 전극(126b)과 드레인 전극(126a)를 포함하는 박막트랜지스터(112), 드레인 전극(126a)으로부터 도출되고 주사선(111)과 거의 직교하는 신호선(110) 및 소스 전극(126b)과 전기적으로 접속된 화소전극(131)을 구비한 표시장치용 어레이 기판에 있어서, 상기 화소전극(131)은 적어도 신호선(110)상에 배치된 제2절연막(127)을 통하여 소스 전극(126b)에 전기적으로 접속되고, 또한 상기 화소전극(131)은 제1 및 제2절연막(115, 117, 127)을 통하여 인접하는 주사선(111)으로부터의 연재영역(113)과 중복되어 있는 것을 특징으로 한다.

Description

표시장치용 어레이 기판 및 그 제조방법
제1도는 본 발명의 한 실시예의 어레이 기판의 일부 개략 평면도.
제2도는 제1도에 있어서 A-A'선을 따라서 절단한 액정표시장치의 개략 단면도.
제3도는 제1도에 있어서 B-B'선을 따라서 절단한 액정표시장치의 개략 단면도.
제4도는 제1도에 있어서 C-C'선을 따라서 절단한 액정표시장치의 개략 단면도.
제5도는 제1도에 있어서 D-D'선을 따라서 절단한 액정표시장치의 개략 단면도.
제6도는 제1도에 있어서 E-E'선을 따라서 절단한 액정표시장치의 개략 단면도.
제7도는 제1도에 있어서 어레이 기판을 제조하는 제1공정을 설명하기 위한 도면.
제8도는 제1도에 있어서 어레이 기판을 제조하는 제2공정을 설명하기 위한 도면.
제9도는 제1도에 있어서 어레이 기판을 제조하는 제3공정을 설명하기 위한 도면.
제10도는 제1도에 있어서 어레이 기판을 제조하는 제4공정을 설명하기 위한 도면.
제11도는 제1도에 있어서 어레이 기판을 제조하는 제5공정을 설명하기 위한 도면.
제12도는 제1도에 있어서 어레이 기판을 제조하는 제6공정을 설명하기 위한 도면.
제13도는 제1도에 있어서 어레이 기판을 제조하는 제7공정을 설명하기 위한 도면.
제14도는 신호선의 외주부 부근의 구조의 변경예를 나타낸 도면.
제15도는 본 발명의 제2실시예의 어레이 기판의 일부 개략 평면도.
제16도는 제15도에 있어서 A-A'선을 따라서 절단한 액정표시장치의 개략 단면도.
제17도는 제15도에 있어서 B-B'선을 따라서 절단한 액정표시장치의 개략 단면도.
제18도는 제15도에 있어서 C-C'선을 따라서 절단한 액정표시장치의 개략 단면도.
제19도는 제15도에 있어서 D-D'선을 따라서 절단한 액정표시장치의 개략 단면도.
제20도는 제15도에 있어서 어레이 기판을 제조하는 제1공정을 설명하기 위한도면.
제21도는 제15도에 있어서 어레이 기판을 제조하는 제2공정을 설명하기 위한도면.
제22도는 제15도에 있어서 어레이 기판을 제조하는 제3공정을 설명하기 위한도면.
제23도는 제15도에 있어서 어레이 기판을 제조하는 제4공정을 설명하기 위한도면.
제24도는 제15도에 있어서 어레이 기판을 제조하는 제5공정을 설명하기 위한도면.
제25도는 제15도에 있어서 어레이 기판을 제조하는 제6공정을 설명하기 위한도면.
제26도는 제15도에 있어서 어레이 기판을 제조하는 제7공정을 설명하기 위한도면.
제27도는 제2실시예의 변경예의 어레이 기판의 일부 개략 평면도.
제28도는 본 발명의 제3실시예의 어레이 기판의 일부 개략 평면도.
제29도는 제28도에 있어서 A-A'선을 따라서 절단한 액정표시장치의 개략 단면도.
제30도는 제28도에 있어서 B-B'선을 따라서 절단한 액정표시장치의 개략 단면도.
제31도는 제28도에 있어서 C-C'선을 따라서 절단한 액정표시장치의 개략 단면도.
제32도는 제28도에 있어서 어레이 기판을 제조하는 제1공정을 설명하기 위한도면.
제33도는 제28도에 있어서 어레이 기판을 제조하는 제2공정을 설명하기 위한도면.
제34도는 제28도에 있어서 어레이 기판을 제조하는 제3공정을 설명하기 위한도면.
제35도는 제28도에 있어서 어레이 기판을 제조하는 제4공정을 설명하기 위한도면.
제36도는 제28도에 있어서 어레이 기판을 제조하는 제5공정을 설명하기 위한도면.
제37도는 제28도에 있어서 어레이 기판을 제조하는 제6공정을 설명하기 위한도면 및
제38도는 제28도에 있어서 어레이 기판을 제조하는 제7공정을 설명하기 위한도면.
* 도면의 주요부분에 대한 부호의 설명
110 : 신호선 111 : 주사선
112 : 박막트랜지스터 113 : 연재(延在)영역
115,117 : 제1절연막 120 : 반도체막
126a : 드레인전극 126b : 소스전극
131 : 화소전극
본 발명은 액정표시장치 등의 평면표시장치에 이용되는 표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
최근, CRT 디스플레이를 대신한 평면형 표시장치가 활발히 개발되고 있으며, 그 중에서도 액정표시장치는 경량, 박형, 저소비전력 등의 잇점으로 특히 주목을 받고 있다.
예를 들어 각 표시화소마다 스위치소자가 배치된 광투과형 액티브매트릭스형 액정표시장치를 설명한다. 액티브매트릭스형 액정표시장치는 어레이기판과 대향기판 사이에 배향막을 통하여 액정층이 유지되어 있다. 어레이 기판은 유리와 석영 등의 투명절연기판상에 복수개의 신호선과 주사선이 격자형상으로 배치되며, 각 교점부분에 비정질 실리콘(이하, a-Si:H라고 약칭한다.) 등의 반도체박막을 이용한 박막트랜지스터(이하, TFT라고 약칭한다.)가 접속되어 있다. 그리고, TFT의 게이트전극은 주사선에, 드레인전극은 신호선에 각각 전기적으로 접속되며, 또한 소스전극은 화소전극을 구성하는 투명도전재료, 예를들면 ITO(Indium-Tin-Oxide)에 전기적으로 접속되어 있다.
대형기판은 유리 등의 투명절연기판상에 ITO로 이루어진 대향전극이 배치되며, 또한 칼라표시를 실현하는 것이면 칼라필터층이 배치되어 있다.
따라서, 상기한 액정표시장치에 있어서는, TFT의 기생용량 또는 화소전극과 대향전극 사이에 생기는 리크전류 등에 의해 화소전극의 전위가 변동되기 때문에 절연막을 통하여 화소전극과 중복하여 보조용량선을 배치하여 화소용량(CLc)과 병렬인 보조용량(Cs)을 설치하고, 이것에 의해 화소전위의 변동을 억제하는 것이 알려져 있다.
그러나, 이 보조용량선은 제조공정수의 증대를 방지하기 위하여 주사선 재료 등과 동일 재료인 광불투과성 재료로 구성되는 것이 많기 때문에 보조용량선이 배치되는 영역은 광불투과가 되어 개구율을 저하된다.
이러한 이유 때문에, 화소전극과 이 화소전극에 인접하는 주사선 사이에 보조용량을 형성하고, 주사선에 인가되는 주사 펄스를 고안하여 화소전위의 변동을 억제하면서 높은 개구율을 유지하는 것이 일본국 특공평 1-34392호 공보등에 알려져 있다.
그러나, 이와 같은 구성에 있어서는 주사선과 화소전극의 중복된 부분에 층간 쇼트(short)가 생기기 쉬워 제조 수율의 저하를 초래한다.
또한, 이와 같은 구성에 의하면, 주사선 형상을 화소전극의 주변영역과 중복되도록 고안함으로써 화소전극의 표시에 기여하는 화소영역을 잘 설정할 수 있지만, 화소전극과 주사선의 중복부분으로 구성되는 보조용량(Cs)이 화소전위의 변동을 억제하기 위하여 필요한 용량치 이상으로 증대한다. 따라서, 주사 펄스의 지연을 초래하고, 화소전극으로의 입력부족, 또한 콘트라스트비의 저하를 초래한다. 주사펄스의 지연을 억제하기 위하여 주사선 폭을 증대하는 것도 생각되지만, 이 경우는 개구율의 저하를 초래한다.
본 발명은 상기한 기술 과제에 대처하여 이루어진 것으로, 주사선과 화소전극을 중복시켜 보조용량을 형성하는 표시장치용 어레이 기판에 관한 것으로서, 제조수율이 우수하며 개구율을 보다 높인 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.
또한, 본 발명은 적은 마스크수로 제조 수율을 저하시키지 않고 높은 생산성이 확보되는 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.
한편, 적은 마스크수로 제조수율을 저하시키지 않고 높은 생산성이 확보되는 표시장치용 어레이 기판 및 그 제조방법이 제안되어 있다(일본국 특개평 6-202153호, 일본국 특개평 6-208137호, 미국특허 제5483082호). 이 어레이 기판은 하기와 같은 구조를 가지고 있다.
게이트 단자부가 게이트 단자 하부 전극과 그 위의 게이트 절연막과 공통의 층을 이루는 절연막 및 패시베이션(passivation)막에 개구된 접촉구를 통하여 게이트 단자 하부 전극상에 적층되어 화소전극과 동일 재료의 투명전극으로 이루어진 게이트 단자 상부 전극으로 구성되며, 보조용량부는 Cs전극과 그 위의 절연막 및 i형 반도체층으로 이루어진 유전체막과, 그위의 n+형 반도체층 및 금속층으로 이루어진 대향전극으로 구성되어 있다.
그러나, 이러한 구조의 어레이 기판이면 보조용량부에 전압을 인가하는 경우에 동일한 전위로 인가하기 어려운 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 감안하여 각 보조용량부에 동일한 전위로 용이하게 인가하는 구성을 가진 어레이 기판을 제공한다.
본 발명의 제1태양에 따르면, 기판상에 배치되는 주사선과, 이 위에 배치되는 제1절연막, 이 위에 배치되는 반도체막, 상기 반도체막에 전기적으로 접속되는 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 드레인전극으로 도출되어 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 전기적으로 접속되는 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 화소전극은 적어도 상기 신호선상에 배치되는 제2절연막을 통하여 상기 소스전극에 전기적으로 접속되며, 또한 상기 화소전극은 상기 제1 및 제2절연막을 통하여 인접하는 상기 주사선과 중복되어 있는 것을 특징으로 하는 표시장치용 어레이 기판이 제공된다.
본 발명의 제2태양에 따르면, 기판상에 배치되는 주사선과, 이 위에 배치되는 제1절연막, 이 위에 배치되는 반도체막, 상기 반도체막위에 배치되는 채널 보호막, 상기 반도체막에 전기적으로 접속되는 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 드레인전극으로부터 도출되어 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 전기적으로 접속되는 화소전극을 구비한 표시장치용 어레이 기판의 제조방법에 있어서, 상기 기판상에 상기 주사선을 포함하는 제1배선층을 형성하는 공정과, 상기 제1절연막 및 반도체피막을 퇴적하는 공정과, 금속박막을 퇴적하고, 적어도 상기 금속 박막 및 상기 반도체막을 동일 마스크에 의거하여 패터닝하여 상기 신호선, 상기 소스전극 및 상기 드레인전극을 포함하는 제2배선층을 형성하는 공정과, 제2절연막을 퇴적하고, 상기 소스전극에 대응하는 상기 제2절연막에 제1접촉구를 형성하는 공정과, 상기 접촉구를 통하여 상기 소스전극에 전기적으로 접속되고, 또한 상기 주사선과 상기 제1 및 제2절연막을 통하여 중복된 상기 화소전극을 형성하는 공정을 구비하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조방법이 제공된다.
본 발명의 제1 및 제2태양에 따른 표시장치용 어레이 기판 및 그 제조방법에 의하면, 주사선과 신호선에 대해 적어도 화소전극이 절연막을 통하여 배치되어 있기 때문에 화소전극을 각 배선에 대해 충분히 근접하여 배치할 수 있고, 이것에 의해 높은 개구율을 달성할 수 있다. 또한, 예를 들면 화소전극은 적어도 제1 및 제2절연막의 2개의 절연막을 통하여 인접하는 주사선으로부터의 연재영역과 중복하여 배치되어 있기 때문에, 화소전극의 중복영역을 증대해도 절연불량에 의한 수율 저하를 초래하지 않는다.
또한, 상기한 구성에 의해 화소전극과 주사선의 중복영역이 증대해도, 이것에 의해 보조용량이 크게 증대되는 것을 방지할 수 있다. 즉, 주사선과 화소전극을 중복시켜 보조용량을 형성하는 경우, 보조용량이 충분히 크면 주사선에 관련된 용량 부가가 증대하고, 이것에 의해 소비전력의 증대 또는 주사펄스의 지연에 따른 입력불량, 콘트라스트비의 저하 등 표시특성의 악화를 초래한다. 그러나, 본 발명에 의하면, 예를 들면 화소전극의 개구부분을 확정하기 위해 화소전극의 주변과 주사선의 연재영역을 중복시키도록 구성해도, 화소전극은 적어도 제1 및 제2절연막의 2개의 절연막을 통하여 인접하는 주사선으로부터의 연재영역과 중복되기 때문에 보조용량이 대폭으로 증대되지 않는다.
본 발명의 제3태양에 따르면, 기판상에 배치되는 주사선과, 이 위에 배치되는 제1절연막, 이 위에 배치되는 반도체막, 상기 반도체막에 전기적으로 접속되는 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 드레인전극으로부터 도출되어 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 전기적으로 접속되는 화소전극을 구비한 표시장치용 어레이 기판의 제조방법에 있어서, 상기 주사선을 형성하는 제1공정과, 상기 제1절연막 및 반도체피막을 퇴적하는 제2공정과, 금속박막을 퇴적하고, 상기 금속박막 및 상기 반도체막을 동일 마스크에 의거하여 패터닝하여 상기 신호선, 상기 소스전극 및 드레인전극을 형성하는 제3공정과, 제2절연막을 퇴적하고, 상기 소스전극에 대응하는 상기 제2절연막에 제1접촉구를 형성하는 제4공정과, 상기 접촉구를 통하여 상기 소스전극에 전기적으로 접속되고, 또한 상기 제1 및 제2절연막을 통하여 상기 주사선과 중복된 상기 화소전극을 형성하는 제5공정을 구비하며, 또한 상기 박막트랜지스터 이외의 위치, 상기 화소전극과 상기 인접하는 하나 또는 다른 주사선에 걸친 위치에 있어서, 상기 제2공정과 동시에 상기 제1절연막 및 반도체피막을 퇴적하는 공정과, 상기 제3공정과 동시에 상기 금속박막을 퇴적하고, 상기 금속박막 및 상기 반도체막을 상기 마스크에 의거하여 패터닝하여 상기 광차폐층을 형성하는 공정과, 상기 제4공정과 동시에 상기 제2절연막을 퇴적하는 공정과, 상기 제5공정과 동시에 상기 하나 또는 다른 주사선의 일부를 덮도록 상기 화소전극을 형성하는 공정을 구비하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조방법이 제공된다.
본 발명의 제4태양에 따르면, 기판상에 배치되어 게이트전극 영역을 포함하는 복수개의 주사선 및 상기 주사선과 대략 평행한 보조용량선과, 이 위에 배치된 제1절연막, 적어도 상기 게이트전극 영역상에 배치되는 반도체막, 상기 반도체막에 전기적으로 접속되는 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 박막트랜지스터에 배치된 제2절연막과, 상기 드레인전극에 상기 제2절연막을 통하여 전기적으로 접속되는 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 상기 제2절연막을 통하여 전기적으로 접속되는 화소전극을 구비한 표시장치용 어레이기판에 있어서, 각 상기 보조용량선을 상기 각 보조용량선과 상기 제1 및 제2절연막을 통하여 대략 직교하는 방향으로 배치된 묶음 배선을 포함하며, 상기 각 보조용량선과 상기 묶음 배선은 도전층을 통하여 전기적으로 접속되는 보조용량선 연결부를 포함하는 것을 특징으로 하는 표시장치용 어레이 기판이 제공된다.
본 발명의 제5태양에 따르면, 기판상에 배치되는 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치되는 반도체막, 상기 반도체막에 전기적으로 접속되는 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 드레인전극으로부터 도출되어 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 전기적으로 접속되는 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 기판상의 둘레 테두리부에 위치하는 주사선 단자부에 상기 주사선을 인출하는 주사선 인출부가 배치되며, 상기 주사선 인출부는 상기 주사선과 동일한 재료로 형성된 제1도전층 및 상기 제1도전층과 절연층을 통하여 상기 신호선과 동일 재료로 형성된 제2도전층을 가지며, 상기 제1도전층과 상기 제2도전층을 상기 화소전극과 동일한 재료로 형성한 접속층으로 전기적으로 접속되는 것을 특징으로 하는 표시장치용 어레이 기판이 제공된다.
본 발명의 제6태양에 따르면, 기판상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속되는 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 드레인전극으로부터 도출되어 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 기판상의 둘레 테두리부에 위치하는 신호선 단자부에 상기 신호선을 인출하는 신호선 인출부가 배치되며, 상기 신호선 인출부는 상기 주사선과 동일한 재료로 형성된 제1도전층 및 이 제1도전층과 절연층을 통하여 상기 신호선과 동일한 재료로 형성된 제2도전층을 가지며, 상기 제1도전층과 상기 제2도전층을 상기 화소전극과 동일한 재료로 형성한 접속층으로 전기적으로 접속하는 것을 특징으로 하는 표시장치용 어레이 기판이 제공된다.
본 발명의 제7태양에 따르면, 기판상에 배치되는 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스전극 및 드레인전극을 포함한 박막트랜지스터와, 상기 박막트랜지스터상에 배치되는 제2절연막과, 상기 드레인전극에 상기 제2절연막을 통하여 전기적으로 접속되는 상기 주사선과 대략 직교하는 신호선과, 상기 소스전극과 상기 제2절연막을 통하여 전기적으로 접속되는 화소전극과, 상기 신호선에 신호선 인출부를 통하여 전기적으로 접속되는 신호선 단자부와, 상기 주사선에 주사선 인출부를 통하여 전기적으로 접속되는 주사선 단자부를 구비한 표시장치용 어레이 기판에 있어서, 상기 신호선 단자부 및 주사선 단자부는 상기 주사선과 동일한 재료로 형성되는 제1도전층 및 이 제1도전층상에 배치되는 상기 화소전극과 동일한 재료로 형성되는 제2도전층을 구비한 것을 특징으로 하는 표시장치용 어레이 기판이 제공된다.
[제1실시예]
이하, 본 발명의 제1실시예의 액정표시장치(1)에 대해서 제1도 내지 제13도에 의거하여 설명한다.
이 액정표시장치(1)는 칼라표시가 가능한 광투과형이며, 제2도에 도시한 바와 같이, 어레이 기판(100)과 대향기판(200)사이에 폴리이미드수지로 이루어지고, 서로 직교하는 방향으로 배향처리가 이루어진 배향막(141), (241)을 통하여 트위스트·네마틱(TN)액정이 유지되어 있다. 또한, 어레이 기판(100)과 대향기판(200)의 외부 표면에는 각각 편광판(311)(313)이 부착되어 구성되어 있다.
제1도는 어레이 기판(100)의 개략 평면도를 도시한 것이며, 도면중의 하부측이 액정표시장치(1)의 화면 상부측에 위치하는 것으로서, 도면중 하부측으로부터 상부측을 향해서 주사선이 차례로 선택되는 것이다.
어레이 기판(100)은 유리기판(101)상에 배치되는 480개의 Al-Y 합금으로 이루어진 주사선(111)를 포함하며, 각 주사선(111)의 한 단은 유리기판(101)의 한 단변(101a)측으로 인출되어 경사진 배선부(150)를 거쳐 주사선 패드(152)에 전기적으로 접속된다. 여기서는 주사선(111)을 Al-Y 합금으로 구성했지만, Mo-Ta합금, Mo-W 합금 또는 Al 또는 그 합금 등으로 구성해도 상관없다.
어레이 기판(100)은 유리기판(101)상에 주사선(111)과 대략 직교하는 1920개의 Mo-W합금으로 이루어진 신호선(110)을 포함하며, 각 신호선(110)은 유리기판(101)의 다른 한 단부 변(101a)측으로 인출되어 경사진 배선부(160)를 거쳐 신호선 패드(162)에 전기적으로 접속된다. 여기서는 신호선(110)을 Mo-W 합금으로 구성했지만, Mo-Ta합금, Al 또는 그 합금등으로 구성해도 상관없다.
이 주사선(111)과 신호선(110)의 교점 부분 근방에는 TFT(112)가 배치되어 있다. 또한, 이 TFT(112)에 접속되는 ITO로 이루어진 화소전극(131)이 주사선(111) 및 신호선(110)상에 층간 절연막(127)을 통하여 배치되어 있다. 이 층간 절연막(127)으로서는 질화실리콘막과 산화실리콘막 등의 무기절연막 또는 아크릴계 등의 유기수지피막으로 구성할 수 있지만, 이 무기절연막과 유기수지피막과의 다층막으로 구성함으로써 평면 평활성 및 층간절연성은 더욱 향상된다.
(TFT 영역의 구조)
TFT(112)영역의 구조에 대해서 설명한다.
각 주사선(111)은 서로 인접하는 화소전극(131)의 신호선(110)을 따른 단변(131a), (131b)과 중복되도록 가는 선형상으로 연재된 연재영역(113)을 포함한다. 화소전극(131)과, 화소전극(131)에 대응하는 주사선(111)에 대해 전단(前段)의 주사선(111)으로부터의 연재영역(113)과 중복영역(OS)은 제6도에 도시한 바와 같이, 제1게이트 절연막(115), 제2게이트 절연막(117) 및 층간 절연막(127)을 통하여 서로 중복되며, 이 중복영역(OS)에 의해 보조용량(Cs)이 구성된다. 또한, 이 실시예에서는 화소전극(13)은 전단의 주사선(111) 자체 모두 제1게이트 절연막(115), 제2게이트 절연막(117) 및 층간 절연막(127)을 통하여 서로 중복되며, 이 중복영역에서도 보조용량(Cs)이 구성된다.
이 어레이 기판(100)에 대향하는 대향기판(200)은 유리기판(201)상에 배치되며, TFT(121)영역, 신호선(110) 및 주사선(111)과 화소전극(131)의 틈을 차광하는 매트릭스형상의 수지성 차광막(211)을 포함한다. 또한, 화소전극(131)에 대응하는 영역에는 각각 적(R), 녹(G) 및 청(B)의 칼라필터(221)가 배치되며, 이 위에 투명전극 재료로 이루어진 대향전극(231)이 배치되어 구성된다.
이상과 같이, 이 액정표시장치(1)의 어레이 기판(100)에 의하면, 신호선(110) 및 주사선(111)과 화소전극(131)의 사이에는 층간 절연막(127) 또는 제1 및 제2게이트 절연막(115), (117) 및 층간 절연막(127)이 각각 배치되어 있기 때문에 화소전극(131)을 각 배선(110), (111)에 대해 충분히 근접 또는 중첩하여 배치할 수 있고, 이것에 의해 고개구율화를 실현할 수 있다.
또한, 이 실시예에 의하면, 보조용량(Cs)이 화소전극(131)과, 이 화소전극(131)과 인접하는 주사선(111)으로부터 연재되는 연재영역(113)과의 사이에서 형성되기 때문에, 별도 보조용량선등을 배치할 필요가 없고, 더욱 고개구율화가 가능하게 된다. 특히, 이 실시예에서는 TFT(112)는 주사선(111)으로부터 신호선(110)을 따라서 도출되는 영역을 게이트전극으로서 구성되기 때문에 화소전극(131)은 전단의 주사선(111) 자체에도 중첩시킬 수 있다. 이것에 의해, 충분한 보조용량선(Cs)의 확보와 고개구율화가 동시에 달성된다.
그리고, 화소전극(131)과 주사선(111) 및 연재영역(113) 사이에는 3종류의 절연막(115), (117), (127)이 각각 적층 배치되어 있기 때문에, 본 실시예의 구조에 기인한 층간 쇼트 등의 발생도 매우 경감된다.
따라서, 이 실시예에서는 화소영역이 대향기판(200)에 배치되는 차광막(211)이 아니라 어레이 기판(100)상의 주사선(111) 및 그 연재영역(113)에 의해서 획정된다. 따라서, 어레이 기판(100)과 대향기판(200)을 맞추는 정밀도에 의하지 않고, 주사선(111)을 패터닝하는 제1마스크 패턴과 화소전극(131)을 패터닝하는 제5마스크 패턴을 맞추는 정밀도에 의해서만 결정되기 때문에, 어레이 기판(100)과 대향기판(200)을 맞추는 것이 어긋나는 것을 고려하여 차광막(211) 폭에 마진을 설치할 필요가 없기 때문에 더욱 고개구율의 실현이 가능하게 된다.
또한, 화소전극을 획정하기 위하여 주사선(111)의 연재영역(113)을 화소전극(131)의 신호선(110)을 따르는 단변(131a)(131b)을 따라서 충분히 연재시켜도, 이 실시예에 의하면 화소전극(131)과 주사선(111)의 연재영역(113) 사이에는 제1게이트 절연막(115) 및 제2게이트 절연막(117)외에 층간 절연막(127)이 배치되어 있기 때문에 생산성을 손상시키지 않고 보조용량(Cs)의 대폭적인 증대를 억제할 수 있다.
또한, 제5도에 도시한 바와 같이 신호선(110)의 윤곽과 저저항반도체막(124a) 및 반도체막(120)의 윤곽이 일치되어 있다. 더욱 자세하게는 신호선(110)과 주사선(111)의 교차부에는 반드시 제1 내지 제2게이트 절연막(115), (117)외에 저저항반도체막(124a) 및 반도체막(120)이 적층되어 있다. 이 때문에, 각 패터닝을 할 때 마스크 어긋남이 생겨도 신호선(110)과 주사선(111) 사이의 용량변동이 없고, 제품간에 주사선 용량 또는 신호선 용량의 변동이 경감된다.
또한, 신호선(110)과 주사선(111)의 교차부에 있어서 정전기, 과정중의 쓰레기 또는 각 절연막(115), (117)의 핀홀에 기인하는 층간쇼트도 억제되어 높은 제조수율을 확보할 수 있다.
또한, 제6도에 도시한 바와 같이, 신호선(110)의 윤곽과 저저항반도체막(124a) 및 반도체막(120)의 윤곽이 일치되어 있기 때문에, 종래와 같이 다른 공정으로 패터닝되는 것과는 달리 각 패터닝을 할 때 마스크 어긋남이 생겨도, 신호선(110)과 주사선(111)의 연재 영역(113) 사이에 생기는 용량 변동도 충분히 억제할 수 있다.
또한, 신호선(110)과 주사선(111)의 연재영역(113)을 중첩, 즉 제6도에 있어서 신호선(111)을 통하여 인접하여 배치되는 연재영역(113)을 신호선(111)아래에서 접속하는 구조로 해도, 신호선(110)과 주사선(111)의 연재영역(113) 사이에는 각 절연막(115, 117)외에 반도체막(120)이 반드시 배치되기 때문에 정전기, 프로세스 중에서의 먼지, 또는 각 절연막(115, 117)의 핀볼에 기인하는 층간 쇼트도 억제되고, 이것에 의해 높은 제조 제품화율을 확보할 수 있다. 그리고 이와 같이 신호선(111)과 인접하는 화소전극(131)아래에 연재영역(113)을 배치하는 구성에 의해 신호선(111)과 화소전극(131)과의 사이의 용량결합이 연재영역(113)에 의해 실드되고, 화소전극(131)의 전위가 신호선(111)의 전위에 의해 받는 영향을 경감할 수 있다. 또, 신호선(111)과 절연막(115, 117) 사이에 배치되는 반도체막(120) 및 저저항반도체막(124a)의 윤곽선이 신호선(111)의 윤곽선과 일치하고 있다. 이런 이유에서 신호선(111)과 화소전극(131)을 충분하게 근접 배치할 수 있고, 이것에 의해 보다 한층 고(高) 개구율화가 달성된다.
(주사선의 외주부 부근의 구조)
주사선(111)의 외주부 부근의 구조에 대해서 제1도 및 제3도에 기초하여 설명한다.
Al-Y합금으로 이루어지는 주사선(111)은 유리기판(101)의 한 단변(101a)측에 인출되고, 경사진 배선부(150) 및 주사선 패드(152)로 유도되는 하층 배선부(111a)를 형성하고 있다.
경사진 배선부(150)에 있어서는 주사선(111)에서 연재되는 하층 배선부(111a)상에는 2층의 절연막(115, 117)이 적층배치되어 있다. 또한, 이 2층의 절연막(115, 117)상에는 반도체피막(119), 저저항 반도체피막(123) 및 신호선(110)과 동일공정으로 동일재료인 Mo-W합금막으로 이루어지는 상층 배선부(125a)가 적층되며, 이 상층 배선부(125a)상에는 층간 절연막(127)이 배치되어 있다.
그리고, 이 경사진 배선부(150)의 기부에 있어서는 한쌍을 이루는 제1접촉구(153)와 제2접촉구(154)가 각각 배선방향을 따라 근접하여 배치되며, 화소전극(131)과 동일공정으로 동일재료인 ITO로 이루어지는 주사선 접속층(131)에 의해 주사선(111)에서 연재되는 하층 배선부(111a)와 상층 배선부(125a)가 제1접촉구(153) 및 제2접촉구(154)를 통하여 전기적으로 접속되어 있다. 또한, 제2접촉구(154)는 하층 배선부(111a)의 주 표면의 일부를 노출하도록 2층의 절연막(115, 117), 반도체피막(119), 저저항 반도체피막(123) 및 상층 배선부(125a)를 관통하는 개구로서, 제1접촉구(153)는 상층 배선부(125a)의 주 표면의 일부를 노출하도록 층간 절연막(127)을 관통하는 개구이다.
또한, 주사선 패드(152)에 있어서는 역시 한쌍을 이루는 제1접촉구(155)와 제2접촉구(156)가 각각 배선방향을 따라 근접하여 배치되며, 화소전극(131)과 동일공정으로 동일재료인 ITO으로 이루어지는 주사선 접속층(131)에 의해 주사선(111)의 하층 배선부(111a)와 상층 배선부(125a)가 제1접촉구(155) 및 제2접촉구(156)를 통하여 전기적으로 접속되어 있다. 또한, 제2접촉구(156)는 상기한 제2접촉구(154)와 동일하게 하층 배선부(111a)의 주 표면의 일부를 노출하도록 2층의 절연막(115, 117), 반도체피막(119), 저저항 반도체피막(123) 및 상층 배선부(125a)를 관통하는 개구로서, 제1접촉구(155)는 상기한 제1접촉구(153)와 동일하게 상층 배선부(125a)의 주 표면의 일부를 노출하도록 층간 절연막(127)을 관통하는 개구이다.
이것에 의해 주사선(111)의 경사진 배선부(150)는 서로 다른 공정으로 패터닝되는 신호선(110)과 동일 재료, 동일 공정으로 제작되는 Mo-W합금막으로 이루어지는 상층 배선부(125a)와 Al-Y합금막으로 이루어지는 주사선(111)에서 연재되는 하층 배선부(111a)와의 적층 구조로 구성되며, 이 2층에 의해 경사진 배선부(150)의 기부와 주사선 패드(152)가 전기적으로 접속된다.
이 때문에 경사진 배선부(150)에 의해 상층 배선부(125a) 또는 하층 배선부(111a)의 한쪽이 단선해도, 다른 쪽이 접속되어 있기 때문에 경사진 배선부(150)에서의 단선 불량이 매우 경감된다.
또한, 경사진 배선부(150)는 Al을 주체로 한 저저항 재료인 Al-Y합금막으로 이루어지는 하층 배선부(111a)를 포함하기 때문에 충분한 저저항화가 도모된다.
또한, 본 실시예에서는 제2접촉구(156)의 영역, 즉 하층 배선부(111a)와 주사선 접속층(131)과의 적층 영역이 주로 주사선 패드(152)의 접속영역으로서 기능한다.
(신호선의 외주부 부근의 구조)
신호선(110)의 외주부 부근의 구조에 대해서 제1도 및 제4도에 기초하여 설명한다.
주사선(111)과 동일 공정에서 동일재료로 이루어지는 Al-Y합금막으로 이루어지는 하층 배선부(111b)가 각 신호선(110)에 대응하여 유리 기판(101)의 한 단변(101b)측의 신호선(110)의 경사진 배선부(160) 및 신호선 패드(162)에 배치되어 있다.
경사진 배선부(160)에 있어서는 하층 배선부(111b)상에는 2층의 절연막(115, 117)이 배치되어 있다. 또한, 이 2층의 절연막(115, 117)상에 반도체피막(119), 저저항 반도체피막(123) 및 신호선(110)에서 연재되는 Mo-W합금막으로 이루어지는 상층 배선부(125b)(신호선(110))가 적층되며, 이 상층 배선부(125b)상에는 층간 절연막(127)이 배치되어 있다.
그리고, 이 경사진 배선부(160)의 기부에 있어서는 한쌍을 이루는 제1접촉구(163)와 제2접촉구(164)가 각각 배선방향을 따라 근접하여 배치되며, 화소전극(131)과 동일공정에서 동일재료인 ITO막으로 이루어지는 신호선 접속층(131)에 의해 신호선(110)에서 연재되는 상층 배선부(125b)와 하층 배선부(111b)가 전기적으로 접속되어 있다. 또한, 제2접촉구(164)은 하층 배선부(111b)의 주 표면의 일부를 노출하도록 2층의 절연막(115, 117), 반도체피막(119), 저저항 반도체피막(123) 및 상층배선부(125b)를 관통하는 개구로서, 제1접촉구(163)는 상층 배선부(125b)의 주 표면의 일부를 노출하도록 층간 절연막(127)을 관통하는 개구이다.
또한, 신호선 패드(162)에 있어서는 역시 한쌍을 이루는 제1접촉구(165)와 제2접촉구(166)가 각각 배선방향에 근접하여 배치되며, 화소전극(131)과 동일 공정에서 동일 재료인 ITO로 이루어지는 신호선 접속층(131)에 의해 신호선(110)에서 연재되는 상층 배선부(125b)와 하층 배선부(111b)가 전기적으로 접속되어 있다. 또한, 제2접촉구(166)는 상기한 제2접촉구(164)와 동일하게 하층 배선부(111b)의 주 표면의 일부를 노출하도록 2층의 절연막(115, 117), 반도체피막(119), 저저항 반도체피막(123) 및 상층 배선부(125b)를 관통하는 개구로서, 제1접촉구(165)는 상기한 제2접촉구(163)와 동일하게 상층 배선부(125b)의 주 표면의 일부를 노출하도록 층간 절연막(127)을 관통하는 개구이다.
이것에 의해 경사진 배선부(160)에 있어서는 Mo-W합금막으로 이루어지는 신호선(110)에서 연재되는 상층 배선부(125b)와 주사선(111)과 동일공정에서 동일재료인 Al-Y합금막으로 이루어지는 하층 배선부(111b)가 적층 배치되며, 이 2층에 의해 경사진 배선부(160)의 기부와 신호선 패드(162)를 전기적으로 접속하고 있다.
그 때문에 경사진 배선부(160)에 있어서 Mo-W합금막으로 이루어지는 상층 배선부(125b) 또는 Al-Y합금막으로 이루어지는 하층 배선부(111b)의 한쪽이 단선해도 다른 쪽이 접속되어 있기 때문에 경사진 배선부(160)에 단선 불량이 생기는 것이 경감된다.
또한, 경사진 배선부(160)는 Al를 주체로 한 저저항 재료인 Al-Y합금막으로 이루어지는 하층 배선부(111b)를 포함하기 때문에 충분한 저저항화가 도모된다.
또한, 이 실시예에서는 제2접촉구(166)의 영역, 즉 하층 배선부(111b)와 주사선 접속층(131)과의 접촉영역이 주로 신호선 패드(162)의 접속 영역으로서 기능한다.
상기한 구성에 의하면 구동 IC의 범프, FPC(플렉시블·프린트·서킷)나 TCP(테이프·캐리어·패키지)의 전극 등을 신호선 패드(162) 및 주사선 패드(152)에 ACF(이방성 도전막) 등의 접속층을 통하여 전기적으로 접속하는 경우에, 신호선 패드(162) 및 주사선 패드(152)의 구성이 실질적으로 동일하기 때문에 신호선 패드(162) 및 주사선 패드(152)의 접속조건을 같게 해도 접속층에 인가되는 열이나 압력 등을 거의 같게 할 수 있으며, 이것에 의해 동일 조건에서의 제조가 가능하게 된다. 즉, 이 실시예에서는 주사선 패드(152)의 접속영역은 주로 주사선(11)에서 도출되는 Al-Y합금막으로 이루어지는 하층 배선부(111a)와 화소전극(131)과 동일 재료인 ITO로 이루어지는 주사선 접속층(131)과의 적층 구조로 구성되며, 또한 신호선 접속패드(162)의 접속 영역은 주로 주사선(111)과 동시에 형성되는 Al-Y합금막으로 이루어지는 하층 배선부(111b)와 화소전극(131)과 동일재료인 ITO로 이루어지는 신호선 접속층(131)과의 적층 구조로 구성되어 있으며, 그 구조는 실질적으로 동일하다.
(어레이 기판의 제조공정)
다음에 이 어레이 기판(100)의 제조공정에 대해서 제7도에서 제13도를 참조하여 상세하게 설명한다.
(1) 제1공정
제7도에 나타내는 바와 같이 유리 기판(101)상에 스패터에 의해 Al-Y합금막, Mo막을 각각 200nm두께, 30nm 두께로 연속하여 퇴적하고, 제1마스크 패턴을 사용하여 노광(露光)하며, 현상, 패터닝(제1패터닝)을 거친다.
이것에 의해 유리 기판(101)상에 480개의 주사선(111)을 제작하며, 또 그 한 단변(101a)측에 있어서 주사선(111)의 경사진 배선부(150) 및 주사선 패드(152)를 구성하는 하층 배선부(111a), 한 단변(101b)에 있어서 신호선(110)의 경사진 배선부(160) 및 신호선 패드(162)를 구성하는 하층 배선부(111b)를 각각 동시에 제작한다.
또한, TFT영역에서는 주사선(111)과 일체로 주사선(111)과 직교하는 방향으로 도출되는 게이트 전극을 제작한다. 또한, 주사선(111)의 패터닝시에 주사선(111)과 직교하는 방향으로 도출되며, 보조용량(Cs)을 형성하기 위한 연재영역(113)도 동시에 제작해 둔다(제1도 참조).
(2) 제2공정
제1공정 후, 제8도에 나타내는 바와 같이 플라즈마CVD법에 의해 150nm두께의 산화 실리콘막으로 이루어지는 제1게이트 절연막(115)을 퇴적한 후, 또 150nm두께의 질화 실리콘막으로 이루어지는 제2게이트 절연막(117), 50nm 두께의 a-Si:H로 이루어지는 반도체피막(119) 및 200nm 두께의 질화 실리콘막으로 이루어지는 채널보호피막(121)을 연속적으로 공기에 방치하는 일이 없이 막을 형성한다.
(3) 제3공정
제2공정 후, 제9도에 나타내는 바와 같이 주사선(111)을 마스크로 한 이면(裏面) 노광기술에 의해 주사선(111)에 자기정합적으로 채널 보호피막(121)을 패터닝하고, 또 TFT영역에 대응하도록 제2마스크 패턴을 이용하여 노광하고, 현상, 패터닝(제2패터닝)을 거쳐 섬형상의 채널 보호막(122)을 제작한다.
(4) 제4공정
제3공정 후, 제10도에 나타내는 바와 같이 양호한 오믹 컨택트가 얻어지는 바와 같이 노출하는 반도체피막(119) 표면을 불산(HF)계 용액에서 처리하고, 플라즈마 CVD법에 의해 불순물로서 인을 포함하는 30nm 두께의 n+a-Si:H로 이루어지는 저저항 반도체피막(123)을 퇴적하고, 또 300nm 두께의 Mo-W합금막(125)을 스패터에 의해 퇴적한다.
(5) 제5공정
제4공정 후, 제11도에 나타내는 바와 같이 제3마스크 패턴을 이용하여 노광, 현상하고, Mo-W합금막(125), 저저항 반도체피막(123) 및 반도체피막(119)을 질화 실리콘막으로 이루어지는 제1게이트 절연막(115) 또는 제2게이트 절연막(117)과 채널 보호막(122)과의 에칭 선택비를 제어하는 것에 의해 일괄하여 플라즈마 에칭에 의해 패터닝한다(제3패터닝).
이것에 의해 TFT영역에 있어서는 저항 반도체막(124a)과 소스 전극(126b)을 일체로 제작하고, 저저항반도체막(124b) 및 신호선(110)과 일체로 드레인 전극(126a)을 제작한다.
주사선 패드(152) 및 경사진 배선부(150)의 기부에 있어서는, 하층 배선부(111a)상을 따라 Mo-W합금막(125)을 패터닝하여 상층 배선부(125a)를 형성하며, 또한 상층 배선부(125a)를 따라 저저항 반도체피막(123) 및 반도체피막(119)을 일괄하여 패터닝한다. 이것과 동시에 상기한 제2접촉구(154, 156)에 대응하는 상층 배선부(125a), 저저항 반도체피막(124) 및 반도체피막(119)을 관통하는 개구(154a, 156a)를 제작한다.
마찬가지로 신호선 패드(162) 및 경사진 배선부(160)의 기부에 있어서도 하층 배선부(111b)상을 따라 Mo-W합금막(125)을 패터닝하여 신호선(110)에서 연재되는 상층 배선부(125b)를 형성하며, 또한 상층 배선부(125b)를 따라 저저항 반도체피막(123) 및 반도체피막(119)을 일괄하여 패터닝한다. 이것과 동시에 상기한 제2접촉구(164, 166)에 대응하는 영역의 상층 배선부(125b), 저저항 반도체피막(123) 및 반도체피막(119)을 관통하는 개구(164a, 166a)를 제작한다.
여기서는 Mo-W합금막(125), 저저항 반도체피막(123) 및 반도체피막(119)을 드라이 에칭에 의해 패터닝했지만, 왯(wet) 에칭이어도 무방하다.
(6) 제6공정
제5공정 후, 이 위에 200nm 두께의 질화 실리콘막으로 이루어지는 층간 절연막(127)을 퇴적한다.
그리고, 제12도에 나타내는 바와 같이 제4마스크 패턴을 사용하여 노광, 현상하고, 소스 전극(126b)에 대응하는 영역의 일부의 층간 절연막(127)을 제거하여 드라이 에칭에 의해 접촉구(129a)를 형성한다.
주사선 패드(152) 및 경사진 배선부(150)의 기부에 있어서는 개구(154a, 156a)에 대응하는 제1 및 제2게이트 절연막(117)과 함께 층간 절연막(127)을 일괄하여 제거하며 제2접촉구(154, 156)를 형성하며(제4 패터닝), 또 제2접촉구(154, 156) 근방의 층간 절연막(127)을 제거하여 제2접촉구(154, 156)와 한쌍을 이루는 제1접촉구(153, 155)를 제작한다.
동시에 신호선 패드(162) 및 경사진 배선부(160)의 기부에 있어서는 개구(164a, 166a)에 대응하는 제1 및 제2게이트 절연막(117)과 함께 층간 절연막(127)을 일괄하여 제거하며 제2접촉구(164, 166)을 형성함과 동시에 제2접촉구(164, 166) 근방의 층간 절연막(127)을 제거하여 제2접촉구(164, 166)와 각각 한쌍을 이루는 제1접촉구(163, 165)를 제작한다.
(7) 제7공정
제6공정 후, 제13도에 나타내는 바와 같이 이 위에 100nm 두께의 ITO막을 스패터에 의해 퇴적하고, 제5마스크 패턴을 이용하여 노광, 현상, 드라이 에칭에 의한 패터닝(제5패터닝)을 거쳐, 화소전극(131)을 제작한다. ITO막의 패터닝도 드라이 에칭을 대신하여 왯 에칭이어도 무방하다.
주사선 패드(152) 및 경사진 배선부(150)의 기부에 있어서는 제1접촉구(153, 155)와 제2접촉구(154, 156)를 각각 전기적으로 접속하기 위한 주사선 접속층(131)을 형성하고, 이것에 의해 주사선(111)과 주사선 패드(152)는 하층 배선부(111a)와 상층 배선부(125a)의 2층 구조의 경사진 배선부(150)에 의해 전기적으로 접속된다.
신호선 패드(162) 및 경사진 배선부(160)의 기부에 있어서도 제1접촉구(163, 165)와 제2접촉구(164, 166)를 각각 전기적으로 접속하기 위한 신호선 접속층(131)을 동시에 형성하고, 이것에 의해 신호선(110)과 신호선 접속패드(162)는 하층 배선부(111b)와 상층 배선부(125b)의 2층 구조의 경사진 배선부(160)에 의해 전기적으로 접속된다.
이상과 같이 이 실시예의 어레이 기판에 의하면 기본 구성을 5장의 마스크에 의해 어레이 기판을 제작할 수 있다. 즉, 화소전극을 최상층에 배치하고, 이것에 따라 신호선, 소스, 드레인 전극과 함께 반도체피막 등을 동일 마스크 패턴에 기초하여 일괄하여 패터닝하며, 또한 소스 전극과 화소전극과의 접속용 접촉구의 제작과 함께, 신호선이나 주사선의 접속단을 노출하기 위한 접촉구의 제작을 동시에 실시하는 것으로, 적은 마스크수로 생산성을 향상할 수 있으며, 또 제조 제품화율을 저하시키는 일도 없다.
또한, 신호선 및 주사선의 각 경사진 배선부에 있어서는 신호선을 이루는 Mo-W합금막으로 이루어지는 상층 배선부와 주사선을 Al-Y합금막으로 이루어지는 하층 배선부와의 2충에 의해 형성되며, 각 경사진 배선부의 기부와 각 패드를 전기적으로 접속하고 있다. 그 때문에 경사진 배선부에 있어서, 상층 배선부 또는 하층 배선부의 한쪽이 단선해도 다른 쪽이 접속되어 있기 때문에 경사진 배선부가 단선하는 일이 없다.
또한, 경사진 배선부는 적어도 Al을 주체로 한 저저항 재료로 구성되는 배선층을 포함하기 때문에 충분한 저저항화가 도모된다.
또한, 구동 IC의 범프나 TCP 등의 전극을 접속하기 위한 신호선 패드 및 주사선 패드는 실질적으로 동일 구성이기 때문에 양자를 동일 조건으로 접속하는 것이 가능하게 된다.
(그 밖의 변경예)
이 실시예에서는 반도체막을 a-Si:H로 구성하는 경우에 대해서 설명했지만, 다결정 실리콘막 등이어도 좋은 것은 말할 나위도 없다. 또한 주변 영역에 구동회로부를 일체적으로 구성해도 좋다.
또한, 신호선이나 주사선상에 화소전극을 일부 중복시켜 배치하는 경우, 적어도 화소전극과 신호선 사이에 절연층을 통하여 금속막 등으로 실드 전극을 배치하도록 하면 화소전극이 신호선으로부터의 전위에 의한 영향을 경감시킬 수 있다.
(신호선 및 주사선의 외부 둘레부 부근의 구조의 변경예)
제14도에 나타내는 바와 같이 신호선(110)의 외주부 부근의 구조의 변경예에 대해서 설명한다.
주사선(111)과 동일공정에서 동일재료로 이루어지는 Al-Y합금막으로 이루어지는 하층 배선부(111b)가 각 신호선(110)에 대응하여 유리 기판(101)의 한 단변(101b)측의 신호선(110)의 경사진 배선부(160) 및 신호선 패드(162)에 배치되어 있다.
경사진 배선부(160)에 있어서는 하층 배선부(111b)상에는 2층의 절연막(115, 117)이 배치되어 있다. 또한, 이 2층의 절연막(115, 117)상에 반도체피막(119), 저저항 반도체피막(123) 및 신호선(110)에서 연재되는 Mo-W합금막으로 이루어지는 상층 배선부(125b)(신호선(111))가 적층되며, 이 상층 배선부(125b)상에는 층간 절연막(127)이 배치되어 있다.
그리고 이 경사진 배선부(160)의 기부에 있어서는 상기한 실시예와 동일하고, 신호선 패드(162)에 있어서는 한쌍의 제1접촉구(175)의 제2접촉구(176)가 각각 배치되며, 화소전극(131)과 동일공정에서 동일재료인 ITO로 이루어지는 신호선 접속층(131)에 의해 신호선(110)에서 연재되는 상층 배선부(125b)와 하층 배선부(111b)를 전기적으로 접속하고 있다. 또한, 제1접촉구(175)는 하층 배선부(111b)의 주 표면의 일부를 노출하는 것과 같이 3층의 절연막(115, 117), 반도체피막(119), 저저항 반도체피막(123) 및 상층 배선부(125b)를 관통하는 개구로서, 제2접촉구(176)는 상층 배선부(125b)의 주 표면의 일부를 노출하도록 층간 절연막(127)을 관통하는 개구이다.
이와 같이 이 변경예는, 상기한 실시예와는 신호선 패드(162)가 주로 하층 배선부(111b), 2층의 절연막(115, 117), 이 2층의 절연막(115, 117)상에 배치되는 반도체피막(119), 저저항 반도체피막(123), 신호선(110)에서 연재되는 Mo-W합금막으로 이루어지는 상층 배선부(125b)(신호선(110)) 및 화소전극(131)을 구성하는 ITO로 이루어지는 신호선 접속층(131)의 적층 구조로 구성되는 점에 있어서 상이한 점 이외는 상기한 실시예와 동일하다.
또한, 주사선(111)의 외주부 부근의 구조에 대해서도 신호선측과 동일하게 하는 편이 바람직하다.
[제2실시예]
이하, 본 발명의 제2실시예인 광투과형의 액정표시장치(1)에 대해서 제15도에서 제26도에 기초하여 설명한다.
제16도에 나타내는 바와 같이 액정표시장치(1)는 어레이 기판(100)과 대향기판(200) 사이에 폴리이미드 수지로 이루어지고, 서로 직교하는 방향으로 대향 처리가 실시된 배향막(141, 241)을 통하여 트위스트·네마틱 액정이 유지되어 있다. 또한, 어레이 기판(100)과 대향기판(200)과의 외표면에는 각각 편광판(311, 313)이 부착되어 구성되어 있다.
제15도는 이 실시예의 어레이 기판(100)의 개략 평면도를 나타내는 것이지만, 도면 중 하측이 액정표시장치(1)의 화면상측에 위치하는 것으로서, 도면 중 하측에서 상측을 향하여 주사선이 순차 선택되는 것이다.
어레이 기판(100)은 유리 기판(101)상에 배치되는 480개의 Al-Y합금으로 이루어지는 주사선(111)을 포함하고, 각 주사선(111)의 일단은 유리 기판(101)의 한 단변(101a)측에 인출되며, 경사진 배선부(150)를 거쳐 주사선 패드(152)를 형성하고 있다. 또한, 이 경사진 배선부(150) 및 주사선 패드(152)의 구조는 제1실시예와 동일한 구조이고, 또 제조공정도 동일하게 제조할 수 있다.
어레이 기판(100)은 유리 기판(101)상에 주사선(111)과 거의 직교하는 1920개의 Mo-W합금으로 이루어지는 신호선(110)을 포함하며, 각 신호선(110)은 유리 기판(101)의 일단이 다른 한 단변(101b)측으로 인출되며, 경사진 배선부(160)를 거쳐 신호선 패드(162)를 형성하고 있다. 또한 이 경사진 배선부(160) 및 신호선 패드(162)의 구조는 제1실시예와 동일한 구조이고, 또한 제조공정도 동일하게 제조할 수 있다.
이 주사선(111)과 신호선(110)의 교점 부분에는 TFT(112)가 배치되어 있다. 또한, TFT(112)의 화소전극(131)이 주사선(111) 및 신호선(110)상에 층간 절연막(127)을 통하여 배치되어 있다. 이 층간 절연막(127)으로는 질화 실리콘막 등의 무기절연막으로 구성할 수 있지만, 이 무기 절연막과 유지수지피막과의 다층막으로 구성하는 것에 의해 표면 평활성 및 층간 절연성은 보다 한층 향상된다.
(TFT영역의 구조)
TFT(112)영역의 구조에 대해서 설명한다.
각 주사선(111)은 이웃하는 화소전극(131)의 신호선(110)을 따르는 단변(131a, 131b)과 중복하도록 가는 선형상으로 연재되는 연재영역(113)을 포함한다. 이 연재 영역(113)과 화소전극(131)과의 중복영역(OS)은 제4도에 나타내는 바와 같이 제1게이트 절연막(115), 제2게이트 절연막(117) 및 층간 절연막(127)을 통하여 서로 중복되어 보조용량(Cs)이 구성되어 있다.
TFT영역(121)이외의 위치로, 화소전극(131)의 주사선(111)을 따르는 상단변의 위치와, 주사선(111)이 걸쳐진 위치 사이에는 평면 직사각형의 광차폐층(170)이 설치되어 있다. 이 광차폐층(170)은 신호선(110)과 동일재료로 구성되어 있다.
이 어레이 기판(100)에 대향하는 대향기판(200)은 유리 기판(201)상에 배치되며, TFT(121)영역, 신호선(110) 및 주사선(111)과 화소전극(131)의 간격을 차광하는 매트릭스 형상의 수지성의 차광막(211)을 포함한다. 또한, 화소전극(131)에 대응하는 영역에는 각각 적색(R), 녹색(G) 및 청색(B)의 칼라 필터(221)가 배치되며, 이 위에 투명전극재료로 이루어지는 대향전극(231)이 배치되어 구성된다.
이상과 같이 이 실시예의 액정표시장치(1)의 어레이 기판(100)에 의하면 신호선(110) 및 주사선(111)과 화소전극(131) 사이에는 층간 절연막(127), 또는 제1 및 제2게이트 절연막(115, 117) 및 층간 절연막(127)이 각각 배치되어 있기 때문에 화소전극(131)을 각 배선(110, 111)에 대해서 충분하게 근접, 또는 중첩하여 배치할 수 있으며, 이것에 의해 고 개구율화를 실현할 수 있다.
또, 보조용량(Cs)이 화소전극(131)과 이 화소전극(131)과 인접하는 주사선(111)에서 연재되는 연재영역(113) 사이에서 형성되기 때문에 별도의 보조용량선 등을 배치할 필요가 없으므로, 한층 고 개구율화가 가능하게 된다. 그리고, 화소전극(131)과 연재영역(113) 사이에는 3가지 종류의 절연막(115, 117, 127)이 배치되어 있기 때문에 본 실시예의 구조에 기인한 충간 쇼트 등의 발생도 매우 경감된다.
그런데, 이 실시예에서는 화소영역이 대향기판(200)에 배치되는 차광막(211)이 아니고 어레이 기판(100)상의 연재 영역(113)에 의해 확정된다. 또한, 광차폐층(170)이 화소전극(131)의 상단변과, 이 화소전극(131)에 대응하는 주사선(111) 사이에 설치되어 있기 때문에 이 광차폐층(170)도 화소영역단의 상단변을 획정하는 역할을 다하고 있다. 따라서, 어레이 기판(100)과 대향기판(200)과의 맞춤 정밀도에 따르지 않고, 주사선(111)을 패터닝하는 제1마스크 패턴과 화소전극(131)을 패터닝하는 제5마스크 패턴과의 맞춤 정밀도에 의해서만 결정되기 때문에 어레이 기판(100)과 대향기판(200)의 맞춤 어긋남을 고려하여 차광막(211)폭에 마진을 설치할 필요가 없기 때문에 더욱 고 개구율을 실현할 수 있다.
또한, 화소영역을 획정하기 위해서 주사선(111)의 연재영역(113)을 화소전극(131)의 신호선(110)을 따르는 단변(131a, 131b)을 따라 충분하게 연재시켜도 이 실시예에 의하면 화소전극(131)과 주사선(111)의 연재영역(113) 사이에는 제1게이트 절연막(115) 및 제2게이트 절연막(117)외에 층간 절연막(127)이 배치되어 있기 때문에, 생산성을 손상하는 일이 없이 보조용량(Cs)의 대폭적인 증대를 억제할 수 있다.
또한, 이 실시예에 의하면 제17도에 나타내는 바와 같이 신호선(110)의 윤곽과 저저항반도체막(124a) 및 반도체막(120)의 윤곽이 일치하고 있다. 더 상세하게는 신호선(110)과 주사선(111)의 교차부에는 반드시 제1 내지 제2게이트 절연막(115, 117)외에 저저항반도체막(124a) 및 반도체막(120)이 적층되어 있다. 이 때문에 각 패터닝시에 마스크 어긋남이 발생해도 신호선(110)과 주사선(111) 사이의 용량변동이 없으며, 이 때문에 제품간에서 주사선 용량 또는 신호선 용량의 변동이 경감된다. 또한, 신호선(110)과 주사선(111)의 교차부에 있어서의 정전기, 프로세스 중에서의 먼지, 또는 2층의 절연막(115, 117)의 핀홀에 기인하는 층간 쇼트도 억제되며, 이것에 의해 높은 제조 제품화율을 확보할 수 있다.
또한, 이 실시예에 의하면 제18도에 나타내는 바와 같이 신호선(110)의 윤곽과 저저항반도체막(124a) 및 반도체막(120)의 윤곽이 일치하고 있기 때문에 각 패터닝시에 마스크 어긋남이 발생해도 신호선(110)과 주사선(111)의 연재영역(113) 사이에 생기는 용량변동도 충분하게 억제할 수 있다.
또한, 신호선(110)과 주사선(111)의 연재영역(113)을 중첩, 즉 제18도에 있어서 신호선(111)을 통하여 인접하여 배치되는 연재영역(113)을 신호선(111)아래에서 접속하는 구조로 해도, 신호선(110)과 주사선(111)의 연재영역(113) 사이에는 각 절연막(115, 117)외에 반도체막(120)이 반드시 배치되기 때문에 정전기, 프로세스중에서의 먼지, 또는 각 절연막(115, 117)의 핀홀에 기인하는 층간 쇼트도 억제되며, 이것에 의해 높은 제조 제품화율을 확보할 수 있다. 그리고 이와 같이 신호선(111)과 인접하는 화소전극(131)아래에 연재영역(113)에 배치하는 구성에 의해 신호선(111)과 화소전극(131)과의 사이의 용량결합이 연재영역(113)에 의해 실드되고, 화소전극(131)의 전위가 신호선(111)의 전위에 의해 받는 영향을 경감할 수 있다. 게다가 신호선(111)과 절연막(115, 117) 사이에 배치되는 반도체막(120) 및 저저항반도체막(124a)의 윤곽선이 신호선(111)의 윤곽선과 일치하고 있다. 이 이유에서 신호선(111)과 화소전극(131)을 충분하게 근접배치할 수 있으며, 이것에 의해 한층 고개구율화가 달성된다.
(어레이 기판의 제조공정)
다음에 이 어레이 기판(100)의 제조공정에 대해서 제20도에서 제26도를 참조하여 상세하게 설명한다.
(1) 제1공정
제20도에 나타내는 바와 같이 A-A'선 단면의 위치에 있어서는 유리 기판(101)상에 스패터에 의해 Al-Y합금막상에 Mo막을 각각 200nm두께, 30nm두께로 퇴적하고, 제1마스크 패턴을 이용하여 노광하고, 현상, 패터닝(제1패터닝)을 거쳐 480개의 주사선(111)을 제작한다. 또한, 주사선(111)의 패터닝시에 연재영역(113)도 동시에 제작한다(제15도 참조).
D-D'선 단면의 위치에 있어서도 상기와 동일하게 유리기판(101)상에 주사선(111)을 제작한다.
(2) 제2공정
제1공정 후, 제21도에 나타내는 바와 같이 A-A'선 단면의 위치에 있어서는 플라즈마 CVD법에 의해 150nm 두께의 산화 실리콘막으로 이루어지는 제1게이트 절연막(115)을 퇴적한 후, 150nm두께의 질화 실리콘막으로 이루어지는 제2게이트 절연막(117), 50nm 두께의 a-Si:H로 이루어지는 반도체피막(119) 및 200nm 두께의 질화 실리콘막으로 이루어지는 채널보호피막(121)을 연속적으로 공기에 방치하는 일이 없이 막을 형성한다.
D-D'선 단면의 위치에 있어서도 상기와 동일하게 제1게이트 절연막(115)과 제2게이트 절연막(117) 및 채널보호피막(121)을 제작한다.
(3) 제3공정
제2공정 후, 제22도에 나타낸 것과 같이 A-A'선단면의 위치에서는 주사선(111)을 마스크로 한 이면 노광(露光)기술에 의해 주사선(111)에 자기정합적으로 채널 보호 피막(121)을 패터닝하고, TFT 영역에 대응하도록 제2마스크 패턴을 사용하여 노광시키고 현상, 패터닝(제2 패터닝)을 거쳐 섬형상의 채널 보호막(122)을 제작한다.
D-D'선단면의 위치에서는, 패터닝에 의해 채널 보호 피막(121)은 제거된다.
(4) 제4공정
제3공정 후, 제23도에 나타낸 것과 같이 A-A'선단면의 위치에서는 양호한 오믹 컨택트가 얻어지도록 노출시키는 반도체피막(119) 표면을 불산(HF)계 용액으로 처리하고 플라즈마 CVD법에 의해 불순물로서 인을 포함한 30nm 두께의 n+a-Si:H로 이루어진 저저항 반도체피막(123)을 침적시키며 300nm 두께의 Mo-W 합금막(125)을 스패터에 의해 침적시킨다.
D-D'선단면의 위치에서도 상기와 같이 저저항 반도체피막(123)을 침적시킨 후, Mo-W 합금막(125)을 침적시킨다.
(5) 제5공정
제4공정 후, 제24도에 나타낸 것과 같이 A-A'선단면의 위치에서는 제3마스크 패턴을 사용하여 노광, 현상하고, Mo-W 합금막(125), 저저항 반도체피막(123) 및 반도체피막(119)을 질화실리콘막으로 이루어진 제2게이트 절연막(117) 및 채널 보호막(122)의 에칭 선택비를 제어함으로써 일괄하여 플라즈마 에칭에 의해 패터닝(제3패터닝)하며, 반도체막(120), 저저항반도체막(124a, 124b), 소스 전극(126b), 신호선(110) 및 신호선(110)과 일체의 접속단(110a)(제15도 참조) 및 신호선(110)과 일체의 드레인 전극(126a)을 제작한다.
D-D'선단면의 위치에서도 상기와 동일하게 하고, 반도체막(120), 저저항 반도체막(124b) 및 Mo-W 합금막(125)을 섬이 빠진 형상으로 패터닝한다.
이에 의해 MO-W 합금막(125)의 위치가 광 차폐층(170)을 형성한다. 이 경우에 광 차폐층(170)이 주사선(111)을 전부 덮지 않고 일부분을 덮도록 한다.
(6) 제6공정
제5공정 후, 200nm 두께의 질화실리콘막으로 이루어진 층간 절연막(127)을 침적시키고, 제25도에 나타낸 것과 같이 A-A'선단면의 위치에서는 제4마스크 패턴을 사용하여 광에 노출시키고 현상하여, 소스 전극(126b)에 대응하는 층간 절연막(127)을 제거하며 접촉구(129a)를 형성한다. 또한 신호선(110)의 접속단(100a)(제15 참조) 대응하는 층간 절연막(127)을 제거하고 접촉구(129c)를 형성한다(제4패터닝).
D-D'선단면의 위치에 있어서도 상기와 같이 층간 절연막(127)을 형성한다.
(7) 제7공정
제6공정 후, 제26도에 나타낸 것과 같이 A-A'선단면의 위치에 있어서는 이 위에 100nm 두께의 ITO막을 스패터에 의해 침적시키고 제5마스크 패턴을 사용하여 광에 노출, 현상, 패터닝(제5패터닝)을 거쳐, 화소 전극(131)을 제작한다(제15도 참조).
D-D'선단면의 위치에서는 상기와 같이 화소전극(131)을 층간 절연막(127) 위에 설치한다. 이 경우에 광 차폐층(170)이 주사선(111)과 화소전극(131)에 배치되도록 한다.
이상과 같이, 이 실시예의 어레이 기판에 의하면, 기본 구성을 5장의 마스크에 의해 어레이 기판을 제작할 수 있다. 즉, 화소전극을 최상층에 배치하고 이에 수반하여 신호선, 소스, 드레인 전극과 함께 반도체피막 등을 동일한 마스크 패턴에 기초하여 일괄하여 패터닝함과 동시에, 소스 전극과 화소전극의 접속용 접촉구를 제작하고, 동시에 신호선이나 주사선의 접속단을 노출시키기 위한 콘택트홀의 제작을 실시함으로써 적은 마스크수로 생산성을 향상시킬 수 있으며 제조수율을 저하시키는 일도 없다.
또한 상기 제조공정에 있어서는, 화소전극(131)과 화소전극(131)에 대응하는 주사선(111)이 걸친 위치에 광 차폐층(170)을 동시에 형성할 수 있다. 이 경우에 제조공정을 늘릴 필요가 없다.
이 실시예에서는 화소전극(131)과 화소전극(131)에 대응하는 주사선(111)이 걸친 위치에 광 차폐층(170)을 배치했지만, 화소전극(131)과 화소전극(131)에 대응하는 주사선(111)의 전(前)단 또는 다음 단의 주사선(111)에 걸친 위치에 광 차폐층(170)을 배치해도 상관 없다.
(광 차폐층에 관한 변경예)
제27도는 광 차폐층에 관한 변경예이고 제2실시예와 다른 점은 광차폐층(180)이 화소전극(131)과 화소전극(131)에 대응하는 주사선(111)의 전단의 주사선(111)과 화소전극(131)의 하변을 덮어 배치된 점에 있으며, 광 차폐층(170)과는 전기적으로 절연되어 있는 것이다. 또한 광 차폐층(170)의 광 차폐층(180)을 절연하지 않고 일체로 해도 좋다.
이와 같은 구성에 의하면 화소 영역의 개구를 어레이 기판상에서 획정할 수 있고 이에 의해 고개구율화가 실현된다.
(그 외의 변경예)
이 실시예에서는 반도체막을 a-Si:H로 구성하는 경우에 관해서 설명했지만, 다결정실리콘막 등에서도 좋다. 또한 주변 영역에 구동회로부를 일체적으로 구성해도 좋다.
또한 신호선이나 주사선상에 화소전극을 일부 중복시켜 배치하는 경우, 적어도 화소전극과 신호선 사이에 절연층을 통하여 금속막 등으로 실드 전극을 배치하도록 하면, 화소전극이 신호선으로부터의 전위에 의한 영향을 경감시킬 수 있다.
[제3실시예]
이하, 본 발명의 제3실시예의 액정표시장치(1)에 관해서 제28도에서 제38도를 참조하여 설명한다.
제29도에 나타낸 것과 같이 액정표시장치(1)는 어레이 기판(100)과 대향기판(200) 사이에 폴리이미드 수지로 이루어지고 서로 직교하는 방향으로 배향처리가 이루어진 배향막(141, 241)을 통하여 트위스트·네마틱 액정으로 이루어진 액정층(400)이 유지되어 있다. 또한 어레이 기판(100)과 대향기판(200)의 외부표면에는 각각 편광판(311, 313)이 부착되어 구성되어 있다.
어레이 기판(100)은 유리기판(101) 상에 배치된 480개의 Al-Y 합금으로 이루어진 주사선(111), 이 주사선(111)과 동일한 재로이고 동일한 공정으로 제작된 주사선(111)과 각 평행한 보조 용량선(113), 주사선(111)과 보조용량선(113) 상에 배치된 산화실리콘막으로 이루어진 제1게이트 절연막(115), 이 위에 침적된 질화실리콘막으로 이루어진 제2게이트 절연막(117)을 포함한다.
어레이 기판(100)은 유리기판(101) 상에 배치된 480개의 Al-Y 합금으로 이루어진 주사선(111)을 포함하고 각 주사선(111)의 한 단은 유리기판(101)의 한 단부 변(101a)측에 인출되며, 경사진 배선부(150)를 거쳐 주사선 패드(152)를 형성하고 있다. 또한 이 경사진 배선부(150) 및 주사선 패드(152)의 구조는 제1실시예와 동일한 구조이고, 동일한 공정으로 제조할 수 있다.
어레이 기판(100)은 유리기판(101) 상에 주사선(111)과 거의 직교하는 1920개의 Mo-W 합금으로 이루어진 신호선(110)을 포함하고 각 신호선(110)은 유리기판(101)의 한 단은 다른 한 단부 변(101b)측에 인출되며 경사진 배선부(160)를 거쳐 신호선 패드(162)를 형성하고 있다. 또한 이 경사진 배선부(160) 및 신호선 패드(162)의 구조는 제1실시예와 동일한 구조이고 또한 제조공정도 동일하게 할 수 있다.
이 주사선(111)과 신호선(110)의 교점 부분에는 TFT(112)가 배치되어 있다. 또한 이 TFT(112)의 화소전극(131)이 주사선(111) 및 신호선(110) 상에 층간 절연막(127)을 통하여 배치되어 있다. 이 층간 절연막(127)으로서는 질화실리콘막 등의 무기절연막으로 구성할 수 있지만, 이들 무기절연막과 유기수지피막의 다층막으로 구성함으로써 표면 평활성 및 층간절연성은 한층 향상된다.
이 어레이 기판(100)에 대향하는 대향기판(200)은 유리기판(201) 상에 배치되고 TFT(121) 영역, 신호선(110) 및 주사선(111)과 화소전극(131)과의 간격을 차광하는 매트릭스형상의 수지성 차광막(211)을 포함한다. 또한 화소전극(131)에 대향하는 영역에는 각각 적색(R), 녹색(G) 및 청색(B)의 칼라필터(221)가 배치되고, 이 위에 투명 전극 재료로 이루어진 대향전극(231)이 배치되어 구성된다.
(TFT영역의 구조)
TFT(112) 영역의 구조에 관해서 설명한다.
어레이 기판(100)에서는 제29도에 나타낸 것과 같이 화소전극(131)이 주사선(111)에 대해서 제1게이트 절연막(115), 제2게이트 절연막(117) 및 층간 절연막(127)을 통하여 배치되고, 신호선(110)에 대해서도 층간 절연막(127)을 통하여 배치되어 있다. 따라서 화소전극(131)을 신호선(110) 또는 주사선(111)에 대해서 충분히 근접시켜도 서로 쇼트 불량을 일으키지 않으므로 높은 제조수율과 고정밀, 고개구율 설계를 가능하게 한다. 즉, 화소전극(131)을 신호선(110)상이나 주사선(111)상에 겹쳐도 상관없다.
또한 제30도에 나타낸 것과 같이 신호선(110)의 윤곽과 저저항반도체막(124a) 및 반도체막(120)의 윤곽이 일치하고 있다. 또한 상세하게는 신호선(110)과 주사선(111)의 교차부에는 반드시 제1 내지 제2게이트 절연막(115, 117) 외에 저저항반도체막(124a) 및 반도체막(120)이 침적되어 있다. 이 때문에 각 패터닝시에 마스크 어긋남이 발생해도 신호선(110)에 생기는 단차는 충분히 경감되고 신호선(110)과 주사선(111) 사이의 용량 변동이 없으며, 이 때문에 제품간에서 주사선 용량 또는 신호선 용량의 변동이 경감된다. 또한 신호선(110)과 주사선(111)의 교차부에서의 정전기, 프로세스 중에서의 먼지, 또는 각 절연막(115, 117, 127)의 핀홀에 기인하는 층간 쇼트도 억제되고 이에 의해 높은 제조수율을 확보할 수 있다. 또한 신호선(110)과 보조용량선(113)의 사이에 관해서도 동일하다.
(보조용량선의 배선구조)
각 보조용량선(113)의 각각에는, 예를 들어 대향전극에 인가되면 동일한 전압을 균일하게 인가할 필요가 있기 때문에 이 실시예에서는 다음 구성을 채용하고 있다. 그 배선구조에 관해서 제28도 및 제31도에 기초하여 설명한다.
보조용량선(113)은 상술한 것과 같이 Al-Y 합금으로 이루어진 주사선(111)과 동일한 재료로 형성되고 주사선(111)과 거의 평행하게 배치되어 있다. 그 때문에 제28도에 나타낸 것과 같이 각 보조용량선(113)의 단부에서 보조용량선(113)과 직교하도록 보조용량선 연결부(190)를 형성한다. 이 보조용량선 연결부(190)의 구조가 제31도에 나타낸 것이다.
이 보조용량선 연결부(190)의 구조에 관해서 설명한다.
서로 평행하게 배치된 보조용량선(113) 및 주사선(111)의 위에는 산화실리콘막으로 이루어진 제1게이트 절연막(115), 이 위에 침적된 질화실리콘막으로 이루어진 제2게이트 절연막(117)이 각각 적층 배치된다. 이 2층의 절연막(115, 117) 위에는 보조용량선(113) 및 주사선(111)과 거의 직교하는 반도체피막(119), 저저항 반도체피막(123) 및 신호선(110)과 동일한 공정이고 동일한 재료인 Mo-W 합금막으로 이루어진 묶음 배선(125)이 적층 배치되어 있다. 그리고 2층의 절연막(115, 117), 반도체피막(119), 저저항 반도체피막(123), 묶음 배선(125) 및 층간 절연막(127)의 일부를 관통하여 보조용량선(113)의 일부를 노출시킨 제1접촉구(191)가 형성되어 있다. 또한 묶음 배선(125)의 배선 방향으로 제1접촉구(191)와 근접하고 층간 절연막(127)의 일부가 제거되어 묶음 배선(125)의 일부를 노출시키는 제1접촉구(191)와 한쌍을 이루는 제2접촉구(192)가 배치되어 있다. 그리고 화소전극(131)과 동일한 공정이고 동일한 재료인 ITO로 이루어진 보조용량선 접속층(193)이 한쌍의 제1접촉구(191)와 제2접촉구(192) 사이에 적층 배치되고, 이에 의해 각 보조용량선(113)과 묶음 배선(125)이 보조용량선 접속층(193)에 의해 전기적으로 접속되어 있다.
그리고 이 보조용량선 연결부(190)의 단부는 주사선 패드(152)와 동일하게 유리기판(101)의 한 단부 변(101a)측에 인출되고, 보조용량선 패드(194)를 형성한다. 이 보조용량선 패드(194)의 구조는 주사선 패드(152) 또는 신호선 패드(162)와 동일하게 하면 좋다.
그리고 보조용량선 패드(194)에 전압을 가하면, 모든 보조용량선(113)을 동일하게 전위시킬 수 있다. 또한 이 보조용량선 연결부(190)를 제작하는 경우에 하기에 나타낸 어레이 기판(100)의 제조공정과 동시에 할 수 있기 때문에, 제조공정이 번잡화되는 일이 없다.
이 실시예에서는 ITO로 이루어진 보조용량선 접속층(193)은 한쌍의 제1접촉구(191)와 제2접촉구(192) 사이에만 적층 배치했지만, 묶음 배선(125)을 따라서 배선된 것이라도 상관 없다. 이에 의해 묶음 배선(125)의 단선불량이 경감된다.
(어레이 기판의 제조공정)
다음으로 이 어레이 기판(100)의 제조공정에 관해서 제32도에서 제38도를 참조하여 상세하게 설명한다.
(1) 제1공정
제32도에 나타낸 것과 같이 유리기판(101) 상에 스패터에 의해 Al-Y 합금막, Al-Y 합금막 위에 Mo막을 각각 200nm 두께, 30cm 두께로 침적시키고 제1마스크 패턴을 사용하여 광에 노출시키고 현상, 패터닝 (제1패터닝)을 거쳐 480개의 주사선(111) 및 480개의 보조용량선(113)을 제작한다.
(2) 제2공정
제1공정 후, 제33도에 나타낸 것과 같이 플라즈마 CVD법에 의해 150nm 두께의 산화실리콘막으로 이루어진 제1게이트 절연막(115)을 침적시킨 후, 150nm 두께의 질화실리콘막으로 이루어진 제2게이트 절연막(117), 50nm 두께의 a-Si:H로 이루어진 반도체피막(119) 및 200nm 두께의 질화실리콘막으로 이루어진 채널 보호피막(121)을 연속적으로 공기에 노출시키지 않고 성막한다.
(3) 제3공정
제2공정 후, 제34도에 나타낸 것과 같이 주사선(111)을 마스크로 한 이면 노광 기술에 의해, 주사선(111)에 자기 정합적으로 채널보호피막(121)을 패터닝하고 TFT영역에 대응하도록 제2마스크 패터닝을 사용하여 광에 노출시키고 현상, 패터닝(제2패터닝)을 거쳐, 섬형상의 채널 보호막(122)을 제작한다.
(4) 제4공정
제3공정 후, 제35도에 나타낸 것과 같이 양호한 오믹 컨택트가 얻어지도록 노출시키는 반도체피막(119) 표면을 불산(HF)계 용액으로 처리하고, 플라즈마 CVD법에 의해 불순물로서 인을 함유하는 30nm 두께의 n+a-Si:H으로 이루어진 저저항 반도체피막(123)을 침적시키며 300nm 두께의 Mo-W 합금막(125)을 스패터에 의해 침적시킨다.
(5) 제5공정
제4공정 후, 제36도에 나타낸 것과 같이 제3마스크 패턴을 사용하여 노광, 현상하고, Mo-W 합금막(125), 저저항 반도체피막(123) 및 반도체피막(119)을 질화실리콘막으로 이루어진 제2게이트 절연막(117) 및 채널보호막(122)의 에칭 선택비를 제어함으로써 일괄하여 플라즈마 에칭에 의해 패터닝(제3패터닝)하며, 반도체막(120), 저저항반도체막(124a, 124b), 소스 전극(126b), 신호선(110) 및 신호선(110)과 일체의 접속단(110a)(제1도 참조) 및 신호선(110)과 일체의 드레인 전극(126a)을 제작한다.
이 때에 상술한 보조용량선 연결부(190)를 구성하는 묶음 배선(125)을 패터닝함과 동시에 보조용량선(113)과 묶음 배선(125)을 전기적으로 접속하기 위한 제1접촉구(191)에 대응하는 보조용량선(113) 상의 묶음 배선(125), 저저항 반도체피막(123) 및 반도체피막(119)의 일부를 관통하고 제거하여 개구(도시하지 않음)를 형성한다.
(6) 제6공정
제5공정 후, 200nm 두께의 질화실리콘막으로 이루어진 층간 절연막(127)을 침적시키고 제37도에 나타낸 것과 같이 제4마스크 패턴을 사용하여 노광, 현상하고 소스 전극(126b)에 대응하는 층간 절연막(127)을 제거하여 접촉구(129a)를 형성한다(제4패터닝).
동시에 상술한 개구에 대응하는 층간 절연막(127)을 제거하고 보조용량선(113)의 일부를 노정하여 제1접촉구(191)를 형성함과 동시에 제1접촉구(191)에 근접하여 묶음 배선(125)의 일부를 노정하도록 층간 절연막(127)의 일부를 제거하고 제2접촉구(192)를 형성한다.
(7) 제7공정
제6공정 후, 제38도에 나타낸 것과 같이, 이 위에 100nm 두께의 ITO 막을 스패터에 의해 침적시키고 제5마스크 패턴을 사용하여 노광, 현상, 패터닝(제5패터닝)을 거쳐 화소전극(131)을 제작한다.
동시에 제1접촉구(191)와 제2접촉구(192)를 통하여 보조용량선(113)과 묶음 배선(125)를 접속하는 보조용량선 접속층(193)을 형성한다.
이상과 같이 이 실시예의 어레이 기판에 따르면 기본 구성을 5장의 마스크에 의해 어레이 기판을 제작할 수 있다. 즉, 화소전극을 최상층에 배치하고 이에 따른 신호선, 소스, 드레인 전극과 함께, 반도체피막 등을 동일한 마스크 패턴에 기초하여 일괄하여 패터닝함과 동시에 소스 전극과 화소전극의 접속용 접촉구를 제작하며, 소스 전극과 화소전극의 접속용 접촉구의 제작을 동시에 실시하는, 배선에 발생하는 단착을 작게 하여 제조 수율의 저하를 방지하고, 적은 마스크수로 생산성이 향상되는, 서로 상이한 요구가 동시에 달성된 최적의 공정이 된다.
(그 외의 변경예)
이 실시예에서는 반도체막을 a-Si:H로 구성된 경우에 관해서 설명했지만, 미결정실리콘막, 다결정실리콘막 또는 단결정실리콘막 등에 있어서도 좋다. 또한 주변 영역에 구동회로부를 일체적으로 구성해도 좋다. 또한 신호선이나 주사선 상에 화소전극을 일부 중복시켜서 배치하는 경우, 적어도 화소전극과 신호선 사이에 절연층을 통하여 금속막 등으로 실드전극을 배치하도록 하면, 화소전극이 신호선으로부터의 전위에 의한 영향을 경감시킬 수 있다.
또한 상술한 실시예는 모든 광 투과형 액정표시장치이고 화소전극이 투명도전막, 예를 들어 ITO로 구성되는 경우에 관해서 설명했다. 이 때문에 하층 배선부와 상층 배선부의 전기적인 접속은 모든 한쌍의 접촉구를 통하여 배치된 ITO로 이루어진 접속층을 통하여 실시하고 있다. 이 ITO는 비교적, 고저항이기 때문에 한쌍의 접촉구의 간격은 짧은 쪽이 바람직하고 예를 들어 20미크론 이하, 또한 15미크론 이하인 것이 바람직하다. 또한 이 접속층을 화소전극과는 별개의 공정으로 제작하는 것이라면 저저항 재료를 사용할 수 있다. 또한 반사형으로 구성하는 것이라면 화소전극을 알루미늄 등의 저저항 재료로 구성할 수 있으므로, 한쌍의 접촉구의 간격은 크게는 제약받지 않는다.
액정층으로서는 TN 액정 이외에도 폴리머분산형액정, 강투전액정, 반강투전성액정 등의 각종 재료가 적용 가능하다.
이하, 상술한 것과 같이 본 발명의 표시장치용 어레이 기판 및 제조방법에 따르면 제조 수율을 저하시키지 않고 주사선과 화소전극을 중복시켜서 보조요량을 형성할 수 있고 고개구율화를 달성할 수 있다.
또한 본 발명에 의하면, 적은 마스크수로 제조 수율을 저하시키지 않고 높은 생산성을 확보할 수 있다.
또한 본 발명의 표시장치용 어레이 기판에 의하면, 보조용량성 연결부에 전압을 가하면 모든 보조용량선을 같은 전위로 할 수 있다.
또한 본 발명의 표시장치용 어레이 기판에 의하면 주사선 인출부 및 신호선 인출부가 쉽게 단선되지 않는다.

Claims (17)

  1. 기판상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 드레인 전극으로부터 도출되고 상기 주사선과 직교하는 신호선과, 상기 소스 전극과 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 화소전극은 적어도 상기 신호선 상에 배치된 제2절연막을 통하여 상기 소스 전극에 전기적으로 접속되고, 또한 상기 화소전극은 인접한 상기 제1 및 제2절연막을 통하여 상기 주사선과 중복되어 있는 것을 특징으로 하는 표시장치용 어레이 기판.
  2. 제1항에 있어서, 상기 주사선은 상기 신호선과 상기 화소전극 사이에 연재되고, 상기 제1 및 제2절연막을 통하여 상기 화소전극에 중복되는 연재 영역을 포함하는 것을 특징으로 하는 표시장치용 어레이 기판.
  3. 제1항에 있어서, 상기 신호선의 윤곽선과 일치하는 상기 반도체와 동일한 재료로 이루어진 반도체층이 상기 신호선과 상기 제1절연막 사이에 끼워져 있는 것을 특징으로 하는 표시장치용 어레이 기판.
  4. 기판상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막 상에 배치된 채널 보호막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 드레인 전극으로부터 도출되고 상기 주사선과 직교하는 신호선과, 상기 소스 전극과, 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판의 제조방법에 있어서, 상기 기판 상에 상기 주사선을 포함한 제1배선층을 형성하는 공정; 상기 제1절연막, 반도체피막을 침적하는 공정; 금속박막을 침적시키고 적어도 상기 금속박막 및 상기 반도체막을 동일한 마스크에 기초하여 패터닝하여 상기 신호선, 상기 소스 전극 및 상기 드레인 전극을 포함하는 제2배선층을 형성하는 공정; 제2절연막을 침적시키고 상기 소스 전극에 대응하는 상기 제2절연막에 제1접촉구를 형성하는 공정; 및 상기 접촉구를 통하여 상기 소스 전극에 전기적으로 접속됨과 동시에 상기 제1 및 제2절연막을 통하여 상기 주사선과 중복하는 상기 화소전극을 형성하는 공정을 구비하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조방법.
  5. 제4항에 있어서, 상기 제1접촉구를 제작함과 동시에 상기 제1배선층의 일부 및 상기 제2배선층의 일부를 노출하는 제2 및 제3접촉구를 제작하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조방법.
  6. 제1항에 있어서, 상기 화소전극은 상기 제1 및 제2절연막을 통하여 상기 인접하는 한 주사선으로부터의 연재영역과 중복하는 제1중복 영역과, 상기 화소전극과 인접하는 하나 또는 다른 주사선과의 틈에서 빛이 새는 것을 차폐하도록 상기 주사선과 상기 제1절연막을 통하여 인접하는 상기 주사선과 일부 중복하여 배치된 상기 신호선과 동일한 재료로 이루어진 광 차폐층과 상기 제2절연막을 통하여 중복하는 제2중복 영역을 포함하는 것을 특징으로 하는 표시 장치용 어레이 기판.
  7. 제6항에 있어서, 상기 주사선의 상기 연재 영역은 상기 신호선과 상기 화소전극 사이에 연장되어 있는 것을 특징으로 하는 표시장치용 어레이 기판.
  8. 제6항에 있어서, 상기 광 차폐층과 상기 제1절연막 사이에는 상기 광 차폐층의 윤곽에 일치하는 상기 반도체막과 동일한 재료로 이루어진 반도체층이 배치되어 있는 것을 특징으로 하는 표시장치용 어레이 기판.
  9. 기판상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 드레인 전극으로부터 도출되고 상기 주사선과 거의 직교하는 신호선과, 상기 소스 전극과 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판의 제조 방법에 있어서, 상기 주사선을 형성하는 제1공정; 상기 제1절연막 및 반도체피막을 침적시키는 제2공정; 금속박막을 침적시키고 상기 금속박막 및 상기 반도체막을 동일한 마스크에 기초하여 패터닝하여 상기 신호선, 상기 소스 전극 및 상기 드레인 전극을 형성하는 제3공정; 제2절연막을 침적시키고 상기 소스 전극에 대응하는 상기 제2절연막에 제1접촉구를 형성하는 제4공정; 및 상기 접촉구를 통하여 상기 소스 전극에 전기적으로 접속됨과 동시에 상기 주사선과 상기 제1 및 제2절연막을 통하여 중복되는 상기 화소전극을 형성하는 제5공정을 구비하고, 또한 상기 박막트랜지스터 이외의 위치에서 상기 화소전극과 상기 인접하는 하나 또는 다른 주사선이 걸친 위치에 있어서, 상기 제2공정과 동시에, 상기 제1절연막 및 반도체피막을 침적하는 공정; 상기 제3공정과 동시에 상기 금속박막을 침적하고 상기 금속박막 및 상기 반도체막을 상기 마스크에 기초하여 패터닝하여 상기 광 차폐층을 형성하는 공정; 상기 제4공정과 동시에 상기 제2절연막을 침적시키는 공정; 및 상기 제5공정과 동시에 상기 하나 또는 다른 주사선의 일부를 덮도록 상기 화소전극을 형성하는 공정을 구비하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조방법.
  10. 기판상에 배치된 게이트 전극 영역을 포함하는 복수개의 주사선 및 상기 주사선과 평행한 보조용량선과, 이 위에 배치된 제1절연막, 적어도 상기 게이트 전극 영역상에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함한 박막트랜지스터와, 상기 박막트랜지스터 상에 배치된 제2절연막과, 상기 드레인 전극에 상기 제2절연막을 통하여 전기적으로 접속된 상기 주사선과 직교하는 신호선과, 상기 제2절연막을 통하여 상기 소스 전극과 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 보조용량선은 상기 각 보조용량선과 상기 제1 및 제2절연막을 통하여 수직 방향으로 배선된 묶음 배선을 포함하고, 상기 각 보조용량선과 상기 묶음 배선은 도전층을 통하여 전기적으로 접속된 보조용량선 연결부를 포함하는 것을 특징으로 하는 표시장치용 어레이 기판.
  11. 제10항에 있어서, 상기 보조용량선 연결부는 상기 묶음 배선이 상기 신호선과 동일한 재료로 이루어지고, 상기 도전층이 상기 화소전극과 동일한 재료로 이루어진 것을 특징으로 하는 표시장치용 어레이 기판.
  12. 제10항에 있어서, 상기 반도체막과 상기 소스 전극 및 드레인 전극 사이에는 저저항반도체막을 끼우고, 상기 교차 영역에 있어서의 상기 신호선과 상기 반도체층 사이에는 상기 저저항반도체막과 동일한 재료로 이루어진 저저항 반도체층이 끼워져 있는 것을 특징으로 하는 표시장치용 어레이 기판.
  13. 제10항에 있어서, 상기 반도체막이 비정질 실리콘을 주체로 한 것을 특징으로 하는 표시장치용 어레이 기판.
  14. 기판 상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함한 박막트랜지스터와, 상기 드레인 전극으로부터 도출되어 상기 주사선과 직교하는 신호선과, 상기 소스 전극과 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 기판상의 둘레 테두리부에 위치하는 주사선단자부에 상기 주사선을 인출하는 주사선 인출부가 배치되고, 상기 주사선 인출부는 상기 주사선과 동일한 재료로 형성된 제1도전층 및 이 제1도전층과 절연층을 통하여 상기 신호선과 동일한 재료로 형성된 제2도전층을 갖고, 상기 제1도전층과 상기 제2도전층을 상기 화소전극과 동일한 재료로 형성한 접속층에서 전기적으로 접속하는 것을 특징으로 하는 표시장치용 어레이 기판.
  15. 기판상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 드레인 전극으로부터 도출되어 상기 주사선과 직교하는 신호선과, 상기 소스 전극과 전기적으로 접속된 화소전극을 구비한 표시장치용 어레이 기판에 있어서, 상기 기판상의 둘레 테두리부에 위치하는 신호선단자부에 상기 신호선을 인출하는 신호선 인출부가 배치되고, 상기 신호선 인출부는 상기 주사선과 동일한 재료로 형성된 제1도전층 및 제1도전층과 절연층을 통하여 상기 신호선과 동일한 재료로 형성된 제2도전층을 갖고, 상기 제1도전층과 상기 제2도전층을 상기 화소전극과 동일한 재료로 형성한 접속층에서 전기적으로 접속하는 것을 특징으로 하는 표시장치용 어레이 기판.
  16. 기판상에 배치된 주사선과, 이 위에 배치된 제1절연막, 이 위에 배치된 반도체막, 상기 반도체막에 전기적으로 접속된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 박막트랜지스터상에 배치된 제2절연막과, 상기 드레인 전극에 상기 제2절연막을 통하여 전기적으로 접속된 상기 주사선과 직교하는 신호선과, 상기 소스 전극과 상기 제2절연막을 통하여 전기적으로 접속되는 화소전극과, 상기 신호선에 신호선 인출부를 통하여 전기적으로 접속되는 신호선단자부와, 상기 주사선에 주사선 인출부를 통하여 전기적으로 접속된 주사선단자부를 구비한 표시장치용 어레이 기판에 있어서, 상기 신호선단자부 및 주사선단자부는 상기 주사선과 동일한 재료로 형성된 제1도전층 및 이 제1도전층상에 배치된 상기 화소전극과 동일한 재료로 형성된 제2도전층을 구비하는 것을 특징으로 하는 표시장치용 어레이 기판.
  17. 제16항에 있어서, 상기 신호선 인출부 및 주사선 인출부는 상기 주사선과 동일한 재료로 형성된 상기 제1도전층 및 이 제1도전층과 상기 제1절연막을 통하여 상기 신호선과 동일한 재료로 형성된 제3도전층을 각각 갖고, 상기 제1도전층과 상기 제3도전층은 상기 제2도전층을 통하여 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치용 어레이 기판.
KR1019960044674A 1995-10-05 1996-10-05 표시장치용 어레이 기판 및 그 제조방법 KR100250853B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP95-258629 1995-10-05
JP95-258615 1995-10-05
JP25861595 1995-10-05
JP25862995 1995-10-05
JP25861995 1995-10-05
JP95-258619 1995-10-05

Publications (2)

Publication Number Publication Date
KR970025309A KR970025309A (ko) 1997-05-30
KR100250853B1 true KR100250853B1 (ko) 2000-04-01

Family

ID=27334742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044674A KR100250853B1 (ko) 1995-10-05 1996-10-05 표시장치용 어레이 기판 및 그 제조방법

Country Status (3)

Country Link
US (4) US5835177A (ko)
KR (1) KR100250853B1 (ko)
TW (1) TW375703B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
US10181481B2 (en) 2009-09-24 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3445276B2 (ja) * 1993-12-14 2003-09-08 株式会社東芝 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3507274B2 (ja) * 1997-03-31 2004-03-15 三洋電機株式会社 マザーガラス基板およびその製造方法
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP3107000B2 (ja) * 1997-06-30 2000-11-06 日本電気株式会社 液晶表示装置
KR100252306B1 (ko) * 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
KR100243914B1 (ko) * 1997-07-29 2000-02-01 구본준 액정표시패널의 탭패드부 구조 및 그 제조방법
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4307582B2 (ja) * 1997-11-18 2009-08-05 三洋電機株式会社 液晶表示装置
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP4017754B2 (ja) * 1998-07-07 2007-12-05 シャープ株式会社 液晶表示装置およびその製造方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR100430232B1 (ko) * 1998-12-21 2004-12-31 엘지.필립스 엘시디 주식회사 액정표시장치및액정표시장치의축적캐패시터
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3025256B1 (ja) * 1999-02-24 2000-03-27 松下電器産業株式会社 表示パネルへのｔｃｐフィルムの実装方法
JP4627843B2 (ja) * 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
JP3796072B2 (ja) * 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP2001194518A (ja) * 2000-01-07 2001-07-19 Nec Corp カラーフィルター
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP3767305B2 (ja) * 2000-03-01 2006-04-19 ソニー株式会社 表示装置およびその製造方法
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100381868B1 (ko) * 2000-11-29 2003-05-01 삼성전자주식회사 액정 표시 장치 및 그에 사용하는 기판
KR100404225B1 (ko) * 2000-12-28 2003-11-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6982194B2 (en) * 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100748857B1 (ko) * 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100806897B1 (ko) * 2001-08-07 2008-02-22 삼성전자주식회사 액정 표시 장치
JP2003066486A (ja) * 2001-08-20 2003-03-05 Samsung Electronics Co Ltd 液晶表示装置と液晶表示装置用光照射装置
US7209192B2 (en) * 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR100840318B1 (ko) * 2001-12-10 2008-06-20 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
TW594156B (en) * 2002-01-04 2004-06-21 Fujitsu Display Tech Substrate for display device and display device equipped therewith
US6797983B2 (en) * 2002-01-30 2004-09-28 United Microelectronics Corp. Method of fabrication LCOS structure
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
JP2003330388A (ja) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6962269B2 (en) * 2002-06-18 2005-11-08 Gilbarco Inc. Service station leak detection and recovery system
KR100878241B1 (ko) * 2002-09-27 2009-01-13 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판
US7307301B2 (en) * 2002-12-17 2007-12-11 General Electric Company Imaging array
US7385651B2 (en) * 2002-12-26 2008-06-10 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100745415B1 (ko) * 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
KR20040060619A (ko) * 2002-12-30 2004-07-06 삼성전자주식회사 액정 표시 장치
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TW594334B (en) * 2003-01-02 2004-06-21 Chi Mei Optoelectronics Corp Transflective TFT LCD and manufacturing method thereof
KR100966420B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
US7309922B2 (en) * 2003-10-20 2007-12-18 Samsun Electronics Co., Ltd. Lower substrate, display apparatus having the same and method of manufacturing the same
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
TWI345312B (en) * 2004-07-26 2011-07-11 Au Optronics Corp Thin film transistor structure and method of fabricating the same
TWI279010B (en) * 2004-11-12 2007-04-11 Innolux Display Corp Storing capacitor and liquid crystal display device using it
KR101147261B1 (ko) * 2004-12-04 2012-05-18 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101127822B1 (ko) * 2004-12-24 2012-03-26 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20060097967A (ko) * 2005-03-08 2006-09-18 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070013132A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR20070014715A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
JP5017923B2 (ja) * 2005-08-05 2012-09-05 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
CN100405197C (zh) * 2005-08-05 2008-07-23 精工爱普生株式会社 电光装置及具备该装置的电子设备
JP2007071928A (ja) * 2005-09-05 2007-03-22 Hitachi Ltd 液晶表示装置
US20070090541A1 (en) * 2005-10-21 2007-04-26 Chih-Chung Tu Bonding pad and display panel
US7768618B2 (en) * 2005-12-26 2010-08-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
KR20070074891A (ko) * 2006-01-11 2007-07-18 삼성전자주식회사 컬러 필터 기판 및 이를 포함한 액정 표시 패널
JP4882662B2 (ja) * 2006-01-12 2012-02-22 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20080001975A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
JP4907659B2 (ja) * 2006-07-19 2012-04-04 シャープ株式会社 アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機
JP5019834B2 (ja) * 2006-09-26 2012-09-05 インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド 表示装置用基板及び表示装置
US20100271564A1 (en) * 2007-12-20 2010-10-28 Yukinobu Nakata Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
BRPI0920935A2 (pt) * 2008-11-26 2019-09-24 Sharp Kk dispositivo de video
EP2355074A4 (en) * 2008-12-05 2012-05-30 Sharp Kk DISPLAY DEVICE SUBSTRATE AND DISPLAY DEVICE
KR101722501B1 (ko) * 2009-01-09 2017-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
WO2010116585A1 (ja) * 2009-04-10 2010-10-14 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
CN101561609B (zh) * 2009-06-08 2010-10-13 友达光电股份有限公司 主动阵列基板、液晶显示面板及制造主动阵列基板的方法
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5638403B2 (ja) * 2011-01-26 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP5794013B2 (ja) 2011-07-22 2015-10-14 セイコーエプソン株式会社 電気光学装置および電子機器
KR20140064166A (ko) * 2012-11-19 2014-05-28 삼성디스플레이 주식회사 표시 패널 및 이의 제작에 사용되는 본딩 장치
KR101400112B1 (ko) * 2012-12-18 2014-05-27 엘지디스플레이 주식회사 이중 배선 구조의 링크 배선을 구비하는 액정표시소자 및 그 제조방법
JP2014149482A (ja) * 2013-02-04 2014-08-21 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
JP6291215B2 (ja) * 2013-10-28 2018-03-14 パナソニック液晶ディスプレイ株式会社 表示装置
CN105793772B (zh) * 2013-11-21 2019-03-12 夏普株式会社 显示装置
JP6209434B2 (ja) * 2013-12-06 2017-10-04 株式会社ジャパンディスプレイ 配線基板及び表示装置
CN105867038A (zh) * 2016-06-17 2016-08-17 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶显示器
JP6702387B2 (ja) * 2018-10-08 2020-06-03 セイコーエプソン株式会社 電気光学装置、電子機器
KR20210148534A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
JPS59119390A (ja) * 1982-12-25 1984-07-10 株式会社東芝 薄膜トランジスタ回路
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JPH01243031A (ja) * 1988-03-25 1989-09-27 Konica Corp アクティブマトリクス用２端子素子
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
US5212574A (en) * 1989-07-05 1993-05-18 Sharp Kabushiki Kaisha Active matrix board having double-layer scan lines and capacity lines with discontinuous lower scan lines and lower capacity lines
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
DE69032893T2 (de) * 1989-11-30 1999-07-22 Toshiba Kawasaki Kk Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige
DE69108062T2 (de) * 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5418635A (en) * 1992-02-19 1995-05-23 Sharp Kabushiki Kaisha Liquid crystal device with a reflective substrate with bumps of photosensitive resin which have 2 or more heights and random configuration
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
JP3486426B2 (ja) * 1993-01-18 2004-01-13 キヤノン株式会社 半導体装置及び液晶表示装置
JP3529153B2 (ja) * 1993-03-04 2004-05-24 三星電子株式会社 液晶表示装置及びその製造方法
JPH081500B2 (ja) * 1993-03-23 1996-01-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
GB2279139B (en) * 1993-06-18 1997-12-17 Mitsubishi Electric Corp Vuilleumier heat pump
KR200162435Y1 (ko) * 1993-06-21 1999-12-15 손욱 슈퍼트위스트네마틱 액정 디스플레이
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
JP3002099B2 (ja) * 1994-10-13 2000-01-24 株式会社フロンテック 薄膜トランジスタおよびそれを用いた液晶表示装置
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
JP3272212B2 (ja) * 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR0158260B1 (ko) * 1995-11-25 1998-12-15 구자홍 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
US7868986B2 (en) 2003-11-12 2011-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
US10181481B2 (en) 2009-09-24 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
TW375703B (en) 1999-12-01
US6028652A (en) 2000-02-22
KR970025309A (ko) 1997-05-30
US5835177A (en) 1998-11-10
US6078366A (en) 2000-06-20
US5966190A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
KR100250853B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
JP3663261B2 (ja) 表示装置用アレイ基板及びその製造方法
US9703409B2 (en) Liquid crystal display device
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
US8400604B2 (en) Array substrate for IPS-mode LCD device being capable of preventing wavy noise
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
US20060216843A1 (en) Method of fabricating array substrate having color filter on thin film transistor structure
KR19990077818A (ko) 표시장치용 어레이 기판의 제조방법
JPH11258625A (ja) 表示装置用アレイ基板及びその製造方法
JPH10161149A (ja) 表示装置用アレイ基板の製造方法
JP4095990B2 (ja) 表示装置用アレイ基板及びその製造方法
JP4112672B2 (ja) 表示装置用アレイ基板及びその製造方法
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
JP2001021916A (ja) マトリクスアレイ基板
JP3998681B2 (ja) 表示装置用アレイ基板及びその製造方法
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
KR100629685B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JPH11258632A (ja) 表示装置用アレイ基板
KR100229610B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee