JP5019834B2 - 表示装置用基板及び表示装置 - Google Patents

表示装置用基板及び表示装置 Download PDF

Info

Publication number
JP5019834B2
JP5019834B2 JP2006260062A JP2006260062A JP5019834B2 JP 5019834 B2 JP5019834 B2 JP 5019834B2 JP 2006260062 A JP2006260062 A JP 2006260062A JP 2006260062 A JP2006260062 A JP 2006260062A JP 5019834 B2 JP5019834 B2 JP 5019834B2
Authority
JP
Japan
Prior art keywords
line layer
signal line
layer
scanning line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006260062A
Other languages
English (en)
Other versions
JP2008083120A (ja
Inventor
英郎 川野
英樹 砂山
Original Assignee
インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド filed Critical インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド
Priority to JP2006260062A priority Critical patent/JP5019834B2/ja
Priority to US11/904,232 priority patent/US8054436B2/en
Priority to CN200710151680.7A priority patent/CN101154668B/zh
Publication of JP2008083120A publication Critical patent/JP2008083120A/ja
Application granted granted Critical
Publication of JP5019834B2 publication Critical patent/JP5019834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶表示装置の表示装置用アレイ基板における配線構造及び配線方法に関する。
液晶表示装置に使用される表示装置用アレイ基板の周辺領域には、表示装置用アレイ基板を製造する工程で必要とされる検査用配線やパッド、また、ショートリングと呼ばれる、走査線や信号線を短絡して製造工程において発生する静電気による破壊を考慮した配線が存在する。
該周辺領域等において走査線と信号線を短絡させる場合、走査線と信号線とは絶縁層を挟んで異なる層に存在するので、スルーホールを介して短絡させる必要があり、従来は走査線と信号線を直接スルーホールで接続させていた。図5は、走査線と信号線とを直接スルーホールを用いて接続している場合の簡略断面図である。図5において、303は透明電極層であるITO層であり、105は信号線層であり、101は走査線層であり、701は走査線層と信号線層の間に設けられたスルーホールである。
特開平8−122819
しかしながら、近年、フォトリソ工程を減らすために、走査線と信号線とは直接スルーホールで接続しないで、走査線と信号線の上にスルーホールを作製しておき、後でITO層を作製するときにITO層を該スルーホールにも作製し、該ITO層を介して走査線と信号線を接続するという製造工程が普及している。図に基づいて説明する。
図3はこのようにITO層を介して走査線と信号線を接続する製造工程によって作製されたアレイ基板の概略断面図である。図3において、303はITO層であり、101は走査線であり、105は信号線であり、102は走査線101の上に設けられたスルーホールであって、中にITO層が作製されているものであり、104は信号線105の上に作製されたスルーホールであって、同様に中にITO層が作製されているものであり、P1は走査線層スルーホール102と接する走査線層101のうち最も信号線層スルーホール104に接近しているポイントであり、P2は信号線層スルーホール104と接する信号線層105のうち最も走査線スルーホール102に接近しているポイントである。
図3においては走査線101と信号線105とは直接接続されずに、ITO層303を介して接続される。このような接続方法を採用することによって、フォトリソ工程を少なくすることが可能となり、製造コストを下げることができる。
しかし、ITO層の抵抗率はそれほど小さくないために、スルーホール102とスルーホール104との間の電気抵抗値を考える場合に、ポイントP1とポイントP2のITO層の電気抵抗値は無視できない。走査線101と信号線105がスルーホール102とスルーホール104とを介して接続している場合の接続抵抗は主として、ポイントP1とポイントP2の間のITO層の抵抗値に依存する。また、ポイントP1とポイントP2の間のITO層の抵抗値は、ポイントP1とポイントP2の間のITO層の長さに比例する。
したがって、スルーホール102とスルーホール104との間の電気抵抗値を小さくするためには、ポイントP1とポイントP2の間の長さをできる限り短くすることが必要である。
そこで、本発明は、アレイ基板の構造が該基板の周辺領域においてスルーホールによって走査線と信号線とをITOを介して短絡させることが必要である構造を採用している場合に、中間に位置するITOの長さを短くし、走査線と信号線とを接続する部分の抵抗を低減し得る配線構造及び配線方法を提供することを目的とする。
上記課題を解決するために、
請求項1に記載の発明は、表示装置用基板であって、
絶縁基板上に絶縁層を挟んで縦横に列設された信号線および走査線と、
前記信号線および走査線の各交点付近に形成された表示素子と、
前記信号線および走査線の上部に設置された透明電極層と、を有する表示装置用基板であり、
前記表示装置用基板の構造は前記走査線が存在する層(以下「走査線層」ともいう)を作製した後の工程で前記信号線が存在する層(以下「信号線層」ともいう)が作製され、さらに、その後の工程で前記透明電極層が作製されるものであり、
前記走査線層と信号線層とは、前記走査線層の上に設けられたスルーホール(以下「走査線層スルーホール」ともいう)と、前記信号線層の上に設けられたスルーホール(以下「信号線層スルーホール」ともいう)と、に後の工程で充填された前記透明電極層を介してのみ電気的に接続される構造であって、
複数の前記走査線層スルーホールと信号線層スルーホールとが配置されるパッドにおいて、前記走査線層スルーホールと信号線層スルーホールとはマトリクス状に配置され、前記走査線層スルーホールと前記信号線層スルーホールとが配置される形状が、噛み合った櫛の形状を形成するように前記走査線層スルーホールと前記信号線層スルーホールとが配置されていることを特徴とする。
また、請求項2に記載の発明は、表示装置用基板であって、
前記信号線層スルーホールの配置が形成する櫛の形状(以下「信号線櫛形状」ともいう)の櫛の歯の根元を繋ぐ部分(以下「櫛の背」ともいう)は2列以上の前記信号線層スルーホールの列によって形成されていることを特徴とする。
また、請求項3に記載の発明は、請求項1または2に記載の表示装置用基板に係り、
前記表示装置用基板はアクティブマトリクス型液晶表示装置用の基板であることを特徴とする。
また、請求項4に記載の発明は、請求項1乃至3のいずれかに記載の表示装置用基板に係り、
前記透明電極はITOであることを特徴とする。
また、請求項5に記載の発明は、表示装置であって、
請求項1乃至4のいずれかに記載の表示装置用基板を有することを特徴とする。
本発明によれば、基板の配線構造として、走査線層と信号線層を接続する方法が、走査線層と信号線層との間にスルーホールを設けて直接に接続するものではなく、走査線層とITO層との間にスルーホールを設けるとともに、信号線層とITO層との間にもスルーホールを設けて、ITO層を介して走査線層と信号線層を接続するという方法を採用している表示装置用基板において、走査線層と信号線層との間の接続抵抗の値を小さくできる。
以下、図を参照しつつ、発明を実施するための形態につき説明する。
図1は本発明に係る表示装置用基板の特徴である走査線層と信号線層とを接続させるためのスルーホールの配置を示す部分平面図である。図1において、101は走査線であり、102は走査線101とITO層とを接続させるために用いられる走査線層スルーホールであり、105は信号線であり、104は信号線とITO層とを接続させるために用いられる信号線層スルーホールであり、103は信号線層スルーホールが配置される形状によって形成される櫛の歯の部分であり、107は走査線層スルーホールが配置される形状によって形成される櫛の歯の部分であり、106は走査線層スルーホールおよび信号線層スルーホールが配置されているパッドを示すものであり、Aは走査線層スルーホールが配置される形状が作る櫛型形状の櫛の背に該当する部分の背の幅であり、Bは信号線層スルーホールが配置される形状が作る櫛型形状の櫛の背に該当する部分の背の幅である。
走査線101及び走査線層スルーホールを点線で描いている理由は、走査線層は最初に形成され、その上に絶縁体層や信号線層が形成されていることを考慮したものである。
他方、信号線105及び信号線層スルーホールを実線で描いている理由は、信号線層は走査線層より後の工程で形成され、走査線層の上に形成されていることを考慮したものである。
図1に示されているように、走査線層スルーホールはパッド106に左方に櫛型形状を形作るように配置され、信号線層スルーホールはパッド106の右方に櫛型形状を形作るように配置され、二つの櫛型形状が櫛の歯が噛み合うように双方のスルーホールが配置されている。このように配置することにより、噛み合った櫛の形状の櫛の歯の縦方向において隣接する走査線層スルーホールと信号線層スルーホールを用いて接続される走査線層と信号線層との間の接続抵抗の抵抗値を小さくできる。図に基づいて説明する。
図2は図1に切断線Y−Yを加えた平面図である。
図4は図2に示される切断線Y−Y方向から視た簡略断面図である。図4において、102は走査線層スルーホールであり、104は信号線層スルーホールであり、Q1は走査線層スルーホール102と接する走査線層101のうち最も信号線層スルーホール104に接近しているポイントであり、Q2は信号線層スルーホール104と接する信号線層105のうち最も走査線スルーホール102に接近しているポイントであり、303はITO層である。
走査線層101と信号線層105とが走査線層スルーホール102と信号線層スルーホール104を用いて接続されている部分の接続抵抗は、ポイントQ1とポイントQ2との間のITO層の抵抗値によって定まり、該抵抗値はポイントQ1とポイントQ2との間のITO層の長さに正比例する。したがって、走査線層スルーホール102と信号線層スルーホール104を櫛が噛み合うような形状を構成するように配置すれば、ITO層のうちポイントQ1とポイントQ2との間の長さを短くでき、走査線層101と信号線層105とが走査線層スルーホール102と信号線層スルーホール104を用いて接続されている部分の接続抵抗を小さくできる。
本発明による効果は、より大きな抵抗率を有するITO層の場合には、より大きな効果を奏する。
なお、透明電極層はITO層以外のものであってもよい。
また、本発明に係る表示装置用基板の製造方法は公知のフォトリソ工程によるものであり、特に特徴はないので説明は省略する。
本発明に係る表示装置用基板の特徴である走査線層と信号線層とを接続させるためのスルーホールの配置を示す部分平面図である。 図1に切断線Y−Yを加えた平面図である。 ITO層を介して走査線と信号線を接続する製造工程によって作製されたアレイ基板の概略断面図である。 図2に示される切断線Y−Y方向から視た簡略断面図である。 走査線と信号線とを直接スルーホールを用いて接続している場合の簡略断面図である。
符号の説明
101 走査線
102 走査線101とITO層とを接続させるために用いられる走査線層スルーホール
103 信号線層スルーホールが配置される形状によって形成される櫛の歯の部分
104 信号線とITO層とを接続させるために用いられる信号線層スルーホール
105 信号線
106 走査線層スルーホールおよび信号線層スルーホールが配置されているパッド
107 走査線層スルーホールが配置される形状によって形成される櫛の歯の部分

Claims (5)

  1. 絶縁基板上に絶縁層を挟んで縦横に列設された信号線および走査線と、
    前記信号線および走査線の各交点付近に形成された表示素子と、
    前記信号線および走査線の上部に設置された透明電極層と、を有する表示装置用基板の表示領域の外側に位置する周辺領域において、
    前記表示装置用基板は前記信号線が存在する信号線層と、前記走査線が存在する走査線層と、前記透明電極層と、を含み、かつ、前記信号線層は前記走査線層の上に位置し、前記透明電極層は前記信号線層の上に位置し、
    前記走査線層と信号線層とは、前記走査線層の上に設けられたスルーホール(以下「走査線層スルーホール」ともいう)と、前記信号線層の上に設けられたスルーホール(以下「信号線層スルーホール」ともいう)と、前記走査線層と信号線層とは充填された前記透明電極層を介して電気的に接続される構造であって、
    複数の前記走査線層スルーホールと信号線層スルーホールとが配置されるパッドにおいて、前記走査線層スルーホールと前記信号線層スルーホールとが配置される形状が、噛み合った櫛の形状を形成し、前記櫛の歯の部分には前記走査線層スルーホールと信号線層スルーホールとがマトリクス状に配置されていることを特徴とする表示装置用基板。
  2. 請求項1に記載の表示装置用基板において、
    前記信号線層スルーホールの配置が形成する櫛の形状の櫛の歯の根元を繋ぐ部分は2列以上の前記信号線層スルーホールの列によって形成されていることを特徴とする表示装置用基板置。
  3. 請求項1または2に記載の表示装置用基板において、
    前記表示装置用基板はアクティブマトリクス型液晶表示装置用の基板であることを特徴とする表示装置用基板。
  4. 請求項1乃至3のいずれかに記載の表示装置用基板において、
    前記透明電極はITOであることを特徴とする表示装置用基板。
  5. 請求項1乃至4のいずれかに記載の表示装置用基板を有する表示装置。
JP2006260062A 2006-09-26 2006-09-26 表示装置用基板及び表示装置 Active JP5019834B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006260062A JP5019834B2 (ja) 2006-09-26 2006-09-26 表示装置用基板及び表示装置
US11/904,232 US8054436B2 (en) 2006-09-26 2007-09-26 Substrate for display device and display device
CN200710151680.7A CN101154668B (zh) 2006-09-26 2007-09-26 显示装置用基板及其制造方法、以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260062A JP5019834B2 (ja) 2006-09-26 2006-09-26 表示装置用基板及び表示装置

Publications (2)

Publication Number Publication Date
JP2008083120A JP2008083120A (ja) 2008-04-10
JP5019834B2 true JP5019834B2 (ja) 2012-09-05

Family

ID=39224389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260062A Active JP5019834B2 (ja) 2006-09-26 2006-09-26 表示装置用基板及び表示装置

Country Status (3)

Country Link
US (1) US8054436B2 (ja)
JP (1) JP5019834B2 (ja)
CN (1) CN101154668B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402740B (zh) * 2009-12-10 2013-07-21 Ind Tech Res Inst 觸壓裝置、透明掃描電極及其製造方法
JP2013040981A (ja) * 2011-08-11 2013-02-28 Sony Corp 表示装置および電子機器
CN102854643B (zh) * 2012-09-04 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示面板及其制造方法
CN104656327B (zh) * 2015-02-11 2017-09-19 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN105739200A (zh) * 2016-04-20 2016-07-06 深圳市华星光电技术有限公司 在olb区绑定引脚的方法
CN106200170A (zh) * 2016-07-08 2016-12-07 深圳市华星光电技术有限公司 Tft液晶显示器件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2182407Y (zh) * 1993-05-20 1994-11-09 刘德宇 硅基多重膜结构的薄膜气敏元件
JPH08122819A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3956572B2 (ja) * 2000-03-13 2007-08-08 セイコーエプソン株式会社 液晶装置用基板の製造方法
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
US20030062984A1 (en) * 2001-09-28 2003-04-03 Ishizuka Electronics Corporation Thin film thermistor and method of adjusting reisistance of the same
CN1297012C (zh) * 2002-02-06 2007-01-24 株式会社东芝 平面检测型固体摄像装置
JP4517063B2 (ja) * 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
JP2006184465A (ja) * 2004-12-27 2006-07-13 Optrex Corp 表示パネルの製造方法
CN2789801Y (zh) * 2005-04-21 2006-06-21 比亚迪股份有限公司 一种带防静电结构的液晶显示器

Also Published As

Publication number Publication date
JP2008083120A (ja) 2008-04-10
US8054436B2 (en) 2011-11-08
US20080074351A1 (en) 2008-03-27
CN101154668A (zh) 2008-04-02
CN101154668B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5019834B2 (ja) 表示装置用基板及び表示装置
CN108389869B (zh) 柔性显示面板
KR102262952B1 (ko) 터치 컨트롤 패널 및 그 제조 방법, 터치 컨트롤 디스플레이 스크린
JP4671814B2 (ja) 半導体装置
JP6537960B2 (ja) 絶縁層の形成方法、電子デバイスの生産方法及び電子デバイス
JP2610328B2 (ja) 液晶表示素子の製造方法
US10418390B2 (en) Pixel array substrate
JP2010157239A (ja) キャパシティタッチパネル
US10754485B2 (en) Printed wiring
CN110187575B (zh) 阵列基板及阵列基板母板
US6657307B2 (en) Semiconductor integrated circuit having functional macro with improved power line connection structure
WO2020248616A1 (zh) 电路基板、显示面板及显示装置
TW201447450A (zh) 觸控顯示面板及其製造方法
JP5836174B2 (ja) 太陽電池モジュール
CN109270754B (zh) 阵列基板和显示装置
JP2002148654A5 (ja)
US11029791B2 (en) Touch panel including a layered structure with first and second mesh terminal layers directly overlaid on each other and touch panel production method
JP2008046393A5 (ja)
JP2008152291A5 (ja)
JP2011119506A (ja) 半導体装置
JP5955216B2 (ja) プローブカード用配線基板
TWI392944B (zh) 面板、液晶顯示器及面板的形成方法
CN212411168U (zh) 一种阵列基板和触控液晶显示器
US8502341B2 (en) Trench-type capacitor, semiconductor device having the same, and semiconductor module having the semiconductor device
KR20100052299A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5019834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250