KR101233356B1 - 박막 트랜지스터 표시판 및 이의 리페어 방법 - Google Patents

박막 트랜지스터 표시판 및 이의 리페어 방법 Download PDF

Info

Publication number
KR101233356B1
KR101233356B1 KR1020060101899A KR20060101899A KR101233356B1 KR 101233356 B1 KR101233356 B1 KR 101233356B1 KR 1020060101899 A KR1020060101899 A KR 1020060101899A KR 20060101899 A KR20060101899 A KR 20060101899A KR 101233356 B1 KR101233356 B1 KR 101233356B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
groove
data line
sustain
Prior art date
Application number
KR1020060101899A
Other languages
English (en)
Other versions
KR20080035335A (ko
Inventor
강신택
장종웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060101899A priority Critical patent/KR101233356B1/ko
Publication of KR20080035335A publication Critical patent/KR20080035335A/ko
Application granted granted Critical
Publication of KR101233356B1 publication Critical patent/KR101233356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터 표시판 및 이의 리페어 방법이 제공된다. 박막 트랜지스터 표시판은, 절연 기판 상에 게이트선과 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선과 이격되도록 형성되며, 일측에 제1 홈이 형성되어 있는 유지 전극, 상기 게이트 전극 상에 형성되어 있는 반도체층, 상기 게이트 배선과 절연되며, 상기 유지 전극과 오버랩되도록 형성되는 데이터선과 소스 전극 및 드레인 전극을 포함하는 데이터 배선 및 상기 드레인 전극과 전기적으로 연결되며, 상기 유지 전극의 상기 제1 홈과 대응되는 위치에 제2 홈이 형성되어 있는 화소 전극을 포함한다.
리페어, 데이터선, 박막 트랜지스터

Description

박막 트랜지스터 표시판 및 이의 리페어 방법{Thin film transistor panel and method of repairing the same}
도 1은 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 표시판의 배치도이다.
도 2a는 도 1의 Ⅱa-Ⅱ'a 선을 따라 절단한 단면도이다.
도 2b는 도 1의 Ⅱb-Ⅱ'b 선을 따라 절단한 단면도이다.
도 3은 도 1의 게이트 배선과 유지 전극을 나타내는 도면이다.
도 4는 도 1의 A부분의 확대도이다.
도 5a는 도 1의 Ⅴa-Ⅴ'a 선을 따라 절단한 단면도이다.
도 5b는 도 1의 Ⅴb-Ⅴ'b 선을 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 데이터선이 오픈되었을 경우 리페어 방법을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 데이터선과 유지 전극이 쇼트되었을 경우 리페어 방법을 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 화소에 불량이 발생된 경우 리페어 방법을 나타내는 도면이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 22: 게이트선
26: 게이트 전극 27: 유지 전극
27a: 제1 홈 30: 게이트 절연막
40: 반도체층 55, 56: 접촉성 저항층
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 드레인 전극 확장부
68: 데이터 끝단 69: 더미 전극
70: 보호막 82: 화소 전극
82a: 제2 홈
본 발명은 박막 트랜지스터 표시판 및 이의 리페어 방법에 관한 것으로, 보다 상세하게는 리페어를 용이하게 할 수 있는 박막 트랜지스터 표시판 및 이의 리페어 방법에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display)는 액정(Liquid Crystal)을 이용하여 영상을 디스플레이 하는 평판 표시 장치의 하나로써, 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있다.
액정 표시 장치는 기준전극과 컬러필터 등이 형성되어 있는 색필터 표시판과 박막 트랜지스터 및 화소 전극 등이 형성되어 있는 박막 트랜지스터 기판 사이에 액정층이 개재되며, 화소 전극과 기준전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현한다.
종래 기술에 따르면, 박막 트랜지스터의 데이터선 하부에 별도의 전극을 형성하고, 별도의 전극과 중첩되도록 화소 전극을 형성하여 유지 용량을 형성하고 있다.
그러나, 전극 상부에 위치하는 데이터선이 오픈되거나 또는 전극 상부에 이물 발생시 전극과 데이터선이 쇼트되는 경우, 리페어 하기가 쉽지 않다. 예를 들면, 데이터선이 오픈된 경우, CVD 방법을 사용하여 리페어를 진행하게 되면 하부의 전극과 데이터선이 쇼트될 가능성이 높으며, CVD 장비가 고가이므로 리페어 비용이 증가하게 된다. 또한, 데이터선이 쇼트된 경우, 전극을 절단하는 것이 좋은 방법이지만, 전극을 절단하게 되면 전극이 오픈되어 불량이 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 리페어를 용이하게 할 수 있는 박막 트랜지스터 표시판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 리페어를 용이하게 할 수 있는 박막 트랜지스터 표시판의 리페어 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하 게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상에 게이트선과 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선과 이격되도록 형성되며, 일측에 제1 홈이 형성되어 있는 유지 전극, 상기 게이트 전극 상에 형성되어 있는 반도체층, 상기 게이트 배선과 절연되며, 상기 유지 전극과 오버랩되도록 형성되는 데이터선과 소스 전극 및 드레인 전극을 포함하는 데이터 배선 및 상기 드레인 전극과 전기적으로 연결되며, 상기 유지 전극의 상기 제1 홈과 대응되는 위치에 제2 홈이 형성되어 있는 화소 전극을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 리페어 방법은, 절연 기판 상에 게이트선과 게이트 전극을 포함하는 게이트 배선과, 상기 게이트 배선과 이격되도록 형성되며, 일측에 제1 홈이 형성되어 있는 유지 전극과, 상기 게이트 전극 상에 형성되어 있는 반도체층과, 상기 게이트 배선과 절연되며, 상기 유지 전극과 오버랩되도록 형성되는 소스 전극 및 드레인 전극을 포함하는 데이터 배선; 및 상기 드레인 전극과 전기적으로 연결되며, 상기 유지 전극의 상기 제1 홈과 대응되는 위치에 제2 홈이 형성되어 있는 화소 전극을 포함하는 박막 트랜지스터를 제공하는 단계 및 상기 데이터 배선이 오픈되거나 또는 상기 데이터 배선과 상기 유지 전극이 쇼트된 경우, 상기 유지 전극을 절단하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
먼저 도 1 내지 도 5b를 참조하여 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 표시판의 구조에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 표시판의 배치도이고, 도 2a는 도 1의 Ⅱa-Ⅱa' 선을 따라 절단한 단면도이고, 도 2b는 도 1의 Ⅱb-Ⅱb' 선을 따라 절단한 단면도이고, 도 3은 도 1의 게이트 배선과 유지 전극을 나타내는 도면이고, 도 4는 도 1의 A부분의 확대도이고, 도 5a는 도 1의 Ⅴa-Ⅴ'a 선을 따라 절단한 단면도이고, 도 5a는 도 1의 Ⅴb-Ⅴ'b 선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 26)은 가로 방향으로 뻗어 있 는 게이트선(22)과, 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26)을 포함한다. 또한, 게이트 배선(22, 26)은 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(미도시)을 포함할 수 있다.
도 3을 참조하면, 유지 전극(27)은 게이트선(22)과 수직하게 형성되어 있으며, 일측에 리페어를 위한 제1 홈(27a)이 형성되어 있다. 이때, 제1 홈(27a)은 유지 전극(27)의 적어도 어느 하나의 측벽에 오목한 형태로 형성되어 있다. 유지 전극(27)은 바(bar) 형태로 형성되어 있고, 게이트 배선(22, 26)과 동일층 상에 동일한 물질로 형성되는 것이 바람직하다. 그리고, 이웃하는 유지 전극(27)들은 연결 전극(29)에 의해 연결되어 있다. 여기에서, 유지 전극(27)에 제1 홈(27a)을 형성하는 하는 이유는 다음과 같다.
유지 전극(27)과 오버랩되는 데이터선(62)이 오픈(open)되거나 또는 데이터 배선(62) 하부에 이물이 발생하여 유지 전극(27)과 데이터선(62)이 쇼트(short)되는 경우, 제1 홈(27a)이 형성되어 있는 부분의 유지 전극(27)을 절단하여 리페어를 용이하게 하기 위해서이다.
또한, 유지 전극(27)은 도 5a에 도시된 바와 같이 후술할 화소 전극(82)과 일부분이 중첩되어 화소의 전하 보존 능력을 향상시키는 제1 유지 용량을 이룬다. 이와 같은 유지 전극(27)의 모양 및 배치 등은 다양한 형태로 변형될 수 있다.
게이트 배선(22, 26)과 유지 전극(27)은 예를 들어 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26)과 유지 전극(27)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26)과 유지 전극(27)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 다만, 본 발명은 이에 한정되지 않으며, 다양한 여러 가지 금속과 도전체로 이루어질 수 있다.
기판(10), 게이트 배선(22, 26)과 유지 전극(27)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67)이 형성되어 있다. 데이터 배선(62, 65, 66, 67)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전 극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되며, 넓은 면적의 드레인 전극 확장부(67)를 포함한다. 또한, 데이터 배선(62, 65, 66)은 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(미도시)을 포함할 수 있다.
이러한 데이터 배선(62, 65, 66, 67)은 예를 들어 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 데이터 배선(62, 65, 66, 67)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 데이터 배선(62, 65, 66, 67)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
도 5b에 도시된 바와 같이, 소스 및 드레인 전극(65, 66)과 동일층 상에 섬 형태의 더미 전극(69)을 전단의 게이트선(22)과 중첩되도록 형성하여 게이트 절연막(30)을 사이에 두고 제2 유지 용량이 형성된다. 더미 전극(69)은 콘택홀을 통해 화소 전극(82)과 연결되어 있다. 이때, 더미 전극(69)을 형성하여 제2 유지 용량을 형성하는 이유는 좁은 면적에서 유지 용량을 증가시키기 위함이다. 더미 전극(69)은 필요에 따라 선택적으로 형성할 수 있다.
데이터 배선(62, 65, 66, 67) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극 확장부(67)를 드러내는 콘택홀(77)이 형성되어 있으며, 이때에 데이터선 끝단(미도시)을 드러내는 콘택홀(미도시)이 형성되어 있다. 또한, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(미도시)을 드러내는 콘택홀(미도시)이 형성되어 있다.
보호막(70) 위에는 콘택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 도 2b 및 도 4에 도시된 바와 같이, 화소 전극(82)의 일측에는 리페어시 화소 전극(82)을 보호하기 위한 제2 홈(82a)이 형성되어 있다. 이때에 제2 홈(82a)은 유지 전극(27)의 제2 홈(27a)과 대응되는 위치에 형성되어 있으며, 화소 전극(82)의 적어도 어느 하나의 측벽에 오목한 형태로 형성되어 있다. 여기에서 화소 전극(82)에 제2 홈(82a)을 형성하는 이유는 다음과 같다.
데이터선(62)이 오픈되거나 또는 데이터선(62) 하부에 이물 발생시 유지 전극(27)과 데이터선(62)이 쇼트된 경우에 유지 전극(27)을 절단할 경우에 화소 전극(82)과 유지 전극(27)이 쇼트되는 것을 방지하기 위함이다.
여기에서, 화소 전극에 리페어를 위한 제2 홈(82a)을 형성으로 빛샘 현상이 발생하므로, 상부 표시판의 블랙 매트릭스 형성시 제2 홈(82a)에 대응되는 위치에 블랙 매트릭스를 형성하여 빛을 차단한다.
데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 게이트선 끝단 및 데이터선 끝단과 각각 연결되어 있는 보조 게이트 끝단(미도시) 및 보조 데이터 끝단(미도시)이 형성되어 있다. 이때, 화소 전극(82)과 보조 게이트 및 데이터 끝단은 ITO로 이루어져 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 리페어 방법에 대하여 도 6 내지 도 8을 참조하여 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 데이터선이 오픈되었을 경우 리페어 방법을 나타내는 도면이고, 도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 데이터선과 유지 전극이 쇼트되었을 경우 리페어 방법을 나타내는 도면이고, 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 화소에 불량이 발생된 경우 리페어 방법을 나타내는 도면이다.
도 6은 유지 전극(27)의 일측에 리페어를 위한 제1 홈(27a)이 형성되어 있고, 화소 전극(82)에 제1 홈(27a)과 대응되는 제2 홈(82a)이 형성되어 있는 상태에서 데이터선(62)이 오픈되어 불량이 발생된 상태를 보여주고 있다. 이 경우에는 먼저 제1 홈(27a)이 형성되어 있는 유지 전극(27)을 절단한 후에 오픈된 데이터선(62)의 제1 부분(a)과 제2 부분(b)을 레이저를 사용하여 쇼트시켜 오픈된 데이터선(62)을 리페어 한다.
도 7은 유지 전극(27) 상부에 이물(c)이 발생하여 유지 전극(27)과 그 상부의 데이터선(62)이 쇼트되어 불량이 발생된 상태를 보여주고 있다. 이 경우에는 제1 홈(27a)이 형성되어 있는 유지 전극(27)을 절단하여 데이터선(62)을 통해 인가되는 데이터 전압이 유지 전극으로 인가되지 않도록 한다.
도 8은 박막 트랜지스터의 화소에 불량이 발생된 상태를 보여주고 있다. 이 경우에는 먼저 화소 전극(82)과 연결되어 있는 드레인 전극(66)의 일부분을 절단하여 데이터선(62)을 통해 인가되는 데이터 전압이 화소 전극(82)으로 인가되지 않도록 한다. 그 다음, 유지 전극(27)과 중첩되는 화소 전극의 제1 부분(d)와 제2 부분(e)을 레이저를 사용하여 쇼트시켜 유지 전극(27)에 인가되는 전압이 화소 전극(82)에 인가되도록 한다. 이때, 유지 전극(27)과 화소 전극을 쇼트시키는 부분은 제1 부분(d)과 제2 부분(e)에 한정되는 것은 아니다. 여기에서, 유지 전극(27)과 화소 전극(82)을 쇼트시키는 이유는 화이트로 표시되는 불량 화소에 유지 전극(27)에 인가되는 전압이 인가되도록 하여 화소에 블랙이 표시되도록 하여 시인되지 않도록 하기 위함이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.
상기한 바와 같은 본 발명에 의한 박막 트랜지스터 표시판 및 이의 리페어 방법에 의하면, 유지 전극과 화소 전극에 각각 홈을 형성하여 박막 트랜지스터 표시판에 불량 발생시 리페어를 용이하게 할 수 있다.
또한, 레이저를 사용하여 리페어함으로써 리페어 비용을 절감시킬 수 있다.

Claims (14)

  1. 절연 기판 상에 게이트선과 게이트 전극을 포함하는 게이트 배선;
    상기 게이트 배선과 이격되도록 형성되며, 적어도 일측에 홈이 형성되어 있는 유지 전극;
    상기 게이트 전극 상에 형성되어 있는 반도체층;
    상기 게이트 배선과 절연되며, 상기 유지 전극과 오버랩되도록 형성되는 데이터선과 소스 전극 및 드레인 전극을 포함하는 데이터 배선; 및
    상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제 1 항에 있어서,
    상기 유지 전극의 홈은 상기 유지 전극의 적어도 어느 하나의 측벽에 오목한 형태로 형성되어 있는 박막 트랜지스터 표시판.
  3. 제 2 항에 있어서,
    상기 유지 전극은 상기 게이트 배선과 동일층 상에 형성된 박막 트랜지스터 표시판.
  4. 제 3 항에 있어서,
    상기 유지 전극은 상기 게이트 배선과 동일한 물질로 형성된 박막 트랜지스터 표시판.
  5. 제 4 항에 있어서,
    상기 유지 전극은 바 형태로 형성된 박막 트랜지스터 표시판.
  6. 제 1 항에 있어서,
    이웃하는 상기 유지 전극들은 연결 전극에 의해 연결되어 있는 박막 트랜지스터 표시판.
  7. 삭제
  8. 절연 기판 상에 게이트선과 게이트 전극을 포함하는 게이트 배선과, 상기 게이트 배선과 이격되도록 형성되며, 일측에 제1 홈이 형성되어 있는 유지 전극과, 상기 게이트 전극 상에 형성되어 있는 반도체층과, 상기 게이트 배선과 절연되며, 상기 유지 전극과 오버랩되도록 형성되는 데이터선과 소스 전극 및 드레인 전극을 포함하는 데이터 배선; 및 상기 드레인 전극과 전기적으로 연결되며, 상기 유지 전극의 상기 제1 홈과 대응되는 위치에 제2 홈이 형성되어 있는 화소 전극을 포함하는 박막 트랜지스터를 제공하는 단계; 및
    상기 데이터 배선이 오픈되거나 또는 상기 데이터 배선과 상기 유지 전극이 쇼트된 경우, 상기 제1 홈이 형성된 위치에서 상기 유지 전극을 절단하는 단계를 포함하는 박막 트랜지스터 표시판의 리페어 방법.
  9. 제 8 항에 있어서,
    상기 유지 전극을 절단하는 단계 후, 상기 오픈된 데이터 배선을 레이저를 사용하여 쇼트시키는 단계를 포함하는 박막 트랜지스터 표시판의 리페어 방법.
  10. 제 8 항에 있어서,
    상기 화소 전극에 불량이 발생한 경우,
    상기 화소 전극과 연결되는 상기 드레인 전극을 절단하는 단계; 및
    상기 유지 전극과 상기 유지 전극과 중첩되는 화소 전극의 일부분을 쇼트시키는 단계를 포함하는 박막 트랜지스터 표시판의 리페어 방법.
  11. 제 8 항에 있어서,
    상기 제1 홈은 상기 유지 전극의 적어도 어느 하나의 측벽에 오목한 형태로 형성되어 있는 박막 트랜지스터 표시판의 리페어 방법.
  12. 제 8 항에 있어서,
    상기 제2 홈은 상기 화소 전극의 적어도 어느 하나의 측벽에 오목한 형태로 형성되어 있는 박막 트랜지스터 표시판의 리페어 방법.
  13. 제 1 항에 있어서,
    상기 화소 전극은 상기 유지 전극의 홈과 대응되는 위치에 형성된 홈을 포함하는 박막 트랜지스터 표시판
  14. 제 13 항에 있어서,
    상기 화소 전극의 홈은 상기 화소 전극의 적어도 어느 하나의 측벽에 오목한 형태로 형성되어 있는 박막 트랜지스터 표시판.
KR1020060101899A 2006-10-19 2006-10-19 박막 트랜지스터 표시판 및 이의 리페어 방법 KR101233356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060101899A KR101233356B1 (ko) 2006-10-19 2006-10-19 박막 트랜지스터 표시판 및 이의 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101899A KR101233356B1 (ko) 2006-10-19 2006-10-19 박막 트랜지스터 표시판 및 이의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20080035335A KR20080035335A (ko) 2008-04-23
KR101233356B1 true KR101233356B1 (ko) 2013-02-14

Family

ID=39574341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101899A KR101233356B1 (ko) 2006-10-19 2006-10-19 박막 트랜지스터 표시판 및 이의 리페어 방법

Country Status (1)

Country Link
KR (1) KR101233356B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089915A (ko) 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
TWI409559B (zh) * 2010-08-27 2013-09-21 Chunghwa Picture Tubes Ltd 液晶顯示面板
KR102482815B1 (ko) * 2016-04-25 2022-12-30 삼성디스플레이 주식회사 액정 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232408A (ja) * 1997-02-20 1998-09-02 Fujitsu Ltd 液晶表示パネル、液晶表示装置及びその製造方法
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
KR20000032040A (ko) * 1998-11-12 2000-06-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20050105591A (ko) * 2004-04-30 2005-11-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
JPH10232408A (ja) * 1997-02-20 1998-09-02 Fujitsu Ltd 液晶表示パネル、液晶表示装置及びその製造方法
KR20000032040A (ko) * 1998-11-12 2000-06-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20050105591A (ko) * 2004-04-30 2005-11-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080035335A (ko) 2008-04-23

Similar Documents

Publication Publication Date Title
US9268187B2 (en) Liquid crystal display device and method of repairing bad pixels therein
US8319904B2 (en) Liquid crystal display and fabricating method thereof
KR101163622B1 (ko) 박막 트랜지스터 표시판
JP5317399B2 (ja) 液晶表示装置
KR20060114744A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20080007813A (ko) 박막 트랜지스터 어레이 기판
US9406630B2 (en) Contact portion of wire and manufacturing method thereof
KR101233356B1 (ko) 박막 트랜지스터 표시판 및 이의 리페어 방법
US9455276B2 (en) Thin film transistor array panel and method of manufacturing the same
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
JP3101109B2 (ja) 薄膜トランジスタアレイ及びその製造方法
KR20130095714A (ko) 액정표시장치
KR100992139B1 (ko) 박막 트랜지스터 표시판
KR20170030089A (ko) 액정표시장치
KR20070080107A (ko) 빛샘 방지를 위한 액정 표시 장치
KR101892436B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101595828B1 (ko) 액정표시장치
KR20130043131A (ko) 액정표시장치
KR20080020713A (ko) 박막트랜지스터 기판 및 이를 갖는 표시패널
KR20050041208A (ko) 박막 트랜지스터 표시판
KR20070082199A (ko) 배선 패드 구조 및 이를 포함하는 액정 표시 장치
KR20150042178A (ko) 액정표시장치
KR20060018673A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8