JPH08110527A - 液晶画像表示装置における点欠陥救済方法 - Google Patents
液晶画像表示装置における点欠陥救済方法Info
- Publication number
- JPH08110527A JPH08110527A JP24397594A JP24397594A JPH08110527A JP H08110527 A JPH08110527 A JP H08110527A JP 24397594 A JP24397594 A JP 24397594A JP 24397594 A JP24397594 A JP 24397594A JP H08110527 A JPH08110527 A JP H08110527A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source electrode
- drain electrode
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 スイッチング素子として薄膜トランジスタを
使用した液晶画像表示装置において、デバイス構成上、
回避が困難であるソース電極−ドレイン電極間の短絡不
良起因の点欠陥を救済し、信頼性の高い画像を得る。 【構成】 信号線11とソース電極13を分離するために領
域19を形成し、この領域19にレーザ光を照射することに
よって分離する。またドレイン電極14(またはソース電
極13)とゲート電極15の短絡方法としては、ガラス基板
側からレーザを照射するレーザウェルディング加工を用
いる。ドレイン電極14(またはソース電極13)とゲート電
極15を同一種の金属で形成することによって、安定かつ
低抵抗での接続が可能となる。用いる金属としてはアル
ミニウムが最適であるが、アルミニウムを含む２種以上
の金属多層膜でも実施可能である。
使用した液晶画像表示装置において、デバイス構成上、
回避が困難であるソース電極−ドレイン電極間の短絡不
良起因の点欠陥を救済し、信頼性の高い画像を得る。 【構成】 信号線11とソース電極13を分離するために領
域19を形成し、この領域19にレーザ光を照射することに
よって分離する。またドレイン電極14(またはソース電
極13)とゲート電極15の短絡方法としては、ガラス基板
側からレーザを照射するレーザウェルディング加工を用
いる。ドレイン電極14(またはソース電極13)とゲート電
極15を同一種の金属で形成することによって、安定かつ
低抵抗での接続が可能となる。用いる金属としてはアル
ミニウムが最適であるが、アルミニウムを含む２種以上
の金属多層膜でも実施可能である。
Description
【０００１】
【産業上の利用分野】本発明は、高品位の画質を有した
大画面かつ高精細の液晶表示装置における点欠陥の救済
方法に関するものである。
大画面かつ高精細の液晶表示装置における点欠陥の救済
方法に関するものである。
【０００２】
【従来の技術】液晶画像表示装置は、単位画素ごとに薄
膜トランジスタを設け、駆動するアクティブマトリクス
方式が提案されてから、液晶画像表示装置の画像品質は
飛躍的に改善された。最近は、３インチから10インチク
ラスの液晶画像表示装置が既に商品化され、次代のフラ
ットディスプレイの主役として、各界から非常に大きな
期待を寄せられている。
膜トランジスタを設け、駆動するアクティブマトリクス
方式が提案されてから、液晶画像表示装置の画像品質は
飛躍的に改善された。最近は、３インチから10インチク
ラスの液晶画像表示装置が既に商品化され、次代のフラ
ットディスプレイの主役として、各界から非常に大きな
期待を寄せられている。
【０００３】図４は従来の液晶画像表示装置に用いられ
る薄膜トランジスタの構成を示す要部平面図である。図
４において、11は信号線、12は走査線、13，14，15はそ
れぞれ薄膜トランジスタのソース電極，ドレイン電極，
ゲート電極、16は半導体層の保護膜パターン、17はコン
タクトホール、18は画素電極である。
る薄膜トランジスタの構成を示す要部平面図である。図
４において、11は信号線、12は走査線、13，14，15はそ
れぞれ薄膜トランジスタのソース電極，ドレイン電極，
ゲート電極、16は半導体層の保護膜パターン、17はコン
タクトホール、18は画素電極である。
【０００４】この薄膜トランジスタがオンとなった場合
には、信号線11の電位がソース電極13→ドレイン電極14
→コンタクトホール17→画素電極18と伝達され、画像表
示が可能となる。一般に、信号線11，ソース電極13およ
びドレイン電極14は、同一層かつ同一金属にて形成され
ているため、パーティクル等の原因によってソース電極
13−ドレイン電極14間の短絡不良が発生しやすい。ソー
ス電極13は信号線11から引き出され、ドレイン電極14は
コンタクトホール17を介して画素電極18と電気的に接続
されているため、前記の短絡不良は結果として画素電極
18と信号線11の短絡不良を意味し、本来、画素電極18に
印加されるべき正規の電位が印加されないために点欠陥
が発生する。
には、信号線11の電位がソース電極13→ドレイン電極14
→コンタクトホール17→画素電極18と伝達され、画像表
示が可能となる。一般に、信号線11，ソース電極13およ
びドレイン電極14は、同一層かつ同一金属にて形成され
ているため、パーティクル等の原因によってソース電極
13−ドレイン電極14間の短絡不良が発生しやすい。ソー
ス電極13は信号線11から引き出され、ドレイン電極14は
コンタクトホール17を介して画素電極18と電気的に接続
されているため、前記の短絡不良は結果として画素電極
18と信号線11の短絡不良を意味し、本来、画素電極18に
印加されるべき正規の電位が印加されないために点欠陥
が発生する。
【０００５】この点欠陥に対する救済方法として、従来
はレーザ照射箇所23にレーザ光を照射することによって
信号線11とソース電極13−ドレイン電極14間の短絡不良
部24を分離する救済手法をとっていた。
はレーザ照射箇所23にレーザ光を照射することによって
信号線11とソース電極13−ドレイン電極14間の短絡不良
部24を分離する救済手法をとっていた。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の救済方法では、信号線11と短絡不良部24を分離する
ことによって画素電極18への不正規な電位の印加は回避
できるものの、画素電極18の電位をある一定値に固定で
きないため、救済処置実施直後の表示状態を安定に保持
できず、信頼性上、問題を有していた。
来の救済方法では、信号線11と短絡不良部24を分離する
ことによって画素電極18への不正規な電位の印加は回避
できるものの、画素電極18の電位をある一定値に固定で
きないため、救済処置実施直後の表示状態を安定に保持
できず、信頼性上、問題を有していた。
【０００７】本発明は、このような従来の問題を解決
し、信頼性の高い点欠陥救済を実現することを目的とす
る。
し、信頼性の高い点欠陥救済を実現することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、上記問題を解
決し、目的を達成するために、薄膜トランジスタにおけ
るソース電極とドレイン電極を短絡せしめる不正規な形
状部分を信号線から分離し、かつ前記ドレイン電極(ま
たはソース電極)とゲート電極を短絡することを特徴と
する。
決し、目的を達成するために、薄膜トランジスタにおけ
るソース電極とドレイン電極を短絡せしめる不正規な形
状部分を信号線から分離し、かつ前記ドレイン電極(ま
たはソース電極)とゲート電極を短絡することを特徴と
する。
【０００９】
【作用】液晶画像表示装置における薄膜トランジスタの
ゲート電極には、図示せざる駆動回路と電気的に接続さ
れた走査線より、薄膜トランジスタをオンの状態にする
Ｈighのレベルと、オフの状態にするＬowのレベルの２
値の走査信号が供給されている。しかしながら、ほとん
どの期間はＬowのレベルである。本発明は、このような
点に着目し、薄膜トランジスタにおけるソース電極とド
レイン電極の短絡不良部を信号線から分離し、かつドレ
イン電極(またはソース電極)とゲート電極を短絡するこ
とによって、ドレイン電極は画素電極と電気的に接続さ
れているため、画素電極の電位をＬowのレベルに固定す
ることができる。よって、救済処置実施後の表示状態を
安定に保持可能となり、信頼性の高い点欠陥救済を実現
できる。
ゲート電極には、図示せざる駆動回路と電気的に接続さ
れた走査線より、薄膜トランジスタをオンの状態にする
Ｈighのレベルと、オフの状態にするＬowのレベルの２
値の走査信号が供給されている。しかしながら、ほとん
どの期間はＬowのレベルである。本発明は、このような
点に着目し、薄膜トランジスタにおけるソース電極とド
レイン電極の短絡不良部を信号線から分離し、かつドレ
イン電極(またはソース電極)とゲート電極を短絡するこ
とによって、ドレイン電極は画素電極と電気的に接続さ
れているため、画素電極の電位をＬowのレベルに固定す
ることができる。よって、救済処置実施後の表示状態を
安定に保持可能となり、信頼性の高い点欠陥救済を実現
できる。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は本発明の点欠陥救済方法に用いる薄
膜トランジスタの構成を示す要部平面図である。本実施
例では、表示モードとして画素電極に電位が印加された
場合に黒を表示するノーマリーホワイトモードを採用し
た場合について説明する。図１において、前記図４と同
じ機能部分には同じ符号を付し、その説明を省略する。
ここで、領域19は信号線11とソース電極13を分離するた
めに設けられた領域である。
膜トランジスタの構成を示す要部平面図である。本実施
例では、表示モードとして画素電極に電位が印加された
場合に黒を表示するノーマリーホワイトモードを採用し
た場合について説明する。図１において、前記図４と同
じ機能部分には同じ符号を付し、その説明を省略する。
ここで、領域19は信号線11とソース電極13を分離するた
めに設けられた領域である。
【００１２】次に点欠陥救済法について、図２および図
３を用いて説明する。図２はパターンくずれによるソー
ス電極13−ドレイン電極14間の短絡不良の代表的な例を
示す薄膜トランジスタの要部平面図である。図２におい
て、信号線11，ソース電極13およびドレイン電極14は、
同一層かつ同一金属で形成されるため、パーティクル等
の原因で斜線部で示すようなパターンくずれによるソー
ス電極13−ドレイン電極14間を短絡せしめる不正規な形
状部分20が発生しやすい。ソース電極13は信号線11から
引き出され、ドレイン電極14は画素電極18とコンタクト
ホール17を介して電気的に接続されているため、上記の
不正規な形状部分は信号線11−画素電極18の短絡不良を
意味する。信号線11には電気的に接続された外部の図示
せざる駆動回路から一定期間ごとに正負反転した映像信
号が供給されているため(液晶にＤＣ成分が印加されな
いようにするため)、画素電極18は一定電位には固定さ
れず、フローティングに近い状態になる。ノーマリーホ
ワイトモードを採用している場合、上記の短絡不良は画
像上、常時輝点の点欠陥として観察される。
３を用いて説明する。図２はパターンくずれによるソー
ス電極13−ドレイン電極14間の短絡不良の代表的な例を
示す薄膜トランジスタの要部平面図である。図２におい
て、信号線11，ソース電極13およびドレイン電極14は、
同一層かつ同一金属で形成されるため、パーティクル等
の原因で斜線部で示すようなパターンくずれによるソー
ス電極13−ドレイン電極14間を短絡せしめる不正規な形
状部分20が発生しやすい。ソース電極13は信号線11から
引き出され、ドレイン電極14は画素電極18とコンタクト
ホール17を介して電気的に接続されているため、上記の
不正規な形状部分は信号線11−画素電極18の短絡不良を
意味する。信号線11には電気的に接続された外部の図示
せざる駆動回路から一定期間ごとに正負反転した映像信
号が供給されているため(液晶にＤＣ成分が印加されな
いようにするため)、画素電極18は一定電位には固定さ
れず、フローティングに近い状態になる。ノーマリーホ
ワイトモードを採用している場合、上記の短絡不良は画
像上、常時輝点の点欠陥として観察される。
【００１３】図３は本発明の一実施例における薄膜トラ
ンジスタの構成を示す要部平面図である。これは、ソー
ス電極13−ドレイン電極14間の不正規な形状部分(短絡
不良部)20を信号線11から分離し、ドレイン電極14とゲ
ート電極15を短絡し、点欠陥救済を実施した場合であ
る。本実施例では不正規な形状部分(短絡不良部)20と信
号線11の分離手段としてはレーザ光を用いた。21はレー
ザ光照射による切断箇所であり、切断のためにソース電
極13とゲート電極15が重ならない領域を設けている。ド
レイン電極14とゲート電極15の短絡手段としては、ガラ
ス基板側よりレーザ光を照射するレーザウェルディング
加工を用いた。レーザウェルディング加工を用いて安定
かつ低抵抗で短絡するために、ドレイン電極14とゲート
電極15は同一種の金属膜で形成する。用いる金属として
はアルミニウムが最適であるが、アルミニウムを含む２
種以上の金属多層膜でも実施可能である。
ンジスタの構成を示す要部平面図である。これは、ソー
ス電極13−ドレイン電極14間の不正規な形状部分(短絡
不良部)20を信号線11から分離し、ドレイン電極14とゲ
ート電極15を短絡し、点欠陥救済を実施した場合であ
る。本実施例では不正規な形状部分(短絡不良部)20と信
号線11の分離手段としてはレーザ光を用いた。21はレー
ザ光照射による切断箇所であり、切断のためにソース電
極13とゲート電極15が重ならない領域を設けている。ド
レイン電極14とゲート電極15の短絡手段としては、ガラ
ス基板側よりレーザ光を照射するレーザウェルディング
加工を用いた。レーザウェルディング加工を用いて安定
かつ低抵抗で短絡するために、ドレイン電極14とゲート
電極15は同一種の金属膜で形成する。用いる金属として
はアルミニウムが最適であるが、アルミニウムを含む２
種以上の金属多層膜でも実施可能である。
【００１４】本実施例では、ドレイン電極14の金属膜に
はチタン＝50(nm)＋アルミニウム＝350(nm)の２層膜、
ゲート電極15の金属膜にはアルミニウム＝150(nm)＋ク
ロム＝100(nm)の２層膜を用いた。上記の処理によっ
て、画素電極18は一定電位に固定されるため、ノーマリ
ーホワイトモードを採用した場合、常時輝点の点欠陥を
常時黒点にすることができる。常時黒点は常時輝点より
も目立ち難いため、画像品質上、問題になりにくい。
はチタン＝50(nm)＋アルミニウム＝350(nm)の２層膜、
ゲート電極15の金属膜にはアルミニウム＝150(nm)＋ク
ロム＝100(nm)の２層膜を用いた。上記の処理によっ
て、画素電極18は一定電位に固定されるため、ノーマリ
ーホワイトモードを採用した場合、常時輝点の点欠陥を
常時黒点にすることができる。常時黒点は常時輝点より
も目立ち難いため、画像品質上、問題になりにくい。
【００１５】なお上記実施例では、ドレイン電極14とゲ
ート電極15を短絡した場合であるが、ソース電極13とゲ
ート電極15を短絡してもよい。
ート電極15を短絡した場合であるが、ソース電極13とゲ
ート電極15を短絡してもよい。
【００１６】
【発明の効果】以上説明したように、本発明の液晶画像
表示装置における点欠陥救済方法によれば、デバイス構
成では回避が困難である薄膜トランジスタにおけるソー
ス電極−ドレイン電極間の短絡不良に起因する点欠陥を
信号線と短絡不良部を分離し、かつドレイン電極(また
はソース電極)とゲート電極を短絡することによって、
画素電極の電位を走査信号のＬowレベルにすることがで
きる。よって、救済処置実施後の表示状態を安定に保持
可能となり、信頼性の高い点欠陥救済を実現できる。
表示装置における点欠陥救済方法によれば、デバイス構
成では回避が困難である薄膜トランジスタにおけるソー
ス電極−ドレイン電極間の短絡不良に起因する点欠陥を
信号線と短絡不良部を分離し、かつドレイン電極(また
はソース電極)とゲート電極を短絡することによって、
画素電極の電位を走査信号のＬowレベルにすることがで
きる。よって、救済処置実施後の表示状態を安定に保持
可能となり、信頼性の高い点欠陥救済を実現できる。
【図１】本発明の実施例に用いる薄膜トランジスタの構
成を示す要部平面図である。
成を示す要部平面図である。
【図２】パターンくずれによるソース電極−ドレイン電
極間の短絡不良の代表的な例を示す薄膜トランジスタの
要部平面図である。
極間の短絡不良の代表的な例を示す薄膜トランジスタの
要部平面図である。
【図３】本発明の一実施例における薄膜トランジスタの
構成を示す要部平面図である。
構成を示す要部平面図である。
【図４】従来の液晶画像表示装置に用いられる薄膜トラ
ンジスタの構成を示す要部平面図である。
ンジスタの構成を示す要部平面図である。
11…信号線、 12…走査線、 13…ソース電極、 14…
ドレイン電極、 15…ゲート電極、 16…半導体層の保
護膜パターン、 17…コンタクトホール、 18…画素電
極、 19…信号線とソース電極を分離するためにレーザ
を照射する領域、20…ソース電極とドレイン電極を短絡
せしめる不正規な形状部分、 21…レーザによる信号線
とソース電極の切断箇所、 22…レーザ光照射による短
絡箇所、23…信号線と短絡不良部を分離するためのレー
ザ照射箇所、 24…ドレイン電極とソース電極間の短絡
不良部。
ドレイン電極、 15…ゲート電極、 16…半導体層の保
護膜パターン、 17…コンタクトホール、 18…画素電
極、 19…信号線とソース電極を分離するためにレーザ
を照射する領域、20…ソース電極とドレイン電極を短絡
せしめる不正規な形状部分、 21…レーザによる信号線
とソース電極の切断箇所、 22…レーザ光照射による短
絡箇所、23…信号線と短絡不良部を分離するためのレー
ザ照射箇所、 24…ドレイン電極とソース電極間の短絡
不良部。
Claims (4)
- 【請求項１】 スイッチング素子として薄膜トランジス
タを使用した液晶画像表示装置において、ガラス基板上
に形成された前記薄膜トランジスタにおけるソース電極
とドレイン電極を短絡せしめる不正規な形状部分を信号
線から分離し、かつ前記ドレイン電極(またはソース電
極)とゲート電極を短絡することを特徴とする点欠陥救
済方法。 - 【請求項２】 前記薄膜トランジスタにおけるドレイン
電極(またはソース電極)とゲート電極が同一の金属を構
成要素として含む薄膜で形成されたことを特徴とする請
求項１記載の点欠陥救済方法。 - 【請求項３】 前記薄膜トランジスタにおけるドレイン
電極(またはソース電極)とゲート電極がアルミニウムを
主成分とする金属薄膜で形成されたことを特徴とする請
求項２記載の点欠陥救済方法。 - 【請求項４】 前記薄膜トランジスタのドレイン電極
(またはソース電極)とゲート電極の短絡手段として、ガ
ラス基板側からレーザを照射することを特徴とする請求
項１記載の点欠陥救済方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24397594A JPH08110527A (ja) | 1994-10-07 | 1994-10-07 | 液晶画像表示装置における点欠陥救済方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24397594A JPH08110527A (ja) | 1994-10-07 | 1994-10-07 | 液晶画像表示装置における点欠陥救済方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08110527A true JPH08110527A (ja) | 1996-04-30 |
Family
ID=17111840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24397594A Pending JPH08110527A (ja) | 1994-10-07 | 1994-10-07 | 液晶画像表示装置における点欠陥救済方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08110527A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259494B1 (en) | 1997-01-31 | 2001-07-10 | Fujitsu Limited | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus |
| KR100682355B1 (ko) * | 2000-01-04 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 신호배선 불량제거방법 |
| CN100451754C (zh) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | 显示装置和显示装置的修复方法 |
| WO2009028122A1 (ja) * | 2007-08-30 | 2009-03-05 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| CN108646484A (zh) * | 2018-05-04 | 2018-10-12 | 昆山国显光电有限公司 | 显示面板及显示装置 |
-
1994
- 1994-10-07 JP JP24397594A patent/JPH08110527A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259494B1 (en) | 1997-01-31 | 2001-07-10 | Fujitsu Limited | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus |
| US6614494B2 (en) | 1997-01-31 | 2003-09-02 | Fujitsu Display Technologies Corporation | Repairable thin film transistor matrix substrate and method of repairing the substrate |
| KR100682355B1 (ko) * | 2000-01-04 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 신호배선 불량제거방법 |
| US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| US7932963B2 (en) | 2002-03-28 | 2011-04-26 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| CN100451754C (zh) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | 显示装置和显示装置的修复方法 |
| WO2009028122A1 (ja) * | 2007-08-30 | 2009-03-05 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| US8390654B2 (en) | 2007-08-30 | 2013-03-05 | Sharp Kabushiki Kaisha | Display and method for fabricating the same |
| CN108646484A (zh) * | 2018-05-04 | 2018-10-12 | 昆山国显光电有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224032B2 (en) | Electronic device, display device and production method thereof | |
| JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
| US20050174500A1 (en) | Display device and method for fabricating the same | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| US7253851B2 (en) | Pixel and method for pixel repair | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH075851A (ja) | アクティブ・マトリクス液晶ディスプレイ | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH08110527A (ja) | 液晶画像表示装置における点欠陥救済方法 | |
| US20040246395A1 (en) | Laser repair structure of liquid crystal display device and method thereof | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| JPH09113936A (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| US20090230398A1 (en) | Thin-film transistor substrate and method of repairing the same | |
| JPH11119253A (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP2007241183A (ja) | 表示装置および表示装置の修復方法 | |
| JP2007052286A (ja) | 半導体素子、液晶表示装置およびそれらの修復方法 | |
| JPH10161156A (ja) | 表示用半導体装置 | |
| JP2004109512A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JPH09179143A (ja) | 液晶表示装置における欠陥画素修正方法 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH0820640B2 (ja) | アクティブマトリクス基板 | |
| KR20080027568A (ko) | 박막트랜지스터 기판 및 이의 리페어 방법 | |
| JPH09318958A (ja) | 液晶表示装置およびその製造方法 |