JP3376379B2 - 液晶表示パネル、液晶表示装置及びその製造方法 - Google Patents
液晶表示パネル、液晶表示装置及びその製造方法Info
- Publication number
- JP3376379B2 JP3376379B2 JP03659797A JP3659797A JP3376379B2 JP 3376379 B2 JP3376379 B2 JP 3376379B2 JP 03659797 A JP03659797 A JP 03659797A JP 3659797 A JP3659797 A JP 3659797A JP 3376379 B2 JP3376379 B2 JP 3376379B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- data bus
- control bus
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置及び
その製造方法に関し、特に見かけ上の画素容量を大きく
するための補助容量を設けたアクティブマトリクス型の
液晶表示装置及びその製造方法に関する。
その製造方法に関し、特に見かけ上の画素容量を大きく
するための補助容量を設けたアクティブマトリクス型の
液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】図６Ａ及び６Ｂを参照して、従来例によ
る薄膜トランジスタ（ＴＦＴ）型液晶表示装置について
説明する。
る薄膜トランジスタ（ＴＦＴ）型液晶表示装置について
説明する。
【０００３】図６Ａは、ＴＦＴ基板の平面図を示す。透
明基板の表面上に図６Ａの横方向に延在する複数の制御
バスライン１００と縦方向に延在するデータバスライン
１０１が形成されている。制御バスライン１００とデー
タバスライン１０１との交差箇所において、両者は絶縁
膜により電気的に絶縁されている。隣り合う２本の制御
バスライン１００の間に、制御バスライン１００とほぼ
平行な方向に延在する容量バスライン１０２が配置され
ている。容量バスライン１０２とデータバスライン１０
１との交差箇所においても、両者は同様に絶縁されてい
る。容量バスライン１０２には、一定の電位、例えば接
地電位が与えられる。
明基板の表面上に図６Ａの横方向に延在する複数の制御
バスライン１００と縦方向に延在するデータバスライン
１０１が形成されている。制御バスライン１００とデー
タバスライン１０１との交差箇所において、両者は絶縁
膜により電気的に絶縁されている。隣り合う２本の制御
バスライン１００の間に、制御バスライン１００とほぼ
平行な方向に延在する容量バスライン１０２が配置され
ている。容量バスライン１０２とデータバスライン１０
１との交差箇所においても、両者は同様に絶縁されてい
る。容量バスライン１０２には、一定の電位、例えば接
地電位が与えられる。
【０００４】制御バスライン１００とデータバスライン
１０１との各交差箇所に対応してＴＦＴ１０３が形成さ
れている。ＴＦＴ１０３のドレイン電極は対応するデー
タバスライン１０１に接続され、対応する制御バスライ
ン１００がゲート電極を兼ねる。ＴＦＴ１０３のソース
電極には、画素電極１０４が接続されている。画素電極
１０４は、制御バスライン１００とデータバスライン１
０１とによって囲まれた領域内に配置される。
１０１との各交差箇所に対応してＴＦＴ１０３が形成さ
れている。ＴＦＴ１０３のドレイン電極は対応するデー
タバスライン１０１に接続され、対応する制御バスライ
ン１００がゲート電極を兼ねる。ＴＦＴ１０３のソース
電極には、画素電極１０４が接続されている。画素電極
１０４は、制御バスライン１００とデータバスライン１
０１とによって囲まれた領域内に配置される。
【０００５】容量バスライン１０２から分岐した補助容
量パターン１０５が、各画素電極の配置された領域ごと
に、データバスライン１０１に平行に、かつ近接して配
置されている。容量パターン１０５は、対応する画素電
極１０４と部分的に重なる。画素電極１０４と容量バス
ライン１０２及び補助容量パターン１０５との間に、補
助容量ＣS が形成される。
量パターン１０５が、各画素電極の配置された領域ごと
に、データバスライン１０１に平行に、かつ近接して配
置されている。容量パターン１０５は、対応する画素電
極１０４と部分的に重なる。画素電極１０４と容量バス
ライン１０２及び補助容量パターン１０５との間に、補
助容量ＣS が形成される。
【０００６】このＴＦＴ基板に、共通電極基板が対向配
置され、２枚の基板間に液晶材料が挟持される。
置され、２枚の基板間に液晶材料が挟持される。
【０００７】図６Ｂは、図６Ａの液晶表示装置の一画素
に対応する等価回路を示す。画素電極１０４と共通電極
との間に液晶容量ＣLCが形成され、それに並列に補助容
量Ｃ S が接続される。また、画素電極１０４とデータバ
スライン１０１との間に、浮遊容量ＣDSが形成される。
に対応する等価回路を示す。画素電極１０４と共通電極
との間に液晶容量ＣLCが形成され、それに並列に補助容
量Ｃ S が接続される。また、画素電極１０４とデータバ
スライン１０１との間に、浮遊容量ＣDSが形成される。
【０００８】ＴＦＴ１０３が非導通状態の時、即ち当該
画素が非選択状態の時にデータバスライン１０１の電位
が変動すると、浮遊容量ＣDSによる容量結合により、画
素電極１０４の電位も変動する。この電圧変動量ΔＶ
は、
画素が非選択状態の時にデータバスライン１０１の電位
が変動すると、浮遊容量ＣDSによる容量結合により、画
素電極１０４の電位も変動する。この電圧変動量ΔＶ
は、
【０００９】
【数１】ΔＶ＝ＣDS／（ＣDS＋ＣLC＋ＣS ） …（１）
と表される。この電圧変動により、表示画面の走査方向
（データバスライン１０１に平行な方向）に沿った輝度
の傾斜と表示パターンに依存したクロストーク（輝度ム
ラ）が生じる。
（データバスライン１０１に平行な方向）に沿った輝度
の傾斜と表示パターンに依存したクロストーク（輝度ム
ラ）が生じる。
【００１０】図６Ａの場合には、液晶容量ＣLCに並列に
補助容量ＣS が挿入されているため、電圧変動ΔＶが少
なくなる。このように、容量バスライン１０２及び補助
容量パターン１０５を配置して、補助容量ＣS を大きく
することにより、データバスライン１０１の電圧変動に
よる影響を低減し、表示品質を高めることができる。
補助容量ＣS が挿入されているため、電圧変動ΔＶが少
なくなる。このように、容量バスライン１０２及び補助
容量パターン１０５を配置して、補助容量ＣS を大きく
することにより、データバスライン１０１の電圧変動に
よる影響を低減し、表示品質を高めることができる。
【００１１】
【発明が解決しようとする課題】図６Ａに示すように、
補助容量パターン１０５は、できるだけ大きな開口率を
得るためにデータバスライン１０１に近接して配置され
る。補助容量パターン１０５とデータバスライン１０１
との間の絶縁膜の絶縁不良、両パターンの位置合わせ誤
差等により両者間が電気的に短絡してしまう場合があ
る。
補助容量パターン１０５は、できるだけ大きな開口率を
得るためにデータバスライン１０１に近接して配置され
る。補助容量パターン１０５とデータバスライン１０１
との間の絶縁膜の絶縁不良、両パターンの位置合わせ誤
差等により両者間が電気的に短絡してしまう場合があ
る。
【００１２】図７を参照して短絡が発生した場合の修正
方法について説明する。図７は、ＴＦＴ基板の概略平面
図を示す。
方法について説明する。図７は、ＴＦＴ基板の概略平面
図を示す。
【００１３】ＴＦＴ１０３と画素電極１０４が行列状に
配置された表示領域１１０の上下及び右側の周辺部に、
表示領域１１０を取り囲むようにリペア用配線１１１が
形成されている。リペア用配線１１１は、例えば１０本
程度用意される。各リペア用配線１１１は、表示領域１
１０の上下において、各データバスライン１０１と交差
している。
配置された表示領域１１０の上下及び右側の周辺部に、
表示領域１１０を取り囲むようにリペア用配線１１１が
形成されている。リペア用配線１１１は、例えば１０本
程度用意される。各リペア用配線１１１は、表示領域１
１０の上下において、各データバスライン１０１と交差
している。
【００１４】図６Ａに示す補助容量パターン１０５とデ
ータバスライン１０１との間で短絡が発生すると、短絡
箇所の両側の点Ｄ1 及びＤ2 で当該データバスライン１
０１を切断する。データバスラインの切断は、例えばレ
ーザ光の照射により行われる。
ータバスライン１０１との間で短絡が発生すると、短絡
箇所の両側の点Ｄ1 及びＤ2 で当該データバスライン１
０１を切断する。データバスラインの切断は、例えばレ
ーザ光の照射により行われる。
【００１５】切断されたデータバスライン１０１は、リ
ペア用配線１１１との交差箇所において１本のリペア用
配線１１１と接続される。この接続は、例えば交差箇所
にレーザ光を照射することにより行われる。表示領域１
１０内において切断されたデータバスライン１０１は、
リペア用配線１１１を介して再び接続される。これらの
作業は多くの工数を必要とし、成功率も低い。また、表
示領域１１０の周囲（いわゆる額縁領域）に予めリペア
用配線１１１を形成しておく必要があるため、額縁領域
を狭くすることが困難になる。さらに、１本のデータバ
スライン中の複数の画素で短絡が発生した場合には、修
復が不可能である。また、準備されているリペア用配線
１１１の本数以上のデータバスラインで短絡が発生した
場合にも修復不可能である。
ペア用配線１１１との交差箇所において１本のリペア用
配線１１１と接続される。この接続は、例えば交差箇所
にレーザ光を照射することにより行われる。表示領域１
１０内において切断されたデータバスライン１０１は、
リペア用配線１１１を介して再び接続される。これらの
作業は多くの工数を必要とし、成功率も低い。また、表
示領域１１０の周囲（いわゆる額縁領域）に予めリペア
用配線１１１を形成しておく必要があるため、額縁領域
を狭くすることが困難になる。さらに、１本のデータバ
スライン中の複数の画素で短絡が発生した場合には、修
復が不可能である。また、準備されているリペア用配線
１１１の本数以上のデータバスラインで短絡が発生した
場合にも修復不可能である。
【００１６】本発明の目的は、データバスラインと補助
容量パターンとの短絡が見つかった場合に、容易に修正
可能な液晶表示パネル、液晶表示装置及びその製造方法
を提供することである。
容量パターンとの短絡が見つかった場合に、容易に修正
可能な液晶表示パネル、液晶表示装置及びその製造方法
を提供することである。
【００１７】
【課題を解決するための手段】本発明の一観点による
と、絶縁性基板の表面上に形成され、相互に平行に配置
された複数の制御バスラインと、前記絶縁性基板の表面
上に形成され、相互に平行に配置された複数のデータバ
スラインであって、前記制御バスラインと交差する方向
に延在し、かつ該制御バスラインとの交差箇所において
該制御バスラインと電気的に絶縁された前記データバス
ラインと、前記絶縁性基板の表面上に、前記制御バスラ
インとデータバスラインとの交差箇所に対応して形成さ
れ、相互に隣り合う２本の制御バスラインと２本のデー
タバスラインとによって囲まれた領域内に配置された画
素電極と、前記絶縁性基板の表面上に、前記制御バスラ
インとデータバスラインとの交差箇所に対応して形成さ
れたスイッチング素子であって、対応するデータバスラ
インと画素電極とを接続し、対応する制御バスラインに
より導通状態が制御される前記スイッチング素子と、前
記絶縁性基板の表面上に形成され、前記画素電極との間
で補助容量を形成する複数の容量バスラインと、前記容
量バスラインから分岐し、前記データバスラインに沿っ
て延在する補助容量パターンであって、該補助容量パタ
ーンが、切断可能部とその他の主部を含んで構成され、
該切断可能部とそれに対応するデータバスラインとの間
隔が、該主部とそれに対応するデータバスラインとの間
隔よりも広い前記補助容量パターンとを有する液晶表示
パネルが提供される。
と、絶縁性基板の表面上に形成され、相互に平行に配置
された複数の制御バスラインと、前記絶縁性基板の表面
上に形成され、相互に平行に配置された複数のデータバ
スラインであって、前記制御バスラインと交差する方向
に延在し、かつ該制御バスラインとの交差箇所において
該制御バスラインと電気的に絶縁された前記データバス
ラインと、前記絶縁性基板の表面上に、前記制御バスラ
インとデータバスラインとの交差箇所に対応して形成さ
れ、相互に隣り合う２本の制御バスラインと２本のデー
タバスラインとによって囲まれた領域内に配置された画
素電極と、前記絶縁性基板の表面上に、前記制御バスラ
インとデータバスラインとの交差箇所に対応して形成さ
れたスイッチング素子であって、対応するデータバスラ
インと画素電極とを接続し、対応する制御バスラインに
より導通状態が制御される前記スイッチング素子と、前
記絶縁性基板の表面上に形成され、前記画素電極との間
で補助容量を形成する複数の容量バスラインと、前記容
量バスラインから分岐し、前記データバスラインに沿っ
て延在する補助容量パターンであって、該補助容量パタ
ーンが、切断可能部とその他の主部を含んで構成され、
該切断可能部とそれに対応するデータバスラインとの間
隔が、該主部とそれに対応するデータバスラインとの間
隔よりも広い前記補助容量パターンとを有する液晶表示
パネルが提供される。
【００１８】本発明の他の観点によると、絶縁性基板の
表面上に形成され、相互に平行に配置された複数の制御
バスラインと、相互に平行に配置された複数のデータバ
スラインであって、前記制御バスラインと交差する方向
に延在しかつ該制御バスラインとの交差箇所において該
制御バスラインと電気的に絶縁された前記データバスラ
インと、前記制御バスラインとデータバスラインとの交
差箇所に対応して形成され、相互に隣り合う２本の制御
バスラインと２本のデータバスラインとによって囲まれ
た領域内に配置された画素電極と、前記制御バスライン
とデータバスラインとの交差箇所に対応して形成された
スイッチング素子であって、対応するデータバスライン
と画素電極とを接続し、対応する制御バスラインにより
導通状態が制御される前記スイッチング素子と、前記絶
縁性基板の表面上に形成され、前記画素電極との間で補
助容量を形成する複数の容量バスラインと、前記容量バ
スラインから分岐し、各画素電極に対応して前記データ
バスラインに沿って配置された補助容量パターンとを有
する液晶パネル部品を準備する工程と、前記補助容量パ
ターンの各々と、それに対応するデータバスラインとの
電気的短絡の有無を検査する工程と、前記検査工程で短
絡箇所が発見された場合に、データバスラインに短絡し
ている補助容量パターンを、前記容量バスラインとの分
岐部と短絡箇所との間において切断する工程とを有する
液晶表示装置の製造方法が提供される。
表面上に形成され、相互に平行に配置された複数の制御
バスラインと、相互に平行に配置された複数のデータバ
スラインであって、前記制御バスラインと交差する方向
に延在しかつ該制御バスラインとの交差箇所において該
制御バスラインと電気的に絶縁された前記データバスラ
インと、前記制御バスラインとデータバスラインとの交
差箇所に対応して形成され、相互に隣り合う２本の制御
バスラインと２本のデータバスラインとによって囲まれ
た領域内に配置された画素電極と、前記制御バスライン
とデータバスラインとの交差箇所に対応して形成された
スイッチング素子であって、対応するデータバスライン
と画素電極とを接続し、対応する制御バスラインにより
導通状態が制御される前記スイッチング素子と、前記絶
縁性基板の表面上に形成され、前記画素電極との間で補
助容量を形成する複数の容量バスラインと、前記容量バ
スラインから分岐し、各画素電極に対応して前記データ
バスラインに沿って配置された補助容量パターンとを有
する液晶パネル部品を準備する工程と、前記補助容量パ
ターンの各々と、それに対応するデータバスラインとの
電気的短絡の有無を検査する工程と、前記検査工程で短
絡箇所が発見された場合に、データバスラインに短絡し
ている補助容量パターンを、前記容量バスラインとの分
岐部と短絡箇所との間において切断する工程とを有する
液晶表示装置の製造方法が提供される。
【００１９】補助容量パターンを切断可能部で切断する
ことにより、データバスラインと補助容量パターンとの
絶縁不良を容易に修復することができる。
ことにより、データバスラインと補助容量パターンとの
絶縁不良を容易に修復することができる。
【００２０】
【発明の実施の形態】図１は、本発明の第１の実施例に
よるアクティイブマトリクス型液晶表示装置の薄膜トラ
ンジスタ（ＴＦＴ）基板の平面図を示す。相互に平行配
置された複数の制御バスライン１が図の横方向に延在
し、相互に隣り合う２本の制御バスライン１の間に、制
御バスライン１と平行に容量バスライン２が配置されて
いる。制御バスライン１及び容量バスライン２を絶縁膜
が覆う。この絶縁膜の上に、制御バスライン１と交差す
る方向（図１の縦方向）に複数のデータバスライン３が
延在する。制御バスライン１とデータバスライン３との
交差箇所、及び容量バスライン２とデータバスライン３
との交差箇所において、両者は絶縁膜により絶縁されて
いる。
よるアクティイブマトリクス型液晶表示装置の薄膜トラ
ンジスタ（ＴＦＴ）基板の平面図を示す。相互に平行配
置された複数の制御バスライン１が図の横方向に延在
し、相互に隣り合う２本の制御バスライン１の間に、制
御バスライン１と平行に容量バスライン２が配置されて
いる。制御バスライン１及び容量バスライン２を絶縁膜
が覆う。この絶縁膜の上に、制御バスライン１と交差す
る方向（図１の縦方向）に複数のデータバスライン３が
延在する。制御バスライン１とデータバスライン３との
交差箇所、及び容量バスライン２とデータバスライン３
との交差箇所において、両者は絶縁膜により絶縁されて
いる。
【００２１】データバスライン３と制御バスライン１と
の交差箇所に対応してＴＦＴ４が設けられている。ＴＦ
Ｔ４のドレイン領域４Ｄは、対応するデータバスライン
３に接続されている。対応する制御バスライン１がＴＦ
Ｔ４のゲート電極４Ｇを兼ねる。
の交差箇所に対応してＴＦＴ４が設けられている。ＴＦ
Ｔ４のドレイン領域４Ｄは、対応するデータバスライン
３に接続されている。対応する制御バスライン１がＴＦ
Ｔ４のゲート電極４Ｇを兼ねる。
【００２２】データバスライン３とＴＦＴ４を層間絶縁
膜が覆い、この層間絶縁膜の上に複数の画素電極５が形
成されている。各画素電極５は、相互に隣り合う２本の
データバスライン３と２本の制御バスライン１によって
囲まれた各領域内に配置されている。図１では、図面の
見やすさのため、画素電極５を破線で示す。画素電極５
は、層間絶縁膜に設けられたコンタクトホールを介し
て、対応するＴＦＴ４のソース領域４Ｓに接続されてい
る。
膜が覆い、この層間絶縁膜の上に複数の画素電極５が形
成されている。各画素電極５は、相互に隣り合う２本の
データバスライン３と２本の制御バスライン１によって
囲まれた各領域内に配置されている。図１では、図面の
見やすさのため、画素電極５を破線で示す。画素電極５
は、層間絶縁膜に設けられたコンタクトホールを介し
て、対応するＴＦＴ４のソース領域４Ｓに接続されてい
る。
【００２３】容量バスライン２から分岐した補助容量パ
ターン６が、各画素電極毎に、データバスライン３に近
接して配置されている。補助容量パターン６は、容量バ
スライン２との分岐点近傍の切断可能部６ｂとその他の
主部６ａを含んで構成されている。切断可能部６ｂとそ
れに対応するデータバスライン３との間隔が、主部６ａ
とそれに対応するデータバスライン３との間隔よりも広
い。
ターン６が、各画素電極毎に、データバスライン３に近
接して配置されている。補助容量パターン６は、容量バ
スライン２との分岐点近傍の切断可能部６ｂとその他の
主部６ａを含んで構成されている。切断可能部６ｂとそ
れに対応するデータバスライン３との間隔が、主部６ａ
とそれに対応するデータバスライン３との間隔よりも広
い。
【００２４】例えば、相互に隣り合う２本のデータバス
ライン３の間隔は８０μｍ、補助容量パターン６の切断
可能部６ｂとデータバスライン３との間隔は７μｍ、主
部６ａとデータバスライン３との間隔は１μｍである。
また、主部６ａの幅が６μｍであるのに対し、切断可能
部６ｂの幅は４μｍである。このように、補助容量パタ
ーン６は、切断可能部６ｂにおける幅が主部６ａにおけ
る幅よりも細くなるように構成されている。
ライン３の間隔は８０μｍ、補助容量パターン６の切断
可能部６ｂとデータバスライン３との間隔は７μｍ、主
部６ａとデータバスライン３との間隔は１μｍである。
また、主部６ａの幅が６μｍであるのに対し、切断可能
部６ｂの幅は４μｍである。このように、補助容量パタ
ーン６は、切断可能部６ｂにおける幅が主部６ａにおけ
る幅よりも細くなるように構成されている。
【００２５】また、相互に隣接する２本の制御バスライ
ン１の間隔は、２５６μｍ、容量バスライン２の幅は２
０μｍ、切断可能部６ｂの長さは１２μｍ、主部６ａの
長さは７９μｍである。
ン１の間隔は、２５６μｍ、容量バスライン２の幅は２
０μｍ、切断可能部６ｂの長さは１２μｍ、主部６ａの
長さは７９μｍである。
【００２６】図２Ａは、図１のＴＦＴ基板を用いた液晶
表示装置の一点鎖線Ａ−Ａに対応する断面図を示す。ガ
ラス基板１０と３０が、一定の間隔を隔てて相互に平行
に配置されている。ガラス基板１０の対向面上に、クロ
ム（Ｃｒ）からなる制御バスライン１及び容量バスライ
ン２が形成されている。制御バスライン１及び容量バス
ライン２は、例えばスパッタリングによりガラス基板１
０の対向面上の全領域にＣｒ膜を堆積した後、このＣｒ
膜をパターニングして形成される。Ｃｒ膜のパターニン
グにより、図１に示す補助容量パターン６も同時に形成
される。
表示装置の一点鎖線Ａ−Ａに対応する断面図を示す。ガ
ラス基板１０と３０が、一定の間隔を隔てて相互に平行
に配置されている。ガラス基板１０の対向面上に、クロ
ム（Ｃｒ）からなる制御バスライン１及び容量バスライ
ン２が形成されている。制御バスライン１及び容量バス
ライン２は、例えばスパッタリングによりガラス基板１
０の対向面上の全領域にＣｒ膜を堆積した後、このＣｒ
膜をパターニングして形成される。Ｃｒ膜のパターニン
グにより、図１に示す補助容量パターン６も同時に形成
される。
【００２７】制御バスライン１及び容量バスライン２を
覆うように、ＳｉＮからなる厚さ約４００ｎｍのゲート
絶縁膜１１が形成されている。ゲート絶縁膜１１は、例
えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）によ
り形成される。ゲート絶縁膜１１の表面のうちＴＦＴ４
を形成すべき領域上に、厚さ約１５０ｎｍのアモルファ
スシリコン膜４Ｃが形成されている。
覆うように、ＳｉＮからなる厚さ約４００ｎｍのゲート
絶縁膜１１が形成されている。ゲート絶縁膜１１は、例
えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）によ
り形成される。ゲート絶縁膜１１の表面のうちＴＦＴ４
を形成すべき領域上に、厚さ約１５０ｎｍのアモルファ
スシリコン膜４Ｃが形成されている。
【００２８】アモルファスシリコン膜４Ｃの表面のうち
ソース及びドレインに対応する領域上に、それぞれＴｉ
／Ａｌ／Ｔｉの３層構造を有するソース電極４Ｓ及びド
レイン電極４Ｄが形成されている。下側Ｔｉ層の厚さは
約２０ｎｍ、Ａｌ層の厚さは約５０ｎｍ、上側Ｔｉ層の
厚さは約８０ｎｍである。ソース電極４Ｓ及びドレイン
電極４Ｄは、図１に示すデータバスライン３と同時に形
成される。
ソース及びドレインに対応する領域上に、それぞれＴｉ
／Ａｌ／Ｔｉの３層構造を有するソース電極４Ｓ及びド
レイン電極４Ｄが形成されている。下側Ｔｉ層の厚さは
約２０ｎｍ、Ａｌ層の厚さは約５０ｎｍ、上側Ｔｉ層の
厚さは約８０ｎｍである。ソース電極４Ｓ及びドレイン
電極４Ｄは、図１に示すデータバスライン３と同時に形
成される。
【００２９】アモルファスシリコン膜４Ｃの堆積は、例
えば原料ガスとしてＳｉＨ4 を用いたＰＥ−ＣＶＤによ
り行い、パターニングは、レジストパターンをマスクと
し、プラズマアッシャーを用いたエッチングにより行
う。Ｔｉ層、Ａｌ層の堆積は、スパッタリングにより行
い、パターニングは、レジストパターンをマスクとし、
ウェット処理を用いたエッチングにより行う。
えば原料ガスとしてＳｉＨ4 を用いたＰＥ−ＣＶＤによ
り行い、パターニングは、レジストパターンをマスクと
し、プラズマアッシャーを用いたエッチングにより行
う。Ｔｉ層、Ａｌ層の堆積は、スパッタリングにより行
い、パターニングは、レジストパターンをマスクとし、
ウェット処理を用いたエッチングにより行う。
【００３０】ゲート絶縁膜１１の表面上に、ＴＦＴ４を
覆うようにＳｉＮからなる厚さ約３３０μｍの層間絶縁
膜１２が形成されている。層間絶縁膜１２は、例えばＰ
Ｅ−ＣＶＤにより形成される。
覆うようにＳｉＮからなる厚さ約３３０μｍの層間絶縁
膜１２が形成されている。層間絶縁膜１２は、例えばＰ
Ｅ−ＣＶＤにより形成される。
【００３１】層間絶縁膜１２の表面上に、インジウムす
ずオキサイド（ＩＴＯ）からなる複数の画素電極５が形
成されている。画素電極５は、例えばスパッタリングに
よりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニン
グして形成される。各透明画素電極５は、層間絶縁膜１
２に形成されたコンタクトホールを介して対応するＴＦ
Ｔ４のソース電極４Ｓに接続されている。透明画素電極
５を覆うように、全面に配向膜１３が形成されている。
ずオキサイド（ＩＴＯ）からなる複数の画素電極５が形
成されている。画素電極５は、例えばスパッタリングに
よりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニン
グして形成される。各透明画素電極５は、層間絶縁膜１
２に形成されたコンタクトホールを介して対応するＴＦ
Ｔ４のソース電極４Ｓに接続されている。透明画素電極
５を覆うように、全面に配向膜１３が形成されている。
【００３２】ガラス基板３０の対向面上には、ＴＦＴ４
が形成された領域に対応して、Ｃｒからなる厚さ約１２
０ｎｍの遮光膜３１が形成されている。遮光膜３１は、
例えばスパッタリングにより全面にＣｒ膜を堆積した
後、ウェット処理を用いたエッチングによりパターニン
グして形成される。
が形成された領域に対応して、Ｃｒからなる厚さ約１２
０ｎｍの遮光膜３１が形成されている。遮光膜３１は、
例えばスパッタリングにより全面にＣｒ膜を堆積した
後、ウェット処理を用いたエッチングによりパターニン
グして形成される。
【００３３】遮光膜３１を覆うように全面にＩＴＯから
なる透明な共通電極３２が形成され、その表面上に配向
膜３３が形成されている。配向膜１３と３３との間に、
液晶材料４０が挟持されている。
なる透明な共通電極３２が形成され、その表面上に配向
膜３３が形成されている。配向膜１３と３３との間に、
液晶材料４０が挟持されている。
【００３４】図１に示すように、補助容量パターン６の
主部６ａは、画素電極５と部分的に重なっているが、切
断可能部６ｂは、画素電極５と重なっていない。容量バ
スライン２及び補助容量パターン６と画素電極５との重
なり部分により、図５Ｂに示す補助容量ＣS が形成され
る。
主部６ａは、画素電極５と部分的に重なっているが、切
断可能部６ｂは、画素電極５と重なっていない。容量バ
スライン２及び補助容量パターン６と画素電極５との重
なり部分により、図５Ｂに示す補助容量ＣS が形成され
る。
【００３５】図２Ｂは、図１の一点鎖線Ｂ−Ｂにおける
断面図を示す。透明基板１０の表面上に補助容量パター
ン６ａが配置され、補助容量パターン６ａをゲート絶縁
膜１１が被覆する。ゲート絶縁膜１１の上にデータバス
ライン３が配置される。データバスライン３を層間絶縁
膜１２が被覆し、その上に画素電極５、配向膜１３が配
置されている。
断面図を示す。透明基板１０の表面上に補助容量パター
ン６ａが配置され、補助容量パターン６ａをゲート絶縁
膜１１が被覆する。ゲート絶縁膜１１の上にデータバス
ライン３が配置される。データバスライン３を層間絶縁
膜１２が被覆し、その上に画素電極５、配向膜１３が配
置されている。
【００３６】データバスライン３と補助容量パターン６
ａとは、基板面内に関して近接配置され、基板法線方向
に関してはゲート絶縁膜１１のみが介在する。このた
め、図中に楕円で示した部分で層間短絡が生じやすい。
ａとは、基板面内に関して近接配置され、基板法線方向
に関してはゲート絶縁膜１１のみが介在する。このた
め、図中に楕円で示した部分で層間短絡が生じやすい。
【００３７】補助容量パターン６とデータバスライン３
とが短絡してしまった場合には、図１に示す当該補助容
量パターン６の切断可能部６ｂにレーザ光を照射して切
断することができる。例えば、図中の点Ｓ1 において短
絡故障が発生した場合には、対応する切断可能部内の点
Ｃ1 において補助容量パターン６を切断する。照射する
レーザ光として、例えば波長１０６４ｎｍ、強度０．５
３ＭＷ、ビームスポットサイズ２〜１０μｍφのＹＡＧ
レーザ光を使用することができる。
とが短絡してしまった場合には、図１に示す当該補助容
量パターン６の切断可能部６ｂにレーザ光を照射して切
断することができる。例えば、図中の点Ｓ1 において短
絡故障が発生した場合には、対応する切断可能部内の点
Ｃ1 において補助容量パターン６を切断する。照射する
レーザ光として、例えば波長１０６４ｎｍ、強度０．５
３ＭＷ、ビームスポットサイズ２〜１０μｍφのＹＡＧ
レーザ光を使用することができる。
【００３８】補助容量パターン６の切断可能部６ｂとデ
ータバスライン３との間隔が比較的広いため、データバ
スライン３を切断することなく容易に補助容量パターン
６のみを切断することができる。また、画素電極５と切
断可能部６ｂとが重なっていないため、切断箇所におい
て補助容量パターン６と画素電極５とが短絡してしまう
ことを防止できる。このため、補助容量パターン６とデ
ータバスライン３との絶縁不良が発生した場合に、補助
容量パターン６を切断して容易に不良箇所の修正を行う
ことができる。
ータバスライン３との間隔が比較的広いため、データバ
スライン３を切断することなく容易に補助容量パターン
６のみを切断することができる。また、画素電極５と切
断可能部６ｂとが重なっていないため、切断箇所におい
て補助容量パターン６と画素電極５とが短絡してしまう
ことを防止できる。このため、補助容量パターン６とデ
ータバスライン３との絶縁不良が発生した場合に、補助
容量パターン６を切断して容易に不良箇所の修正を行う
ことができる。
【００３９】また、上記実施例では、修復にリペア用配
線を使用する必要がないため、リペア用配線を配置すべ
き額縁領域の小面積化を図ることが可能になる。さら
に、１本のデータバスライン中の複数の画素で短絡が発
生した場合にも修正可能である。
線を使用する必要がないため、リペア用配線を配置すべ
き額縁領域の小面積化を図ることが可能になる。さら
に、１本のデータバスライン中の複数の画素で短絡が発
生した場合にも修正可能である。
【００４０】図３は、本発明の第２の実施例による液晶
表示装置のＴＦＴ基板の平面図を示す。図１に示すＴＦ
Ｔ基板とは補助容量パターンの形状のみが異なり、その
他の構成は図１のＴＦＴ基板と同様である。
表示装置のＴＦＴ基板の平面図を示す。図１に示すＴＦ
Ｔ基板とは補助容量パターンの形状のみが異なり、その
他の構成は図１のＴＦＴ基板と同様である。
【００４１】補助容量パターン６が、容量バスライン２
から分岐した後２本に分かれている。２本に分かれた部
分は、データバスライン３の両側に近接配置される。２
本に分かれる前の部分が切断可能部６ｂに相当し、２本
に分かれた後の部分が主部６ａに相当する。２本の主部
６ａの各々は、それぞれ相互に隣り合う２つの画素電極
５の各々と補助容量を形成する。
から分岐した後２本に分かれている。２本に分かれた部
分は、データバスライン３の両側に近接配置される。２
本に分かれる前の部分が切断可能部６ｂに相当し、２本
に分かれた後の部分が主部６ａに相当する。２本の主部
６ａの各々は、それぞれ相互に隣り合う２つの画素電極
５の各々と補助容量を形成する。
【００４２】例えば、図中の点Ｓ3 において短絡故障が
発生した場合には、対応する切断可能部６ｂ内の点Ｃ3
において補助容量パターン６を切断する。
発生した場合には、対応する切断可能部６ｂ内の点Ｃ3
において補助容量パターン６を切断する。
【００４３】このように、２本の主部６ａが切断可能部
６ｂを共有することにより、レーザ光を照射するために
確保すべき領域の数を減らすことができる。このため、
開口率を高めることが可能になる。
６ｂを共有することにより、レーザ光を照射するために
確保すべき領域の数を減らすことができる。このため、
開口率を高めることが可能になる。
【００４４】図４は、本発明の第３の実施例による液晶
表示装置のＴＦＴ基板の平面図を示す。第３の実施例に
よるＴＦＴ基板においては、図１に示す容量バスライン
２が設けられていない。データバスライン３に近接配置
された補助容量パターン６は、対応する画素電極５を挟
む２本の制御バスライン１のうち当該画素電極５を制御
しない方の制御バスライン１から分岐する。
表示装置のＴＦＴ基板の平面図を示す。第３の実施例に
よるＴＦＴ基板においては、図１に示す容量バスライン
２が設けられていない。データバスライン３に近接配置
された補助容量パターン６は、対応する画素電極５を挟
む２本の制御バスライン１のうち当該画素電極５を制御
しない方の制御バスライン１から分岐する。
【００４５】各補助容量パターン６は、図１の場合と同
様に切断可能部６ｂと主部６ａとを含み、主部６ａとデ
ータバスライン３との間隔が、切断可能部６ｂとデータ
バスライン３との間隔よりも狭くなるように構成されて
いる。
様に切断可能部６ｂと主部６ａとを含み、主部６ａとデ
ータバスライン３との間隔が、切断可能部６ｂとデータ
バスライン３との間隔よりも狭くなるように構成されて
いる。
【００４６】図４に示すＴＦＴ基板の場合には、各画素
電極５と、それを制御する制御バスライン１以外の１つ
の制御バスライン１との間に補助容量ＣS が形成され
る。選択されていない制御バスライン１には一定の電位
が与えられているため、非選択期間中、制御バスライン
１は図１の容量バスライン２と同様の作用を有する。制
御バスライン１が選択されると、瞬間的にパルス状の電
圧が印加されるが、その期間は非常に短いので、実質的
に表示特性を損なうことはない。
電極５と、それを制御する制御バスライン１以外の１つ
の制御バスライン１との間に補助容量ＣS が形成され
る。選択されていない制御バスライン１には一定の電位
が与えられているため、非選択期間中、制御バスライン
１は図１の容量バスライン２と同様の作用を有する。制
御バスライン１が選択されると、瞬間的にパルス状の電
圧が印加されるが、その期間は非常に短いので、実質的
に表示特性を損なうことはない。
【００４７】図４に示すＴＦＴ基板においても、データ
バスライン３と補助容量パターン６との間で短絡が発生
した場合に、補助容量パターン６の切断可能部６ｂにレ
ーザ光を照射することにより、補助容量パターン６を容
易に切断することができる。例えば、図中の点Ｓ4 にお
いて短絡故障が発生した場合には、対応する切断可能部
６ｂ内の点Ｃ4 において補助容量パターン６を切断す
る。
バスライン３と補助容量パターン６との間で短絡が発生
した場合に、補助容量パターン６の切断可能部６ｂにレ
ーザ光を照射することにより、補助容量パターン６を容
易に切断することができる。例えば、図中の点Ｓ4 にお
いて短絡故障が発生した場合には、対応する切断可能部
６ｂ内の点Ｃ4 において補助容量パターン６を切断す
る。
【００４８】上記第１〜第３の実施例では、補助容量パ
ターン６を切断可能部６ｂと主部６ａとに分けて考え、
データバスライン３と切断可能部６ｂとの間隔を、デー
タバスライン６と主部６ａとの間隔よりも広くした。こ
れにより、データバスライン３に悪影響を与えることな
く、補助容量パターン６を容易にレーザ照射により切断
することができる。
ターン６を切断可能部６ｂと主部６ａとに分けて考え、
データバスライン３と切断可能部６ｂとの間隔を、デー
タバスライン６と主部６ａとの間隔よりも広くした。こ
れにより、データバスライン３に悪影響を与えることな
く、補助容量パターン６を容易にレーザ照射により切断
することができる。
【００４９】補助容量パターン６の形状は、第１〜第３
の実施例の形状に限らない。補助容量パターン６にレー
ザ光照射により切断できる切断可能部を少なくとも１箇
所設けておけばよい。この切断可能部は、その他の部分
よりもデータバスライン３から離して配置する。補助容
量パターン６をこのように構成することにより、レーザ
光の照射によって容易に切断でき、絶縁不良を修復する
ことが可能になる。また、レーザ光の照射を容易にする
ためには、レーザ光が照射される切断可能部から配線等
の他の導電パターンを５μｍ以上離すことが好ましい。
また、画素電極のような面積の大きなパターンについて
は、レーザ光照射による影響が小さいので、切断可能部
から少なくとも２μｍ以上離すことが好ましい。
の実施例の形状に限らない。補助容量パターン６にレー
ザ光照射により切断できる切断可能部を少なくとも１箇
所設けておけばよい。この切断可能部は、その他の部分
よりもデータバスライン３から離して配置する。補助容
量パターン６をこのように構成することにより、レーザ
光の照射によって容易に切断でき、絶縁不良を修復する
ことが可能になる。また、レーザ光の照射を容易にする
ためには、レーザ光が照射される切断可能部から配線等
の他の導電パターンを５μｍ以上離すことが好ましい。
また、画素電極のような面積の大きなパターンについて
は、レーザ光照射による影響が小さいので、切断可能部
から少なくとも２μｍ以上離すことが好ましい。
【００５０】また、容量バスライン２から分岐した１本
の補助容量パターン６に、切断可能部を複数箇所設けて
もよい。短絡箇所に最も近い分岐点側の切断可能部を切
断することにより、画素電極５と補助容量パターン６と
によって形成される補助容量ＣS の低下を抑制すること
ができる。
の補助容量パターン６に、切断可能部を複数箇所設けて
もよい。短絡箇所に最も近い分岐点側の切断可能部を切
断することにより、画素電極５と補助容量パターン６と
によって形成される補助容量ＣS の低下を抑制すること
ができる。
【００５１】また、切断可能部の幅を主部の幅よりも狭
くしておくことが好ましい。このような構成にすること
により、主部において十分な補助容量を確保し、かつレ
ーザ照射により切断可能部を容易に切断することができ
る。
くしておくことが好ましい。このような構成にすること
により、主部において十分な補助容量を確保し、かつレ
ーザ照射により切断可能部を容易に切断することができ
る。
【００５２】第１〜第３の実施例において、図１、３及
び４に示す切断可能部６ｂを全画素に設けてもよく、一
部の画素にのみ設けてもよい。表示領域のうち短絡故障
の生じやすい領域を特定できる場合には、その領域の画
素にのみ切断可能部６ｂを設け、その他の画素において
は、図６Ａに示す従来例と同様の構成としてもよい。
び４に示す切断可能部６ｂを全画素に設けてもよく、一
部の画素にのみ設けてもよい。表示領域のうち短絡故障
の生じやすい領域を特定できる場合には、その領域の画
素にのみ切断可能部６ｂを設け、その他の画素において
は、図６Ａに示す従来例と同様の構成としてもよい。
【００５３】図５Ａは、第１〜第３の実施例による液晶
表示装置のＴＦＴ基板の全体を示す概略平面図である。
透明基板１０の表面内に表示領域１５が画定され、表示
領域１５内に、ＴＦＴ４と画素電極５との組が行列状に
配置されている。
表示装置のＴＦＴ基板の全体を示す概略平面図である。
透明基板１０の表面内に表示領域１５が画定され、表示
領域１５内に、ＴＦＴ４と画素電極５との組が行列状に
配置されている。
【００５４】表示領域１５内、及びその上下の領域に、
それぞれ図の横方向に延在する制御バスライン１及びリ
ペア用配線１６が形成されている。制御バスライン１及
びリペア用配線１６は、透明基板１０の左側の縁端部ま
で伸び、テープオートメーテッドボンディング（ＴＡ
Ｂ）により外部駆動回路に接続される。表示領域１５内
に、図の縦方向に延在するデータバスライン３が形成さ
れている。各データバスライン３は、透明基板１０の上
側の縁端部まで伸び、ＴＡＢにより外部駆動回路に接続
される。表示領域１５内は、第１〜第３の実施例のいず
れかと同様の構成である。
それぞれ図の横方向に延在する制御バスライン１及びリ
ペア用配線１６が形成されている。制御バスライン１及
びリペア用配線１６は、透明基板１０の左側の縁端部ま
で伸び、テープオートメーテッドボンディング（ＴＡ
Ｂ）により外部駆動回路に接続される。表示領域１５内
に、図の縦方向に延在するデータバスライン３が形成さ
れている。各データバスライン３は、透明基板１０の上
側の縁端部まで伸び、ＴＡＢにより外部駆動回路に接続
される。表示領域１５内は、第１〜第３の実施例のいず
れかと同様の構成である。
【００５５】リペア用配線１６は、データバスライン３
の断線故障を修復するためのものである。データバスラ
イン３と補助容量パターンとの短絡故障は、リペア用配
線１６を用いることなく修復可能であるので、図７の場
合に比べてその本数を少なくすることができる。
の断線故障を修復するためのものである。データバスラ
イン３と補助容量パターンとの短絡故障は、リペア用配
線１６を用いることなく修復可能であるので、図７の場
合に比べてその本数を少なくすることができる。
【００５６】図５Ｂは、第１〜第３の実施例による液晶
表示装置の概略図を示す。この液晶表示装置は、図５Ａ
に示したＴＦＴ基板とそれに対向する共通電極基板とを
含む液晶表示パネル１７、制御バスライン駆動回路１
８、データバスライン駆動回路１９を含んで構成され
る。制御バスライン駆動回路１８及びデータバスライン
駆動回路１９は、それぞれ配線２０及び２１を介して液
晶表示パネル１７の制御バスライン及びデータバスライ
ンに接続されている。制御バスライン駆動回路１８は、
制御バスラインを走査する駆動信号を出力する。データ
バスライン制御回路１９は、表示画像に対応する駆動信
号を出力する。制御バスライン駆動回路１８及びデータ
バスライン駆動回路１９は、ＴＦＴ基板の周縁部に、画
素のスイッチング用のＴＦＴと同時に形成してもよい。
表示装置の概略図を示す。この液晶表示装置は、図５Ａ
に示したＴＦＴ基板とそれに対向する共通電極基板とを
含む液晶表示パネル１７、制御バスライン駆動回路１
８、データバスライン駆動回路１９を含んで構成され
る。制御バスライン駆動回路１８及びデータバスライン
駆動回路１９は、それぞれ配線２０及び２１を介して液
晶表示パネル１７の制御バスライン及びデータバスライ
ンに接続されている。制御バスライン駆動回路１８は、
制御バスラインを走査する駆動信号を出力する。データ
バスライン制御回路１９は、表示画像に対応する駆動信
号を出力する。制御バスライン駆動回路１８及びデータ
バスライン駆動回路１９は、ＴＦＴ基板の周縁部に、画
素のスイッチング用のＴＦＴと同時に形成してもよい。
【００５７】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
液晶表示装置において各画素のみかけの液晶容量を大き
くするための補助容量形成のための補助容量パターン
と、それに近接するデータバスラインとの間の絶縁不良
が発生した場合に、容易に不良の修復を行うことができ
る。
液晶表示装置において各画素のみかけの液晶容量を大き
くするための補助容量形成のための補助容量パターン
と、それに近接するデータバスラインとの間の絶縁不良
が発生した場合に、容易に不良の修復を行うことができ
る。
【図１】本発明の第１の実施例による液晶表示装置のＴ
ＦＴ基板の平面図である。
ＦＴ基板の平面図である。
【図２】図１に示すＴＦＴ基板を用いた液晶表示装置の
部分断面図である。
部分断面図である。
【図３】本発明の第２の実施例による液晶表示装置のＴ
ＦＴ基板の平面図である。
ＦＴ基板の平面図である。
【図４】本発明の第３の実施例による液晶表示装置のＴ
ＦＴ基板の平面図である。
ＦＴ基板の平面図である。
【図５】本発明の実施例による液晶表示装置の概略平面
図である。
図である。
【図６】従来例による液晶表示装置のＴＦＴ基板の部分
平面図である。
平面図である。
【図７】従来例による液晶表示装置のＴＦＴ基板の概略
全体平面図である。
全体平面図である。
１ 制御バスライン
２ 容量バスライン
３ データバスライン
４ ＴＦＴ
５ 画素電極
６ 補助容量パターン
６ａ 主部
６ｂ 切断可能部
１０、３０ 透明基板
１１ ゲート絶縁膜
１２ 層間絶縁膜
１３、３３ 配向膜
３１ 遮光膜
３２ 共通電極
４０ 液晶材料
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 長岡 謙一
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 平２−79026（ＪＰ，Ａ)
特開 平２−51129（ＪＰ，Ａ)
特開 平５−2184（ＪＰ，Ａ)
特開 平３−171034（ＪＰ，Ａ)
特開 平９−80475（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
Claims (17)
- 【請求項１】 絶縁性基板の表面上に形成され、相互に
平行に配置された複数の制御バスラインと、 前記絶縁性基板の表面上に形成され、相互に平行に配置
された複数のデータバスラインであって、前記制御バス
ラインと交差する方向に延在し、かつ該制御バスライン
との交差箇所において該制御バスラインと電気的に絶縁
された前記データバスラインと、 前記絶縁性基板の表面上に、前記制御バスラインとデー
タバスラインとの交差箇所に対応して形成され、相互に
隣り合う２本の制御バスラインと２本のデータバスライ
ンとによって囲まれた領域内に配置された画素電極と、 前記絶縁性基板の表面上に、前記制御バスラインとデー
タバスラインとの交差箇所に対応して形成されたスイッ
チング素子であって、対応するデータバスラインと画素
電極とを接続し、対応する制御バスラインにより導通状
態が制御される前記スイッチング素子と、 前記絶縁性基板の表面上に形成され、前記画素電極との
間で補助容量を形成する複数の容量バスラインと、 前記容量バスラインから分岐し、前記データバスライン
に沿って延在する補助容量パターンであって、該補助容
量パターンが、切断可能部とその他の主部を含んで構成
され、該切断可能部とそれに対応するデータバスライン
との間隔が、該主部とそれに対応するデータバスライン
との間隔よりも広い前記補助容量パターンとを有する液
晶表示パネル。 - 【請求項２】 前記切断可能部の幅が、前記主部の幅よ
りも狭い請求項１に記載の液晶表示パネル。 - 【請求項３】 前記切断可能部が、前記補助容量パター
ンの前記容量バスラインからの分岐点近傍に配置されて
いる請求項１または２に記載の液晶表示パネル。 - 【請求項４】 前記主部において、前記補助容量パター
ンと前記画素電極が部分的に重なり、前記切断可能部に
おいて、前記補助容量パターンと前記画素電極が重なら
ない請求項１〜３のいずれかに記載の液晶表示パネル。 - 【請求項５】 前記補助容量パターンが、前記容量バス
ラインから分岐した後２本に分かれ、２本に分かれた部
分が前記データバスラインの両側に近接して配置され、
２本に分かれる前の１本の部分が前記切断可能部とされ
ている請求項１に記載の液晶表示パネル。 - 【請求項６】 前記制御バスラインの各々が、前記容量
バスラインを兼ね、前記制御バスラインから分岐した補
助容量パターンが当該制御バスラインによって制御され
ない画素電極との間で補助容量を形成する請求項１〜５
のいずれかに記載の液晶表示パネル。 - 【請求項７】 前記切断可能部が、レーザ光照射によっ
て切断可能な請求項１〜６のいずれかに記載の液晶表示
パネル。 - 【請求項８】 絶縁性基板の表面上に形成され、相互に
平行に配置された複数の制御バスラインと、相互に平行
に配置された複数のデータバスラインであって、前記制
御バスラインと交差する方向に延在しかつ該制御バスラ
インとの交差箇所において該制御バスラインと電気的に
絶縁された前記データバスラインと、前記制御バスライ
ンとデータバスラインとの交差箇所に対応して形成さ
れ、相互に隣り合う２本の制御バスラインと２本のデー
タバスラインとによって囲まれた領域内に配置された画
素電極と、前記制御バスラインとデータバスラインとの
交差箇所に対応して形成されたスイッチング素子であっ
て、対応するデータバスラインと画素電極とを接続し、
対応する制御バスラインにより導通状態が制御される前
記スイッチング素子と、前記絶縁性基板の表面上に形成
され、前記画素電極との間で補助容量を形成する複数の
容量バスラインと、前記容量バスラインから分岐し、各
画素電極に対応して前記データバスラインに沿って配置
された補助容量パターンとを有する液晶パネル部品を準
備する工程と、 前記補助容量パターンの各々と、それに対応するデータ
バスラインとの電気的短絡の有無を検査する工程と、 前記検査工程で短絡箇所が発見された場合に、データバ
スラインに短絡している補助容量パターンを、前記容量
バスラインとの分岐部と短絡箇所との間において切断す
る工程とを有する液晶表示装置の製造方法。 - 【請求項９】 前記補助容量パターンが、切断可能部と
主部を含んで構成され、該切断可能部とそれに対応する
データバスラインとの間隔が、該主部とそれに対応する
データバスラインとの間隔よりも広くなるように構成さ
れ、 前記切断する工程において、前記切断可能部を切断する
請求項８に記載の液晶表示装置の製造方法。 - 【請求項１０】 前記切断する工程が、レーザ光照射に
より前記補助容量パターンを切断する請求項８または９
に記載の液晶表示装置の製造方法。 - 【請求項１１】 絶縁性基板の表面上に形成され、相互
に平行に配置された複数の制御バスラインと、 前記絶縁性基板の表面上に形成され、相互に平行に配置
された複数のデータバスラインであって、前記制御バス
ラインと交差する方向に延在し、かつ該制御バスライン
との交差箇所において該制御バスラインと電気的に絶縁
された前記データバスラインと、 前記絶縁性基板の表面上に、前記制御バスラインとデー
タバスラインとの交差箇所に対応して形成され、相互に
隣り合う２本の制御バスラインと２本のデータバスライ
ンとによって囲まれた領域内に配置された画素電極と、 前記絶縁性基板の表面上に、前記制御バスラインとデー
タバスラインとの交差箇所に対応して形成されたスイッ
チング素子であって、対応するデータバスラインと画素
電極とを接続し、対応する制御バスラインにより導通状
態が制御される前記スイッチング素子と、 前記絶縁性基板の表面上に形成され、前記画素電極との
間で補助容量を形成する複数の容量バスラインと、 前記容量バスラインから分岐し、前記データバスライン
に沿って延在する補助容量パターンであって、該補助容
量パターンが、切断可能部とその他の主部を含んで構成
され、該切断可能部とそれに対応するデータバスライン
との間隔が、該主部とそれに対応するデータバスライン
との間隔よりも広い前記補助容量パターンと、 前記データバスラインを駆動するデータバスライン駆動
回路と、 前記制御バスラインを駆動する制御バスライン駆動回路
とを有する液晶表示装置。 - 【請求項１２】 前記切断可能部の幅が、前記主部の幅
よりも狭い請求項１１に記載の液晶表示装置。 - 【請求項１３】 前記切断可能部が、前記補助容量パタ
ーンの前記容量バスラインからの分岐点近傍に配置され
ている請求項１１または１２に記載の液晶表示装置。 - 【請求項１４】 前記主部において、前記補助容量パタ
ーンと前記画素電極が部分的に重なり、前記切断可能部
において、前記補助容量パターンと前記画素電極が重な
らない請求項１１〜１３のいずれかに記載の液晶表示装
置。 - 【請求項１５】 前記補助容量パターンが、前記容量バ
スラインから分岐した後２本に分かれ、２本に分かれた
部分が前記データバスラインの両側に近接して配置さ
れ、２本に分かれる前の１本の部分が前記切断可能部と
されている請求項１１に記載の液晶表示装置。 - 【請求項１６】 前記制御バスラインの各々が、前記容
量バスラインを兼ね、前記制御バスラインから分岐した
補助容量パターンが当該制御バスラインによって制御さ
れない画素電極との間で補助容量を形成する請求項１１
〜１５のいずれかに記載の液晶表示装置。 - 【請求項１７】 前記切断可能部が、レーザ光照射によ
って切断可能な請求項１１〜１６のいずれかに記載の液
晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03659797A JP3376379B2 (ja) | 1997-02-20 | 1997-02-20 | 液晶表示パネル、液晶表示装置及びその製造方法 |
| US08/902,304 US5943106A (en) | 1997-02-20 | 1997-07-29 | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method |
| KR1019970045792A KR100278547B1 (ko) | 1997-02-20 | 1997-09-04 | 액정표시패널, 액정표시장치 및 그 제조방법 |
| TW086115693A TW396290B (en) | 1997-02-20 | 1997-10-23 | Liquid crystal display panel easy to recover dielectric breakdown of auxiliary capacitor pattern and its manufacture method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03659797A JP3376379B2 (ja) | 1997-02-20 | 1997-02-20 | 液晶表示パネル、液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10232408A JPH10232408A (ja) | 1998-09-02 |
| JP3376379B2 true JP3376379B2 (ja) | 2003-02-10 |
Family
ID=12474208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03659797A Expired - Lifetime JP3376379B2 (ja) | 1997-02-20 | 1997-02-20 | 液晶表示パネル、液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5943106A (ja) |
| JP (1) | JP3376379B2 (ja) |
| KR (1) | KR100278547B1 (ja) |
| TW (1) | TW396290B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088070A (en) | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| JP3680527B2 (ja) * | 1997-01-31 | 2005-08-10 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタマトリクス基板及びその製造方法 |
| JPH10221704A (ja) * | 1997-02-07 | 1998-08-21 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JP3784491B2 (ja) | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| US6822701B1 (en) | 1998-09-04 | 2004-11-23 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| JP2000193938A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置の駆動方法 |
| KR100627107B1 (ko) * | 1999-07-31 | 2006-09-25 | 엘지.필립스 엘시디 주식회사 | 멀티 도메인 액정표시소자 및 그 제조방법 |
| KR100351439B1 (ko) * | 1999-10-04 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US6627863B2 (en) | 2000-12-15 | 2003-09-30 | Mitutoyo Corporation | System and methods to determine the settings of multiple light sources in a vision system |
| KR100816328B1 (ko) * | 2001-01-17 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| JP4270761B2 (ja) * | 2001-01-17 | 2009-06-03 | 富士通コンポーネント株式会社 | タッチパネル |
| KR100771516B1 (ko) * | 2001-01-20 | 2007-10-30 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP4954395B2 (ja) * | 2001-07-31 | 2012-06-13 | 三菱電機株式会社 | 表示装置の断線修復方法 |
| KR100838185B1 (ko) * | 2001-09-24 | 2008-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 |
| KR100859509B1 (ko) * | 2002-02-27 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| TW594344B (en) * | 2003-06-06 | 2004-06-21 | Toppoly Optoelectronics Corp | Laser repair method of liquid crystal display and structure thereof |
| KR100626008B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판표시장치 |
| JP4387278B2 (ja) | 2004-09-29 | 2009-12-16 | シャープ株式会社 | 液晶パネル及び液晶表示装置 |
| JP4393550B2 (ja) * | 2005-03-18 | 2010-01-06 | シャープ株式会社 | アクティブマトリクス基板及びその画素欠陥修正方法 |
| KR101147090B1 (ko) * | 2005-06-29 | 2012-05-17 | 엘지디스플레이 주식회사 | 액정표시소자 |
| KR101348375B1 (ko) | 2005-09-07 | 2014-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법 |
| JP2007292879A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101306206B1 (ko) * | 2006-04-24 | 2013-09-10 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 |
| KR101344351B1 (ko) * | 2006-06-30 | 2013-12-24 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
| JPWO2008004354A1 (ja) * | 2006-07-07 | 2009-12-03 | シャープ株式会社 | アレイ基板、アレイ基板の修正方法及び液晶表示装置 |
| KR101233356B1 (ko) * | 2006-10-19 | 2013-02-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 리페어 방법 |
| KR101309552B1 (ko) * | 2006-11-01 | 2013-09-23 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
| KR101306239B1 (ko) * | 2006-11-03 | 2013-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 불량 화소 복구 방법 |
| CN101573741B (zh) * | 2007-03-13 | 2011-07-06 | 夏普株式会社 | 显示面板和显示装置 |
| CN101952772B (zh) * | 2007-11-22 | 2013-07-03 | 夏普株式会社 | 有源矩阵基板、液晶面板、电视接收机、液晶面板的制造方法 |
| TWI463465B (zh) * | 2008-04-09 | 2014-12-01 | Chunghwa Picture Tubes Ltd | 修補方法 |
| KR20090123247A (ko) * | 2008-05-27 | 2009-12-02 | 삼성전자주식회사 | 표시 장치 |
| US8300163B2 (en) | 2008-08-28 | 2012-10-30 | Sharp Kabushiki Kaisha | Display panel, display device, and television receiver |
| KR101820032B1 (ko) * | 2010-09-30 | 2018-01-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법 |
| CN102385207B (zh) * | 2011-11-01 | 2014-04-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| US20130105800A1 (en) * | 2011-11-01 | 2013-05-02 | Shenzhen China Star Optoelectronics Technology Co.,Ltd. | Thin film transistor array substrate and manufacture method thereof |
| WO2014141832A1 (ja) | 2013-03-12 | 2014-09-18 | シャープ株式会社 | アクティブマトリクス基板、及び、表示装置 |
| CN106556952B (zh) * | 2016-12-30 | 2019-05-14 | 惠科股份有限公司 | 像素结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816756B2 (ja) * | 1988-08-10 | 1996-02-21 | シャープ株式会社 | 透過型アクティブマトリクス液晶表示装置 |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| EP0588568B1 (en) * | 1992-09-18 | 2002-12-18 | Hitachi, Ltd. | A liquid crystal display device |
| US5532853A (en) * | 1993-03-04 | 1996-07-02 | Samsung Electronics Co., Ltd. | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line |
| KR0163933B1 (ko) * | 1995-01-27 | 1999-01-15 | 김광호 | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 |
| JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JPH09113931A (ja) * | 1995-10-16 | 1997-05-02 | Sharp Corp | 液晶表示装置 |
| KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
-
1997
- 1997-02-20 JP JP03659797A patent/JP3376379B2/ja not_active Expired - Lifetime
- 1997-07-29 US US08/902,304 patent/US5943106A/en not_active Expired - Lifetime
- 1997-09-04 KR KR1019970045792A patent/KR100278547B1/ko not_active IP Right Cessation
- 1997-10-23 TW TW086115693A patent/TW396290B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980069927A (ko) | 1998-10-26 |
| KR100278547B1 (ko) | 2001-01-15 |
| JPH10232408A (ja) | 1998-09-02 |
| TW396290B (en) | 2000-07-01 |
| US5943106A (en) | 1999-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| JP3680527B2 (ja) | 薄膜トランジスタマトリクス基板及びその製造方法 | |
| JP3097829B2 (ja) | 液晶表示パネルおよびその補修方法 | |
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| JP2000250436A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH0990318A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| US6985194B2 (en) | Matrix array substrate | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP3076030B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
| JPH0713197A (ja) | マトリックス型配線基板およびそれを用いた液晶表示装置 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH055896A (ja) | アクテイブマトリクス表示装置 | |
| KR20010100614A (ko) | 액정 표시 장치용 기판 | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| KR100720084B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |