JPH055896A - アクテイブマトリクス表示装置 - Google Patents
アクテイブマトリクス表示装置Info
- Publication number
- JPH055896A JPH055896A JP3158695A JP15869591A JPH055896A JP H055896 A JPH055896 A JP H055896A JP 3158695 A JP3158695 A JP 3158695A JP 15869591 A JP15869591 A JP 15869591A JP H055896 A JPH055896 A JP H055896A
- Authority
- JP
- Japan
- Prior art keywords
- line
- bus line
- conductor piece
- display device
- source bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/36—Hydrogen production from non-carbon containing sources, e.g. by water electrolysis
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Abstract
(57)【要約】
【目的】 ソースバスラインの断線に起因する線欠陥を
確実に修正できる構造のアクティブマトリクス表示装置
を実現し、これにより歩留りの向上およびコストダウン
を図る。 【構成】 ソースバスライン２３のゲートバスライン２
１を挟む２箇所の位置にソースバスライン突出部４６、
４６を形成し、その先端下方にゲート絶縁膜１３を挟ん
で第１導電体片４７、４７の一端部を重畳する。第１導
電体片４７、４７の他端部上方にはゲート絶縁膜１３を
挟んで第２導電体片４５の両端部が重畳される。第２導
電体片４５はゲートバスライン２１を跨いだ状態で配設
されている。以上の構成により冗長構造が形成される。
線欠陥が検出されると、ソースバスライン突出部４６、
４６と第１導電体片４７、４７の重畳部に相当する領域
５１、５２および第１導電体片４７、４７と第２導電体
片４５との重畳部に相当する領域５３、５４にレーザー
光を照射する。これにより、導電体間が短絡され、断線
９０の発生部側方にバイパスライン100が形成される。
確実に修正できる構造のアクティブマトリクス表示装置
を実現し、これにより歩留りの向上およびコストダウン
を図る。 【構成】 ソースバスライン２３のゲートバスライン２
１を挟む２箇所の位置にソースバスライン突出部４６、
４６を形成し、その先端下方にゲート絶縁膜１３を挟ん
で第１導電体片４７、４７の一端部を重畳する。第１導
電体片４７、４７の他端部上方にはゲート絶縁膜１３を
挟んで第２導電体片４５の両端部が重畳される。第２導
電体片４５はゲートバスライン２１を跨いだ状態で配設
されている。以上の構成により冗長構造が形成される。
線欠陥が検出されると、ソースバスライン突出部４６、
４６と第１導電体片４７、４７の重畳部に相当する領域
５１、５２および第１導電体片４７、４７と第２導電体
片４５との重畳部に相当する領域５３、５４にレーザー
光を照射する。これにより、導電体間が短絡され、断線
９０の発生部側方にバイパスライン100が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、表示用絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス駆動方式の表示装置に関する。
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス駆動方式の表示装置に関する。
【０００２】
【従来の技術】従来より、液晶表示装置、ＥＬ表示装
置、プラズマ表示装置等においては、マトリクス状に配
設された絵素電極を選択駆動することにより、画面上に
表示パターンが形成される。表示絵素の選択方式とし
て、個々の独立した絵素電極を配設し、この絵素電極の
それぞれにスイッチング素子を接続して表示駆動するア
クティブマトリクス駆動方式が知られている。絵素電極
を選択駆動するスイッチング素子としては、ＴＦＴ（薄
膜トランジスタ）素子、ＭＩＭ（金属−絶縁層−金属）
素子、ＭＯＳトランジスタ素子、ダイオード、バリスタ
等が一般的に使用され、絵素電極とこれに対向する対向
電極間に印加される電圧をスイッチング素子でスイッチ
ングして、両電極間に介在させた液晶、ＥＬ発光層ある
いはプラズマ発光体等の表示媒体を光学的に変調して、
該光学的変調が表示パターンとして視認される。このよ
うな、アクティブマトリクス駆動方式は、高コントラス
トの表示が可能であり、液晶テレビジョン、ワードプロ
セッサ、コンピュータの端末表示装置等に実用化されて
いる。
置、プラズマ表示装置等においては、マトリクス状に配
設された絵素電極を選択駆動することにより、画面上に
表示パターンが形成される。表示絵素の選択方式とし
て、個々の独立した絵素電極を配設し、この絵素電極の
それぞれにスイッチング素子を接続して表示駆動するア
クティブマトリクス駆動方式が知られている。絵素電極
を選択駆動するスイッチング素子としては、ＴＦＴ（薄
膜トランジスタ）素子、ＭＩＭ（金属−絶縁層−金属）
素子、ＭＯＳトランジスタ素子、ダイオード、バリスタ
等が一般的に使用され、絵素電極とこれに対向する対向
電極間に印加される電圧をスイッチング素子でスイッチ
ングして、両電極間に介在させた液晶、ＥＬ発光層ある
いはプラズマ発光体等の表示媒体を光学的に変調して、
該光学的変調が表示パターンとして視認される。このよ
うな、アクティブマトリクス駆動方式は、高コントラス
トの表示が可能であり、液晶テレビジョン、ワードプロ
セッサ、コンピュータの端末表示装置等に実用化されて
いる。
【０００３】図８はアクティブマトリクス液晶表示装置
の従来例を示しており、対向配置される一対の基板の内
の一方の基板上に、ゲートバスライン２１、２１…を横
方向に配線し、これと直交する縦方向にソースバスライ
ン２３、２３…を配線してなる。隣接するゲートバスラ
イン２１、２１およびソースバスライン２３、２３で囲
まれた矩形の各領域には、絵素電極４１が配設される。
の従来例を示しており、対向配置される一対の基板の内
の一方の基板上に、ゲートバスライン２１、２１…を横
方向に配線し、これと直交する縦方向にソースバスライ
ン２３、２３…を配線してなる。隣接するゲートバスラ
イン２１、２１およびソースバスライン２３、２３で囲
まれた矩形の各領域には、絵素電極４１が配設される。
【０００４】加えて、ゲートバスライン２１から分岐
（突出）したゲートバス支線２２上には、スイッチング
素子として機能するＴＦＴ３１が形成されている。ＴＦ
Ｔ３１のドレイン電極３３は絵素電極４１に電気的に接
続され、ソース電極３２はソースバスライン２３に接続
される。
（突出）したゲートバス支線２２上には、スイッチング
素子として機能するＴＦＴ３１が形成されている。ＴＦ
Ｔ３１のドレイン電極３３は絵素電極４１に電気的に接
続され、ソース電極３２はソースバスライン２３に接続
される。
【０００５】
【発明が解決しようとする課題】）ところで、上記アク
ティブマトリクス表示装置において、ソースバスライン
２３が一方向のみから各絵素電極４１に駆動信号を伝達
する信号伝達方式をとる場合に、ソースバスライン２３
の中途に断線が発生すると、断線部分の先端側に位置す
る絵素電極４１には本来与えられるべき駆動信号が入力
されず、結果的に表示上の線欠陥として認識されること
になる。このような線欠陥は、表示装置の品位を著しく
損い、製品歩留の観点から大きな問題になる。
ティブマトリクス表示装置において、ソースバスライン
２３が一方向のみから各絵素電極４１に駆動信号を伝達
する信号伝達方式をとる場合に、ソースバスライン２３
の中途に断線が発生すると、断線部分の先端側に位置す
る絵素電極４１には本来与えられるべき駆動信号が入力
されず、結果的に表示上の線欠陥として認識されること
になる。このような線欠陥は、表示装置の品位を著しく
損い、製品歩留の観点から大きな問題になる。
【０００６】該線欠陥は、スイッチング素子としてのＴ
ＦＴ３１が配設される基板の作製段階で発見されれば、
レーザートリミング等で修正可能である。しかしなが
ら、該基板の作製途中で膨大な数の絵素の中からかかる
線欠陥を検出するのは極めて困難であり、製造時間や製
造コストを考慮すると、量産レベルでは不可能といって
よい。特に、絵素数が１０万〜５０万個におよぶ大型表
示パネルでは完全に不可能であるといえる。
ＦＴ３１が配設される基板の作製段階で発見されれば、
レーザートリミング等で修正可能である。しかしなが
ら、該基板の作製途中で膨大な数の絵素の中からかかる
線欠陥を検出するのは極めて困難であり、製造時間や製
造コストを考慮すると、量産レベルでは不可能といって
よい。特に、絵素数が１０万〜５０万個におよぶ大型表
示パネルでは完全に不可能であるといえる。
【０００７】その一方、該基板に対向側基板を貼り合わ
せ、液晶を封入した段階でソースバスライン２３に検査
用の電気信号を加えて線欠陥を目視で検出する方法があ
り、この方法によれば線欠陥を容易に検出できる。しか
るに、この方法によれば、線欠陥の修正が困難であるた
め、結局、線欠陥を検出した表示装置を破棄しなければ
ならず、コストダウンを図る上でのネックになってい
た。
せ、液晶を封入した段階でソースバスライン２３に検査
用の電気信号を加えて線欠陥を目視で検出する方法があ
り、この方法によれば線欠陥を容易に検出できる。しか
るに、この方法によれば、線欠陥の修正が困難であるた
め、結局、線欠陥を検出した表示装置を破棄しなければ
ならず、コストダウンを図る上でのネックになってい
た。
【０００８】上記した理由により従来技術では、製品の
歩留りの向上を図る上で大きな制約があったのが現状で
ある。
歩留りの向上を図る上で大きな制約があったのが現状で
ある。
【０００９】本発明は、このような従来技術の欠点を解
決するものであり、線欠陥を容易に検出でき、かつその
修正を確実に行え、結果的に製品歩留りを格段に向上で
きるアクティブマトリクス表示装置を提供することを目
的とする。
決するものであり、線欠陥を容易に検出でき、かつその
修正を確実に行え、結果的に製品歩留りを格段に向上で
きるアクティブマトリクス表示装置を提供することを目
的とする。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、一対の絶縁性基板の何れか一方の基
板上に走査線および信号線を格子状に配線し、該走査線
および信号線で囲まれた領域に絵素電極をそれぞれ配設
すると共に、該絵素電極と該走査線および信号線にそれ
ぞれスイッチング素子を接続したアクティブマトリクス
表示装置において、該信号線には該絵素電極に向けて突
出し、該絵素電極には電気的に非接触の信号線突出部が
該走査線を挟む２箇所の位置に形成され、該信号線突出
部の先端それぞれには第１導電体片の一端部が絶縁膜を
挟んでそれぞれ重畳され、かつ該第１導電体片の他端部
それぞれには絶縁膜を挟んで該走査線を跨ぐ第２導電体
片の両端部が重畳されて成り、そのことにより上記目的
が達成される。
リクス表示装置は、一対の絶縁性基板の何れか一方の基
板上に走査線および信号線を格子状に配線し、該走査線
および信号線で囲まれた領域に絵素電極をそれぞれ配設
すると共に、該絵素電極と該走査線および信号線にそれ
ぞれスイッチング素子を接続したアクティブマトリクス
表示装置において、該信号線には該絵素電極に向けて突
出し、該絵素電極には電気的に非接触の信号線突出部が
該走査線を挟む２箇所の位置に形成され、該信号線突出
部の先端それぞれには第１導電体片の一端部が絶縁膜を
挟んでそれぞれ重畳され、かつ該第１導電体片の他端部
それぞれには絶縁膜を挟んで該走査線を跨ぐ第２導電体
片の両端部が重畳されて成り、そのことにより上記目的
が達成される。
【００１１】好ましくは、前記第２導電体片の両端部に
第３導電体片を電気的に接続された状態で重畳する。
第３導電体片を電気的に接続された状態で重畳する。
【００１２】
【作用】上記構成のアクティブマトリクス表示装置にお
ける線欠陥の検出および修正方法を図３を参照しつつ以
下に説明する。図３の配線構造からなるアクティブマト
リクス表示装置において、ソースバスライン（信号線）
２３の中途に断線９０が発生し、該ソースバスライン２
３には矢印Ｄ方向からソース信号が伝達されている状態
を想定すると、断線９０の信号伝達方向先端側に線欠陥
が発生することになる。該線欠陥の検出は、液晶等の表
示媒体をＴＦＴが配設されたＴＦＴ側基板と対向電極が
形成される対向電極側基板間に封入した状態で、ＴＦＴ
側基板に配線されるゲートバスライン（走査線）２１お
よびソースバスライン２３と、対向電極に適当な信号を
印加して行われる。すなわち、該信号を印加すると、線
欠陥に対応した表示状態が得られるので、これを目視す
れば線欠陥を検出できる。
ける線欠陥の検出および修正方法を図３を参照しつつ以
下に説明する。図３の配線構造からなるアクティブマト
リクス表示装置において、ソースバスライン（信号線）
２３の中途に断線９０が発生し、該ソースバスライン２
３には矢印Ｄ方向からソース信号が伝達されている状態
を想定すると、断線９０の信号伝達方向先端側に線欠陥
が発生することになる。該線欠陥の検出は、液晶等の表
示媒体をＴＦＴが配設されたＴＦＴ側基板と対向電極が
形成される対向電極側基板間に封入した状態で、ＴＦＴ
側基板に配線されるゲートバスライン（走査線）２１お
よびソースバスライン２３と、対向電極に適当な信号を
印加して行われる。すなわち、該信号を印加すると、線
欠陥に対応した表示状態が得られるので、これを目視す
れば線欠陥を検出できる。
【００１３】線欠陥を検出すると、図中５１、５２で示
される領域および５３、５４で示される領域に光エネル
ギの一例としてレーザー光を照射する。領域５１、５２
はソースバスライン突出部４６（信号線突出部）と第１
導電体片４７との重畳部に相当する。また、領域５３、
５４は第１導電体片４７と第２導電体片４５との重畳部
に相当する。
される領域および５３、５４で示される領域に光エネル
ギの一例としてレーザー光を照射する。領域５１、５２
はソースバスライン突出部４６（信号線突出部）と第１
導電体片４７との重畳部に相当する。また、領域５３、
５４は第１導電体片４７と第２導電体片４５との重畳部
に相当する。
【００１４】このような重畳部にレーザー光を照射し、
小さなスポットで照射部分を撃ち抜くと、重畳部におけ
る絶縁膜が破壊され、撃ち抜かれた穴の周辺部を介して
上下の導電体間が電気的に接続される。すなわち、領域
５１、５２へのレーザー光の照射によってソースバスラ
イン突出部４６、４６と第１導電体片４７、４７とが電
気的に接続される。また、領域５３、５４へのレーザー
光の照射によって第１導電体片４７、４７と第２導電体
片４５とが電気的に接続される。
小さなスポットで照射部分を撃ち抜くと、重畳部におけ
る絶縁膜が破壊され、撃ち抜かれた穴の周辺部を介して
上下の導電体間が電気的に接続される。すなわち、領域
５１、５２へのレーザー光の照射によってソースバスラ
イン突出部４６、４６と第１導電体片４７、４７とが電
気的に接続される。また、領域５３、５４へのレーザー
光の照射によって第１導電体片４７、４７と第２導電体
片４５とが電気的に接続される。
【００１５】従って、以上４箇所へのレーザー光の照射
により、結局ソースバスライン突出部４６、第１導電体
片４７、第２導電体片４５、第１導電体片４７およびソ
ースバスライン突出部４６が電気的に接続され、これら
で断線９０の側方に電気的なバイパスライン100が形成
される。それ故、以後、ソースバスライン２３を矢印Ｄ
方向に伝達されるソース信号が該バイパスライン100を
通り、すなわち断線９０の発生部を迂回してソースバス
ライン２３の先端側に伝達されることになる。従って、
断線９０に起因する線欠陥が解消される。
により、結局ソースバスライン突出部４６、第１導電体
片４７、第２導電体片４５、第１導電体片４７およびソ
ースバスライン突出部４６が電気的に接続され、これら
で断線９０の側方に電気的なバイパスライン100が形成
される。それ故、以後、ソースバスライン２３を矢印Ｄ
方向に伝達されるソース信号が該バイパスライン100を
通り、すなわち断線９０の発生部を迂回してソースバス
ライン２３の先端側に伝達されることになる。従って、
断線９０に起因する線欠陥が解消される。
【００１６】上記のように、本発明では断線９０の発生
部側方にレーザー光等の照射によりバイパスライン100
が形成可能になった冗長構造を設け、該バイパスライン
100を経由してソースバスライン２３の断線９０を生じ
た部分の先端側にソース信号を伝達して線欠陥を解消す
る修正原理をとる。
部側方にレーザー光等の照射によりバイパスライン100
が形成可能になった冗長構造を設け、該バイパスライン
100を経由してソースバスライン２３の断線９０を生じ
た部分の先端側にソース信号を伝達して線欠陥を解消す
る修正原理をとる。
【００１７】
【実施例】本発明の実施例について以下に説明する。
【００１８】図１〜図４は本実施例のアクティブマトリ
クス表示装置を示しており、この表示装置は、上下一対
の透明絶縁性基板１、２間に液晶１８を封入してなる。
下側の基板１上には、走査線として機能する複数本のゲ
ートバスライン２１、２１…および信号線として機能す
る複数本のソースバスライン２３、…が縦横に配線さ
れ、両バスライン２１、２３で囲まれる矩形上の領域そ
れぞれに絵素電極４１がマトリクス状に配設される。ゲ
ートバスライン２１にはこれから絵素電極４１側に向け
て突出するゲートバス支線２２が形成され、該ゲートバ
ス支線２２の先端寄りの部分にＴＦＴ３１が形成され
る。従って、ゲートバス支線２２の一部はゲート電極と
して機能する。ＴＦＴ３１はスイッチング素子として機
能し、絵素電極４１に接続される。３２はＴＦＴ３１の
ソース電極であり、３３はドレイン電極である。
クス表示装置を示しており、この表示装置は、上下一対
の透明絶縁性基板１、２間に液晶１８を封入してなる。
下側の基板１上には、走査線として機能する複数本のゲ
ートバスライン２１、２１…および信号線として機能す
る複数本のソースバスライン２３、…が縦横に配線さ
れ、両バスライン２１、２３で囲まれる矩形上の領域そ
れぞれに絵素電極４１がマトリクス状に配設される。ゲ
ートバスライン２１にはこれから絵素電極４１側に向け
て突出するゲートバス支線２２が形成され、該ゲートバ
ス支線２２の先端寄りの部分にＴＦＴ３１が形成され
る。従って、ゲートバス支線２２の一部はゲート電極と
して機能する。ＴＦＴ３１はスイッチング素子として機
能し、絵素電極４１に接続される。３２はＴＦＴ３１の
ソース電極であり、３３はドレイン電極である。
【００１９】ソースバスライン２３におけるゲートバス
ライン２１との交差部には、該ゲートバスライン２１を
挟む２箇所の位置にソースバスライン突出部４６、４６
が形成されている。該ソースバスライン突出部４６は絵
素電極４１に向けて突出し、該絵素電極４１とは電気的
に非接触状態にある。ソースバスライン突出部４６、４
６の先端下方にはゲート絶縁膜１３を挟んで第１導電体
片４７、４７の一端部が重畳される。第１導電体片４７
はソースバスライン突出部４６の突出方向に長い矩形状
をなす。第１導電体片４７、４７の他端部上方にはゲー
ト絶縁膜１３を挟んで第２導電体片４５の両端が重畳さ
れる。該第２導電体片４５はゲートバスライン２１と直
交する方向に長い矩形状をなし、該ゲートバスライン２
１を跨いだ状態で配設されている。以上の構造により、
前記したバイパスライン100を形成するための冗長構造
が構成される。
ライン２１との交差部には、該ゲートバスライン２１を
挟む２箇所の位置にソースバスライン突出部４６、４６
が形成されている。該ソースバスライン突出部４６は絵
素電極４１に向けて突出し、該絵素電極４１とは電気的
に非接触状態にある。ソースバスライン突出部４６、４
６の先端下方にはゲート絶縁膜１３を挟んで第１導電体
片４７、４７の一端部が重畳される。第１導電体片４７
はソースバスライン突出部４６の突出方向に長い矩形状
をなす。第１導電体片４７、４７の他端部上方にはゲー
ト絶縁膜１３を挟んで第２導電体片４５の両端が重畳さ
れる。該第２導電体片４５はゲートバスライン２１と直
交する方向に長い矩形状をなし、該ゲートバスライン２
１を跨いだ状態で配設されている。以上の構造により、
前記したバイパスライン100を形成するための冗長構造
が構成される。
【００２０】以下各部の詳細を作製手順に従って説明す
る。図２に示すように、まず透明絶縁性基板１上にゲー
トバスライン２１を作製する。この作製は、一般にＴ
ａ、Ｔｉ、Ａｌ、Ｃｒ等の単層又は多層の金属をスパッ
タリング法により透明絶縁性基板１上に堆積し、その後
にパターニングして作製される。この時、同時にゲート
バスライン支線２２および第１導電体片４７、４７が作
製される。本実施例では透明絶縁性基板１としてガラス
基板１を用いた。なお、図４に示すように、ゲートバス
ライン２１の下にベースコート膜としてＴａ2Ｏ5等の絶
縁膜１１を形成することにしてもよい。
る。図２に示すように、まず透明絶縁性基板１上にゲー
トバスライン２１を作製する。この作製は、一般にＴ
ａ、Ｔｉ、Ａｌ、Ｃｒ等の単層又は多層の金属をスパッ
タリング法により透明絶縁性基板１上に堆積し、その後
にパターニングして作製される。この時、同時にゲート
バスライン支線２２および第１導電体片４７、４７が作
製される。本実施例では透明絶縁性基板１としてガラス
基板１を用いた。なお、図４に示すように、ゲートバス
ライン２１の下にベースコート膜としてＴａ2Ｏ5等の絶
縁膜１１を形成することにしてもよい。
【００２１】次いで、ゲートバスライン２１（ゲートバ
ス支線２２を含む）上にゲート絶縁膜１３を積層する。
本実施例では、プラズマＣＶＤ法によりＳｉＮx膜を３
００ｎｍ堆積してゲート絶縁膜１３とした。
ス支線２２を含む）上にゲート絶縁膜１３を積層する。
本実施例では、プラズマＣＶＤ法によりＳｉＮx膜を３
００ｎｍ堆積してゲート絶縁膜１３とした。
【００２２】次いで、プラズマＣＶＤ法により半導体層
１４およびエッチングストッパ層１５をゲート絶縁膜１
３の上に連続して形成する。半導体層１４はアモルファ
スシリコン（ａ−Ｓｉ）層で構成され、エッチングスト
ッパ層１５はＳｉＮx層で構成される。それぞれの膜厚
は３０ｎｍ、２００ｎｍとする。そして、エッチングス
トッパ層１５をパターニングし、その後、リンを添加し
たｎ+型ａ−Ｓｉ層１６（コンタクト層）をプラズマＣ
ＶＤ法で８０ｎｍの厚みで積層する。このｎ+型ａ−Ｓ
ｉ層１６は半導体層１４と、その後に積層されるソース
電極３２又はドレイン電極３３とのオーミックコンタク
トを良好にするために形成される。
１４およびエッチングストッパ層１５をゲート絶縁膜１
３の上に連続して形成する。半導体層１４はアモルファ
スシリコン（ａ−Ｓｉ）層で構成され、エッチングスト
ッパ層１５はＳｉＮx層で構成される。それぞれの膜厚
は３０ｎｍ、２００ｎｍとする。そして、エッチングス
トッパ層１５をパターニングし、その後、リンを添加し
たｎ+型ａ−Ｓｉ層１６（コンタクト層）をプラズマＣ
ＶＤ法で８０ｎｍの厚みで積層する。このｎ+型ａ−Ｓ
ｉ層１６は半導体層１４と、その後に積層されるソース
電極３２又はドレイン電極３３とのオーミックコンタク
トを良好にするために形成される。
【００２３】次いで、ｎ+型ａ−Ｓｉ層１６をパターニ
ングし、その後、ソース金属をスパッタリング法により
積層する。ソース金属としては、一般に、Ｔｉ、Ａｌ、
Ｍｏ、Ｃｒ等が用いられるが、本実施例ではＴｉを使用
した。そして、Ｔｉ金属層をパターニングし、ソース電
極３２およびドレイン電極３３が形成され、これにより
図２にその構造を示すＴＦＴ３１が作製される。この
時、図４に示すソースバスライン突出部４６（ソースバ
スライン２３を含む）および第２導電体片４５が同時に
形成される。
ングし、その後、ソース金属をスパッタリング法により
積層する。ソース金属としては、一般に、Ｔｉ、Ａｌ、
Ｍｏ、Ｃｒ等が用いられるが、本実施例ではＴｉを使用
した。そして、Ｔｉ金属層をパターニングし、ソース電
極３２およびドレイン電極３３が形成され、これにより
図２にその構造を示すＴＦＴ３１が作製される。この
時、図４に示すソースバスライン突出部４６（ソースバ
スライン２３を含む）および第２導電体片４５が同時に
形成される。
【００２４】次いで、絵素電極４１となる透明導電性物
質を積層する。本実施例では透明導電性物質として、Ｉ
ＴＯ（Indium tin oxide）をスパッタリング法により積
層し、これをパターニングして絵素電極４１を得る。該
絵素電極４１は上記のようにゲートバスライン２１とソ
ースバスライン２３で囲まれた矩形の領域に積層形成さ
れ、図２に示すように、その端部はＴＦＴ３１のドレイ
ン電極３３の端部に積層され、これと導通状態にある。
質を積層する。本実施例では透明導電性物質として、Ｉ
ＴＯ（Indium tin oxide）をスパッタリング法により積
層し、これをパターニングして絵素電極４１を得る。該
絵素電極４１は上記のようにゲートバスライン２１とソ
ースバスライン２３で囲まれた矩形の領域に積層形成さ
れ、図２に示すように、その端部はＴＦＴ３１のドレイ
ン電極３３の端部に積層され、これと導通状態にある。
【００２５】絵素電極４１を形成した透明絶縁性基板１
上の全面には、ＳｉＮxからなる保護膜１７が堆積され
る。該保護膜１７は、絵素電極４１の中央部で除去した
窓あき形状にしてもよい。保護膜１７上には配向膜１９
が形成される。図２に示すように、透明絶縁性基板１に
対向する透明絶縁性基板２の内面には、ＩＴＯからなる
対向電極３が形成され、その上に配向膜９が積層され
る。そして、これらの基板１、２の間に液晶１８を封入
し、本実施例のアクティブマトリクス表示装置が作製さ
れる。
上の全面には、ＳｉＮxからなる保護膜１７が堆積され
る。該保護膜１７は、絵素電極４１の中央部で除去した
窓あき形状にしてもよい。保護膜１７上には配向膜１９
が形成される。図２に示すように、透明絶縁性基板１に
対向する透明絶縁性基板２の内面には、ＩＴＯからなる
対向電極３が形成され、その上に配向膜９が積層され
る。そして、これらの基板１、２の間に液晶１８を封入
し、本実施例のアクティブマトリクス表示装置が作製さ
れる。
【００２６】次に、ソースバスライン２３の図１および
図３に示す位置に断線９０が発生し、これに起因する線
欠陥を検出・修正する方法について説明する。なお、図
３において矢印Ｄはソース信号の伝達方向を示してい
る。
図３に示す位置に断線９０が発生し、これに起因する線
欠陥を検出・修正する方法について説明する。なお、図
３において矢印Ｄはソース信号の伝達方向を示してい
る。
【００２７】該線欠陥の検出は、上記構成の表示装置に
おいて、ゲートバスライン２１およびソースバスライン
２３と、対向電極３に適当な信号を印加して行われる。
すなわち、該信号を印加すると、線欠陥に対応した表示
状態が得られるので、これを目視すれば線欠陥を検出で
きる。
おいて、ゲートバスライン２１およびソースバスライン
２３と、対向電極３に適当な信号を印加して行われる。
すなわち、該信号を印加すると、線欠陥に対応した表示
状態が得られるので、これを目視すれば線欠陥を検出で
きる。
【００２８】線欠陥を検出すると、図中５１、５２で示
される領域および５３、５４で示される領域に光エネル
ギの一例として、波長1060ｎｍのＹＡＧレーザー光を照
射する。図３に示すように、領域５１、５２はソースバ
スライン突出部４６と第１導電体片４７との重畳部に相
当する。また、領域５３、５４は第１導電体片４７と第
２導電体片４５との重畳部に相当する。
される領域および５３、５４で示される領域に光エネル
ギの一例として、波長1060ｎｍのＹＡＧレーザー光を照
射する。図３に示すように、領域５１、５２はソースバ
スライン突出部４６と第１導電体片４７との重畳部に相
当する。また、領域５３、５４は第１導電体片４７と第
２導電体片４５との重畳部に相当する。
【００２９】このような重畳部にレーザー光を照射し、
小さなスポットで照射部分を撃ち抜くと、重畳部におけ
るゲート絶縁膜１３が破壊され、撃ち抜かれた穴の周辺
部を介して上下の導電体間が電気的に接続される。すな
わち、領域５１、５２へのレーザー光の照射によってソ
ースバスライン突出部４６、４６と第１導電体片４７、
４７とが電気的に接続（短絡）される。また、領域５
３、５４へのレーザー光の照射によって第１導電体片４
７、４７と第２導電体片４５とが電気的に接続される。
小さなスポットで照射部分を撃ち抜くと、重畳部におけ
るゲート絶縁膜１３が破壊され、撃ち抜かれた穴の周辺
部を介して上下の導電体間が電気的に接続される。すな
わち、領域５１、５２へのレーザー光の照射によってソ
ースバスライン突出部４６、４６と第１導電体片４７、
４７とが電気的に接続（短絡）される。また、領域５
３、５４へのレーザー光の照射によって第１導電体片４
７、４７と第２導電体片４５とが電気的に接続される。
【００３０】従って、以上４箇所へのレーザー光の照射
により、結局ソースバスライン突出部４６、第導電体片
４７、第２導電体片４５、第１導電体片４７およびソー
スバスライン突出部４６が電気的に接続され、これらで
断線９０の側方に電気的なバイパスライン100が形成さ
れる。それ故、以後、ソースバスライン２３を矢印Ｄ方
向に伝達されるソース信号は該バイパスライン100を通
り、すなわち断線９０の発生部を迂回してソースバスラ
イン２３の先端側に伝達されることになる。従って、断
線９０に起因する線欠陥が解消される。
により、結局ソースバスライン突出部４６、第導電体片
４７、第２導電体片４５、第１導電体片４７およびソー
スバスライン突出部４６が電気的に接続され、これらで
断線９０の側方に電気的なバイパスライン100が形成さ
れる。それ故、以後、ソースバスライン２３を矢印Ｄ方
向に伝達されるソース信号は該バイパスライン100を通
り、すなわち断線９０の発生部を迂回してソースバスラ
イン２３の先端側に伝達されることになる。従って、断
線９０に起因する線欠陥が解消される。
【００３１】ここで、重畳部における接続抵抗は本発明
者等の実験結果によれば、数百Ω以下であることが確認
されており、この程度の抵抗であれば、バイパスライン
100として利用する場合に問題を生じることがない。ま
た、ソースバスライン２３の断線はゲートバスライン２
１との交差部で発生し易いため、本実施例の冗長構造に
よれば、ソースバスライン２３の断線に起因する線欠陥
を解消する上で特に有効なものになる。
者等の実験結果によれば、数百Ω以下であることが確認
されており、この程度の抵抗であれば、バイパスライン
100として利用する場合に問題を生じることがない。ま
た、ソースバスライン２３の断線はゲートバスライン２
１との交差部で発生し易いため、本実施例の冗長構造に
よれば、ソースバスライン２３の断線に起因する線欠陥
を解消する上で特に有効なものになる。
【００３２】なお、レーザー光の照射はＴＦＴ３１が配
設される基板１側から行ってもよいし、或は対向電極側
の基板２側から行うことにしてもよいが、本実施例のア
クティブマトリクス表示装置では、基板２の表面側が遮
光用の金属で覆われ、直接レーザー光を照射できないの
で、基板１側から行うものとする。図４にレーザー光の
照射方向を白抜き矢符で示す。また、領域５１、５２、
５３、５４に対するレーザー光の照射順序は、上記順序
に限定されるものではない。
設される基板１側から行ってもよいし、或は対向電極側
の基板２側から行うことにしてもよいが、本実施例のア
クティブマトリクス表示装置では、基板２の表面側が遮
光用の金属で覆われ、直接レーザー光を照射できないの
で、基板１側から行うものとする。図４にレーザー光の
照射方向を白抜き矢符で示す。また、領域５１、５２、
５３、５４に対するレーザー光の照射順序は、上記順序
に限定されるものではない。
【００３３】更に、上記の冗長構造によれば、以下に示
す理由によりソースバスライン２３とゲートバスライン
２１間のリーク不良をも確実に修正できる利点がある。
すなわち、該リークは、図５に示すように、例えばソー
スバスライン２３とゲートバスラインとの間の絶縁膜に
発生するピンホール８１によって生じるが、このような
場合にソースバスライン２３の該ピンホール８１の両側
に位置する部分にレーザー光を照射して、照射部７１、
７２を切断する。そうすると、ソース信号がバイパスラ
イン100を通して先端側に伝達されるので、結果的に断
線９０に伴う線欠陥の修正と併せてリーク不良を修正で
きることになる。
す理由によりソースバスライン２３とゲートバスライン
２１間のリーク不良をも確実に修正できる利点がある。
すなわち、該リークは、図５に示すように、例えばソー
スバスライン２３とゲートバスラインとの間の絶縁膜に
発生するピンホール８１によって生じるが、このような
場合にソースバスライン２３の該ピンホール８１の両側
に位置する部分にレーザー光を照射して、照射部７１、
７２を切断する。そうすると、ソース信号がバイパスラ
イン100を通して先端側に伝達されるので、結果的に断
線９０に伴う線欠陥の修正と併せてリーク不良を修正で
きることになる。
【００３４】図６および図７は本発明の他の実施例を示
す。この実施例では、冗長構造が上記実施例のものと一
部異なる他は同様であるので、対応する部分については
同一の番号を付して説明を省略し、以下に異なる部分の
みを説明する。
す。この実施例では、冗長構造が上記実施例のものと一
部異なる他は同様であるので、対応する部分については
同一の番号を付して説明を省略し、以下に異なる部分の
みを説明する。
【００３５】この実施例においては、第２導電体片４５
が絵素電極４１と同じＩＴＯで形成され、図７に示すよ
うに該第２導電体片４５の上に第３導電体片４８を重畳
した冗長構造をとる。該第３導電体片４８は、上記作製
工程においてソースバスライン２３と同時に形成され
る。
が絵素電極４１と同じＩＴＯで形成され、図７に示すよ
うに該第２導電体片４５の上に第３導電体片４８を重畳
した冗長構造をとる。該第３導電体片４８は、上記作製
工程においてソースバスライン２３と同時に形成され
る。
【００３６】該冗長構造において、断線に起因する線欠
陥の修正は、上記同様の領域５１、５２、５３、５４に
レーザー光を照射してバイパスライン100を形成するこ
とにより行われる。
陥の修正は、上記同様の領域５１、５２、５３、５４に
レーザー光を照射してバイパスライン100を形成するこ
とにより行われる。
【００３７】なお、上記実施例では、絵素電極を駆動す
るスイッチング素子としてＴＦＴを用いたが、これに限
定されず、ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイ
オード或はバリスタを用いることもできる。また、ＴＦ
Ｔの構造についても上記実施例のものに限定されず、ソ
ースバスラインを下面に配置し、ゲートバスラインを上
面に配置した構造であってもよい。
るスイッチング素子としてＴＦＴを用いたが、これに限
定されず、ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイ
オード或はバリスタを用いることもできる。また、ＴＦ
Ｔの構造についても上記実施例のものに限定されず、ソ
ースバスラインを下面に配置し、ゲートバスラインを上
面に配置した構造であってもよい。
【００３８】
【発明の効果】以上の本発明アクティブマトリクス表示
装置によれば、信号線の断線に起因する線欠陥を容易に
検出でき、かつその冗長構造により、検出後に該冗長構
造における重畳部にレーザー光等の光エネルギを照射す
れば、断線発生部の側方にバイパスラインを形成するこ
とができる。従って、信号線上を一方向に伝達される信
号が該バイパスラインを経由して断線発生部の先端側に
伝達されるので、線欠陥を確実に解消できる。それ故、
本発明によれば、高い歩留りでアクティブマトリクス表
示装置を生産することができ、該アクティブマトリクス
表示装置のコストダウンに大いに寄与することができ
る。
装置によれば、信号線の断線に起因する線欠陥を容易に
検出でき、かつその冗長構造により、検出後に該冗長構
造における重畳部にレーザー光等の光エネルギを照射す
れば、断線発生部の側方にバイパスラインを形成するこ
とができる。従って、信号線上を一方向に伝達される信
号が該バイパスラインを経由して断線発生部の先端側に
伝達されるので、線欠陥を確実に解消できる。それ故、
本発明によれば、高い歩留りでアクティブマトリクス表
示装置を生産することができ、該アクティブマトリクス
表示装置のコストダウンに大いに寄与することができ
る。
【図１】本発明アクティブマトリクス表示装置の平面
図。
図。
【図２】図１のＡ−Ａ線断面図。
【図３】図１の部分拡大図。
【図４】図１のＢ−Ｂ線断面図。
【図５】リーク不良の解消方法を示す図面。
【図６】本発明の他の実施例を示す平面図。
【図７】図６のＣ−Ｃ線断面図。
【図８】従来例を示す平面図。
１ ＴＦＴが配設される側の透明絶縁性基板 ２ 対向電極が配設される側の透明絶縁性基板 ３ 対向電極 １３ ゲート絶縁膜 １８ 液晶 ２１ ゲートバスライン ２３ ソースバスライン ３１ ＴＦＴ ３２ ソース電極 ３３ ドレイン電極 ４１ 絵素電極 ４５ 第２導電体片 ４６ ソースバスライン突出部 ４７ 第１導電体片 ４８ 第３導電体片 ５１、５２、５３、５４ レーザー光の照射領域 ９０ 断線 100 バイパスライン
フロントページの続き (72)発明者 片岡 義晴 大阪市阿倍野区長池町22番22号 シヤープ 株式会社内
Claims (1)
- 【特許請求の範囲】 【請求項１】一対の絶縁性基板の何れか一方の基板上に
走査線および信号線を格子状に配線し、該走査線および
信号線で囲まれた領域に絵素電極をそれぞれ配設すると
共に、該絵素電極と該走査線および信号線にそれぞれス
イッチング素子を接続したアクティブマトリクス表示装
置において、該信号線には該絵素電極に向けて突出し、
該絵素電極には電気的に非接触の信号線突出部が該走査
線を挟む２箇所の位置に形成され、該信号線突出部の先
端それぞれには第１導電体片の一端部が絶縁膜を挟んで
それぞれ重畳され、かつ該第１導電体片の他端部それぞ
れには絶縁膜を挟んで該走査線を跨ぐ第２導電体片の両
端部が重畳されて成るアクティブマトリクス表示装置。 【請求項２】前記第２導電体片の両端部に第３導電体片
が電気的に接続された状態で重畳されて成る請求項１記
載のアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158695A JPH055896A (ja) | 1991-06-28 | 1991-06-28 | アクテイブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158695A JPH055896A (ja) | 1991-06-28 | 1991-06-28 | アクテイブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH055896A true JPH055896A (ja) | 1993-01-14 |
Family
ID=15677341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3158695A Pending JPH055896A (ja) | 1991-06-28 | 1991-06-28 | アクテイブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH055896A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259494B1 (en) | 1997-01-31 | 2001-07-10 | Fujitsu Limited | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus |
| US6429910B1 (en) | 1999-09-28 | 2002-08-06 | Nec Corporation | Liquid crystal display device and method for repairing breakage of circuit lines thereof |
| US6476882B1 (en) | 1996-07-11 | 2002-11-05 | Nec Corporation | Liquid-crystal display panel and repair method thereof |
| EP1612864A3 (en) * | 2004-06-30 | 2006-05-10 | Samsung SDI Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| KR100587366B1 (ko) * | 2000-08-30 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| US7209193B2 (en) | 1993-03-04 | 2007-04-24 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| WO2014042074A1 (ja) | 2012-09-13 | 2014-03-20 | シャープ株式会社 | 液晶表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136825B2 (ja) * | 1984-06-07 | 1986-08-20 | Minofuaagen Seiyaku Honho Goshi |
-
1991
- 1991-06-28 JP JP3158695A patent/JPH055896A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136825B2 (ja) * | 1984-06-07 | 1986-08-20 | Minofuaagen Seiyaku Honho Goshi |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209193B2 (en) | 1993-03-04 | 2007-04-24 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| US6476882B1 (en) | 1996-07-11 | 2002-11-05 | Nec Corporation | Liquid-crystal display panel and repair method thereof |
| US6259494B1 (en) | 1997-01-31 | 2001-07-10 | Fujitsu Limited | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus |
| US6614494B2 (en) | 1997-01-31 | 2003-09-02 | Fujitsu Display Technologies Corporation | Repairable thin film transistor matrix substrate and method of repairing the substrate |
| US6429910B1 (en) | 1999-09-28 | 2002-08-06 | Nec Corporation | Liquid crystal display device and method for repairing breakage of circuit lines thereof |
| KR100587366B1 (ko) * | 2000-08-30 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| EP1612864A3 (en) * | 2004-06-30 | 2006-05-10 | Samsung SDI Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| US7705356B2 (en) | 2004-06-30 | 2010-04-27 | Samsung Mobile Display Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| US7709839B2 (en) | 2004-06-30 | 2010-05-04 | Samsung Mobile Display Co., Ltd. | Electronic device including a conductive layer having a width change part, thin film transistor structure and flat panel display having the same |
| WO2014042074A1 (ja) | 2012-09-13 | 2014-03-20 | シャープ株式会社 | 液晶表示装置 |
| US9514693B2 (en) | 2012-09-13 | 2016-12-06 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| EP0372898B1 (en) | Active matrix display apparatus | |
| US5164851A (en) | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes | |
| JPH0823643B2 (ja) | アクティブマトリクス表示装置 | |
| US5102361A (en) | Method for the manufacture of active matrix display apparatuses | |
| JP2698239B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
| JPH055896A (ja) | アクテイブマトリクス表示装置 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JPH02254423A (ja) | アクティブマトリクス表示装置 | |
| KR930003266B1 (ko) | 액티브매트릭스 표시장치 | |
| JP2716108B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| JP2994905B2 (ja) | アクティブマトリクス表示装置の修正方法 | |
| JP2654258B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JP2502400B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0786619B2 (ja) | アクティブマトリクス表示装置 | |
| JP2625267B2 (ja) | アクティブマトリクス表示装置 | |
| JPS63246728A (ja) | 液晶アクテイブマトリクスパネル | |
| JPH0786616B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2002031811A (ja) | 表示装置および表示装置の断線修復方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970901 |