KR100670057B1 - 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100670057B1
KR100670057B1 KR1019990061035A KR19990061035A KR100670057B1 KR 100670057 B1 KR100670057 B1 KR 100670057B1 KR 1019990061035 A KR1019990061035 A KR 1019990061035A KR 19990061035 A KR19990061035 A KR 19990061035A KR 100670057 B1 KR100670057 B1 KR 100670057B1
Authority
KR
South Korea
Prior art keywords
data line
gate
repair data
repair
thin film
Prior art date
Application number
KR1019990061035A
Other languages
English (en)
Other versions
KR20010057664A (ko
Inventor
김장수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990061035A priority Critical patent/KR100670057B1/ko
Publication of KR20010057664A publication Critical patent/KR20010057664A/ko
Application granted granted Critical
Publication of KR100670057B1 publication Critical patent/KR100670057B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

절연 기판 위에 게이트선이 링 모양으로 형성되어 있고, 게이트선과 같은 층에 용장 데이터선 절편이 세로 방향으로 형성되어 있다. 게이트선과 용장 데이터선 절편의 위에는 게이트 절연막이 형성되어 있고, 게이트 절연막 위에는 데이터선이 세로 방향으로 용장 데이터선 절편과 중첩되도록 형성되어 있다. 데이터선의 위에는 보호막이 형성되어 있고, 보호막의 위에는 ITO로 이루어진 화소 전극과 용장 데이터선 연결편이 형성되어 있다. 용장 데이터선 연결편은 접촉구를 통하여 이웃하는 용장 데이터선 절편을 연결하고 있다. 이 때, 용장 데이터선 연결편은 ‘S’자 또는 ‘]’ 모양으로 형성되어 있어서 데이터선은 용장 데이터선 연결편이나 절편과 중첩되지 않는 부분을 가지며, 데이터선과 중첩되어 있는 용장 데이터선 절편의 일부는 절단되어 있다. 이상과 같은 구조로 박막 트랜지스터 기판을 제조하면 데이터선의 단선이나 다른 배선과의 단락에 의한 불량을 그 수에 관계없이 수리할 수 있다.
액정표시장치. 데이터선단락, 수리, 용장데이터선, 레이저

Description

액정 표시 장치용 박막 트랜지스터 기판{THIN FILM TRANSISTOR ARRAY PANEL FOR LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이고,
도 3은 도 1에서 III-III' 선을 따라 절단한 단면도이고,
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 도면으로써, 서로 이웃하는 데이터선의 단락을 수리하는 방법을 도시한 도면이고,
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 도면으로써, 게이트선과 데이터선의 단락을 수리하는 방법을 도시한 도면이고,
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 배치도로써, B 부분에서 게이트선과 데이터선의 단락을 수리하는 방법을 도시한 도면이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 배치도로써, D 부분에서 게이트선과 데이터선의 단락을 수 리하는 방법을 도시한 도면이다.
본 발명은 액정 표시 장치에 관한 것으로서, 특히 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
박막 트랜지스터가 형성되어 있는 하부 기판에는 박막 트랜지스터에 주사 신호를 공급하는 게이트선과 화상 신호를 공급하는 데이터선 등의 배선이 형성되어 있다. 그런데 이러한 배선들이 제조 과정에서 다른 배선과 단락되거나 또는 단선되는 경우가 있다.
이러한 경우에 대비하여 수리 수단을 마련하고 있다. 예를 들어 게이트선의 경우에는 사다리 모양으로 배선을 형성하여 단선에 대비하고 있다. 데이터선의 경우에는 용장 데이터선을 형성해둠으로써 단선에 대비하고 있고, 데이터선이 게이트선 등과 단락되는 경우에는 수리선을 사용하여 수리하는 방법을 사용한다. 즉, 단락된 데이터선의 양편을 수리선과 연결하고, 데이터선의 단락된 부분 양편을 레이 저를 이용하여 절단함으로써 수리한다.
그러나 용장 데이터선을 형성하는 경우에는 사진 식각 공정이 추가되어야 하므로 제조 비용이 증가한다. 또, 수리선은 활성 영역을 둘러싸는 고리 모양으로 설계되어 있어 패널이 대형화되고 고정세화됨에 따라 수리선의 길이가 증가하고, 이에 따른 신호의 RC 지연도 증가한다. 따라서 기판의 중앙에 위치하는 데이터선의 경우에는 지나친 RC 지연으로 인하여 수리선을 통하여 단선을 수리하는 것이 불가능하다. 이것은 수율 저하의 원인이 되고 있으며, 또한 수리 영역의 확대를 위해서는 OP AMP(operational amplifier)와 같은 별도의 부품을 사용해야 하므로 원가 상승의 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 데이터선의 단선 및 다른 배선과의 단락에 의한 불량을 모두 수리할 수 있도록 하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 게이트 배선 형성 물질과 화소 전극 형성 물질을 이용하여 용장 데이터선을 형성하고, 데이터선이 일정한 거리마다 용장 데이터선과 중첩되지 않는 부분을 가지도록 한다.
구체적으로, 절연 기판 위에 가로 방향으로 게이트선이 형성되어 있고, 게이트선과 같은 층에는 인접한 두 줄의 게이트선 사이에 세로 방향으로 용장 데이터선 절편이 형성되어 있다. 게이트선 및 용장 데이터선 절편은 게이트 절연막으로 덮여 있으며, 게이트 절연막 상부에는 반도체 패턴이 형성되어 있다. 반도체 패턴 상부에는 세로 방향으로 뻗어 있는 데이터선이 형성되어 있으며, 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 스위칭하는 박막 트랜지스터와 박막 트랜지스터에 연결되어 있는 화소 전극이 형성되어 있다. 화소 전극과 같은 층에는 인접한 두 개의 용장 데이터선 절편을 연결하고 있는 용장 데이터선 연결편이 형성되어 있다. 여기서, 데이터선은 용장 데이터선 절편 및 용장 데이터선 연결편의 어느 것과도 중첩되지 않는 부분을 가진다.
여기서, 용장 데이터선 절편과 데이터선은 적어도 일부 중첩하는 것이 바람직하며, 데이터선과 중첩하는 용장 데이터선 절편의 일부는 절단될 수 있다.
용장 데이터선 절편 및 용장 데이터선 연결편은 동일한 직선 상에 형성되어 있지 않은 것이 바람직하며, 용장 데이터선 절편의 양단은 게이트선 및 데이터선으로 둘러싸인 화소의 안쪽으로 비켜 형성되어 있는 것이 좋다.
데이터선이 용장 데이터선 절편 및 상기 용장 데이터선 연결편과 중첩되지 않는 부분은 용장 데이터선 연결편을 ‘S’자 또는 ‘]’ 모양으로 형성함으로써 만들어질 수 있다.
여기서, 게이트선과 용장 데이터선 연결편은 게이트 절연막 및 그 위에 형성되어 있는 보호막에 의하여 절연되어 있으며, 용장 데이터선 절편과 용장 데이터선 연결편은 게이트 절연막 및 보호막의 접촉 구멍을 통하여 연결되어 있다.
한편, 게이트선은 상하의 2줄로 형성되고 이들을 연결하는 연결부를 가질 수 있으며, 반도체 패턴과 데이터선은 동일한 모양을 가진다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 도 1에서 Ⅱ-Ⅱ' 및 III-III' 선을 따라 절단한 단면도이다.
절연 기판(10) 위에, 하나의 화소 행에 대하여 아래 위 양쪽에서 상부 및 하부 게이트선(21, 22)이 가로 방향으로 형성되어 있고 상부 게이트선(21)과 하부 게이트선(22)은 세로 방향의 게이트 연결부(23)에 의해 서로 연결되어 있는 링 형태의 게이트 배선이 형성되어 있다. 게이트 연결부(23)와 상부 게이트선(21)이 만나는 부분에는 게이트 전극(26)이 다른 부분보다 넓은 폭으로 형성되어 있다.
각 화소 열의 사이에는 세로 방향으로 수리 데이터선 절편(24)이 형성되어 있다. 이 수리 데이터선 절편(24)은 게이트 배선(21, 22, 23, 26)과 전기적으로 분리되어 있으며, 상부 및 하부 게이트선(21, 22) 사이에 위치한다. 또한, 수리 데이터선 절편(24)의 양끝 부분이 세로 방향으로부터 일정 각도로 비껴 화소의 안쪽으로 형성되어 있다.
여기서, 게이트 배선(21, 22, 23, 26) 및 수리 데이터선 절편(24)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어질 수 있다.
또한, 본 발명의 실시예에서는 게이트 배선(21, 22, 23, 26)이 이후에 형성되는 화소 전극(70)과 중첩되어 유지 용량을 형성하지만, 화소 전극(70)과 유지 용량을 형성하기 위해 게이트 배선과 분리되어 있는 유지 용량용 배선이 추가로 형성 될 수 있으며, 이 경우에 게이트 배선이 본 발명의 실시예와 다른 구조를 취할 수 있다.
링 형태의 게이트 배선(21, 22, 23, 26) 및 수리 데이터선 절편(24) 상부에는 게이트 절연막(30)이 덮여 있으며, 게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
이 데이터선(40)은 그 상부에 형성되어 있고, 그로부터 소스 전극(65)이 연장되어 반도체층(40)과 중첩되어 있다. 드레인 전극(66)이 게이트 전극(26)에 대해 소스 전극(65)의 맞은 편에서 반도체층(40)과 중첩하고 있으며, 한쪽 끝은 전단 화소 쪽으로 연장되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있으며, 수리 데이터선 절편(24)과 일부 중첩되어 있는 데이터선(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다.
각 화소 열의 사이에는 세로 방향으로 전기적으로 플로팅(floating)되어 있는 플로팅 절편(68)이 형성되어 있다. 이 플로팅 절편(68)은 데이터 배선(62, 65, 66)과 전기적으로 분리되어 있으며, 수리 데이터선 절편(24)과 인접하게 위치한다.
접촉층 패턴(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 65, 66)과 완전히 동일한 형태를 가진다.
한편, 반도체 패턴(42)은 박막 트랜지스터의 채널부인 소스 전극(65)과 드레인 전극(66) 사이를 제외하면 데이터 배선(62, 65, 66) 및 접촉층 패턴(55, 56)과 동일한 모양을 하고 있다. 구체적으로는, 박막 트랜지스터의 채널부에서 소스 전극(65)과 드레인 전극(66) 및 그 하부의 접촉층 패턴(55, 56)은 서로 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(60, 65, 66)과 반도체층(42) 위에는 보호 절연막(80)이 형성되어 있고, 화소 전극(70)이 보호 절연막(80) 위에 ITO (indium tin oxide) 또는 IZO (indium zinc oxide) 등의 투명 도전 물질로 형성되어 있다. 이 화소 전극(70)은 링 형태의 게이트 배선(21, 22, 23, 26)으로 둘러싸인 화소 영역 내에 위치하며 이들과 중첩되어 유지 용량을 형성하고, 보호 절연막(80)에 뚫려 있는 접촉구(81)를 통해 드레인 전극(66)과 연결되어 있다.
또한, 화소 전극(70)과 동일한 물질로 이루어진 수리 데이터선 연결편(71)이 인접한 행의 두 화소에 걸쳐 형성되어 있다. 수리 데이터선 연결편(71)은 게이트 절연막(30) 및 보호 절연막(80)에 뚫린 접촉구(82, 83)를 통해 데이터선(62) 측면으로 비껴 나온 수리 데이터선 절편(24)의 끝부분과 각각 연결되어 있다. 이 때, 수리 데이터선 연결편(71)은 ‘S’자 모양으로 형성되어 있어서 하반부만 데이터선(62)과 중첩되어 있다. 따라서 데이터선(62)은 하부 게이트선(22)과 교차하는 지점부터 수리 데이터선 절편(24)과 중첩되는 지점까지 어느 배선과도 중첩되지 않는 부분을 가질 수 있다. 이렇게, 데이터선(62)이 다른 배선과 중첩되지 않는 부분(A)은 수리 데이터선 절편(24)을 굴절시켜 형성함으로써도 만들어질 수 있다. 그러나 수리 데이터선 절편(24)이나 수리 데이터선 연결편(71)이 데이터선(62)과 중첩되지 않는 부분(A)이 증가하면 그 만큼 개구율은 감소하게 되므로 이를 감안하여야 한다. 여기서 데이터선(6)이 다른 배선과 중첩되지 않는 부분을 형성하려는 것은 후술하는 바와 같이 불량 수리를 위해 데이터선을 절단할 수 있는 부분을 만들기 위함이며, 도 1에서는 C 부분으로 표시되어 있다. 여기서, 배선의 단선/단락을 수리하는 경우에 신호의 지연을 방지하기 위해 하나 이상의 화소를 단위로 수리 데이터선 연결편(24)의 일부를 단선되도록 형성될 수도 있으며, 제2 실시예에서 도면을 참조하여 상세하게 설명하기로 한다.
이러한 구조의 액정 표시 장치에 있어서 데이터선(62)의 단선 또는 다른 배선과의 단락시 수리 방법에 대하여 설명한다.
먼저 데이터선(62)이 단선된 경우에는 단선된 부분의 상하에 위치하는 S 부분에 레이저를 조사하여 수리 데이터선 절편(24)과 데이터선(62)을 단락시킴으로써 수리한다.
데이터선(62)이 이웃하는 데이터선(62) 또는 다른 배선, 예를 들어 게이트선(21, 22)과 단락된 경우에 있어서 수리 방법을 설명한다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 도면으로써, 서로 이웃하는 데이터선의 단락을 수리하는 방법을 도시한 도면이다.
도 4에서 보는 바와 같이, 잔류성 도전 물질(100)에 의해 서로 이웃하는 데이터선(62)이 단락되었을 경우에는, 단락부의 상하에서 다른 배선과 중첩되지 않는 데이터선(62)의 부분(C)을 레이저를 조사하여 절단한다. 다음, 상측의 절단된 부분(C)의 상측부(S)와 하측의 절단된 부분(C)의 하측부(S)에서 데이터선(62)을 수리 데이터선 절편(24)과 단락시킨다. 이 때도 레이저를 조사한다. 이렇게 하면, 데이터선(62)을 통하여 전달되는 데이터 신호는 수리 데이터선 절편(24, 도 1 참조) 및 수리 데이터선 연결편(71, 도 1 참조)을 통하여 우회하여 전달되며, 절단된 두 부분(C) 사이에 위치한 박막 트랜지스터에 연결되어 있는 화소 전극(70)만 희생되고 나머지 부분은 정상적으로 동작하게 된다. 이때, 신호의 지연을 고려하여 수리에 이용된 부분으로부터 나머지 수리 데이터선 절편(24, 도 1 참조) 및 수리 데이터선 연결편(71, 도 1 참조)은 분리하는 것이 바람직하며, 이를 위하여 단락된 부분(S)의 상부 및 하부의 O 부분을 레이저를 이용하여 단선시킨다. 물론, 박막 트랜지스터 기판을 제조할 때, 수리 데이터선 연결편(71)을 하나 이상의 화소를 단위로 형성하여 부분적으로 분리되어 있는 수리 데이터선(24, 71)을 형성할 수도 있다.
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 도면으로써, 게이트선과 데이터선의 단락을 수리하는 방법 을 도시한 도면이다.
우선, 단락부(D)의 상하에서 다른 배선과 중첩되지 않는 데이터선(62)의 부분(C)을 레이저를 조사하여 절단한다. 다음, 상측의 절단된 부분(C)의 상측부(S)와 하측의 절단된 부분(C)의 하측부(S)에서 데이터선(60)을 수리 데이터선 절편(24)과 단락시킨다. 이 때도 레이저를 조사한다. 이때에도, 전달된 신호는 수리 데이터선 절편(24, 도 1 참조) 및 수리 데이터선 연결편(71, 도 1 참조)을 통하여 우회하며, 절단된 두 부분(C) 사이에 위치한 박막 트랜지스터에 연결되어 있는 화소 전극(70)만 희생되고 나머지 부분은 정상적으로 동작하게 된다.
다음, 하나의 화소를 단위로 수리 데이터선 연결편(24)의 일부를 단선되도록 형성되어 있는 구조를 제2 실시예에서 도면을 참조하여 상세하게 설명하기로 한다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 배치도로써, B 부분에서 게이트선과 데이터선의 단락을 수리하는 방법을 도시한 도면이고, 도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 배치도로써, D 부분에서 게이트선과 데이터선의 단락을 수리하는 방법을 도시한 도면이다.
도 6 및 도 7에서 보는 바와 같이, 대부분의 구조는 제1 실시예와 유사하다.
하지만, 수리 데이터선 절편(24)이 단선되어 있으며, 수리 데이터선 연결편(71)은 ‘]’ 모양으로 형성되어 이웃하는 화소 행의 수리 데이터선 절편(24)을 서로 연결하고 있다. 또한, 게이트 연결부(23) 및 상부 게이트선(21)으로 이어지는 게이트 전극(26)의 일부가 화소 전극(70)과 중첩되지 않도록 굴곡되어 있으며, 화소 전극(70) 또한 굴곡되어 있다.
이때, 데이터선(62)과 하부 게이트선(22)이 B 부분에서 단락되는 경우에는, 단락부(B)의 상하에서 다른 배선과 중첩되지 않는 데이터선(62)의 부분(C)을 레이저를 조사하여 절단한다. 다음, 상측의 절단된 부분(C)의 상측부(S)와 하측의 절단된 부분(C)의 하측부(S)에서 데이터선(62)을 수리 데이터선 절편(24)과 단락시킨다. 이 때도 레이저를 조사한다.
다음, 데이터선(62)과 상부 게이트선, 특히 게이트 전극(26)이 D 부분에서 단락되는 경우에는, 단락부(D)의 좌우 및 하에서 다른 배선과 중첩되지 않으며, 게이트 전극(26)으로 이어지는 게이트 배선(21, 23)을 절단시켜, 게이트 배선(21, 22, 23)으로부터 단락된 게이트 전극(26)을 분리한다.
이상과 같은 구조로 박막 트랜지스터 기판을 제조하면 데이터선의 단선이나 다른 배선과의 단락에 의한 불량을 그 수에 관계없이 수리할 수 있다.

Claims (10)

  1. 절연 기판,
    상기 절연 기판 위에 가로 방향으로 형성되어 있는 게이트선,
    상기 게이트선과 같은 층에 형성되어 있으며 인접한 두 줄의 상기 게이트선 사이에 세로 방향으로 형성되어 있는 수리 데이터선 절편,
    상기 게이트선 및 상기 수리 데이터선 절편을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체 패턴,
    상기 반도체 패턴 상부에 형성되어 있으며, 세로 방향으로 뻗어 있는 데이터선,
    상기 게이트선을 통하여 전달되는 주사 신호에 따라 상기 데이터선을 통하여 전달되는 화상 신호를 스위칭하는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 화소 전극,
    상기 화소 전극과 같은 층에 형성되어 있고 인접한 두 개의 상기 수리 데이터선 절편을 연결하고 있는 수리 데이터선 연결편을 포함하며,
    상기 데이터선은 상기 수리 데이터선 절편 및 상기 수리 데이터선 연결편의 어느 것과도 중첩되지 않는 폭 부분을 가지는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 수리 데이터선 절편과 상기 데이터선은 적어도 일부 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 데이터선과 중첩하는 상기 수리 데이터선 절편의 일부는 절단되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 수리 데이터선 절편 및 상기 수리 데이터선 연결편은 동일한 직선 상에 형성되어 있지 않은 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 수리 데이터선 절편의 양단은 상기 게이트선 및 상기 데이터선으로 둘러싸인 화소의 안쪽으로 비켜 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제5항에서,
    상기 데이터선이 상기 수리 데이터선 절편 및 상기 수리 데이터선 연결편과 중첩되지 않는 부분은 상기 수리 데이터선 연결편을 ‘S’자 또는 ‘]’ 모양으로 형성함으로써 만들어지는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 게이트선과 상기 수리 데이터선 연결편은 상기 게이트 절연막 및 그 위에 형성되어 있는 보호막에 의하여 절연되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 수리 데이터선 절편과 상기 수리 데이터선 연결편은 상기 게이트 절연막 및 상기 보호막의 접촉 구멍을 통하여 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제1항에서,
    상기 게이트선은 상하 두 개의 본선과 두 개의 상기 본선을 연결하는 연결부를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제1항에서,
    상기 데이터선과 반도체 패턴은 서로 동일한 모양으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990061035A 1999-12-23 1999-12-23 액정 표시 장치용 박막 트랜지스터 기판 KR100670057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061035A KR100670057B1 (ko) 1999-12-23 1999-12-23 액정 표시 장치용 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061035A KR100670057B1 (ko) 1999-12-23 1999-12-23 액정 표시 장치용 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20010057664A KR20010057664A (ko) 2001-07-05
KR100670057B1 true KR100670057B1 (ko) 2007-01-17

Family

ID=19628710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061035A KR100670057B1 (ko) 1999-12-23 1999-12-23 액정 표시 장치용 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100670057B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997968B1 (ko) 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194369A (ja) * 1997-10-18 1999-07-21 Samsung Electron Co Ltd 液晶表示装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194369A (ja) * 1997-10-18 1999-07-21 Samsung Electron Co Ltd 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20010057664A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100765926B1 (ko) 표시 장치 및 그 결함 복구 방법
US6259494B1 (en) Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus
KR100318539B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
US6657231B2 (en) Thin film transistor array panel
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
US6555876B2 (en) Thin film transistor array substrate having laser illumination indicator
JP4636820B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
KR100405236B1 (ko) 매트릭스 어레이기판
KR100612992B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR100670057B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
KR100656902B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100940575B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR100333982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100580392B1 (ko) 액정 표시 장치
KR100859509B1 (ko) 박막 트랜지스터 어레이 기판
KR100601172B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20040055250A (ko) 점불량을 방지하는 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee