WO2007043399A1 - 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法 - Google Patents

表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法 Download PDF

Info

Publication number
WO2007043399A1
WO2007043399A1 PCT/JP2006/319798 JP2006319798W WO2007043399A1 WO 2007043399 A1 WO2007043399 A1 WO 2007043399A1 JP 2006319798 W JP2006319798 W JP 2006319798W WO 2007043399 A1 WO2007043399 A1 WO 2007043399A1
Authority
WO
WIPO (PCT)
Prior art keywords
bus line
display panel
substrate
source
source bus
Prior art date
Application number
PCT/JP2006/319798
Other languages
English (en)
French (fr)
Inventor
Tomokazu Ohtsubo
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Publication of WO2007043399A1 publication Critical patent/WO2007043399A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • Substrate for display panel display panel having this substrate, and method for correcting substrate for this display panel
  • the present invention relates to a display panel substrate, a display panel including the substrate, and a method for correcting the display panel substrate, and particularly suitable for an active matrix drive type liquid crystal display panel.
  • the present invention relates to a substrate for a panel, a display panel including the substrate, and a method for correcting the substrate for the display panel when the wiring of the substrate incorporated in the display panel is disconnected.
  • Display panels such as liquid crystal display panels and EL (electrical aperture. Luminescence) display panels include a substrate in which pixel electrodes are arranged in a matrix, and display is performed by selectively driving the pixel electrodes. Display an image on the surface of the panel.
  • EL electric aperture. Luminescence
  • an active matrix drive type display panel that is driven by a switching element connected to each pixel electrode is widely used.
  • FIG. 5 is a schematic plan view showing a conventional example of the configuration of a display panel substrate (in the figure, an array substrate) used in an active matrix liquid crystal display panel.
  • the display panel substrate 8 shown in FIG. 5 is arranged in parallel with a plurality of gate bus lines 82 and auxiliary capacitor bus lines 83 arranged alternately in parallel at predetermined intervals.
  • a plurality of source bus lines 81 are provided.
  • the gate bus line 82, the auxiliary capacity bus line 83, and the source bus line 81 are stacked with an insulating layer (not shown) interposed therebetween and are arranged so as to be substantially orthogonal to each other.
  • a pixel electrode 86 is formed in a region surrounded by the source bus line 81 and the gate bus line 82.
  • a thin film transistor (TFT) 85 is formed in the vicinity of the position where the source line 81 and the gate bus line 82 intersect, and the drain line 84 of the thin film transistor 85 is electrically connected to the pixel electrode 86.
  • the source bus line 81 may be formed in a disconnected state.
  • the source signal that should originally be transmitted is not transmitted to the thin film transistor 85 located on the tip side of the break point. .
  • the pixel located on the tip side of the disconnection point force does not operate normally, and a linear display defect appears on the display panel.
  • Such linear display defects significantly impair the quality of the display panel and reduce the product yield.
  • the upper half side force source signal is transmitted to the upper half area of the area where the picture elements are arranged in a matrix, and the lower half area.
  • a configuration in which the lower side force of the display panel also transmits a source signal may be used. In such a configuration, since the tip of each source bus line is located at the boundary between the upper region and the lower region, when a source signal is transmitted by connecting a spare wiring to the tip of each source bus line! You can't use the / configuration.
  • the problem to be solved by the present invention is a display panel substrate capable of preventing the occurrence of a linear display defect due to the disconnection of the source nos line without using spare wiring as much as possible, and this substrate.
  • a branch portion that extends integrally from the main body portion of the auxiliary capacitance bus line that supplies the auxiliary capacitance to the pixel electrode is formed.
  • the branch functions as a part of the auxiliary capacity bus line when the source bus line is normal. When a disconnection occurs in the source bus line, this branch can be used as a path for transmitting the source signal.
  • the source bus line and the branch of the auxiliary capacitor bus line are in between so that the source bus line and the branch of the auxiliary capacitor nos line can be electrically connected even after the substrate for the display panel is completed. And have portions that are close to each other with the electrical insulating layer in between. By irradiating the adjacent portion with light energy such as a laser beam, the branch portion of the auxiliary capacity bus line and the branch portion of the source bus line can be electrically connected to each other at the adjacent portion.
  • a specific configuration in which the branch portion of the auxiliary capacitance bus line and the source bus line are close to each other is that the auxiliary capacitance bus line and the source bus line overlap each other with an electrical insulating layer interposed therebetween. Is preferred.
  • a correction method is as follows. First, the disconnection portion of the source bus line is detected. Then, light energy is irradiated to a portion where the branch portion of the auxiliary capacitance bus line and the source bus line in front and behind the source bus line are sandwiched, and the auxiliary capacitance bus line is irradiated in the adjacent portion. The branch part and the source bus line are electrically connected. In addition, light energy is irradiated to a position in the branch portion of the auxiliary capacity bus line that does not cut off the electrical continuity between the source bus line adjacent to the source bus line and the portion adjacent to the source bus line. Then, the branch part of the auxiliary capacity bus line is electrically cut from the main body part.
  • a branch portion formed in the storage capacitor bus line can be used as a source signal path.
  • the disconnection point of the source nose line is a position where the branch of the auxiliary capacity bus line and the source bus line are close to each other before and after the source nose line, it is caused by the disconnection of the source bus line without using spare wiring.
  • the occurrence of linear display defects can be prevented. Therefore, even for display panels that input source signals from both sides of the area where picture elements are arranged in a matrix, it is possible to prevent the occurrence of linear display defects due to disconnection of the source bus lines. it can. Further, even if the correction is made, the function of the picture element is not affected.
  • FIG. 1 is a diagram schematically showing a configuration of picture elements formed on a substrate for a display panel according to an embodiment of the present invention, and (a) shows a planar structure of the picture elements.
  • Fig. 2 (b) shows a cross-sectional structure.
  • FIG. 2 is a plan view schematically showing a correction method according to an embodiment of the present invention, in which (a) shows a state in which a disconnection occurs in the source bus line, and (b) shows a disconnection portion. It is an enlarged view extracted and shown.
  • FIG. 3 is a plan view schematically showing a configuration of picture elements formed on a display panel substrate according to a modification of the embodiment of the present invention.
  • FIG. 4 is a plan view schematically showing a substrate correcting method according to the modified example.
  • FIG. 5 is a plan view schematically showing an example of the configuration of picture elements formed on a conventional display panel substrate.
  • FIG. 1 is a diagram schematically showing a configuration of picture elements formed on a display panel substrate according to an embodiment of the present invention, and FIG. 1 (a) is formed on the display panel substrate.
  • Fig. 1 (b) is a cross-sectional view taken along the line AA in Fig. 1 (a), and schematically shows the cross-sectional structure of the picture element. is there. As shown in FIGS.
  • a display panel substrate 1 includes a gate bus line 12, an auxiliary capacitance bus line 13, on the surface of a transparent substrate 11 such as a glass substrate, A pattern such as a gate insulating film 21, a source bus line 14, a drain wiring 15, and a pixel electrode 22 is formed, and a pattern in which these elements are stacked is provided.
  • the gate bus line 12 and the auxiliary capacitance bus line 13 are formed on the surface of the transparent substrate 11.
  • the auxiliary capacity bus line 13 has a main body part 131 and a branch part 132.
  • the configuration of the branch portion 132 of the auxiliary capacity bus line 13 will be described later.
  • the gate bus line 12 and the auxiliary capacitor bus line 13 are simultaneously formed in the same process using the same material.
  • a single-layer or multi-layer conductor film having a force such as tungsten, titanium, aluminum, or chromium is deposited on the surface of the transparent substrate 11 by using a sputtering method or the like. Thereafter, the conductor film is patterned into a predetermined pattern, whereby the gate bus line 12 and the auxiliary capacitor bus line 13 are obtained.
  • a gate insulating film 21 is formed on the surface of the transparent substrate 11 on which the gate bus line 12 and the auxiliary capacitor bus line 13 are formed.
  • This gate insulating film 21 is made of, for example, silicon nitride, and is formed using a method of depositing silicon nitride by a plasma CVD method.
  • a semiconductor layer (not shown) and an etching stover layer (not shown) are formed at predetermined positions on the surface of the gate insulating film 21.
  • This semiconductor layer is formed of, for example, amorphous silicon using a plasma CVD method.
  • the etching stopper layer is formed of, for example, silicon nitride using a plasma CVD method.
  • a contact layer (not shown) is formed. This contact layer is formed, for example, by plasma CVD using, for example, n + type amorphous silicon. This contact layer is formed in order to improve the contact contact with the source bus line 14 and the drain wiring 15 to be formed thereafter.
  • the source bus line 14 and the drain wiring 15 are formed.
  • a conductive layer such as titanium, aluminum, molybdenum, or chromium is formed on the surface of the transparent substrate 11 on which the contact layer has been formed using a sputtering method or the like.
  • the source bus line 14 and the drain wiring 15 are obtained by patterning the formed conductor layer into a predetermined shape.
  • a thin film transistor 16 for driving the pixel electrode 22 is formed in the vicinity of the position where the source bus line 14 and the gate bus line 12 intersect.
  • the insulating film 25 is formed, and the pixel electrode 22 is formed on the surface thereof.
  • a transparent conductive material layer for example, an ITO (Indium Tin Oxide) layer is formed on the surface of the transparent substrate 11 by a sputtering method or the like.
  • the pixel electrode 22 is obtained by patterning the formed layer of the transparent conductive material into a predetermined pattern.
  • An alignment film 24 that controls the alignment of liquid crystal molecules is formed on the surface of the transparent substrate 11 on which the pixel electrodes 22 are formed.
  • the display panel substrate 1 manufactured as described above and the counter substrate are bonded together, and liquid crystal is filled between these substrates and sealed. As a result, a liquid crystal display panel is manufactured.
  • This counter substrate is a substrate on which a black matrix, a color filter layer, a counter electrode, an alignment film, and the like are formed on the surface of a transparent substrate, and a color filter substrate having a conventional general configuration is applied. Therefore, explanation is omitted.
  • the method for pasting the counter substrate the dropping or filling method of the liquid crystal, and the structure and method of the seal, conventionally known ones can be applied, and the description thereof is omitted.
  • this branch portion 132 branches from the main body portion 131, for example, in the vicinity of the position where the main body portion 131 of the auxiliary capacity bus line 13 and the source bus line 14 intersect.
  • the leading end of the storage capacitor bus line 13 is extended to the gate bus line 12 parallel to both sides of the main body 131.
  • portions 133 and 134 overlapping the source bus line 14 with the insulating layer interposed therebetween.
  • the positions of the overlapping portions 133 and 134 with the source bus line 14 are determined in consideration of the occurrence rate and distribution of the disconnection of the source bus line 14. That is, the overlapping portions 133 and 134 are formed at positions where the source bus line 14 is likely to be disconnected and the portion is sandwiched therebetween.
  • the branch 132 is preferably formed at a position where the aperture ratio of the picture element does not decrease. For example, it is preferably formed at a position overlapping with a black matrix formed on the counter substrate when bonded to the counter substrate. For example, as shown in FIG. 1 (a), it is formed along the source bus line.
  • FIG. 2 is a plan view schematically showing this correction method.
  • Fig. 2 (a) shows a state where the source bus line 14 is broken
  • Fig. 2 (b) is an enlarged view of part A of Fig. 2 (a), i.e., where the source bus line 14 is broken. It is the enlarged view which extracted and showed the periphery.
  • the overlapping portion 133 on the base side of the branch portion 132 of the auxiliary capacity bus line 13 is referred to as a "first overlapping portion”
  • the overlapping portion 134 on the distal end side is referred to as a "second overlapping portion.
  • An arrow a in FIG. 2 indicates the direction of transmission of the source signal. That is, a source driver (not shown) for transmitting a source signal to the source bus line 14 is provided on the base end side of the arrow a.
  • each auxiliary capacity bus line 13 functions as a part of the auxiliary capacity bus line 13.
  • the auxiliary capacity bus line 13 is first cut off near the base of the branch 132 of the auxiliary capacity bus line 13 (the position indicated by the line BB in Fig. 2 (b)).
  • the 13 branches 132 are electrically insulated from the main body 131. This cutting is performed by irradiating light energy to the position (the position of the B—B line) where the branch portion 132 is cut.
  • Various laser beams can be applied to the irradiated light energy.
  • the conductors constituting the branch portions 132 of the auxiliary capacity bus line 13 in the irradiated portion are scattered by heat.
  • the branch part 132 of the auxiliary capacity bus line 13 is electrically disconnected from the main body part 131, and is in a state where there is no electrical connection with other conductors, so-called an electrically floating island state.
  • the side force of the transparent substrate 11 also applies light energy to two locations, the first overlapping portion 133 at the front and the second overlapping portion 134 at the rear of the source bus line 14 across the disconnection portion X. Irradiate.
  • the first superimposing portion 133 and the second superimposing portion 134 are irradiated with light energy, the gate insulating film in the irradiation spots, and Y is destroyed, and the source bus line 14 and the supplementary portion are supplemented.
  • the conductor layers forming the branch portions 132 of the auxiliary capacity bus line 13 are melted and joined to each other. As a result, the branch 132 and the source nose line 1 through the spots ⁇ and Y irradiated with the light energy.
  • the source signal transmitted in the direction of the arrow a includes the source bus line 14, the optical energy irradiation spot Y (second overlapping portion 134), the separated branch portion 132, and the light energy irradiation spot.
  • Irradiation of light energy to the vicinity of the root of the branch portion 132 of the auxiliary capacity bus line 13 is performed to cut the branch portion 132 of the source bus line 13 from the main body portion 131.
  • the irradiation of light energy on the first overlapping portion 133 and the second overlapping portion 134 is caused by the breakdown of the gate insulating film and the conductor layer (for example, metal) that forms the branch portion 132 of the auxiliary capacitance bus line 13 and the source bus line 14. Done to dissolve.
  • These can be achieved by appropriately setting the irradiation conditions of light energy. Further, the order of irradiation of light energy is not limited to the above order.
  • the first overlapping portion 133 which is a portion where the branch portion 132 and the source bus line 14 overlap, respectively, on both the front and rear sides of the disconnection point X of the source bus line 14, If the second overlapping portion 134 exists, a linear display defect caused by the cutting of the source bus line 14 can be eliminated. Therefore, it is possible to eliminate the linear display defect caused by the disconnection of the source bus line 14 and improve the product yield.
  • each element constituting the picture element is not limited to the structure shown in the embodiment. Therefore, a modification of the embodiment will be described next.
  • FIG. 3 is a plan view schematically showing the configuration of a picture element according to a modification of the embodiment of the present invention.
  • the display panel substrate 1 has two auxiliary capacitor bus lines 13a ′ and 13b ′ arranged in parallel at a predetermined interval on both sides of one gate bus line 12.
  • a plurality of source bus lines 14 are provided substantially parallel to each other at a predetermined interval in a direction substantially orthogonal to the gate bus lines 12 and the auxiliary capacitor bus lines 13a ′ and 13b ′.
  • Sub-pixel electrodes 22a 'and 22b' are formed in regions surrounded by the gate bus line 12, auxiliary capacitance bus lines 13a and 13b, and source bus line 14 ', respectively.
  • Game Thin film transistors 16a ′ and 16b ′ for driving the sub picture element electrodes 22a ′ and 22b ′ are arranged in the vicinity of the position where the bus line 12 ′ and the source bus line 14 ′ intersect.
  • the drain lines 15a 'and 15b' drawn from the thin film transistors 16a 'and 16b' are electrically connected to the sub-pixel electrodes 22a 'and 22b'.
  • the voltages applied to the auxiliary capacitor bus lines 13a 'and 13b' parallel to both sides of the gate bus line 12 are made different from each other, whereby the voltages applied to the liquid crystal layers of the sub picture elements are made different.
  • the source bus line 14 ' is extended in a shape bent in a crank shape, and is alternately superimposed on the sub-pixel electrodes 22a' and 22b 'located on both sides of the source bus line 14'. It is formed.
  • the area superimposed on each sub picture element electrode 22a ', 22b' is designed to be equal on both the left and right sides. If the source bus line 14 'is superposed on the sub-pixel electrodes 22a' and 22b ', parasitic capacitance is generated, which may cause signal delay or so-called rounding. Therefore, as shown in FIG. 3, the parasitic capacitance is balanced by adopting a configuration in which substantially the same area is superimposed on adjacent picture elements.
  • the branches 132a, 132b of the auxiliary capacity bus lines 13a, 13b are connected to the main body parts 131a, 131b of the auxiliary capacity bus lines 13a, 13b and the source bus lines.
  • 14 is branched from the main body 13 la ′ in the vicinity of the position where it crosses 14 and is extended to the gate bus line 12 ′ parallel to the main bodies 13 la ′ and 131b ′. Then, at least in the vicinity of the roots of the branches 132a ′ and 1 32b and in the vicinity of the ends of the branches 132a and 132b, portions 133a and 133b ′ that overlap the source bus line 14 with the insulating layer interposed therebetween. , 134a ', 134b.
  • the positions of the overlapping portions 133a, 133b ', 134a', 134b with the source bus line 14 are in consideration of the occurrence rate and distribution of the disconnection of the source bus line 14 'in the same manner as in the previous embodiment. To be determined.
  • the branch portions 132a, 132b of the auxiliary capacity bus lines 13a, 13b are preferably formed at positions where the aperture ratio of the pixels is not lowered as much as possible. For example, it is preferably formed at a position overlapping with the black matrix formed on the counter substrate when pasted to the counter substrate. For example, as shown in FIG. 3, the peripheral edge portions of the sub-pixel electrodes 22a ′ and 22b ′ are formed along the source bus line.
  • FIG. 4 is a plan view schematically showing a method for correcting a substrate when a disconnection occurs in the source bus line 14 ′.
  • the disconnection point X of the source bus line 14 ′ is located close to the lower sub-picture element 22b ′ will be described as an example.
  • the optical energy in the vicinity of the root of the branch 132b 'of the auxiliary capacitance bus line 13b' adjacent to the disconnection point X of the source nose line 14 (line BB in FIG. 4).
  • the branch 132b ′ is electrically cut from the main body 13 lb ′. Further, light energy is applied to the portions 133b ′ and 134b ′ where the branch portion 132b ′ and the source bus line 14 ′ of the auxiliary capacity bus line 13b ′ positioned in front and behind the disconnection point X are overlapped. Then, the branch 132b of the auxiliary capacity bus line 13b and the source nose line 14 are electrically connected.
  • the details are as described in the above embodiment. Moreover, according to such a structure, there can exist an effect similar to the said embodiment.
  • the substrate on which the thin film transistor is formed and the substrate on which the color filter layer is formed are separate substrates, and the liquid crystal display panel is formed by bonding these substrates together.
  • the present invention is not limited to the display panel substrate having such a configuration.
  • the present invention can be applied to a substrate in which a color filter layer is formed on a thin film transistor, that is, a so-called CF on TFT (Color Filter on Thin Film Transistor) type substrate.
  • CF on TFT Color Filter on Thin Film Transistor
  • the auxiliary capacity bus line may be configured to be used in combination with a configuration including spare wiring as described in JP-A-3-23425.
  • the branch portion of the auxiliary capacity bus line has a configuration having a portion overlapping with the source bus line at two locations near the base and near the tip. It is not limited to this configuration.
  • the auxiliary capacity bus line branch may overlap with the source bus line over almost the entire length, even if it is configured to have three or more overlapping parts. In short, considering the source bus line disconnection rate and distribution, the disconnection is likely to occur! Any structure may be used as long as there are overlapping portions before and after the heel.
  • a force indicating a configuration in which the branch portion of the auxiliary capacity bus line is also cut in the vicinity of the root at the time of correction is not necessarily limited to the vicinity of the branch base.
  • the point is that the branch of the auxiliary capacity bus line and the source bus line are electrically connected on both sides of the source bus line across the disconnection point, and the source bus line is bypassed between the two points.
  • the cutting point is not limited to the vicinity of the base unless it is a position that prevents electrical conduction between the parts where the electrical connection is configured.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　ソースバスラインの断線に起因する線状の表示欠陥の発生を防止できる表示パネル用の基板、この基板を備える表示パネル、この表示パネル用の基板の修正方法を提供すること。 　補助容量バスライン１３の本体部１３１と電気的に一体で、その付け根の近傍と先端の近傍においてソースバスライン１４と重畳する部位１３３，１３４を有する枝部１３２を形成し、ソースバスライン１４に断線が発生した場合には、枝部１３２の付け根近傍に光エネルギを照射して本体部１３１から電気的に切断するとともに、前記ソースバスライン１４と重畳する部位１３３，１３４に光エネルギを照射してソースバスライン１４と電気的に接続してソース信号の経路を形成する。

Description

明 細 書
表示パネル用の基板、この基板を備える表示パネルと、この表示パネル 用の基板の修正方法
技術分野
[0001] 本発明は、表示パネル用の基板、この基板を備える表示パネルと、この表示パネル 用の基板の修正方法に関するものであり、特に、アクティブマトリックス駆動方式の液 晶表示パネルに好適な表示パネル用の基板、この基板を備える表示パネルと、表示 パネルに組み込まれた基板の配線に断線があった場合の表示パネル用の基板の修 正方法に関するものである。
背景技術
[0002] 液晶表示パネルや EL (エレクト口.ルミネッセンス）表示パネルなどの表示パネルは 、絵素電極がマトリックス状に配設された基板を備え、この絵素電極を選択的に駆動 することにより表示パネルの表面に画像を表示する。このような表示パネルとしては、 絵素電極のひとつひとつにスイッチング素子が接続されて駆動されるアクティブマトリ ックス駆動方式の表示パネルが広く用いられて 、る。
[0003] 図 5は、アクティブマトリックス駆動方式の液晶表示パネルに用いられる表示パネル 用の基板（図においてはアレイ基板を示す)の構成の従来例を示した平面模式図で ある。図 5に示す表示パネル用の基板 8は、所定の間隔をおいて交互に平行に配設 される複数のゲートバスライン 82および補助容量バスライン 83と、所定の間隔をおい て平行に配設される複数のソースバスライン 81とを備える。そして、ゲートバスライン 8 2および補助容量バスライン 83とソースバスライン 81とが、絶縁層（図示せず)を挟ん で積層し、かつ互いに略直交するように配設される。そしてソースバスライン 81とゲー トバスライン 82とに囲まれる領域には絵素電極 86が形成される。また、ソースノ スライ ン 81とゲートバスライン 82とが交差する位置の近傍には薄膜トランジスタ (TFT) 85 が形成され、この薄膜トランジスタ 85のドレイン線 84が前記絵素電極 86に電気的に 接続される。
[0004] ところで、このような表示パネル用の基板 8の製造工程において、何らかの理由によ りソースバスライン 81が断線した状態に形成されることがある。図 5に示すような構成 の表示パネル用の基板 8のソースノ スライン 81に断線が発生すると、この断線箇所よ り先端側に位置する薄膜トランジスタ 85には、本来伝送されるべきソース信号が伝送 されなくなる。この結果、断線箇所力 先端側に位置する絵素は正常に動作せず、 表示パネル上に線状の表示欠陥が現れる。このような線状の表示欠陥は表示パネ ルの品位を著しく損ない、また製品の歩留まりの低下を招く。
[0005] このため、ソースバスラインの断線に起因する線状の表示欠陥の発生を防止するた めの構成が各種提案されている。たとえば、基板上の絵素電極がマトリックス状に配 設される領域の外側に、この領域を取り囲むような予備配線を形成しておくという構 成が提案されている（特開平 3— 23425号公報参照)。この構成においては、ソース バスラインの断線が発生した場合には、この予備配線を経由してソースバスラインの 先端側からもソース信号を入力する。したがって、断線箇所力も先端側にもソース信 号を伝送できるようになり、線状の表示欠陥の発生を防止できる。
[0006] し力しながらこのような構成は次のような問題を有する。予備配線を経由する場合の ソース信号の伝送経路は、正常なソースバスラインを伝送される場合に比較して長く なる。また、予備配線は他の多くのソースバスラインと交差するため、寄生容量が正 常なノ スラインに比較して大きくなる。このため信号の遅延ゃ 、わゆる「なまり」が発 生するなどし、予備配線を経由してソース信号の伝送を受ける絵素群は軽い表示欠 陥となるおそれがある。電圧降下を防ぐために予備配線に増幅回路などを設ける構 成も考えられるが、このような構成とすると基板の製造コストの上昇を招く。
[0007] また、最近の液晶表示パネルは、絵素がマトリックス状に配設される領域の上側半 分の領域に対しては表示パネルの上辺側力 ソース信号を伝送し、下側半分の領域 に対しては表示パネルの下辺側力もソース信号を伝送するという構成が用いられるこ とがある。このような構成においては、各ソースバスラインの先端は、前記上側の領域 と下側の領域の境界に位置するから、予備配線を各ソースバスラインの先端に接続 してソース信号を伝送すると!/、う構成を用いることはできな 、。
[0008] このほかの構成として、ソースバスラインの断線箇所に近接する絵素電極を、ソース バスラインの迂回経路として用いる構成が提案されて 、る（特開平 5— 19294号公報 参照)。この構成によれば、ソース信号を絵素電極に迂回させて伝送することによつ て断線箇所から先端側にもソース信号を伝送できるから、線状の表示欠陥の発生を 防止できる。しカゝしながらこの構成では、迂回経路として用いる絵素電極は絵素電極 として機能しなくなり、本来の表示を行うことができなくなる。
発明の開示
発明が解決しょうとする課題
[0009] 上記実情に鑑み本発明が解決しょうとする課題は、できるだけ予備配線を用いるこ となくソースノ スラインの断線に起因する線状の表示欠陥の発生を防止できる表示 パネル用の基板、この基板を備える表示パネル、この表示パネル用の基板の修正方 法を提供すること、または、ソース信号を絵素がマトリックス状に配設される領域の両 側から入力するタイプの表示パネルであってもソースバスラインの断線に起因する線 状の表示欠陥の発生を防止できる表示パネル用の基板、この基板を備える表示パネ ル、この表示パネル用の基板の修正方法を提供すること、または、ソースバスライン の断線箇所において絵素が欠陥とならないような表示パネル用の基板、この基板を 備える表示パネル、およびこの表示パネル用の基板の修正方法を提供することであ る。
課題を解決するための手段
[0010] このような課題を解決するため、絵素電極に補助容量を供給する補助容量バスライ ンの本体部から電気的に一体に延設する枝部を形成する。この枝部は、ソースバス ラインが正常な場合には補助容量バスラインの一部として機能する。そして、ソース バスラインに断線が発生した場合には、この枝部をソース信号を伝送するための経路 として用いることがでさるようにする。
[0011] 表示パネル用の基板が製作が完了した後においてもソースバスラインと補助容量 ノ スラインの枝部とを電気的に接続できるよう、ソースバスラインと補助容量バスライン の枝部とがその間にある電気的な絶縁層を挟んで互いに近接する部位を有するよう に形成する。この近接する部位にレーザ光などの光エネルギを照射することにより、 この近接する部位において補助容量バスラインの枝部とソースバスラインの枝部とが 電気的に接続できるようにする。 [0012] 補助容量バスラインの枝部とソースバスラインとが近接する具体的な構成としては、 補助容量バスラインとソースバスラインとが電気的な絶縁層を挟んで互いに重畳する 構成であることが好ましい。
[0013] このような表示パネル用の基板において、ソースバスラインに断線があった場合の 修正方法は次の通りである。まずソースバスラインの断線箇所を検出する。そして、ソ ースバスラインの断線箇所を挟んでその前方および後方にある補助容量バスライン の枝部とソースバスラインとが近接する部位に光エネルギを照射し、当該近接する部 位において補助容量バスラインの枝部とソースバスラインとを電気的に接続する。ま た補助容量バスラインの枝部のうち、前記ソースバスラインの断線箇所を挟んでその 前後にあるソースバスラインと近接する部位の間における電気的な導通を切断しない 位置に光エネルギを照射し、この補助容量バスラインの枝部を本体部カゝら電気的に 切断する。
発明の効果
[0014] 本発明によれば、ソースバスラインに断線が発生した場合には、補助容量バスライ ンに形成される枝部をソース信号の経路として用いることができる。このため、ソース ノ スラインの断線箇所が、その前後に補助容量バスラインの枝部とソースバスラインと が近接する部位がある位置であれば、予備配線を用いることなくソースバスラインの 断線に起因する線状の表示欠陥の発生を防止できる。したがって、特にソース信号 を絵素がマトリックス状に配設される領域の両側カゝら入力するタイプの表示パネルで あっても、ソースバスラインの断線に起因する線状の表示欠陥の発生を防止できる。 また、修正を施した場合であっても、当該絵素の機能には影響を与えることがない。
[0015] またこの構成によれば、補助容量バスラインの枝部とソースバスラインとが近接する 部位がソースノ スラインの断線箇所の前後両側にある場合に修正可能となる。このた めこの補助容量バスラインの枝部とソースバスラインとが近接する部位を、ソースバス ラインの断線の発生率や発生分布などを考慮して、断線が発生しやす ヽ箇所を挟む ようにもうけることにより、修正による救済の確率を高くし、製品の歩留まりの向上を図 ることがでさる。
図面の簡単な説明 [0016] [図 1]本発明の実施形態に係る表示パネル用の基板に形成される絵素の構成を模 式的に示した図であり、（a)は絵素の平面構造を示した図、（b)は断面構造を示した 図である。
[図 2]本発明の実施形態に係る修正方法を模式的に示した平面図であり、 (a)はソー スバスラインに断線が発生している状態を示した図、 (b)は断線箇所を抜き出して示 した拡大図である。
[図 3]本発明の実施形態の変形例に係る表示パネル用の基板に形成される絵素の 構成を模式的に示した平面図である。
[図 4]前記変形例に係る基板の修正方法を模式的に示した平面図である。
[図 5]従来の表示パネル用の基板に形成される絵素の構成の一例を模式的に示した 平面図である。
発明を実施するための最良の形態
[0017] 以下に本発明の実施形態について、図面を参照して詳細に説明する。以下に示す 実施形態は、アクティブマトリックス駆動方式の液晶表示パネルを構成するアレイ基 板に適用されるものである。
[0018] 図 1は、本発明の実施形態に係る表示パネル用の基板に形成される絵素の構成を 模式的に示した図であり、図 1 (a)は表示パネル用の基板に形成される絵素の平面 構造を模式的に示した平面図、図 1 (b)は図 1 (a)の A— A線断面図であり、絵素の 断面構造を模式的に示した図である。この図 1 (a) , (b)に示すように本発明の実施 形態に係る表示パネル用の基板 1は、ガラス基板などの透明基板 11の表面に、ゲー トバスライン 12、補助容量バスライン 13、ゲート絶縁膜 21、ソースバスライン 14、ドレ イン配線 15、絵素電極 22などのパターンが形成され、これらの各要素のパターンが 積層して配設される構造を有する。
[0019] 本発明の実施形態に係る表示パネル用の基板 1の製作方法について簡単に説明 する。まず、透明基板 11の表面に、ゲートバスライン 12および補助容量バスライン 13 を形成する。補助容量バスライン 13は本体部 131と枝部 132を有する。この補助容 量バスライン 13の枝部 132の構成につ 、ては後述する。ゲートバスライン 12と補助 容量バスライン 13とは、同じ材料により同一工程において同時に形成される。たとえ ばまずタングステン、チタン、アルミニウム、クロムなど力もなる単層または多層の導体 膜を、スパッタリング法などを用いて透明基板 11の表面に堆積させる。その後この導 体膜を所定のパターンにパターユングし、これによりゲートバスライン 12および補助 容量バスライン 13を得る。
[0020] 次に、ゲートバスライン 12および補助容量バスライン 13を形成した透明基板 11の 表面に、ゲート絶縁膜 21を形成する。このゲート絶縁膜 21は、たとえば窒化シリコン などからなり、プラズマ CVD法により窒化シリコンを堆積させる方法などを用いて形成 される。
[0021] 次に、半導体層（図示せず)およびエッチングストツバ層（図示せず)をゲート絶縁膜 21の表面の所定の位置に形成する。この半導体層は、たとえばアモルファスシリコン によりプラズマ CVD法を用いて形成される。またこのエッチングストッパ層は、たとえ ば窒化シリコンによりプラズマ CVD法を用いて形成される。エッチングストッパ層を形 成した後、コンタクト層（図示せず)を形成する。このコンタクト層は、たとえば n+型の アモルファスシリコンなどによりプラズマ CVD法などを用いて形成される。このコンタク ト層は、その後に形成されるソースバスライン 14やドレイン配線 15とのォーミツタコン タクトを良好にするために形成されるものである。
[0022] コンタクト層を形成した後、ソースバスライン 14およびドレイン配線 15を形成する。
コンタクト層を形成した透明基板 11の表面に、たとえばチタン、アルミニウム、モリブ デン、クロムなどの導体層をスパッタリング法などを用いて形成する。形成された導体 層を所定の形状にパターユングすることにより、ソースバスライン 14およびドレイン配 線 15が得られる。そしてこれにより、ソースバスライン 14とゲートバスライン 12とが交 差する位置の近傍に、絵素電極 22を駆動する薄膜トランジスタ 16が形成される。
[0023] 次いで、絶縁膜 25を形成し、その表面に絵素電極 22を形成する。まず透明基板 1 1の表面に透明導電性物質の層、たとえば ITO (Indium Tin Oxide)の層をスパッタリ ング法などにより形成する。そして形成された透明導電性物質の層を所定のパターン にパター-ングして絵素電極 22を得る。
[0024] 絵素電極 22が形成された透明基板 11の表面に、液晶分子の配向を制御する配向 膜 24が形成される。 [0025] 以上のようにして製作された表示パネル用の基板 1と、対向基板とが貼り合わされ、 これらの基板の間に液晶が充填されてシールされる。これにより液晶表示パネルが作 製される。この対向基板は、透明基板の表面にブラックマトリックス、カラーフィルタ層 、対向電極、配向膜などが形成される基板であり、従来一般の構成を備えるカラーフ ィルタ基板が適用される。したがって説明は省略する。また、この対向基板の貼り合 わせ方法、液晶の滴下または充填方法、シールの構造および方法は、従来公知のも のが適用できることから、説明は省略する。
[0026] ここで、補助容量バスライン 13の枝部 132の構成について説明する。図 1 (a)に示 すようにこの枝部 132は、たとえば補助容量バスライン 13の本体部 131とソースバス ライン 14とが交差する位置の近傍において本体部 131から分岐する。そして、その 先端が補助容量バスライン 13の本体部 131の両側に並行するゲートバスライン 12に 向力 ように延設される。そして少なくとも、補助容量バスライン 13の本体部から分岐 する部分の近傍と、先端近傍において、絶縁層を挟んでソースバスライン 14と重畳 する部位 133, 134を有する。なお、ソースバスライン 14との重畳部 133, 134の位 置は、ソースバスライン 14の断線の発生率や発生分布などを考慮して決定される。 すなわち、ソースバスライン 14の断線が発生しやす 、箇所を挟むような位置にそれ ぞれ重畳部 133, 134を形成する。
[0027] この枝部 132は、絵素の開口率が低下しない位置に形成されることが好ましい。た とえば、対向基板と貼り合わせた際に、対向基板に形成されるブラックマトリックスと重 畳する位置に形成されることが好ましい。たとえば図 1 (a)に示すように、ソースバスラ イン 14に沿うように形成される。
[0028] 次に、ソースバスライン 14の断線に起因する線状の表示欠陥が発生した場合にお いて、この線状の表示欠陥の修正方法について説明する。図 2は、この修正方法を 模式的に示した平面図である。それぞれ図 2 (a)はソースバスライン 14に断線が発生 している状態を示した図、図 2 (b)は図 2 (a)の A部拡大図、すなわちソースバスライン 14の断線箇所およびその周辺を抜き出して示した拡大図である。
[0029] なお、以下説明の便宜上、補助容量バスライン 13の枝部 132の付け根側にある重 畳部 133を『第一重畳部』と、先端側にある重畳部 134を『第二重畳部』と称する。ま た、図 2中の矢印 aはソース信号の伝送の向きを示す。すなわち矢印 aの基端側にソ ースバスライン 14にソース信号を伝送するソースドライバ（図示せず）が設けられる。
[0030] ソースバスライン 14に断線が発生していない場合には、ソース信号をソースバスラ イン 14の全長にわたって伝送できる。そしてこの場合、各補助容量バスライン 13の枝 部 132は、補助容量バスライン 13の一部として機能する。
[0031] し力し図 2 (a) , (b)に示すように、ソースバスライン 14に断線が発生した場合（図に おいては断線箇所を符号 Xで示す）には、この断線箇所 Xよりも先方にソース信号を 伝送できなくなる。このため、このままではこの断線箇所 Xからソースバスライン 14の 先端までの間にある絵素は正常な表示を行えず、線状の表示欠陥となる。
[0032] そこで、まず断線箇所 Xに近接する補助容量バスライン 13の枝部 132の付け根近 傍（図 2 (b)においては B— B線で示す位置）を切断し、この補助容量バスライン 13の 枝部 132を本体部 131から電気的に絶縁状態とする。この切断は、透明基板 11の側 力 この枝部 132の切断した 、位置 (B— B線の位置）に対して光エネルギを照射す ることにより行う。照射する光エネルギには各種レーザ光が適用できる。光エネルギ が照射されると、照射された部分にある補助容量バスライン 13の枝部 132を構成す る導体が熱により四散する。この結果、この補助容量バスライン 13の枝部 132は本体 部 131から電気的に切断され、他の導体などとの電気的な接続がなくなった状態、い わゆる電気的な浮島状態となる。
[0033] 次いで、ソースバスライン 14の断線箇所 Xを挟んでその前方にある第一重畳部 13 3と、後方にある第二重畳部 134の二箇所に、透明基板 11の側力も光エネルギを照 射する。第一重畳部 133および第二重畳部 134に光エネルギを照射すると、照射ス ポット Υ , Yにあるゲート絶縁膜が破壊されるとともに、ソースバスライン 14および補
1 2
助容量バスライン 13の枝部 132を形成する導体層が溶解して互 、に接合する。この 結果、光エネルギが照射されたスポット Υ , Yを介して枝部 132とソースノ スライン 1
1 2
4とが電気的に接続される。
[0034] この結果、矢印 aの向きに伝送されるソース信号は、ソースバスライン 14、光ェネル ギ照射スポット Y (第二重畳部 134)、切り離された枝部 132、光エネルギ照射スポッ
2
ト Y (第一重畳部 133)を経由して、断線箇所 Xより先方のソースバスライン 14にソー ス信号が伝送される。したがって、断線箇所 Xより先方に位置する絵素の薄膜トラン ジスタ 16にソース信号を入力して正常な表示を行えるようになり、ソースバスライン 14 の断線に起因する線状の表示欠陥が解消される。
[0035] 補助容量バスライン 13の枝部 132の付け根近傍に対する光エネルギの照射は、ソ ースバスライン 13の枝部 132を本体部 131から切断するために行われる。一方、第 一重畳部 133と第二重畳部 134に対する光エネルギの照射は、ゲート絶縁膜の破 壊と補助容量バスライン 13の枝部 132およびソースバスライン 14を形成する導体層（ たとえば金属）を溶解するために行われる。これらは、光エネルギの照射条件を適宜 設定することで可能となる。また、光エネルギの照射の順序は、前記順序に限定され るものではない。
[0036] 本発明の実施形態に係る構成によれば、ソースバスライン 14の断線箇所 Xの前後 両側に、それぞれ枝部 132とソースバスライン 14とが重畳する部位である第一重畳 部 133と第二重畳部 134とが存在すれば、ソースバスライン 14の切断に起因する線 状の表示欠陥を解消できる。したがって、ソースバスライン 14の断線に起因する線状 の表示欠陥を解消し、製品の歩留まりの向上を図ることができる。
[0037] なお、補助容量バスライン 13の枝部 132が切断されると、補助容量バスライン 13の 全体の面積が減少して補助容量バスライン 13の容量が変化する。しかしながら、補 助容量バスライン 13の枝部 132の面積は本体部 131の面積に比較すると充分小さ いため、表示に対する影響はほとんどない。
[0038] なお、絵素を構成する各要素は、前記実施形態に示した構造に限定されるもので はな 、。そこで次に前記実施形態の変形例にっ 、て説明する。
[0039] 図 3は、本発明の実施形態の変形例に係る絵素の構成を模式的に示した平面図で ある。図 3に示すように、この表示パネル用の基板 1，は、一本のゲートバスライン 12， の両側に所定の間隔をお 、て並行する二本の補助容量バスライン 13a ' , 13b 'を備 える。また複数のソースバスライン 14，が、これらゲートバスライン 12，および補助容量 バスライン 13a' , 13b'に略直交する方向に、互いに所定の間隔をおいて略平行に 設けられる。ゲートバスライン 12，、補助容量バスライン 13a，， 13b，およびソースバス ライン 14'に囲まれる領域にはそれぞれ副絵素電極 22a' , 22b 'が形成される。ゲー トバスライン 12'とソースバスライン 14'とが交差する位置の近傍に、これらの副絵素 電極 22a'， 22b 'を駆動する薄膜トランジスタ 16a' , 16b 'が配設される。そして薄膜 トランジスタ 16a'， 16b'から引き出されるドレイン線 15a' , 15b 'が、各副絵素電極 2 2a' , 22b 'に電気的に接続される。
[0040] この図 3に示す表示パネル用の基板 1 'においては、ゲートバスライン 12'を挟んで 対向する位置に設けられる二個一組の副絵素電極 22a' , 22b 'がー個の絵素を構 成する。このため、各副絵素電極 22a' , 22b'を駆動する各薄膜トランジスタ 16a' , 1 6b 'は、共通のゲートバスライン 12'に接続され、同じゲート信号 (走査信号）によって ONZOFF制御される。そしてゲートバスライン 12，の両側に並行する補助容量バス ライン 13a'， 13b'に供給する電圧を互いに異ならせることによって、各副絵素の液 晶層に印加する電圧を異ならせる。このような構成によれば、各副絵素の γ特性が 異なる状態で観察されるため、 y特性の視覚的依存性が改善される (詳細な構成お よび動作については、特開 2004— 62146号公報を参照）。
[0041] また、ソースバスライン 14'は、クランク状に折れ曲がった形状で延設され、このソー スバスライン 14'の両側に位置する各副絵素電極 22a' , 22b 'に交互に重畳するよう に形成される。各副絵素電極 22a' , 22b'に重畳する面積は、左右両側で相等しく なるように設計される。ソースバスライン 14 'が各副絵素電極 22a' , 22b 'と重畳する と寄生容量が発生するため、信号の遅延やいわゆるなまりが発生するおそれがある。 そこでこの図 3に示すように、互いに隣接する絵素に略同じ面積ずつ重畳する構成と することにより、寄生容量のバランスをとるものである。
[0042] 図 3に示すように、補助容量バスライン 13a，， 13b，の枝部 132a，， 132b，は、補助 容量バスライン 13a，， 13b，の本体部 131a，， 131b，とソースバスライン 14，とが交差 する位置の近傍において本体部 13 la'から分岐し、本体部 13 la' , 131b 'と並行す るゲートバスライン 12 'に向力 ように延設される。そして、少なくとも各枝部 132a' , 1 32b，の付け根の近傍と、各枝部 132a，， 132b，の先端近傍において、絶縁層を挟 んでソースバスライン 14，と重畳する部位 133a，， 133b' , 134a' , 134b，を有する。 これらソースバスライン 14，との重畳部 133a，， 133b ' , 134a' , 134b，の位置は前 記実施形態と同様に、ソースバスライン 14'の断線の発生率や発生分布などを考慮 して決定される。
[0043] また、この補助容量バスライン 13a，， 13b，の枝部 132a，， 132b，は、できるだけ絵 素の開口率を低下させない位置に形成されることが好ましい。たとえば対向基板と貼 り合わせた際に、対向基板に形成されるブラックマトリックスと重畳する位置に形成さ れることが好ましい。たとえば図 3に示すように、各副絵素電極 22a' , 22b'の周縁部 をソースバスライン 14，に沿うように形成される。
[0044] このような構成の表示パネル用の基板 1，において、ソースバスライン 14，に断線が 発生した場合の修正方法は、次の通りである。図 4は、ソースバスライン 14'に断線が 発生した場合の基板の修正方法を模式的に示した平面図である。ここでは、ソース バスライン 14'の断線箇所 Xが下側の副絵素 22b'に近接する位置にある場合を例 に説明する。
[0045] 図 4に示すように、ソースノ スライン 14，の断線箇所 Xに近接する補助容量バスライ ン 13b'の枝部 132b'の付け根近傍（図 4中においては、線 B— B)に光エネルギを 照射し、この枝部 132b'を本体部 13 lb'から電気的に切断する。また、断線箇所 X を挟んでその前方および後方に位置する補助容量バスライン 13b 'の枝部 132b 'と ソースバスライン 14'とが重畳する部位 133b' , 134b'に光エネルギを照射する。そ して補助容量バスライン 13b，の枝部 132b，とソースノ スライン 14，とを電気的に接続 する。なお、詳しくは前記実施形態に示したとおりである。また、このような構成によれ ば、前記実施形態と同様の作用効果を奏することができる。
[0046] 以上、本発明の実施形態について詳細に説明したが、本発明は前記実施形態に なんら限定されるものではなぐ本発明の趣旨を逸脱しない範囲において種々の改 変が可能である。
[0047] 前記実施形態においては、薄膜トランジスタが形成される基板とカラーフィルタ層が 形成される基板とが別々の基板であり、これらの基板を貼り合わせることにより液晶表 示パネルを形成する構成を示したが、このような構成の表示パネル用の基板に限定 されるものではない。たとえば、薄膜トランジスタ上にカラーフィルタ層が形成される基 板、いわゆる CF on TFT (Color Filter on Thin Film Transistor)タイプの基板に対し ても適用できる。要は、薄膜トランジスタが形成される基板であれば、他の要素の有 無に関係なく適用することができる。
[0048] また、特開平 3— 23425号公報に記載のような予備配線を備える構成と併用する 構成であってもよい。予備配線を備える構成と、補助容量バスラインに修正用の枝部 を形成する構成とを組み合わせれば、できるだけ補助容量バスラインの枝部を使用 して修正し、補助容量バスラインの枝部を用いて修正できな ヽ場合には予備配線を 用いて修正することができる。したがって、製品の歩留まりをさらに向上させることがで きる。
[0049] 前記実施形態にお!、ては、補助容量バスラインの枝部は、その付け根の近傍およ びその先端の近傍の二箇所においてソースバスラインと重畳する部位を有する構成 を備えるが、この構成に限定されるものではない。たとえば、重畳する部位を三箇所 以上備える構成であってもよぐ補助容量バスラインの枝部がそのほぼ全長にわたつ てソースバスラインと重畳する構成であってもよ 、。要はソースバスラインの断線の発 生率や発生分布などを考慮して、断線の発生しやす！ヽ箇所の前後に重畳部が存在 する構成であればよい。
[0050] また、修正の際に補助容量バスラインの枝部をその付け根近傍力も切断する構成 を示した力 必ずしも切断する位置は枝部の付け根近傍に限定されるものではな 、。 要は、ソースバスラインの断線箇所を挟んでその前後両側で補助容量バスラインの 枝部とソースバスラインとを電気的に接続し、この二箇所の間にソースバスラインをバ ィパスさせる構成であるから、切断箇所はこの電気的な接続が構成される部位間に おける電気的な導通を妨げる位置でなければよぐ付け根の近傍に限定されるもの ではない。

Claims

請求の範囲
[1] 絵素電極に補助容量を供給する補助容量バスラインと、絵素電極を駆動する薄膜 トランジスタにソース信号を伝送するソースバスラインと、絵素電極を駆動する薄膜ト ランジスタにゲート信号を伝送するゲートバスラインとを備え前記補助容量バスライン および前記ゲートバスラインと前記ソースバスラインとが電気的な絶縁層を挟んで積 層して設けられる表示パネル用の基板であって、前記補助容量バスラインは該補助 容量バスラインの本体部から電気的に一体に延設される枝部を有することを特徴とす る表示パネル用の基板。
[2] 前記補助容量バスラインの枝部は、前記電気的な絶縁層を挟んで前記ソースバス ラインと重畳する部位を有することを特徴とする請求項 1に記載の表示パネル用の基 板。
[3] 請求項 1または請求項 2に記載の表示パネル用の基板を備えることを特徴とする表 示パネノレ。
[4] 請求項 1もしくは請求項 2に記載の表示パネル用の基板または請求項 3に記載の 表示パネルに組み込まれた表示パネル用の基板の修正方法であって、ソースバスラ インの断線箇所を検出する工程と、前記ソースバスラインの断線箇所を挟んで前方 および後方に位置するソースノ スラインと補助容量バスラインの枝部とが近接する部 位に光エネルギを照射して前記ソースバスラインと前記補助容量バスラインの枝部と を電気的に接続する工程と、前記ソースバスラインの断線箇所を挟んで前方および 後方に位置する光エネルギを照射した部位どうしの間における電気的な導通を切断 しない位置に光エネルギを照射して前記補助容量バスラインの枝部を前記補助容量 バスラインの本体部カゝら電気的に切断する工程と、を含むことを特徴とする表示パネ ル用の基板の修正方法。
[5] 前記ソースバスラインの断線箇所を挟んで前方および後方のソースノ スラインと補 助容量バスラインの枝部とが近接する位置は、前記ソースバスラインと前記補助容量 バスラインの枝部とが電気的な絶縁層を挟んで重畳する部位であることを特徴とする 請求項 4に記載の表示パネル用の基板の修正方法。
PCT/JP2006/319798 2005-10-07 2006-10-03 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法 WO2007043399A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005294577 2005-10-07
JP2005-294577 2005-10-07

Publications (1)

Publication Number Publication Date
WO2007043399A1 true WO2007043399A1 (ja) 2007-04-19

Family

ID=37942644

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319798 WO2007043399A1 (ja) 2005-10-07 2006-10-03 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法

Country Status (1)

Country Link
WO (1) WO2007043399A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072329A1 (ja) * 2007-12-03 2009-06-11 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機、及び、アクティブマトリクス基板の製造方法
WO2010024016A1 (ja) * 2008-08-28 2010-03-04 シャープ株式会社 表示パネル、表示装置及びテレビ受信装置
US20100141849A1 (en) * 2007-02-09 2010-06-10 Kenji Enda Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
US8363175B2 (en) 2007-06-28 2013-01-29 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method of manufacturing liquid crystal panel
CN105892186A (zh) * 2016-06-13 2016-08-24 深圳市华星光电技术有限公司 阵列基板结构、及其数据线断线修补方法和显示装置
CN109901316A (zh) * 2019-04-17 2019-06-18 成都中电熊猫显示科技有限公司 阵列基板、显示面板及配线断线的修复方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100141849A1 (en) * 2007-02-09 2010-06-10 Kenji Enda Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
US8319906B2 (en) * 2007-02-09 2012-11-27 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
US8363175B2 (en) 2007-06-28 2013-01-29 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method of manufacturing liquid crystal panel
WO2009072329A1 (ja) * 2007-12-03 2009-06-11 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機、及び、アクティブマトリクス基板の製造方法
US8259246B2 (en) 2007-12-03 2012-09-04 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display apparatus, television receiver, and a method for manufacturing active matrix substrate
WO2010024016A1 (ja) * 2008-08-28 2010-03-04 シャープ株式会社 表示パネル、表示装置及びテレビ受信装置
US8300163B2 (en) 2008-08-28 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and television receiver
CN105892186A (zh) * 2016-06-13 2016-08-24 深圳市华星光电技术有限公司 阵列基板结构、及其数据线断线修补方法和显示装置
CN109901316A (zh) * 2019-04-17 2019-06-18 成都中电熊猫显示科技有限公司 阵列基板、显示面板及配线断线的修复方法

Similar Documents

Publication Publication Date Title
JP4693781B2 (ja) アクティブマトリクス基板及び表示装置
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
JP4105210B2 (ja) アクティブマトリクス基板、表示装置および画素欠陥修正方法
US6657231B2 (en) Thin film transistor array panel
US7330222B2 (en) Display device and method for fabricating the same
KR101761276B1 (ko) 액정 표시 장치 및 이의 리페어 방법
JPH10232408A (ja) 液晶表示パネル、液晶表示装置及びその製造方法
WO2007074556A1 (ja) アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の欠陥修正方法
JP2003307748A (ja) 液晶表示装置及びその製造方法
JP2008058337A (ja) 表示装置、液晶表示装置、及び表示装置の製造方法
WO2007043399A1 (ja) 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法
US8421937B2 (en) Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel
JPH10232412A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2007024963A (ja) 液晶表示装置
JP4491205B2 (ja) スイッチング素子アレイ基板の修復方法
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
JP4372413B2 (ja) 欠陥修正方法
JP3491079B2 (ja) 液晶表示装置の修復方法
JP2008089646A (ja) 表示装置
JPH10319438A (ja) アクティブマトリクス基板、その製造方法およびその欠陥修正方法
JP2009251494A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法
JP3310600B2 (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JP4455704B2 (ja) 液晶表示装置及び画素欠陥修復方法
JP2009265149A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法
JPH04283725A (ja) 薄膜トランジスタマトリクス及びその断線修復方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06811138

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP