DE3604368C2 - - Google Patents

Info

Publication number
DE3604368C2
DE3604368C2 DE3604368A DE3604368A DE3604368C2 DE 3604368 C2 DE3604368 C2 DE 3604368C2 DE 3604368 A DE3604368 A DE 3604368A DE 3604368 A DE3604368 A DE 3604368A DE 3604368 C2 DE3604368 C2 DE 3604368C2
Authority
DE
Germany
Prior art keywords
layer
electrode
photoresist
etching
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3604368A
Other languages
English (en)
Other versions
DE3604368A1 (de
Inventor
Kohhei Kishi
Mitsuhiro Nara Jp Koden
Fumiaki Yamatokoriyama Nara Jp Funada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60027393A external-priority patent/JPS61185783A/ja
Priority claimed from JP60027394A external-priority patent/JPS61185724A/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3604368A1 publication Critical patent/DE3604368A1/de
Application granted granted Critical
Publication of DE3604368C2 publication Critical patent/DE3604368C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Dünnfilm-Transistors (im folgenden als TFT bezeichnet), der für eine Flüssigkristall- Anzeigevorrichtung des Typs einer aktiven Matrix geeignet ist.
Eine Flüssigkristall-Anzeigevorrichtung dieses Typs, bei der die TFT auf einem Substrat einer Anzeige-Zelle in Matrix-Form angeordnet sind, ermöglicht eine Massenspeicher-Anzeige hoher Qualität.
Eine solche Vorrichtung wird bei Fernsehgeräten und dergleichen intensiv angewandt (Takechi, Yamazaki and Okita, Electronic Communication Society, ED 84-71 [1984], S. 17-19).
Ein herkömmliches Verfahren zur Herstellung eines für Flüssigkristall-Anzeigen geeigneten TFT-Feldes ist in Fig. 14 (A) und 14 (B) erläutert. Fig. 14 (A) zeigt die Draufsicht eines Elements des mittels eines konventionellen Verfahrens hergestellten TFT-Feldes. Fig. 14 (B) zeigt eine Schnittansicht des Bildelementes längs der Geraden X-X′. Eine Schicht aus einem Metall wie Aluminium und dergleichen wird auf ein transparentes isolierendes Substrat 70 aufgebracht und durch Photoätzen in die Form einer stabförmigen Gate-Elektrode 71 gebracht. Eine Gate-Isolierschicht 72 aus einem Oxid- Film oder einem Nitrid-Film und eine Halbleiterschicht 73 aus Si, CdS oder dergleichen werden nacheinander aufgebracht, anschließend wird die Halbleiterschicht 73 geätzt. Auf den Halbleiter 73 wird eine transparente Elektrodenschicht aufgebracht und geätzt, wodurch eine stabförmige Source-Elektrode 76 und eine Drain-Elektrode oder Anzeige-Elektrode 77 gebildet wird.
Wie im vorstehenden beschrieben, erfordert das herkömmliche Verfahren wenigstens zweimal eine Ausrichtung der Masken, da es wenigstens drei Ätzmasken verwendet. Dies macht das Fertigungsverfahren für das TFT-Feld kompliziert und bedingt hohe Kosten und niedrige Ausbeuten.
Ziel der vorliegenden Erfindung ist es, das Verfahren zur Herstellung von TFT-Feldern durch Einsatz zweier Masken-Schichten und nur einer Masken-Ausrichtung zu vereinfachen und dadurch die Herstellbarkeit zu verbessern.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Dünnfilm-Transistors, das die folgenden Schritte umfaßt:
Herstellen von vier Schichten durch Aufbringen einer Metallschicht als Gate-Elektrode, einer ersten Isolierschicht als Gate-Isolierschicht, einer Halbleiterschicht und einer Elektrodenschicht, die einen Ohmschen Kontakt mit der Halbleiterschicht bildet, auf ein isolierendes Substrat,
Aufbringen einer Photolackschicht und Ätzen der vier Schichten zur Bildung eines Musters,
Aufbringen einer zweiten Isolierschicht, wobei die Photolackschicht verbleibt,
Entfernen der verbliebenen Photolackschicht zur Herstellung eines Musters mittels eines Abhebeverfahrens,
Aufbringen einer transparenten leitfähigen Schicht als Source-Elektrode und Drain-Elektrode oder Anzeige- Elektrode,
Ätzen der transparenten leitfähigen Schicht und der Elektrodenschicht.
Eine weitere Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines Dünnfilm-Transistors, das die folgenden Schritte umfaßt:
Herstellen von vier Schichten durch Aufbringen einer Metallschicht als Gate-Elektrode, einer ersten Isolierschicht als Gate-Isolierschicht, einer Halbleiterschicht und einer Elektrodenschicht, die einen Ohmschen Kontakt mit der Halbleiterschicht bildet, auf ein isolierendes Substrat,
Aufbringen einer Photolackschicht und Ätzen der vier Schichten zur Bildung eines Musters,
anodische Oxidation an den Kanten der Metallschicht zur Bildung einer zweiten Isolierschicht,
Aufbringen einer transparenten leitfähigen Schicht als Source-Elektrode und Drain-Elektrode oder Anzeige-Elektrode,
Ätzen der transparenten leitfähigen Schicht und der Elektrodenschicht, die einen Ohmschen Kontakt mit der Halbleiterschicht bildet.
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen näher erläutert.
Fig. 1 (A) und 1 (B) zeigen eine Draufsicht und eine Schnittansicht längs der Geraden X-X′ der ersten Ausführungsform des TFT der vorliegenden Erfindung;
Fig. 2 (A) und 2 (B) bis Fig. 7 (A) und 7 (B) zeigen Draufsichten und Schnittansichten längs der Geraden X-X′ zur Erläuterung der ersten Ausführungsform des Verfahrens zur Herstellung des TFT der vorliegenden Erfindung;
Fig. 8 (A) und 8 (B) zeigen eine Draufsicht und eine Schnittansicht längs der Geraden X-X′ der zweiten Ausführungsform des TFT der vorliegenden Erfindung;
Fig. 9 (A) und 9 (B) bis Fig. 13 (A) und 13 (B) zeigen Draufsichten und Schnittansichten längs der Geraden X-X′ zur Erläuterung der zweiten Ausführungsform des Verfahrens zur Herstellung des TFT der vorliegenden Erfindung;
Fig. 14 (A) und 14 (B) zeigen eine Draufsicht und eine Schnittansicht längs der Geraden X-X′ eines herkömmlichen TFT.
Beispiel 1
Fig. 1 (A) und 1 (B) zeigen die Draufsicht und eine Schnittansicht längs der Geraden X-X′ eines Elements des TFT-Feldes, das mittels des Verfahrens der vorliegenden Erfindung hergestellt ist. Die Zahl der in dieser Ausführungsform eingesetzten Masken beträgt zwei, von denen die eine zur Bildung der Muster des Riegels der Gate-Elektrode 11, einer Gate-Isolierschicht 12, einer Halbleiterschicht 13 und einer Elektrodenschicht 14, die einen Ohmschen Kontakt mit der Halbleiterschicht 13 bildet, dient und die andere zur Bildung der Muster der Source-Elektrode 16, der Drain-Elektrode oder Anzeige-Elektrode 17 und der Elektrodenschicht 14 dient. Das Fertigungsverfahren und der konkrete Aufbau werden in den Fig. 2 bis 7 erläutert.
Schritt I [siehe Fig. 2 (A) und 2 (B) ]
Eine Al-Schicht 11′, die später die Gate-Elektrode 11 bildet, wird auf einem Glas-Substrat 10 in einer Dicke von 200 nm durch Zerstäubung abgeschieden. Die Gate-Isolierschicht 12′ aus Si₃N₄, die Halbleiterschicht 13′ aus amorphem, hydrierten Silicium (a-Si:H) und die Elektrodenschicht 14′ aus mit Phosphor dotiertem a-Si:H (n⁺a-Si:H), die einen Ohmschen Kontakt mit dem a-Si:H 13′ herstellt, werden auf die Al-Schicht 11′ nacheinander mittels chemischer Abscheidung im Plasma aus der Dampfphase (Plasma-CVD) aufgebracht. Die Dicke dieser Schichten beträgt 200 nm, 200 nm bzw. 100 nm. Nach dem Herstellen der vier Schichten wird ein Photolack 18 aufgetragen und unter Verwendung der ersten Maske zur Entwicklung belichtet.
Schritt II [siehe Fig. 3 (A) und 3 (B) ]
Die vermittels Schritt I hergestellten vier Schichten werden geätzt, wodurch ein Muster gebildet wird. Das Ätzmittel des n⁺a-Si:H 14′ und des a-Si:H 13′ ist eine Mischlösung von HF und HNO₃, das Ätzmittel für Si₃N₄ ist eine 5%ige HF-Lösung. Das Ätzmittel für die Al-Schicht 11′ ist eine wäßrige H₃PO₄-Lösung. Das Ätzen kann in der Weise durchgeführt werden, daß das beschichtete Substrat in die verschiedenen Ätzmittel eingetaucht und mit immer der gleichen Photolackmaske geätzt wird.
Schritt III [siehe Fig. 4 (A) und 4 (B) ]
In diesem Schritt wird die zweite Isolierschicht 15 aus Si₃N₄ ganzflächig, somit auch auf den verbleibenden Photolack 18 aufgebracht, wodurch die strukturierte Gate-Elektrode 11 mit der Isolierschicht bedeckt wird. Der Zweck dieses Schrittes besteht darin, einen elektrischen Kontakt der Gate-Elektrode 11 mit der Source-Elektrode 16 und der Drain-Elektrode oder Anzeige-Elektrode 17 zu verhindern. Die zweite Isolierschicht 15 kann durch Aufbringen einer Si₃N₄-Schicht in einer Dicke von 500 nm bei 100°C mittels Plasma-CVD gebildet werden, wodurch die Bedeckung vervollständigt wird.
Schritt IV [siehe Fig. 5 (A) und 5 (B) ]
In diesem Schritt wird die Si₃N₄-Isolierschicht 15 auf dem Photolack 18 in einen Lackentferner getaucht, wodurch sie zusammen mit dem Photolack 18 entfernt wird, d. h., es wird ein Muster mittels des sogenannten Abhebe-Verfahrens (Lift-off-Verfahren) gebildet. Durch die Entfernung des Photolackes tritt die Oberfläche der n⁺a-Si:H-Schicht 14′ in Erscheinung.
Schritt V [siehe Fig. 6 (A) und 6 (B) ]
In diesem Schritt wird die transparente leitfähige Schicht 17′ auf die gesamte Oberfläche in einer Dicke von 300 nm durch Vakuum-Aufdampfen aufgebracht, um die Source- Elektrode 16 und die Drain-Elektrode oder Anzeige-Elektrode 17 zu bilden. Nach dem Aufbringen derselben wird eine Photolackschicht 19 aufgetragen, durch eine zweite Maske belichtet und zu einer gewünschten Form entwickelt. Die Masken-Ausrichtung wird nur einmal in diesem Schritt durchgeführt, was das Verfahren vereinfacht und niedrige Produktionskosten zur Folge hat.
Schritt VI [siehe Fig. 7 (A) und 7 (B) ]
In diesem Schritt wird die transparente leitfähige Schicht 17′ mit dem aufgebrachten Photolack 19 geätzt, wodurch die Struktur der Source-Elektrode 16 und der Drain-Elektrode oder Anzeige-Elektrode 17 hergestellt wird, gefolgt vom Ätzen des n⁺a-Si:H 14′, das einen Ohmschen Kontakt bildet. Das Ätzmittel für die transparente leitfähige Schicht 17′ ist eine HCl-Lösung, das Ätzmittel für das n⁺a-Si:H 14′ ist eine Mischlösung von HF und HNO₃. Das Ätzen der transparenten leitfähigen Schicht 17′ wird in der Weise durchgeführt, daß das beschichtete Substrat in die verschiedenen Ätzmittel eingetaucht wird, wodurch die Source-Elektrode 16 und die Drain-Elektrode oder Anzeige-Elektrode 17 hergestellt werden. Weiterhin wird die n⁺a-Si:H-Schicht 14′ zu der Elektrode 14 geätzt, die einen Ohmschen Kontakt der a-Si:H-Halbleiterschicht 13 mit der Source-Elektrode 16 und der Drain-Elektrode 17 bildet.
Schritt VII
Der Photolack 19 wird entfernt, wodurch ein TFT gebildet wird, wie er in Fig. 7 (A) und 7 (B) dargestellt ist.
Die resultierenden TFTs werden in Form einer Matrix auf dem Substrat angeordnet, wobei die Gate-Elektrode 11 und die Source-Elektrode 16 in Richtung der Matrix verlängert werden, so daß sie Kontakt mit den anderen TFTs bekommen und ein TFT-Feld bilden. Wenn das TFT-Feld als Zelle einer Flüssigkristall-Anzeigevorrichtung eingesetzt wird, vermag die Massenspeicher-Anzeige-Information in dieser Anzeige als klares Bild zu erscheinen.
Gemäß der vorliegenden Erfindung werden TFTs unter Verwendung von nur zwei Masken hergestellt, womit erreicht wird, daß die Masken-Ausrichtung, die den kompliziertesten Schritt der Behandlung darstellt, nur ein einziges Mal durchgeführt werden muß. Dies führt zu niedrigen Kosten und hohen Ausbeuten.
Beispiel 2
Fig. 8 (A) und 8 (B) zeigen die Draufsicht und eine Schnittansicht längs der Geraden X-X′ eines Bildelementes des TFT-Feldes, das mittels des Verfahrens der vorliegenden Erfindung hergestellt ist. Die Zahl der in dieser Ausführungsform eingesetzten Masken beträgt zwei, von denen die eine zur Bildung der Muster der Gate-Elektrode 11, einer Gate-Isolierschicht 12, einer Halbleiterschicht 13 und einer Elektrodenschicht 14, die einen Ohmschen Kontakt mit der Halbleiterschicht 13 bildet, dient und die andere zur Bildung der Muster der Source-Elektrode 16, der Drain-Elektrode oder Anzeige-Elektrode 17 und der Elektrodenschicht 14 dient. Das Fertigungsverfahren und der konkrete Aufbau werden in den Fig. 9 bis 13 erläutert.
Schritt I [siehe Fig. 9 (A) und 9 (B) ]
Eine Al-Schicht 11′, die später die Gate-Elektrode 11 bildet, wird auf einem Glas-Substrat 10 in einer Dicke von 200 nm durch Zerstäubung abgeschieden. Die Gate-Isolierschicht 12′ aus Si₃N₄, die Halbleiterschicht 13′ aus amorphem, hydriertem Silicium (a-Si:H) und die Elektrodenschicht 14′ aus mit Phosphor dotiertem a-Si:H (n⁺a-Si:H), die einen Ohmschen Kontakt mit dem a-Si:H 13′ herstellt, werden auf die Al-Schicht 11′ nacheinander mittels chemischer Abscheidung im Plasma aus der Dampfphase (Plasma-CVD) aufgebracht. Die Dicke dieser Schichten beträgt 200 nm, 200 nm bzw. 100 nm. Nach dem Herstellen der vier Schichten wird ein Photolack 18 aufgetragen und unter Verwendung der ersten Maske zur Entwicklugn belichtet.
Schritt II [siehe Fig. 10 (A) und 10 (B) ]
Die vermittels des obigen Schrittes I hergestellten vier Schichten werden geätzt, wodurch ein Muster gebildet wird. Das Ätzmittel des n⁺a-Si:H 14′ und des a-Si:H 13′ ist eine Mischlösung von HF und HNO₃, das Ätzmittel für Si₃N₄ ist eine 5%ige HF-Lösung. Das Ätzmittel für die Al-Schicht 11′ ist eine wäßrige H₃PO₄-Lösung. Das Ätzen kann in der Weise durchgeführt werden, daß das beschichtete Substrat in die verschiedenen Ätzmittel eingetaucht und mit immer der gleichen Photolackmaske geätzt wird.
Schritt III [siehe Fig. 11 (A) und 11 (B)
In diesem Schritt wird die Al-Schicht 11′, die später die Gate-Elektrode 11 bildet, an den Kanten des Musters anodisch oxidiert. Der Zweck dieses Schrittes ist, einen elektrischen Kontakt der Gate-Elektrode 11 mit der Source- Elektrode 16 und der Drain-Elektrode oder Anzeige-Elektrode 17 zu verhindern. Die anodische Oxidation der Kantenteile des Musters erfolgt in der Weise, daß sie bei 40 V mit einer Ammoniumborat-Lösung behandelt wird, wodurch eine Al₂O₃-Schicht 20 an den Kanten der Gate-Elektrode 11 gebildet wird.
In dem vorstehenden Verfahren wird für die Gate-Elektrode 11 Al verwendet und an den Kanten des Musters Al₂O₃ gebildet, jedoch können für die Gate-Elektrode 11 auch andere Metalle wie Ta, Nb, Hf und dergleichen eingesetzt werden, die durch anodische Oxidation eine Isolierschicht bilden.
Schritt IV [siehe Fig. 12 (A) und 12 (B)
In diesem Schritt wird die transparente leitfähige Schicht 17′ auf die gesamte Oberfläche in einer Dicke von 300 nm durch Vakuum-Aufdampfen aufgebracht, um die Source- Elektrode 16 und die Drain-Elektrode oder Anzeige-Elektrode 17 auszubilden. Nach dem Aufbringen derselben wird eine Photolackschicht 19 aufgetragen, durch eine zweite Maske belichtet und zu einer gewünschten Form entwickelt. Die Masken-Ausrichtung wird nur einmal in diesem Schritt durchgeführt, was das Verfahren vereinfacht und niedrige Produktionkosten zur Folge hat.
Schritt V [siehe Fig. 13 (A) und 13 (B) ]
In diesem Schritt wird die transparente leitfähige Schicht 17′ mit dem aufgebrachten Photolack 19 geätzt, wodurch die Struktur der Source-Elektrode 16 und der Drain-Elektrode oder Anzeige-Elektrode 17 hergestellt wird, gefolgt vom Ätzen des n⁺a-Si:H 14′, das einen Ohmschen Kontakt bildet. Das Ätzmittel für die transparente leitfähige Schicht 17′ ist eine HCl-Lösung, das Ätzmittel für das n⁺a-Si:H 14′ ist eine Mischlösung von HF und HNO₃. Das Ätzen der transparenten leitfähigen Schicht 17′ wird in der Weise durchgeführt, daß das beschichtete Substrat in die verschiedenen Ätzmittel eingetaucht wird, wodurch die Source-Elektrode 16 und die Drain-Elektrode oder Anzeige-Elektrode 17 hergestellt werden. Weiterhin wird die n⁺a-Si:H-Schicht 14′ zu der Elektrode 14 geätzt, die einen Ohmschen Kontakt der a-Si:H-Halbleiterschicht 13 mit der Source-Elektrode 16 und der Drain-Elektrode 17 bildet.
Schritt VI
Der Photolack 19 wird entfernt, wodurch ein TFT gebildet wird, wie er in Fig. 8 (A) und 8 (B) dargestellt ist.
Die resultierenden TFTs werden in Form einer Matrix auf dem Substrat angeordnet, wobei die Gate-Elektrode 11 und die Source-Elektrode 16 in Richtung der Matrix verlängert werden, so daß sie Kontakt mit den anderen TFTs bekommen und ein TFT-Feld bilden. Wenn das TFT-Feld als Zelle einer Flüssigkristall-Anzeigevorrichtung eingesetzt wird, vermag die Massenspeicher-Anzeige-Information in dieser Anzeige als klares Bild zu erscheinen.
Gemäß der vorliegenden Erfindung werden TFTs unter Verwendung von nur zwei Masken hergestellt, womit erreicht wird, daß die Masken-Ausrichtung, die den kompliziertesten Schritt der Behandlung darstellt, nur ein einziges Mal durchgeführt werden muß. Dieses verursacht geringe Kosten und liefert hohe Ausbeuten.

Claims (3)

1. Verfahren zur Herstellung eines Dünnfilm-Transistors durch
  • a) Herstellen von vier Schichten durch Aufbringen einer Metallschicht als Gate-Elektrode (11), einer ersten Isolierschicht als Gate-Isolierschicht (12), einer Halbleiterschicht (13) und einer Elektrodenschicht (14), die einen Ohmschen Kontakt mit der Halbleiterschicht (13) bildet, auf ein isolierendes Substrat (10),
  • b) Aufbringen einer Photolackschicht (18) und Ätzen der vier Schichten zu Bildung eines Musters,
  • c) Aufbringen einer zweiten Isolierschicht (15), wobei die Photolackschicht (18) verbleibt,
  • d) Entfernen der verbliebenen Photolackschicht (18) mittels eines Abhebeverfahrens,
  • e) Aufbringen einer transparenten leitfähigen Schicht als Source-Elektrode (16) und Drain-Elektrode oder Anzeige- Elektrode (17),
  • f) Ätzen der transparenten leitfähigen Schicht (16, 17) und der Elektrodenschicht (14), die einen Ohmschen Kontakt mit der Halbleiterschicht (13) bildet.
2. Verfahren zur Herstellung eines Dünnfilm-Transistors nach Anspruch 1, gekennzeichnet durch
  • c′) anodische Oxidation an den Kanten der Metallschicht (1) zur Bildung einer zweiten Isolierschicht (20)
anstelle der Schritte c und d.
DE19863604368 1985-02-13 1986-02-12 Verfahren zur herstellung eines duennfilm-transistors Granted DE3604368A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60027393A JPS61185783A (ja) 1985-02-13 1985-02-13 薄膜トランジスタの製造方法
JP60027394A JPS61185724A (ja) 1985-02-13 1985-02-13 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3604368A1 DE3604368A1 (de) 1986-08-14
DE3604368C2 true DE3604368C2 (de) 1990-04-12

Family

ID=26365306

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863604368 Granted DE3604368A1 (de) 1985-02-13 1986-02-12 Verfahren zur herstellung eines duennfilm-transistors

Country Status (3)

Country Link
US (1) US4684435A (de)
DE (1) DE3604368A1 (de)
GB (1) GB2172745B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648663A (en) * 1985-08-05 1997-07-15 Canon Kabushiki Kaisha Semiconductor structure having transistor and other elements on a common substrate and process for producing the same
US4862234A (en) 1986-11-29 1989-08-29 Sharp Kabushiki Kaisha Thin-film transistor
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5001083A (en) * 1988-07-12 1991-03-19 Microwave Modules & Devices Inc. Method of priming semiconductor substrate for subsequent photoresist masking and etching
FR2651371B1 (fr) * 1989-08-29 1991-10-18 France Etat Procede de realisation d'un ecran d'affichage a matrice active et a structure inversee.
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JPH06163585A (ja) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JPH0964364A (ja) * 1995-08-28 1997-03-07 Sharp Corp 半導体装置の製造方法
JPH09270519A (ja) * 1996-03-31 1997-10-14 Furontetsuku:Kk 薄膜トランジスタの製造方法
US20030151118A1 (en) * 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
TW200602774A (en) * 2004-07-06 2006-01-16 Chunghwa Picture Tubes Ltd Thin-film transistor manufacture method
TWI298545B (en) * 2006-04-24 2008-07-01 Au Optronics Corp Method for fabricating a thin film transistor
TWI275184B (en) * 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100452304C (zh) * 2007-01-17 2009-01-14 友达光电股份有限公司 薄膜晶体管的制造方法及液晶显示器用的下基板
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
KR101394541B1 (ko) * 2008-06-05 2014-05-13 삼성디스플레이 주식회사 유기 박막트랜지스터, 그의 제조방법 및 이를 구비한유기발광표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904461A (en) * 1972-10-02 1975-09-09 Bendix Corp Method of manufacturing solderable thin film microcircuit with stabilized resistive films
DE2906813C2 (de) * 1979-02-22 1982-06-03 Robert Bosch Gmbh, 7000 Stuttgart Elektronische Dünnschichtschaltung
US4502917A (en) * 1980-09-15 1985-03-05 Cherry Electrical Products Corporation Process for forming patterned films
US4404731A (en) * 1981-10-01 1983-09-20 Xerox Corporation Method of forming a thin film transistor
US4428796A (en) * 1982-08-02 1984-01-31 Fairchild Camera And Instrument Corporation Adhesion bond-breaking of lift-off regions on semiconductor structures
JPS60182134A (ja) * 1984-02-28 1985-09-17 Fujitsu Ltd パタ−ン形成方法
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS6056287B2 (ja) * 1985-01-31 1985-12-09 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
GB8603522D0 (en) 1986-03-19
GB2172745A (en) 1986-09-24
DE3604368A1 (de) 1986-08-14
US4684435A (en) 1987-08-04
GB2172745B (en) 1988-07-20

Similar Documents

Publication Publication Date Title
DE3604368C2 (de)
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE3640174C2 (de)
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE69635239T2 (de) Verfahren zur Herstellung einer Flüssigkristall-Anzeige
DE4107318C2 (de) Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat
DE19951055B4 (de) Verfahren zur Herstellung eines Substrats für elektronische Vorrichtungen unter Verwendung eines Ätzmittels
DE4337849C2 (de) Signalleitungsstruktur für eine Dünnfilmtransistor-Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE3130122C2 (de)
DE10317627A1 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE19648083A1 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE3636232A1 (de) Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE2549861A1 (de) Verfahren zur anbringung von lokalisierten kontakten an einer duennschichtschaltung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2341832C3 (de) Verfahren zur Herstellung eines Magnetkopfes
DE1929084B2 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition