KR100964230B1 - 평판표시장치 및 그 제조방법 - Google Patents

평판표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100964230B1
KR100964230B1 KR1020080084037A KR20080084037A KR100964230B1 KR 100964230 B1 KR100964230 B1 KR 100964230B1 KR 1020080084037 A KR1020080084037 A KR 1020080084037A KR 20080084037 A KR20080084037 A KR 20080084037A KR 100964230 B1 KR100964230 B1 KR 100964230B1
Authority
KR
South Korea
Prior art keywords
pixel
light emitting
electrically connected
pixel circuit
region
Prior art date
Application number
KR1020080084037A
Other languages
English (en)
Other versions
KR20100025326A (ko
Inventor
이준우
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080084037A priority Critical patent/KR100964230B1/ko
Priority to US12/546,965 priority patent/US8575607B2/en
Publication of KR20100025326A publication Critical patent/KR20100025326A/ko
Application granted granted Critical
Publication of KR100964230B1 publication Critical patent/KR100964230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/10513—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/10516—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

본 발명은 픽셀 회로들의 균일성을 확보하고, 화상 품질이 향상된 평판표시장치를 제공하기 위한 것으로, 제1발광 소자를 포함하고, 픽셀 회로를 구비하지 않은 제1픽셀과, 상기 제1픽셀로부터 이격되고, 상기 제1발광 소자에 전기적으로 연결된 제1픽셀 회로를 포함하는 제2픽셀을 포함하는 평판 표시장치를 제공한다.

Description

평판표시장치 및 그 제조방법{Flat panel display device and manufacturing method thereof}
본 발명은 평판표시장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 균일한 발광 특성을 나타낼 수 있는 평판표시장치 및 그 제조방법에 관한 것이다.
평판 표시장치, 특히 유기 발광 표시장치는 전류량에 따라 발광 휘도가 결정되므로 전압 신호를 전류로 바꾸어 구동하게 되는데, 이를 위해서는 픽셀 회로를 구성하는 박막 트랜지스터의 전자이동도가 중요한 관건이 된다.
박막 트랜지스터의 특성 면에서만 본다면 실리콘 단결정 웨이퍼를 사용하는 것이 전자 이동도 및 균일도에서 가장 좋은 선택이 되겠으나, 비용면에서 사업성이 없어, 평판 표시장치에서는, 글라스 기판 위에 비정질 실리콘을 증착한 후 결정화해 형성한 다결정질 실리콘을 이용해 박막 트랜지스터를 형성하고 있다.
그런데, 글라스 기판은 400℃ 이상의 고온에서 매우 취약하고, 뒤틀리게 되어, 결정화 공정 시 글라스 기판에 영향을 덜 주고 다결정질 실리콘 박막을 형성하는 방법이 간구되고 있다.
대표적인 방법으로는, 500Å 두께 정도까지 선택적으로 결정화할 수 있는 ELA (엑시머 레이저 어닐링) 방법이 있다. ELA 방법은 현존하는 저온 열처리 방법으로 가장 우수한 결정화도 및 균일도를 자랑하며 능동형 유기 발광 표시장치에 적용하였을 때에 가장 우수한 화질을 보여주는 것으로 알려져 있다.
그러나, ELA법은 높은 비용문제와 함께 레이저 어닐링을 진행할 수 있는 최대 엑시머 레이저 폭(Width)이 470mm 정도여서 30인치를 넘는 대면적 패널에의 적용이 어려운 한계가 있었다. 즉, 현재의 엑시머 레이저 폭으로는 1회의 스캐닝으로 패널 전체에 대한 결정화를 시행할 수 없고, 이에 따라 엑시머 레이저를 일부 영역에서 중첩하여 복수회 스캐닝함으로써 패널 전체에 대한 결정화를 시행해야 한다.
이렇게 엑시머 레이저가 겹치는 부분에서는 결정화된 다결정질 실리콘막의 특성이 엑시머 레이저가 겹치지 않는 부분에 비해 불균일하게 되고, 따라서, 이렇게 엑시머 레이저가 겹치는 부분에 픽셀 회로를 형성할 경우 해당 화소의 휘도를 저하시키거나 화면에 줄무늬를 표시하는 등 화상품질을 저하시킨다는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 픽셀 회로들의 균일성을 확보하고, 화상 품질이 향상된 평판표시장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 제1발광 소자를 포함하고, 픽셀 회로를 구비하지 않은 제1픽셀과, 상기 제1픽셀로부터 이격되고, 상기 제1발광 소자에 전기적으로 연결된 제1픽셀 회로를 포함하는 제2픽셀을 포함하는 평판 표시장치를 제공한다.
상기 제2픽셀은 제2발광 소자를 포함할 수 있다.
이 때, 상기 제1픽셀 및 제2픽셀로부터 이격되고, 상기 제2발광 소자와 전기적으로 연결된 제2픽셀 회로를 포함하는 제3픽셀을 더 포함할 수 있다.
상기 제3픽셀은 상기 제2발광 소자와 전기적으로 연결된 제2픽셀 회로를 포함할 수 있다.
본 발명은 또한, 복수의 제1픽셀을 포함하고, 상기 각 제1픽셀은 하나의 제1발광 소자를 포함하며, 상기 제1픽셀들에는 픽셀 회로가 구비되지 않은 제1영역과, 복수의 제2픽셀을 포함하고, 상기 각 제2픽셀은 적어도 하나의 제1픽셀 회로를 포함하며, 상기 각 제1픽셀 회로는 상기 제1픽셀의 제1발광 소자에 전기적으로 연결된 제2영역과, 상기 제1영역의 제1발광 소자와 상기 제2영역의 제1픽셀 회로를 연결하는 복수의 제1배선을 포함하는 평판 표시장치를 제공한다.
상기 제2영역의 각 제2픽셀은 하나의 제2발광소자와 상기 제2발광소자에 전기적으로 연결된 제2픽셀 회로를 더 포함하고, 상기 제2영역의 제2발광 소자와 상기 제2영역의 제2픽셀 회로를 연결하는 제2배선을 포함할 수 있다.
상기 각 제2픽셀의 제2발광 소자는 인접한 다른 제2픽셀의 제2픽셀 회로에 전기적으로 연결될 수 있다.
상기 제1픽셀회로 또는 제2픽셀회로를 덮는 제1절연막과, 상기 제1절연막을 덮는 제2절연막을 더 포함하고, 상기 제1배선 또는 제2배선은 상기 제1절연막과 제2절연막 사이에 개재되며, 상기 제1발광 소자 또는 제2발광 소자는 상기 제2절연막 상에 위치할 수 있다.
본 발명은 또한, 기판 상에 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막에, 일부 영역에서 서로 중첩되도록 레이저 빔을 조사해 다결정질 실리콘막을 형성하되, 상기 레이저 빔은 일부 영역에서 서로 중첩되도록 조사해 다결정질 실리콘막을 형성하는 단계와, 상기 다결정질 실리콘막을 패터닝하되, 상기 중첩되지 않은 레이저 빔에 의해 형성된 다결정질 실리콘막의 영역에 복수의 픽셀 회로들이 형성될 수 있도록 하는 단계와, 상기 레이저 빔이 중첩된 영역에 상기 픽셀 회로들과 전기적으로 연결된 복수의 발광 소자를 형성하는 단계를 포함하는 평판 표시장치의 제조방법을 제공한다.
상기 픽셀 회로들을 덮도록 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 상기 픽셀 회로들에 전기적으로 연결된 복수의 배선을 형성하는 단계와, 상기 제1절연막 상에 상기 배선을 덮도록 제2절연막을 형성하는 단계를 더 포함하고, 상 기 발광 소자들은 상기 제2절연막 상에 상기 배선들과 전기적으로 연결되도록 형성될 수 있다.
상기 발광 소자들은 상기 레이저 빔이 중첩되지 않은 영역에도 형성될 수 있다.
상기와 같은 본 발명에 따르면, 레이저 빔이 중첩된 영역에는 픽셀 회로가 형성되지 않은 상태로 패널 전체에 걸쳐 균일한 발광 특성을 나타낼 수 있는 평판 표시장치를 제공할 수 있다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 아모퍼스 실리콘막을 레이저 어닐링법(ELA)에 따라 폴리 실리콘막(P)으로 결정화함에 있어 레이저 빔의 빔 폭에 따른 에너지 강도와 이에 따라 형성된 폴리 실리콘막(P)의 상태를 개략적으로 도시한 것이다.
도 1에서 볼 수 있듯이, 레이저 어닐링법에서 사용되는 레이저 빔은 그 빔 폭에 있어 일부 중첩이 필연적이다. 이에 따라 형성된 폴리 실리콘막(P)에서도 레이저 빔이 중첩되어 조사된 영역(O)과 중첩되지 않은 영역(S)이 존재한다. 레이저 빔이 중첩된 영역(O)에서 형성된 박막 트랜지스터와 중첩되지 않은 영역(S)에서 형성된 박막 트랜지스터는 그 특성이 다르게 된다.
따라서, 이러한 레이저 빔이 중첩되어 조사된 영역(O)과 중첩되지 않은 영역(S) 모두에 픽셀을 동일하게 구성할 경우 전체적으로 균일한 화상 품질을 얻을 수 없게 된다.
이에 따라 본 발명은 도 2에서 볼 수 있듯이, 레이저 빔이 중첩된 영역(O)을 포함하도록 제1영역(A1)을 정의하고, 레이저 빔이 중첩되지 않은 영역(S)을 포함하도록 제2영역(A2)을 정의하여, 이에 따라 서로 다른 구조의 픽셀들을 설계하였다.
도 3은 도 2의 제1영역(A1)에 형성되는 제1픽셀(10)과 제2영역(A2)에 형성되는 제2픽셀(20)의 일 예를 도시한 회로도이다.
제1픽셀(10)은 제1발광소자(11)를 포함하고, 제2픽셀(20)은 제1픽셀회로(12)를 포함한다. 그리고, 제1픽셀(10)은 픽셀회로를 포함하지 않도록 한다. 제2픽셀(20)은 발광소자를 포함할 수 있으나, 도 3에 따른 실시예에서는 포함하지 않는 것으로 한다.
제2픽셀(20)에는 구동전원선(Vdd)과, 데이터선(D)과, 스캔선(S)이 관통하며, 제1픽셀(10)에는 스캔선(S)만이 관통하도록 한다. 물론, 설계의 편의상 제1픽셀(10)에도 구동전원선과 데이터선이 관통하도록 하여도 무방할 것이다.
도 4는 도 3의 제1픽셀회로(12)의 일 예를 도시한 것으로, 두개의 박막 트랜지스터들(T1)(T2)과 하나의 스토리지 커패시터(Cst)를 갖춘 픽셀회로를 나타낸다.
제1박막 트랜지스터(T1)는 스위칭 트랜지스터로서 스캔선(S)에 게이트 전극이 연결되어 있고, 데이터선(D)에 소스 전극(또는 드레인 전극)이 연결되어 있으며, 드레인 전극(또는 소스 전극)은 스토리지 커패시터(Cst) 및 제2박막 트랜지스터(T2)의 게이트 전극에 연결되어 있다.
스토리지 커패시터(Cst)는 한 전극은 제1박막 트랜지스터(T1)에, 다른 한 전 극은 구동전원선(Vdd) 및 제2박막 트랜지스터(T2)에 연결되어 있다.
제2박막 트랜지스터(T2)는 제1발광소자(11)에 대한 드라이빙 트랜지스터로서, 게이트 전극이 제1박막 트랜지스터(T1) 및 스토리지 커패시터(Cst)에 연결되어 있고, 소스 전극(또는 드레인 전극)이 스토리지 커패시터(Cst) 및 구동전원선(Vdd)에 연결되어 있다.
이러한 제2박막 트랜지스터(T2)는 제1픽셀(10)의 제1발광소자(11)에 전기적으로 연결되어 제1발광소자(11)의 동작을 제어한다. 제2박막 트랜지스(T2)와 제1발광소자(11)는 제1배선(31)에 의해 전기적으로 연결되어 있다.
도 4에서는 박막 트랜지스터들이 모두 P형인 것으로 도시하였는 데, 반드시 이에 한정되는 것은 아니며, N형 또는 N형과 P형의 혼합형으로 사용 가능하다.
본 발명은 이처럼 레이저 빔이 중첩되는 영역에 픽셀회로를 설계하지 않고, 발광소자만 설계하여, 이 발광소자를 레이저 빔이 중첩되지 않은 영역에 형성된 픽셀회로로부터 구동하도록 함으로써 픽셀 회로의 특성저하가 일어나는 것을 방지할 수 있고, 패널 전체에 걸쳐 균일한 발광이 일어나도록 할 수 있다.
다음으로, 이러한 본 발명의 바람직한 일 실시예에 따른 평판 표시장치의 제조방법을 도 2 및 도 5 내지 도 7을 참조하여 설명한다.
먼저, 도 2에서 볼 수 있듯이 패널 전체면에 걸쳐 아모퍼스 실리콘막을 형성한 후, ELA법에 의해 결정화하여 폴리 실리콘막(P)을 만든다. 이 때, 폴리 실리콘막(P)이 형성되는 것은 도 7에서 볼 수 있듯이, 기판(120)의 상면이며, 기판(120) 위에는 실리콘 옥사이드 등으로 버퍼층(121)이 더 형성되어 있을 수 있다.
전술한 바대로, 폴리 실리콘막(P)에는 레이저 빔이 중첩된 영역(O)과 중첩되지 않은 영역(S)이 존재하게 되고, 레이저 빔이 중첩된 영역(O)을 포함하도록 제1영역(A1), 레이저 빔이 중첩되지 않은 영역(S)을 포함하도록 제2영역(A2)을 정의한다.
도 5에서 볼 수 있듯이, 제1영역(A1)에는 제1픽셀(10)이 설계되며, 제2영역(A2)에는 제2픽셀(20)이 설계된다.
다음으로, 도 6에서 볼 수 있듯이, 상기 제1픽셀(10) 및 제2픽셀(20)에 형성되어 있는 폴리 실리콘막(P)을 패터닝하여 박막 트랜지스터의 활성층이 되는 폴리 실리콘 패턴(P1)(P2)을 형성한다. 물론, 이들 폴리 실리콘 패턴들(P1)(P2)은 제2픽셀(20)에만 구비되며, 제1픽셀(10)에는 폴리 실리콘막(P)이 모두 제거된다.
다음으로, 이들 폴리 실리콘 패턴들(P1)(P2)을 이용해 도 7에서 볼 수 있듯이, 박막 트랜지스터를 형성한다. 도 7에는 제1픽셀회로(12)의 제2박막 트랜지스터(T2)를 나타내었으나, 제1박막 트랜지스터(T1)도 동일한 구조를 갖도록 할 수 있다.
도 7을 참조하면, 전술한 폴리 실리콘 패턴(P2)을 이용해 활성층(122)을 형성하고, 이 활성층(122)을 덮도록 게이트 절연막(123)이 형성되고, 게이트 절연막(123) 상에 게이트 전극(124)이 형성된다. 게이트 전극(124)을 덮도록 층간 절연막(125)이 형성되고, 층간 절연막(125)에 콘택홀을 형성한 후, 층간 절연막(125) 상에 소스 전극(126) 및 드레인 전극(127)을 형성해 상기 콘택홀을 통해 상기 활성층(122)에 콘택되도록 한다. 그리고, 이렇게 형성된 박막 트랜지스터(T2)를 덮도록 패시베이션막(128)이 형성된다. 이러한 박막 트랜지스터의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 구조의 박막 트랜지스터가 모두 적용 가능함은 물론이다.
상기와 같이 제2박막 트랜지스터(T2)를 형성한 후에는 제2박막 트랜지스터(T2)를 덮도록 제1절연막(41)을 형성한다. 그리고, 이 제1절연막(41)에 콘택 홀(41a)을 형성한 후, 제1절연막(41) 상에 제1배선(31)을 형성한다. 제1배선(31)은 상기 콘택홀(41a)을 통해 제2박막 트랜지스터(T2)의 드레인 전극(127)에 콘택된다.
다음으로, 상기 제1배선(31)을 덮도록 상기 제1절연막(41) 상에 제2절연막(42)이 형성된다. 그리고, 이 제2절연막(42)에 콘택 홀(42a)을 형성한 후, 제2절연막(42) 상에 제1픽셀전극(111)을 형성한다. 제1픽셀전극(111)은 상기 콘택홀(42a)을 통해 제1배선(31)에 콘택된다. 적어도 상기 제2절연막(42)은 그 상면이 평탄하게 되도록 형성해, 그 상면에 형성되는 제1픽셀 전극(111)에 단차가 발생하지 않도록 하는 것이 바람직하다. 이러한 제2절연막(42)으로는 평탄화가 용이한 유기막으로 형성하는 것이 바람직하다. 상기 제1배선(31)은 Al, Mo, W, Ag, ITO, IZO 등으로 형성될 수 있다.
제1픽셀 전극(111)을 덮도록 제2절연막(42) 상에 화소 정의막(114)이 형성되고, 이 화소정의막(114)을 패터닝해 제1픽셀 전극(111)이 노출되도록 한다. 노출된 제1픽셀 전극(111) 상으로 유기 발광막을 포함하는 제1유기막(112)이 형성되도록 하고, 이 제1유기막(112) 및 화소 정의막(114) 상으로 제1공통 전극(113)을 형성해 제1발광 소자(11)를 형성한다.
상기와 같이 형성된 제1발광 소자(11)는 전면 발광형 유기 발광 소자가 될 수 있다. 이에 따라 제1픽셀 전극(111)은 반사막을 포함하는 전극일 수 있고, 제1공통 전극(113)은 광투과율이 높게 되도록 형성할 수 있다. 물론, 본 발명이 반드시 이에 한정되는 것은 아니며, 배면 발광형 유기 발광 소자 또는 양면 발광형 유기 발광 소자 모두 적용 가능하다.
본 발명은 이처럼 박막 트랜지스터를 덮는 제1절연막(41) 상에 제1배선(31)을 형성해 이 제1배선(31)에 의해 제2픽셀(20)에 구비된 제1픽셀 회로(12)와 제1픽셀(10)에 구비된 제1발광소자(11)가 전기적으로 연결되도록 할 수 있다. 따라서, 제1발광소자(11)와 제1픽셀 회로(12)를 서로 이격시켜 다른 픽셀에 배치할 수 있게 된다.
도 8은 본 발명의 바람직한 다른 일 실시예에 따른 평판표시장치의 일부 픽셀들을 도시한 개략적인 회로도이다.
도 8에서 볼 때, 제2픽셀들(20)(20')은 각각 제2발광소자들(21)(21')을 포함한다. 이 때, 각 제2발광소자들(21)(21')은 제2픽셀회로들(22)(22')에 연결된다.
도 8에 따른 실시예의 경우, 각 제2발광소자들(21)(21')은 인접한 다른 제2픽셀(20')(20")의 제2픽셀회로들(22)(22')에 전기적으로 연결되어 있다. 따라서, 제1픽셀(10)에 인접한 하나의 제2픽셀(20)은 제1픽셀회로(12)와 제2발광소자(21)를 가지며, 이 제2발광소자(21)는 인접한 다른 제2픽셀(20')의 제2픽셀회로(22)에 전기적으로 연결된다. 그리고, 상기 다른 제2픽셀(20')의 제2발광소자(21')는 인접한 다른 제2픽셀(22")의 제2픽셀회로(22')에 전기적으로 연결된다. 제2픽셀회 로(22)(22')는 제2배선(32)에 의해 제2발광소자(21)(21')에 연결된다.
도 8에서 가장 왼쪽에 도시된 제2픽셀(22")은 패널의 최외곽에 구비될 수 있으며, 발광소자를 구비하지 않는 더미 픽셀을 사용할 수 있다. 이 때, 이 제2픽셀(22")도 레이저 빔이 중첩되지 않은 영역에 형성되어 하며, 이는 제2발광소자들을 갖춘 제2픽셀들과는 구별되는 제3픽셀로도 될 수 있다.
도 8의 제2픽셀회로들(22)(22')은 제1픽셀회로(12)와 동일한 회로로 구성되는 것이 바람직하다. 이는 제1픽셀(10)과 제2픽셀들(20)(20')이 모두 동일한 발광 특성을 나타내도록 하기 위한 것이다. 도 8의 각 픽셀회로들(12)(22)(22')은 전술한 도 4와 같은 구체적인 회로로 구비될 수 있다.
도 9는 도 8의 회로도의 구체적인 일 예를 도시한 것이다.
각 픽셀회로들(12)(22')의 박막 트랜지스터 구조는 전술한 도 7에 따른 실시예와 동일하다. 도 9에서도 제2발광소자(21)는 제1발광소자(11)와 마찬가지로 제2픽셀전극(211), 제2유기막(212) 및 제2공통전극(213)을 구비한다. 그리고, 최외곽에 구비된 제2픽셀(20")의 제2픽셀회로(22')의 제2박막 트랜지스터(T2')도 활성층(222'), 게이트 전극(224'), 소스전극(226') 및 드레인 전극(227')을 구비한다. 제2배선(32)은 제1배선(31)과 동일한 층, 즉, 제1절연막(41) 상에 형성되며, 콘택홀(41a')에 의해 드레인 전극(227')에 콘택된다.
상기와 같은 구조로 픽셀들을 설계할 경우, 레이저 빔이 중첩된 영역에는 픽셀 회로가 형성되지 않은 상태로 패널 전체에 걸쳐 균일한 발광 특성을 나타낼 수 있는 평판 표시장치를 제공할 수 있다.
이상 설명한 도 8 및 도 9에 따른 실시예는 제2픽셀에 구비된 제2발광소자가 인접한 다른 제2픽셀에 구비된 제2픽셀회로와 전기적으로 연결된 것이나, 본 발명은 반드시 이에 한정되는 것은 아니며, 비록 도면으로 도시하지는 않았지만, 제1픽셀(10)의 제1발광소자(11)에 연결된 제1픽셀회로(12)를 구비한 제2픽셀(20)이 제1픽셀회로(12) 외에 제2발광소자(21)와 연결된 제2픽셀회로(22)를 더 구비하도록 설계할 수도 있다. 이러한 구성은 대면적 평판 표시장치와 같이 단일 픽셀의 사이즈가 커질 경우에는 충분히 구현 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 아모퍼스 실리콘막을 레이저 어닐링법(ELA)에 따라 폴리 실리콘막으로 결정화함에 있어 레이저 빔의 빔 폭에 따른 에너지 강도와 이에 따라 형성된 폴리 실리콘막의 상태를 개략적으로 도시한 것이다.
도 2는 폴리 실리콘막에 제1영역과 제2영역을 구획한 상태를 도시한 평면도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치에 있어, 제1픽셀 및 제2픽셀의 개략적인 회로도를 도시한 것이다.
도 4는 도 3의 보다 구체적인 회로도이다.
도 5는 제1픽셀 및 제2픽셀에 폴리 실리콘막을 형성한 상태를 도시한 평면도이다.
도 6은 도 5의 폴리 실리콘막을 패터닝한 상태를 개략적으로 도시한 평면도이다.
도 7은 도 4에 따른 회로도를 구현한 제1픽셀과 제2픽셀의 일 예를 도시한 단면도이다.
도 8은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치에 있어, 제1픽셀 및 제2픽셀들의 개략적인 회로도를 도시한 것이다.
도 9는 도 8에 따른 회로도를 구현한 제1픽셀과 제2픽셀들의 일 예를 도시한 단면도이다.

Claims (11)

  1. 제1발광 소자를 포함하고, 픽셀 회로를 구비하지 않은 제1픽셀; 및
    상기 제1픽셀로부터 이격되고, 상기 제1발광 소자에 전기적으로 연결된 제1픽셀 회로를 포함하는 제2픽셀;을 포함하는 평판 표시장치.
  2. 제 1 항에 있어서,
    상기 제2픽셀은 제2발광 소자를 포함하는 평판 표시장치.
  3. 제2항에 있어서,
    상기 제1픽셀 및 제2픽셀로부터 이격되고, 상기 제2발광 소자와 전기적으로 연결된 제2픽셀 회로를 포함하는 제3픽셀을 포함하는 평판 표시장치.
  4. 제3항에 있어서,
    상기 제3픽셀은 상기 제2발광 소자와 전기적으로 연결된 제2픽셀 회로를 포함하는 평판 표시장치.
  5. 복수의 제1픽셀을 포함하고, 상기 각 제1픽셀은 하나의 제1발광 소자를 포함하며, 상기 제1픽셀들에는 픽셀 회로가 구비되지 않은 제1영역;
    복수의 제2픽셀을 포함하고, 상기 각 제2픽셀은 적어도 하나의 제1픽셀 회로 를 포함하며, 상기 각 제1픽셀 회로는 상기 제1픽셀의 제1발광 소자에 전기적으로 연결된 제2영역; 및
    상기 제1영역의 제1발광 소자와 상기 제2영역의 제1픽셀 회로를 연결하는 복수의 제1배선;을 포함하는 평판 표시장치.
  6. 제5항에 있어서,
    상기 제2픽셀들 중 어느 하나는 하나의 제2발광소자와 상기 제2발광소자에 전기적으로 연결된 제2픽셀 회로를 더 포함하는 평판 표시장치.
  7. 제5항에 있어서,
    상기 제2픽셀들 중 어느 하나는 하나의 제2발광소자를 더 포함하고, 상기 제2픽셀들 중 상기 제2발광소자를 포함한 제2픽셀에 인접한 다른 제2픽셀은 상기 제2발광 소자에 전기적으로 연결된 제2픽셀 회로를 더 포함하는 평판 표시장치.
  8. 제5항에 있어서,
    상기 제1픽셀회로를 덮는 제1절연막; 및
    상기 제1절연막을 덮는 제2절연막;을 더 포함하고,
    상기 제1배선은 상기 제1절연막과 제2절연막 사이에 개재되며, 상기 제1발광 소자는 상기 제2절연막 상에 위치하는 평판 표시장치.
  9. 기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막에, 일부 영역에서 서로 중첩되도록 레이저 빔을 조사해 다결정질 실리콘막을 형성하되, 상기 레이저 빔은 일부 영역에서 서로 중첩되도록 조사해 다결정질 실리콘막을 형성하는 단계;
    상기 다결정질 실리콘막을 패터닝하되, 상기 중첩되지 않은 레이저 빔에 의해 형성된 다결정질 실리콘막의 영역에 복수의 픽셀 회로들이 형성될 수 있도록 하는 단계; 및
    상기 레이저 빔이 중첩된 영역에 상기 픽셀 회로들과 전기적으로 연결된 복수의 발광 소자를 형성하는 단계;를 포함하는 평판 표시장치의 제조방법.
  10. 제9항에 있어서,
    상기 픽셀 회로들을 덮도록 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 상기 픽셀 회로들에 전기적으로 연결된 복수의 배선을 형성하는 단계; 및
    상기 제1절연막 상에 상기 배선을 덮도록 제2절연막을 형성하는 단계;를 더 포함하고,
    상기 발광 소자들은 상기 제2절연막 상에 상기 배선들과 전기적으로 연결되도록 형성되는 평판 표시장치의 제조방법.
  11. 제9항에 있어서,
    상기 발광 소자들은 상기 레이저 빔이 중첩되지 않은 영역에도 형성되는 평판 표시장치의 제조방법.
KR1020080084037A 2008-08-27 2008-08-27 평판표시장치 및 그 제조방법 KR100964230B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080084037A KR100964230B1 (ko) 2008-08-27 2008-08-27 평판표시장치 및 그 제조방법
US12/546,965 US8575607B2 (en) 2008-08-27 2009-08-25 Flat panel display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084037A KR100964230B1 (ko) 2008-08-27 2008-08-27 평판표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100025326A KR20100025326A (ko) 2010-03-09
KR100964230B1 true KR100964230B1 (ko) 2010-06-17

Family

ID=41724297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084037A KR100964230B1 (ko) 2008-08-27 2008-08-27 평판표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US8575607B2 (ko)
KR (1) KR100964230B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502211B2 (en) * 2010-06-30 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
WO2015114721A1 (ja) * 2014-01-29 2015-08-06 株式会社Ｊｏｌｅｄ 画像表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155538A (ja) 1998-11-18 2000-06-06 Eastman Kodak Co 有機発光カラ―ディスプレイ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216088A (ja) 1999-01-20 2000-08-04 Sony Corp 半導体薄膜形成方法及びレ―ザ照射装置
JP2000315652A (ja) 1999-04-30 2000-11-14 Sony Corp 半導体薄膜の結晶化方法及びレーザ照射装置
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4008716B2 (ja) * 2002-02-06 2007-11-14 シャープ株式会社 フラットパネル表示装置およびその製造方法
KR100980904B1 (ko) * 2002-06-07 2010-09-07 소니 주식회사 표시 장치와 그 제조 방법, 및 투사형 표시 장치
TWI353467B (en) 2003-01-08 2011-12-01 Samsung Electronics Co Ltd Polysilicon thin film transistor array panel and m
KR20050068537A (ko) 2003-12-30 2005-07-05 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
US20060038752A1 (en) * 2004-08-20 2006-02-23 Eastman Kodak Company Emission display
KR20060125303A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR100695271B1 (ko) 2005-07-25 2007-03-14 두산디앤디 주식회사 대면적 ｏｌｅｄ기판의 패턴형성방법
KR100708714B1 (ko) 2005-09-30 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조방법
KR100667091B1 (ko) 2005-12-09 2007-01-11 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155538A (ja) 1998-11-18 2000-06-06 Eastman Kodak Co 有機発光カラ―ディスプレイ

Also Published As

Publication number Publication date
KR20100025326A (ko) 2010-03-09
US20100052534A1 (en) 2010-03-04
US8575607B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
JP6698486B2 (ja) 表示装置
JP4177225B2 (ja) アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法
JP5161263B2 (ja) 平板表示装置及びその製造方法
JP4541936B2 (ja) 平板表示装置
TWI279611B (en) Substrate for a display device, liquid crystal display device and method of manufacturing the same
KR100898773B1 (ko) 액티브 매트릭스 표시장치
US20090215212A1 (en) Method for Fabricating A Flat Panel Display
JP4538767B2 (ja) 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板
KR100997971B1 (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
TW201128832A (en) Organic light emitting diode display device and method of fabricating the same
JP2004063085A (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
JP7359882B2 (ja) 半導体装置
US9653292B2 (en) Method of manufacturing thin film transistor substrate, method of manufacturing display apparatus, thin film transistor substrate, and display apparatus
JP5422991B2 (ja) 表示装置および表示装置の製造方法
KR100964230B1 (ko) 평판표시장치 및 그 제조방법
KR20130141694A (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
JP5032077B2 (ja) 表示装置及びその製造方法
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
CN108594555B (zh) 主动元件阵列基板
KR20130133501A (ko) 평판표시장치
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
KR20170031312A (ko) 디스플레이장치 및 이의 제조방법
KR20120119458A (ko) 유기전계발광소자의 어레이 기판 및 이의 결정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 10