KR100898773B1 - 액티브 매트릭스 표시장치 - Google Patents

액티브 매트릭스 표시장치 Download PDF

Info

Publication number
KR100898773B1
KR100898773B1 KR1020070056554A KR20070056554A KR100898773B1 KR 100898773 B1 KR100898773 B1 KR 100898773B1 KR 1020070056554 A KR1020070056554 A KR 1020070056554A KR 20070056554 A KR20070056554 A KR 20070056554A KR 100898773 B1 KR100898773 B1 KR 100898773B1
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
insulating layer
electrode
gate
Prior art date
Application number
KR1020070056554A
Other languages
English (en)
Other versions
KR20070118541A (ko
Inventor
히토시 나가타
타쿠지 이마무라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070118541A publication Critical patent/KR20070118541A/ko
Application granted granted Critical
Publication of KR100898773B1 publication Critical patent/KR100898773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Abstract

LTPS TFT의 패터닝 공정수를 삭감한 액티브 매트릭스 표시장치를 제공한다. 본 발명에 따른 액티브 매트릭스 표시장치는, 절연 기판(1)위에 형성된 소스 영역(2a), 드레인 영역(2c) 및 채널 영역(2b)을 가지는 폴리실리콘층(2)과, 폴리실리콘층(2)위에 형성된 게이트 절연층(4)과, 게이트 절연층(4)위에 형성된 게이트 전극(5)과, 게이트 전극(5)위에 형성된 층간 절연층(7)과, 층간 절연층(7)에 설치된 콘택홀(12)을 통해 소스 영역(2a) 및 드레인 영역(2c)에 접속된 배선층(9)을 가진다. 또한, 절연 기판(1)위에 형성된 제1의 화소 전극(3a), 게이트 절연층(4) 및 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)에 의해 커패시터가 구성되고 있다.
액티브 매트릭스 표시장치, 절연 기판, 폴리실리콘층, 게이트 전극

Description

액티브 매트릭스 표시장치{ACTIVE MATRIX DISPLAY DEVICE}
도 1은 본 발명의 실시예 1에 따른 액티브 매트릭스형 표시장치의 평면도이다.
도 2는 본 발명의 실시예 1에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 3은 본 발명의 실시예 2에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 4는 본 발명의 실시예 3에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 5는 본 발명의 실시예 4에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 6은 본 발명의 실시예 5에 따른 액티브 매트릭스 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 7은 본 발명의 실시예 6에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 절연 기판 2 : 폴리실리콘층
2a : 소스 영역 2b : 채널 영역
2c : 드레인 영역 3 : 화소 전극
3a : 제1의 화소 전극 3b : 제2의 화소 전극
4 : 게이트 절연층 5 : 게이트 전극
6 : 커패시터 상부전극 7 : 층간 절연층
8 : 계면 도전막 9 : 배선층
10 : 상부 절연층 11 : 계면 도전막
12 : 콘택홀 20 : TFT어레이 기판
21 : 표시 영역 22 : 액틀 영역
23 : 주사 신호선 24 : 표시 신호선
25 : 주사신호 구동회로 26 : 표시신호 구동회로
27 : 화소 28 : 외부 배선
29 : 외부 배선 30 : TFT
본 발명은, 폴리실리콘 TFT를 이용한 액티브 매트릭스 표시장치에 관한 것이다.
최근의 고도정보화사회의 본격적인 진전이나, 멀티미디어 시스템의 급속한 보급에 따라, 액정표시장치나 유기 EL표시장치(EL:Electro Luminescence)등의 중요성은 점점 증대하고 있다. 이들의 표시장치의 화소의 구동방식으로서는, 어레이 모양으로 배열된 박막트랜지스터(TFT)를 사용한 액티브 매트릭스 방식이 널리 채용되고 있다. 액티브 매트릭스형 표시장치에서는, TFT가 어레이 모양으로 배열된 TFT어레이 기판이 이용된다.
이러한 표시장치에 이용되는 TFT로서는, 실리콘 막을 사용한 MOS구조가 많이 사용된다. 이 실리콘 막에는, 비정질 실리콘(아모퍼스 실리콘 : a-Si)막이나 다결정 실리콘(폴리실리콘:p-Si)막이 이용된다. 폴리실리콘은 a-Si에 비하여, 캐리어 이동도가 2자리 정도나 크기 때문에, TFT의 성능을 향상시킬 수 있다. 한편 폴리실리콘의 제조에는, 약 1000℃의 고온을 필요로 하고, 절연 기판으로서 융점이 1000℃이상의 석영유리 기판을 사용할 필요가 있기 때문에, 제조 비용이 높아진다는 문제가 있었다. 그러나, 저온 프로세스의 개발에 의해, 상기 문제점을 해결한 저온 폴리실리콘(LTPS:Low-Temperature Poly-Silicon) TFT가 등장하여, 표시장치의 대형화나 고선명화에 크게 기여하고 있다.
이 LTPS TFT는, 일반적으로, 절연 기판 위에 형성된 소스 영역, 드레인 영역 및 채널 영역을 포함하는 실리콘층, 실리콘층 위에 형성된 게이트 절연층 및 게이트 절연층 위에 형성된 게이트 전극을 구비하고 있다. 또한 게이트 전극 위에는 게이트 전극 및 게이트 절연층을 피복하는 층간 절연층 영역이 형성되고, 또한 드레인 영역 및 게이트 전극에 접속하는 배선이 설치된다. 그리고, 이 배선 위에는 배선 및 층간 절연층을 덮는 상부 절연층이 설치된다.
LTPS TFT는 표시장치주변의 회로 형성에 사용함으로써, IC(Integrated Circuit) 및 IC장착판의 사용이 삭감되어, 표시장치의 주변을 간략화할 수 있고, 협액틀로 고신뢰성의 표시장치가 실현되고 있다. 또한 액정표시장치에 있어서는, 화소마다의 스위칭 트랜지스터의 용량이 작아질 뿐만 아니라, 드레인측에 접속하는 스토리지 커패시터의 면적도 축소할 수 있기 때문에, 고해상으로 고개구율의 액정표시장치를 실현할 수 있다. 이 때문에, 휴대전화용 정도의 소형 패널로 QVGA(화소수 : 240×320)나 VGA(화소수:480×640)의 고해상 액정표시장치에는 LTPS TFT가 주도적인 역활을 하고 있다. 이와 같이, LTPS TFT는 a-Si와 비교하여, 성능면에서 큰 우위점이 있다.
특허문헌 1은 LTPS TFT의 이점을 활용한 액티브 매트릭스 표시장치의 일례이며, TFT의 드레인 영역과 커패시터 하부 전극을 직결시키는 구조이다. 이 구조의 커패시터는 절연층으로서, LTPS TFT의 특징인 얇은 게이트 절연층을 사용할 수 있다. 이 때문에, 커패시터의 점유 면적이 작아지고, 화소의 개구율이 확대한다. 이것은, LTPS TFT가 a-Si와 비교하여, 고해상화하기 쉬운 요인의 하나가 되고 있다.
[특허문헌 1] 일본국 공개특허공보 특개평10-153801호
그러나, 상기 LTPS TFT는, a-Si와 비교하여 제조 프로세스 공정수가 많다는 문제점이 있다. 즉 a-SiTFT LCD의 패터닝이 필요한 공정수가 5공정인데 대하여 LTPS TFT LCD는 8공정이 필요하게 된다. LTPS TFT LCD의 패터닝 공정수를 증가시키는 공정의 내역은, 이하의 3공정이다.
1) C/MOS구조의 P형 층 형성을 위한 선택 도핑 공정
2) 스토리지 커패시터의 하부 전극용 폴리실리콘층의 저저항화를 위한 도핑 공정 혹은 하부 전극용 금속전극 형성공정
3) 소스·드레인 배선용의 콘택홀 형성공정
이 패터닝 공정수에 있어서의 3공정의 차이는 생산성에 크게 영향을 주고, LTPS TFT LCD의 이점이 되는 IC 및 IC장착판 등의 부품 비용 삭감액 이상으로 생산원가가 높아져, 표시장치의 제품경쟁력은 a-Si TFT보다 낮아지게 된다. 또한 특허문헌 1에 기재된 표시 장치는, 패터닝 공정수를 삭감하기 위해 소스 영역에 배선되는 소스 배선과 화소 전극을 같은 층에 형성하고 있다. 그러나, 소스 배선과 화소 전극을 같은 층에 형성하면, 소스 배선과 화소 전극의 평균 전위에 차이가 있기 때문에 액정층에 상시 직류전압이 인가된다. 이 때문에, 표시장치의 신뢰성 저하의 우려가 있다.
따라서 본 발명의 목적은, 상기 문제점을 해결하는 것으로, LTPS TFT LCD의 이점을 손상시키지 않고, 제조 공정수를 삭감할 수 있는 액티브 매트릭스 표시장치를 제공하는 것이다.
전술한 과제를 해결하기 위해, 본 발명에 따른 액티브 매트릭스 표시장치는, 절연 기판 위에 형성된 소스·드레인 영역 및 채널 영역을 가지는 폴리실리콘층과, 상기 폴리실리콘층 위에 형성된 게이트 절연층과, 상기 게이트 절연층 위에 형성된 게이트 전극과, 상기 게이트 전극 위에 형성된 층간 절연층과, 상기 층간 절연층에 설치된 콘택홀을 통해 상기 소스·드레인 영역에 접속된 배선층을 가지는 액티브 매트릭스 표시장치로서, 상기 절연 기판 위에 형성되고, 상기 드레인 영역에 접속된 제1의 화소 전극과, 상기 제1의 화소 전극 위에, 상기 게이트 절연층을 통해서 상기 게이트 전극과 동일층에 형성된 상부전극을 가지고, 상기 제1의 화소 전극, 상기 게이트 절연층 및 상기 상부전극에 의해 커패시터가 구성되는 것이다.
본 실시예에 따른 액티브 매트릭스 표시장치는, LTPS TFT의 패터닝 공정수를 삭감하여 생산성을 향상시키는 것이다. 구체적으로는, 스토리지 커패시터의 하부 전극으로서 종래 이용되는 폴리실리콘층 또는 금속전극층을 화소 전극층으로 치환함으로써, 폴리실리콘층으로의 선택 도핑 공정을 생략한다. 즉, 유리 기판 위에 게이트 절연막보다 하층에 화소 전극을 형성하고, 이 화소 전극에, 커패시터 하부 전극으로서도 기능을 갖도록 함으로써, 종래의 LTPS TFT LCD에서는 8공정의 패터닝 공정이 필요했던 것에 대해, 7공정으로 삭감할 수 있다. 또한 상보형 MOS(CMOS)구조가 아닌, a-Si TFT LCD와 동일한 단일 채널구조로 하면, 그 패터닝 공정수는 6공정으로 할 수 있다.
또한 본 실시예에 있어서는, 반투과 반사형 LCD의 공정수를 대폭 삭감할 수 있다. 즉, 종래에는 투과형 LCD보다 더욱 패터닝 공정수가 증가하는 반투과 반사형 LCD에 있어서, 반사 전극을 종래와 같이 투과 전극과 겹치지 않고, 반사 전극을 배선층으로 치환함으로써, 패터닝 공정수를 투과형 LCD와 같은 수로 할 수 있다. 또한, 본 실시예에 따른 액티브 매트릭스 표시장치는, LCD뿐만아니라, AMOLED등의 다른 액티브 매트릭스 표시장치에도 마찬가지로 적용할 수 있다.
이하에, 본 실시예를 적용한 구체적인 실시예에 대해서, 도면을 참조하면서 상세하게 설명한다. 단, 본 발명이 이하의 실시예에 한정되는 것은 아니다. 또한 설명을 명확히 하기 위해, 이하의 기재 및 도면은 적절히 생략 및 간략화된다.
실시예 1.
본 실시예 1에 따른 액티브 매트릭스 표시장치에 대해서 도 1을 참조하여 설명한다. 도 1은, 본 발명의 실시예에 따른 액티브 매트릭스 표시장치의 구성을 나타내는 평면도이다.
본 실시예에 따른 표시장치는, 박막트랜지스터 어레이 기판(이하 TFT어레이 기판)(20)을 가지고 있다. TFT 어레이 기판(20)에는, 표시 영역(21)과 표시 영역(21)을 둘러싸도록 설치된 액틀 영역(22)이 설치된다. 이 표시 영역(21)에는, 복수의 주사 신호선(23)과 복수의 표시 신호선(24)이 형성되어 있다. 복수의 주사 신호선(23)은 평행하게 설치된다. 마찬가지로, 복수의 표시 신호선(24)은 평행하게 설치된다. 주사 신호선(23)과, 표시 신호선(24)은 직교하고 있다. 그리고, 인접하는 주사 신호선(23)과 표시 신호선(24)으로 둘러싸인 영역이 화소(27)가 된다. 따라서, TFT어레이 기판(20)위에서는, 화소(27)가 매트릭스 모양으로 배열된다.
또한, TFT어레이 기판(20)의 액틀 영역(22)에는, 주사신호 구동회로(25)와 표시신호 구동회로(26)가 설치된다. 주사 신호선(23)은, 표시 영역(21)으로부터 액틀 영역(22)까지 연장 설치되고 있다. 그리고, 표시 신호선(24)도 마찬가지로 표시 영역(21)으로부터 액틀 영역(22)까지 연장 설치되고 있다. 그리고, 표시 신호 선(24)은, TFT어레이 기판(20)의 단부에서, 표시신호 구동회로(26)와 접속된다. 주사신호 구동회로(25)의 근방에는, 외부 배선(28)이 접속되어 있다. 또한 표시신호 구동회로(26)의 근방에는, 외부 배선(29)이 접속되어 있다. 외부 배선(28, 29)은, 예를 들면 FPC(Flexible Printed Circuit)등의 배선 기판이다. 또한 외부 배선(28, 29)은 주사신호 구동회로(25)와 표시신호 구동회로(26)의 방식에 의해, 생략 또는 축소되는 경우도 있다.
외부 배선(28, 29)을 통해 주사신호 구동회로(25) 및 표시신호 구동회로(26)에 외부로부터의 각종 신호가 공급된다. 주사신호 구동회로(25)는 외부에서의 제어신호에 의거하여 주사 신호를 주사 신호선(23)에 공급한다. 이 주사 신호에 의해, 주사 신호선(23)이 순차 선택된다. 표시신호 구동회로(26)는 외부에서의 제어신호나, 표시 데이터에 의거하여 표시 신호를 표시 신호선(24)에 공급한다. 이에 따라 표시 데이터에 따른 표시 전압을 각 화소(27)에 공급할 수 있다. 또한, 주사신호 구동회로(25)와 표시신호 구동회로(26)는, TFT어레이 기판(20)위에 배치되는 구성에 한정되는 것은 아니다. 예를 들면 TCP(Tape Career Package)에 의해 구동회로를 접속해도 좋다.
유기 EL표시장치의 경우, 주사 신호선(23) 및 표시 신호선(24) 외에, 공통 전위를 공급하기 위한 공통 배선(도시 생략)이나, 전원전압을 공급하기 위한 전원전압배선(도시 생략)이 설치된다. 공통 배선 및 전원 전압선도 주사 신호선(23)이나 표시 신호선(24)과 마찬가지로 표시 영역(21)으로부터 액틀 영역(22)까지 연장설치되고 있다. 이것에 의해, 외부에서 공통 전위 및 전선전압을 화소(27)에 공급 할 수 있다.
화소(27)안에는, 적어도 하나의 박막트랜지스터(TFT)(30)가 형성되어 있다. 예를 들면 이 TFT(30)가 유기 EL발광소자에 구동전류를 공급하는 구동용 TFT일 경우, TFT(30)의 드레인에 유기 EL발광소자가 접속된다. 구체적으로는, TFT(30)의 드레인에 화소 전극이 접속된다. 또한 TFT(30)의 게이트에는, 주사 신호가 공급된다. 또한, TFT(30)의 소스에는 화소전류를 공급하는 구동용 TFT(도시 생략)의 출력이 접속된다. 그리고, 화소 전극에는 대향 전극이 대향 배치된다. 이 화소 전극과 대향 전극 사이에 유기 발광층을 배치함으로써, 유기 EL발광소자가 구성된다. 또한 대향 전극에는, 공통 전위가 공급되고 있다. 이와 같이, 화소 전극과 대향 전극이 유기 발광층을 사이에 두고 배치된다. 따라서, TFT(30)가 유기 발광층에 흐르는 구동전류를 주사하는 제어 소자가 된다.
TFT(30)는, 주사 신호에 의해, 표시 휘도에 따른 구동전류를 유기 EL발광소자에 공급한다. 여기에서, 주사 신호는, 주사 신호선(23)을 하나씩 순차 선택해 간다. 그리고, TFT(30)가 온 한 타이밍에서, 표시 신호선(24)으로부터 그 화소에 대응하는 표시 전압을 공급한다. 구동용 TFT(도시 생략)에 의해, 화소마다 표시 데이터에 따른 소정의 구동전류가 TFT(30)를 통해 공급된다. 이에 따라 유기발광소자가 표시 데이터에 따른 휘도로 발광한다. 그리고, 주사 신호에 의해 주사 신호선(23)을 순차 주사함으로써, 표시 영역(21)에 원하는 화상을 표시할 수 있다.
액정표시장치의 경우, 화소(27)안에는, 하나의 TFT(30)가 형성되어 있다. TFT는 주사 신호선(23)과 표시 신호선(24)의 교차점 근방에 배치된다. 예를 들면 이 TFT(30)가 화소 전극에 표시 전압을 공급한다. 즉, 주사 신호선(23)으로부터의 주사 신호에 의해, 스위칭소자인 TFT(30)가 온 한다. 이에 따라 표시 신호선(24)으로부터, TFT(30)의 드레인 전극에 접속된 화소 전극에 표시 전압이 인가된다. 그리고, 화소 전극과, 대향 전극 사이에, 표시 전압에 따른 전계가 발생한다. 또한, TFT어레이 기판(20)의 표면에는, 배향막(도시 생략)이 형성되어 있다.
또한, TFT어레이 기판(20)에는, 대향기판이 대향하여 배치되고 있다. 대향기판은, 예를 들면 칼라필터 기판이며, 시인측에 배치된다. 대향기판에는, 칼라필터, 블랙 매트릭스(BM), 대향 전극 및 배향막 등이 형성되어 있다. 또한, 대향 전극은, TFT어레이 기판(20)측에 배치되는 경우도 있다. 그리고, TFT어레이 기판(20)과 대향기판 사이에 액정층이 끼워진다. 즉, TFT어레이 기판(20)과 대향 전극 사이에는, 액정이 주입되고 있다. 또한, TFT어레이 기판(20)과 대향기판의 외측 면에는, 편광판 및 위상차판 등이 설치된다. 또한 액정표시 패널의 반(反)시인측에는, 백라이트 유닛 등이 설치된다.
화소 전극과 대향 전극 사이의 전계에 의해, 액정이 구동된다. 즉, 기판간의 액정의 배향방향이 변화된다. 이에 따라 액정층을 통과하는 빛의 편광상태가 변화된다. 즉, 편광판을 통과하여 직선편광이 된 빛은 액정층에 의해, 편광상태가 변화된다. 구체적으로는, 백라이트 유닛으로부터의 빛 혹은 외부에서 입사한 외광은, 편광판에 의해 직선편광이 된다. 그리고, 이 직선편광이 액정층을 통과함으로써, 편광상태가 변화된다.
따라서, 편광 상태에 따라, 대향기판측의 편광판을 통과하는 광량이 변화된 다. 즉, 액정표시 패널을 투과하는 투과광 또는 액정표시 패널에서 반사된 반사광 중, 시인측의 편광판을 통과하는 빛의 광량이 변화된다. 액정의 배향방향은, 인가되는 표시 전압에 의해 변화된다. 따라서, 표시 전압을 제어함으로써, 시인측의 편광판을 통과하는 광량을 변화시킬 수 있다. 즉, 화소마다 표시 전압을 바꿈으로써, 원하는 화상을 표시할 수 있다. LCD의 경우, 투과형, 반투과형 또는 반사형중 어느 것이라도 된다.
다음에 이와 같이 구성된 액티브 매트릭스 표시장치에 대해서, 보다 상세하게 설명한다. 도 2a 및 도 2b는, 실시예 1에 따른 액티브 매트릭스 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 2a에 나타나 있는 바와 같이 절연 기판(1)위의 소정의 영역에 폴리실리콘층(2)이 형성되어 있다. 폴리실리콘층(2)에는, 소스 영역(2a) 및 드레인 영역(2c)이 형성되고, 소스 영역(2a)와 드레인 영역(2c) 사이에 채널 영역(2b)이 형성되어 있다. 절연 기판(1)위에는, 또한, 격리한 위치에 도전성층으로 이루어지는 화소 전극(3)이 형성되어 있다. 폴리실리콘층(2) 및 화소 전극(3)의 윗면에는 게이트 절연층(4)이 형성되어 있다.
또한, 채널 영역(2b) 위에는 게이트 절연층(4)을 사이에 두고 게이트 전극(5)이 형성되어 있다. 즉, 게이트 전극(5)은, 폴리실리콘층(2)의 채널 영역(2b)과 게이트 절연층(4)을 사이에 두고 대향 배치된다. 게이트 전극(5)과 채널 영역(2b)을 자기정합 시키기 위해서는, 게이트 전극(5)형성후, 게이트 전극(5)을 마스크로 하여, 소스 영역(2a) 및 드레인 영역(2c)을 선택 이온주입에 의해 형성하는 것이 바람직하다.
또한 화소 전극(3) 위의 소정영역에는 게이트 절연층(4)을 사이에 두고 게이트 전극(5)과 같은 층에, 커패시터 상부전극(6)이 형성되어 있다. 여기에서, 본 실시예에 있어서는, 화소 전극(3)의 일부가 커패시터 하부 전극으로서 기능하고, 그 사이의 게이트 절연층(4)이 커패시터 절연막으로서 기능하며, 이것들과 커패시터 상부전극(6)으로 커패시터가 구성되어 있다. 커패시터 상부전극(6)을, 게이트 절연층(4)을 통해 화소 전극(3)상의 일부에 형성함으로써, 화소 전극(3)의 일부가 커패시터의 하부 전극이 된다. 커패시터 상부전극(6)은 게이트 전극(5)과 동시 형성함으로써, 제조 프로세스가 간략화된다. 또한 커패시터 절연막으로서 게이트 절연층(4)이외의 재료 및 막두께를 사용함으로써, 커패시터 용량을 변경하는 것이 가능하다.
또한 게이트 전극(5) 및 커패시터 상부전극(6)위에는, 층간 절연층(7)이 형성되어 있다. 또한, 층간 절연층(7)을 관통하여 소스 영역(2a), 드레인 영역(2c) 및 화소 전극(3)이 소정 위치에 접속되는 콘택홀(12)이 형성되고, 콘택홀(12)상부에 배선층(9)이 매립되어 전기적으로 접속되고 있다. 이 위에 또한, 배선층(9)을 덮는 상부 절연층(10)이 형성되어 있다.
배선층(9)은 Al등과 같이 전기 전도율이 높은 금속막이 바람직하다. 또한 배선층(9)의 전기적 접속을 양호하게 하기 위한 계면 도전막(8)을 계면에 설치하는 것이 바람직하다. 즉, 배선층(9)의 하측의 계면에 계면 도전막(8)을 형성한다. 이 계면 도전막(8)에는 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN 혹은 VN등의 고융 점 금속 또는 이들 중 하나 이상을 포함하는 금속 화합물을 사용하는 것이 바람직하다. 또한, 이 배선층(9)을 덮는 상부 절연층(10)은, 이 위에 형성하는 표시를 위한 층과 배선층(9)사이의 리크를 방지하기 위해 사용하는 것으로, 표시장치의 구조에 따라서는 불필요한 경우도 있다.
또한 상기 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용함으로써, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다. 투과형 LCD의 발광 표시장치의 경우, 상기 화소 전극(3)은, ITO, IZO 또는 ITZO등의 투명전극을 사용할 수 있다.
반사형 LCD의 발광 표시장치의 경우, 상기 화소 전극(3)으로서 Al이나 Ag등의 반사 전극을 사용할 수 있다. 이때, 반사 전극으로서 Al이나 Ag등의 금속을 사용했을 경우, 후속 제조 프로세스의 열처리로 결정화가 촉진되어, 표면의 반사율이 저하할 우려가 있다. 그래서, 이 반사 전극의 열화를 억제하는 방법으로서는, 도 2b에 나타나 있는 바와 같이 제1의 화소 전극(3a) 및 그 상층의 제2의 화소 전극(3b)을 형성함으로써, 화소 전극(3)을 복층화하는 것이 바람직하다. 구체적으로는, 제1의 화소 전극(3a)으로서, 열처리에서 변화가 적은 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN, 혹은 VN등의 고융점 금속 또는 이들 중 하나 이상을 포함하는 금속 화합물을 사용할 수 있다. 그리고, 상부 절연층(10)형성시에, 상부 절연층(10)을 포함하여, 제1의 화소 전극(3a) 위에 있는 절연층을 제거한다. 그 후에 제2의 화소 전극(3b)으로서의 Al이나 Ag등의 반사 전극을 형성한다. 또한, 이 경우 패터닝 공정수는 1공정 증가한다.
이러한 복층화한 화소 전극(3)을 구비할 경우, 제1의 화소 전극(3a) 위에 형성하는 제2의 화소 전극(3b)으로서 가시광 반사율이 높은 막이 바람직하다. Al 및 Ag의 파장 500nm에 있어서의 반사율은 각각 91.8％ 및 97.7％이며(이과년표 마루젠), 제2의 화소 전극(3b)을 형성하는 재료로서 바람직하다.
단, 제2의 화소 전극(3b)으로서 Al 및 Ag 또는 그 합금막을 사용할 경우, 캐리어 주입성능이나 표면변질 방지를 위한 보호막이 필요하며, 이를 위해 반사율은 10％정도의 열화를 상정할 필요가 있다. 또한, 제1의 화소 전극(3a)은 도 2b와 같이 반드시 제2의 화소 전극(3b)과 광범위하게 겹치지 않고, 전기적 접속을 유지할 수 있을 정도로 겹치는 것도 가능하여, 유기 EL등의 조면도가 작은 매끄러운 화소 전극표면이 필요할 경우에 유리하다.
유기 EL등의 발광 표시장치의 경우, 발광층을 형성하기 위해, 화소 전극(3)위의 게이트 절연층(4) 및 층간 절연층(7)을 제거할 필요가 있다. 여기에서, 화소 전극(3)위의 게이트 절연층(4) 및 층간 절연층(7)은, 상부 절연층(10)의 개구시에 동시에 제거할 수 있다. 또한 유기 EL등의 발광 표시장치에서 톱 이미션 형일 경우에는, 반사형 LCD 일 때와 마찬가지로, 화소 전극(3)으로서 Al이나 Ag등의 반사 전극을 사용할 수 있다. 또한 유기 EL등의 발광 표시장치에서 보텀 이미션형일 경우에는, 화소 전극(3)은 투과형 LCD일 때와 마찬가지로 ITO, IZO 또는 ITZO 등의 투명전극을 사용할 수 있다.
이와 같이 구성된 본 실시예 1에 따른 액티브 매트릭스 표시장치의 일부인 TFT와 커패시터부의 제조 방법에 대하여 설명한다.
투명한 유리 기판 등의 절연 기판(1)위의 소정의 위치에 아모퍼스 실리콘층을 형성한다. 다음에 아모퍼스 실리콘층의 폴리실리콘층(2)이 되는 영역에 레이저광을 조사하여 어닐한다. 레이저광이 조사되면, 아모퍼스 실리콘층이 다결정화하여, 폴리실리콘층(2)이 형성된다. 레이저로서는, 엑시머레이저 또는 YAG레이저를 사용하는 것이 가능하다. 또는, CW(Continuous-Wave)레이저나 펄스레이저를 사용해도 된다. 또한 폴리실리콘층(2) 전체면에 레이저광을 조사해도 되고, 필요한 영역에만 레이저광을 조사해도 된다. 즉, 후의 패터닝 공정에서 남는 영역의 아모퍼스 실리콘층에만 레이저광을 조사해도 된다. 또한, 레이저 어닐에 한정하지 않고 열어닐을 실시해도 된다.
이와 같이, 어닐함으로써, 아모퍼스 실리콘층이 용융하고, 결정화한다. 어닐 한 후, 사진제판법을 사용하여, 소정 패턴의 폴리실리콘층(2)을 형성한다. 패터닝 에 의해 폴리실리콘층(2)을 형성한 후, 화소 전극(3)을 형성한다. 그리고, 폴리실리콘층(2)과 같은 층의 화소 전극(3)을 덮도록 게이트 절연층(4)을 형성한다. 게이트 절연층(4)은 예를 들면 CVD법에 의해 형성된다. 게이트 절연층(4)에는, 폴리실리콘층(2)과의 계면에서 전자나 정공의 트랩 준위를 만들지 않는 것이 중요하다.
다음에 게이트 절연층(4) 위에 예를 들면 금속 또는 불순물 도핑한 폴리실리콘층을 형성하고, 폴리실리콘층(2)의 채널 영역(2b)에 해당하는 영역 위에 게이트 전극(5)을 형성함과 동시에, 게이트 전극(5)과 같은 층에 화소 전극(3) 위의 일부에 커패시터 상부전극(6)을 형성한다. 이 경우, 예를 들면 알루미늄이나 그 합금을 성막한 후, 사진제판법에 의해 패터닝할 수 있고, 이에 따라 게이트 절연층(4) 위 에 게이트 전극(5)을 형성할 수 있다. 게이트 전극(5)의 패턴은, 폴리실리콘층(2)의 채널 영역 위에 배치된다. 본 예에 있어서는, 커패시터 절연막으로서 게이트 절연층(4)을 사용하는 것으로서 설명하지만, 게이트 절연층(4)이외의 재료 및 막두께를 사용함으로써, 커패시터 용량을 변경하는 것은 가능하다. 이 커패시터 상부전극(6)은 게이트 전극(5)과 동시에 형성함으로써, 제조 프로세스가 간략화된다.
이 후, 게이트 전극(5) 및 게이트 절연층(4)을 통해 P(인)이나 As(비소)를 폴리실리콘층(2)에 주입하여 소스·드레인 영역을 형성한다. 또한, 층간 절연층(7)을 형성한다. 이들은, 일반적인 사진제판공정에 의해 형성할 수 있다. 그리고, 층간 절연층(7)을 형성한 후, 콘택홀(12)을 형성한다. 콘택홀(12)은 소스 영역(2a) 및 드레인 영역(2c)이 노출하도록 형성된다. 그리고 층간 절연층(7) 위에서부터 배선층(9)을 성막한다. 배선층(9)은 Al등과 같이 전기전도율이 높은 금속막이 바람직하다. 또한 배선층(9)의 전기적 접속을 양호하게 하기 위한 계면 도전막(8)을 설치하는 것이 바람직하다. 이 계면 도전막(8)에는 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN,혹은 VN등의 고융점 금속 또는 이들 중 1이상을 포함하는 금속 화합물을 사용하는 것이 바람직하다. 이 후, 배선층(9)을 덮는 상부 절연층(10)을 형성한다. 상부 절연층(10)은 이 위에 형성하는 표시를 위한 층과 배선층(9)간의 리크를 막기 위해 사용하므로, 표시장치의 구조에 따라서는 불필요한 경우도 있다.
상기한 바와 같이, 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용하는 것에 의해, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다. 또한 유기 EL등의 발 광 표시장치의 경우, 화소 전극(3)위의 절연막은 제거할 필요가 있다. 이 경우, 상부 절연층(10)의 개구시에 화소 전극(3)위의 게이트 절연층(4)을 제거할 수 있다.
이와 같이 구성된 본 실시예에 있어서는, 게이트 절연층(4)보다 하층에 형성된 제1의 화소 전극(3a)과, 게이트 절연층(4)을 사이에 두고 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)으로 커패시터를 구성한다. 즉, 제1의 화소 전극(3a)에 커패시터 하부 전극으로서의 기능을 가지고 커패시터 상부전극(6)을 게이트 전극(5)과 동시에 형성함으로써 표시장치의 제조 공정수를 삭감하면서, 여러가지 배치의 화소를 설계 및 제조할 수 있다. 또한 화소 전극(3)을 복층화 함으로써 반사 전극의 열화를 억제할 수 있다.
또한 상기의 특허문헌 1에 기재된 표시장치와 같이, 소스 배선과 화소 전극을 같은 층으로 하면 평균 전위에 차이가 있기 때문에 액정층에 항상 직류전압이 인가되므로 표시장치의 신뢰성이 저하하지만, 본 실시예에 있어서는, 소스 배선과 화소 전극을 다른 층으로 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
실시예 2.
본 실시예 2에 따른 액티브 매트릭스형 표시장치에 대해서 도 3a 및 도 3b를 참조하여 설명한다. 도 3a 및 도 3b는, 실시예 2에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 3a에 나타내는 액티브 매트릭스 표시장치에 있어서, 도 2a에 나타내는 실시예 1과 다른 점은, 화소 전극(3)이 폴리실리콘층(2) 아래에서 접속하는 점이다. 즉, 폴리실리콘층(2)의 드레인 영역(2c)이, 화소 전극(3) 위에 일부중복하여 형성 되어 있다. 따라서 폴리실리콘층(2)은 화소 전극(3)형성후에 형성된다. 이 경우, 절연 기판(1)은 유리 기판이나 도전성 기판 위에 보호 절연층이 형성된 것이 바람직하다.
즉, 절연 기판(1)위의 소정의 영역에 화소 전극(3)이 형성되고, 이 화소 전극(3)의 일부를 덮도록 폴리실리콘층(2)이 형성되어 있다. 폴리실리콘층(2)에는, 화소 전극(3)을 덮는 측에 드레인 영역(2c)이 형성되고, 드레인 영역(2c)의 반대측에 소스 영역(2a)이 형성되고, 소스 영역(2a)과 드레인 영역(2c) 사이에 채널 영역(2b)이 배치되어 있다.
화소 전극(3)의 일부를 덮는 폴리실리콘층(2) 및 화소 전극(3)의 윗면에는 게이트 절연층(4)이 형성되어 있다. 또한, 채널 영역(2b) 위에는 게이트 절연층(4)을 사이에 두고 게이트 전극(5)이 형성되어 있다.
또한 화소 전극(3) 위의 소정영역에는 게이트 절연층(4)을 사이에 두고 게이트 전극(5)과 같은 층에, 커패시터 상부전극(6)이 형성되어 있다. 화소 전극(3)의 일부가 커패시터 하부 전극으로서 기능하고, 그 사이의 게이트 절연층(4)이 커패시터 절연막으로서 기능하고, 이들과 커패시터 상부전극(6)으로 커패시터가 구성되고 있다. 즉, 실시예 1과 마찬가지로, 커패시터 상부전극(6)을, 게이트 절연층(4)을 통해 화소 전극(3)위의 일부에 형성함으로써, 화소 전극(3)의 일부가 커패시터의 하부 전극이 된다. 커패시터 상부전극(6)은 게이트 전극(5)과 동시에 형성함으로써 제조 프로세스가 간략화된다.
게이트 전극(5) 및 커패시터 상부전극(6)위에는, 층간 절연층(7)이 형성되어 있다. 또한, 층간 절연층(7)을 관통하여 소스 영역(2a), 드레인 영역(2c)의 소정 위치에 접속하는 콘택홀(12)이 형성되고, 콘택홀(12)상부에 배선층(9)이 매립되어서 전기적으로 접속되고 있다. 폴리실리콘층(2)의 드레인 영역(2c)과 커패시터의 하부 전극도 겸하는 화소 전극(3)은 이미 직접 접속되고 있으므로, 특히 콘택홀(12)을 통해 배선층(9)을 접속할 필요는 없다. 이 위에 또한, 배선층(9)을 덮는 상부 절연층(10)이 형성되어 있다.
또한, 이 배선층(9)을 덮는 상부 절연층(10)은, 이 위에 형성하는 표시를 위한 층과 배선층(9) 사이의 리크를 막기 위해서 사용하는 것으로, 표시장치의 구조에 따라서는 불필요한 경우도 있다. 또한 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용함으로써, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다.
저온 폴리실리콘에 있어서의 폴리실리콘층(2)의 형성은, 통상 a-Si층 형성후의 레이저 등에 의한 어닐링으로 형성된다. 또한 다른 방법에 있어서도 폴리실리콘층(2)형성의 가열 프로세스에 대하여, 화소 전극(3) 및 계면 도전막(11)은 내성을 가질 필요가 있다. 따라서, 특히 계면 도전막(11)에는 Ti, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN, VN 등의 고융점 금속 또는 금속 화합물을 사용하는 것이 바람직하다.
투과형 LCD 및 반사형 LCD에 대해서는, 실시예 1과 마찬가지로 화소 전극을 형성할 수 있다. 단, 상기한 바와 같이, 후속제조 프로세스의 열처리화에 의해 화소 전극(3)이 열화되는 경우가 있다. 그래서, 도 3b에 나타나 있는 바와 같이, 화 소 전극(3)을, 제1의 화소 전극(3a) 및 그 상층의 제2의 화소 전극(3b)을 형성하여 복층화하는 것이 바람직하다.
단, 제2의 화소 전극(3b)으로서 Al 및 Ag 또는 그 합금막을 사용할 경우, 캐리어 주입성능이나 표면변질 방지를 위한 보호막이 필요하며, 이 때문에 반사율은 10％정도의 열화를 상정할 필요가 있다. 또한, 제1의 화소 전극(3a)은 도 3b와 같이 반드시 제2의 화소 전극(3b)과 광범위하게 포개지지 않고, 전기적 접속을 유지할 수 있을 정도로 포개는 것도 가능하여, 유기 EL등의 조면도가 작은 매끄러운 화소 전극표면이 필요할 경우에 유리하게 된다. 또한 유기 EL등의 발광 표시장치의 경우에는 실시예 1과 같다.
이와 같이 구성된 본 실시예 2에 따른 액티브 매트릭스 표시장치의 일부인 TFT와 커패시터부의 제조 방법에 관하여 설명한다. 실시예 1의 제조 방법과 다른 점은, 절연 기판(1)위에 형성되는 폴리실리콘층(2)과 화소 전극(3)의 형성순서이다.
즉, 우선, 절연 기판(1)위의 소정의 위치에 화소 전극(3)을 형성한다. 그리고, 화소 전극(3)의 일부를 덮도록 폴리실리콘층(2)을 형성한다. 폴리실리콘층(2)에는, 화소 전극(3)을 덮는 측에 드레인 영역(2c)이 형성되고, 드레인 영역(2c)의 반대측에 소스 영역(2a)이 형성되고, 소스 영역(2a)과 드레인 영역(2c) 사이에 채널 영역(2b)이 배치된다. 이 경우, 화소 전극(3)은 폴리실리콘층(2)과 전기적 특성이 좋은 재료를 선택하거나, 계면에 전기적 접속성이 양호한 계면 도전막(11)을 설치한다. 이 계면 도전막(11)은 폴리실리콘층의 패턴형성시에 폴리실리콘층을 마스 크로 하여 선택 제거하는 것이 가능하다. 이 이후의 제조 방법은 실시예 1의 제조 방법과 같다.
이와 같이 구성된 본 실시예에 있어서도, 게이트 절연층(4)보다 하층에 형성된 제1의 화소 전극(3a)과, 이 제1의 화소 전극(3a)을 사이에 두고 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)으로 커패시터를 구성하는 것으로, 상기의 실시예 1과 같은 효과를 나타낸다. 또한, 폴리실리콘층(2)의 일부가 화소 전극(3)위에 일부 중복하여 형성되므로, 폴리실리콘층(2)의 드레인 영역(2c)과 화소 전극(3)이 직접 접속되므로, 특별히 콘택홀을 통해 배선층(9)을 접속할 필요가 없다.
또한 실시예 1과 마찬가지로, 소스 배선과 화소 전극을 다른 층으로 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
실시예 3.
본 실시예 3에 따른 액티브 매트릭스형 표시장치에 대해서 도 4a 및 도 4b를 참조하여 설명한다. 도 4a 및 도 4b는, 실시예 3에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 4a에 나타내는 액티브 매트릭스 표시장치에 있어서, 도 3a에 나타내는 실시예 2와 다른 점은, 화소 전극(3)이 폴리실리콘층(2)위에서 접속되는 점이다. 즉, 화소 전극(3)이 폴리실리콘층(2)의 드레인 영역(2c)에 일부중복하여 형성되고 있으며, 화소 전극(3)은 폴리실리콘층(2)형성후에 형성된다. 이 경우, 절연 기판(1)은 유리 기판이나 도전성 기판 위에 보호 절연층이 형성된 것이 바람직하다.
즉, 도 4a에 나타나 있는 바와 같이 본 실시예에 따른 액티브 매트릭스 표시장치는, 절연 기판(1)위의 소정의 영역에 폴리실리콘층(2)이 형성되어 있다. 그리고, 이 폴리실리콘층(2)의 드레인 영역(2c)을 일부 덮도록 화소 전극(3)이 형성되어 있다. 폴리실리콘층에는, 소스 영역(2a) 및 드레인 영역(2c)이 형성되고, 소스 영역(2a)과 드레인 영역(2c) 사이에 채널 영역(2b)이 형성되어 있다.
폴리실리콘층(2) 및 폴리실리콘층(2)의 드레인 영역(2c)을 일부 덮는 화소 전극(3)의 윗면에 게이트 절연층(4)이 형성되어 있다.
또한, 채널 영역(2b) 위에는 게이트 절연층(4)을 사이에 두고 게이트 전극(5)이 형성되어 있다. 즉, 게이트 전극(5)은, 폴리실리콘층(2)의 채널 영역(2b)과 게이트 절연층(4)을 사이에 두고 대향 배치된다. 게이트 전극(5)과 채널 영역(2b)을 자기정합 시키기 위해서는, 게이트 전극(5)형성후, 게이트 전극(5)을 마스크로 하여, 소스 영역(2a) 및 드레인 영역(2c)을 선택 이온 주입에 의해 형성하는 것이 바람직하다.
이 선택 이온주입 시, 폴리실리콘층(2)의 드레인 영역을 일부 덮는 화소 전극(3)은 이온주입의 장해가 된다. 특히 n형 영역의 형성은, 같은 주입 에너지로 비교하여, n형 영역형성을 위한 인 이온의 주입 깊이가 p형 영역형성의 붕소 이온의 주입 깊이의 약 1/3이기 때문에, 이온주입이 어렵다. 인 이온주입시는 대상영역의 게이트 절연막을 30nm이하, 화소 전극막 두께를 80nm 이하 및 계면 도전막은 20nm이하로 하고, 인 이온의 주입 에너지는 100keV로 하는 것이 바람직하다. 화소 전극(3)에는 비교적 이온 스톱핑 파워가 낮은 재질이 바람직하고, 투명전극에는 ITO, 불투명전극에는 Al, Ti, Zr, 계면 도전막(11)에는 Ti, Zr 및 도전성의 Ti, Zr화합물을 포함하는 것이 바람직하다. 또한 게이트 전극(5)근방은, 화소 전극(3)을 제거하고, 인 이온이 폴리실리콘층에 충분히 도달할 수 있도록 하는 것이 바람직하다. 이러한 조건으로 드레인 영역(2c)을 형성하면, 화소 전극(3)아래의 드레인 영역(2c)의 실질주입량은 적어도 화소 전극(3)의 도전성으로 드레인 저항은 보상되어, TFT의 특성에 장해는 없어진다.
또한 화소 전극(3) 위의 소정영역에는 게이트 절연층(4)을 사이에 두고 게이트 전극(5)과 같은 층에, 커패시터 상부전극(6)이 형성되어 있다. 화소 전극(3)의 일부가 커패시터 하부 전극으로서 기능하고, 그 사이의 게이트 절연층(4)이 커패시터 절연막으로서 기능하고, 이들과 커패시터 상부전극(6)으로 커패시터가 구성되고 있다. 즉, 실시예 1과 마찬가지로, 커패시터 상부전극(6)을, 게이트 절연층(4)을 통해 화소 전극(3)위의 일부에 형성함으로써, 화소 전극(3)의 일부가 커패시터의 하부 전극이 된다. 이 커패시터 상부전극(6)은 게이트 전극(5)과 동시 형성함으로써, 제조 프로세스가 간략화된다.
게이트 전극(5) 및 커패시터 상부전극(6)위에는, 층간 절연층(7)이 형성되어 있다. 또한, 층간 절연층(7)을 관통하여 소스 영역(2a), 드레인 영역(2c)의 소정 위치에 콘택홀(12)이 형성되어 있다. 그리고, 콘택홀(12)상부에 배선층(9)이 매립되어 소스 영역(2a)측은 배선층(9)과 직접 접속되고, 그리고 드레인 영역(2c)측은 화소 전극(3)을 통해 배선층(9)과 전기적으로 접속되어 있다. 폴리실리콘층(2)의 드레인 영역(2c)과 커패시터의 하부 전극도 겸하는 화소 전극(3)은 배선층(9)과 직 접 접속되어 있으므로, 특별히 콘택홀을 통해 배선층(9)을 접속할 필요는 없다. 이 위에 또한, 배선층(9)을 덮는 상부 절연층(10)이 형성되어 있다.
또한, 이 배선층(9)을 덮는 상부 절연층(10)은, 이 위에 형성하는 표시를 위한 층과 배선층(9)사이의 리크를 막기 위해서 사용하는 것으로, 표시장치의 구조에 따라서는 불필요한 경우도 있다. 또한 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용함으로써, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다.
투과형 LCD 및 반사형 LCD에 대해서는, 실시예 1 및 실시예 2와 마찬가지로, 화소 전극(3)을 형성할 수 있다. 단, 상기한 바와 같이, 후속제조 프로세스의 열처리화에 의해 화소 전극(3)이 열화되는 경우가 있다. 그래서, 도 4b에 나타나 있는 바와 같이, 화소 전극(3)을, 제1의 화소 전극(3a) 및 그 상층의 제2의 화소 전극(3b)을 형성하여 복층화하는 것이 바람직하다.
단, 제2의 화소 전극으로서 Al 및 Ag 또는 그 합금막을 사용할 경우, 캐리어 주입성능이나 표면변질 방지를 위한 보호막이 필요하며, 이 때문에 반사율은 10％정도의 열화를 상정할 필요가 있다. 또한, 제1의 화소 전극(3a)은 도 4b와 같이 반드시 제2의 화소 전극(3b)과 광범위하게 겹치지 않고, 전기적 접속을 유지할 수 있을 정도로 겹치는 것이 가능하여, 유기 EL등의 조면도가 작은 매끄러운 화소 전극표면이 필요할 경우에 유리하다. 또한 유기 EL등의 발광 표시장치의 경우에는 실시예 1과 같다.
이와 같이 구성된 본 실시예 3에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 제조 방법에 대하여 설명한다. 본 발명의 실시예 1의 제조 방법과 다른 점은 절연 기판(1)위에 형성되는 폴리실리콘층(2)과 화소 전극(3)의 형성순서이다.
즉, 절연 기판(1)위의 소정의 위치에 폴리실리콘층(2)을 형성한다. 그 후에 폴리실리콘층(2)의 드레인 영역(2c)을 일부 덮도록 화소 전극(3)을 형성한다. 이 경우, 화소 전극(3)은 폴리실리콘층(2)과 전기적 특성이 좋은 재료를 선택하거나, 계면에 전기적 접속성이 양호한 계면 도전막(11)을 설치한다. 이 계면 도전막은 폴리실리콘층의 패턴형성시에 폴리실리콘층을 마스크로 하여 선택 제거하는 것이 가능하다. 이 이후의 제조 방법은 실시예 1과 같다.
여기에서, 실시예 3에서는, 반도체막에 있어서의 선택 이온주입 시, 폴리실리콘층(2)의 드레인 영역(2c)을 일부 덮는 화소 전극(3)은 이온주입의 장해가 된다. 특히 n형 영역의 형성은, 같은 주입 에너지로 비교하여, n형 영역형성을 위한 인 이온의 주입 깊이가 p형 영역형성의 붕소 이온의 주입 깊이의 약 1/3이기 때문에, 이온주입이 곤란하다. 인 이온주입시는 대상영역의 게이트 절연막을 30nm이하, 화소 전극막 두께를 80nm이하 및 계면 도전막은 20nm이하로 하고, 인 이온의 주입 에너지는 100keV로 하는 것이 바람직하다. 화소 전극(3)에는 비교적 이온 스톱핑 파워가 낮은 재질이 바람직하고, 투명전극에는 ITO, 불투명전극에는 Al, Ti, Zr, 계면 도전막에는 Ti, Zr 및 도전성의 Ti, Zr화합물을 포함하는 것이 바람직하다. 또한 게이트 전극(5)근방은, 화소 전극(3)을 제거하고, 인 이온이 폴리실리콘층에 충분히 도달할 수 있도록 하는 것이 바람직하다. 이러한 조건으로 드레인 영역(2c) 을 형성하면, 화소 전극(3)아래의 드레인 영역(2c)의 실질주입량은 적어도 화소 전극(3)의 도전성으로 드레인 저항은 보상되어, TFT의 특성에 장해는 없어진다.
이와 같이 구성된 본 실시예에 있어서도, 게이트 절연층(4)보다 하층에 형성된 제1의 화소 전극(3a)과, 이 제1의 화소 전극(3a)을 사이에 두고 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)으로 커패시터를 구성하는 것으로, 상기의 실시예 1과 같은 효과를 나타낸다. 또한, 화소 전극(3)이 폴리실리콘층(2)위에 일부 중복되어 형성되므로, 폴리실리콘층(2)의 드레인 영역(2c)과 화소 전극(3)이 직접 접속되므로, 특별히 콘택홀을 통해 배선층(9)을 접속할 필요가 없다.
또한 실시예 1과 마찬가지로, 소스 배선과 화소 전극을 별도 층에 형성할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
실시예 4.
실시예 4에 따른 액티브 매트릭스형 표시장치에 대해서 도 5를 참조하여 설명한다. 도 5는, 실시예 4에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 5는, 배선층(9) 및 상부 절연층(10)을 제외하고 도 2a와 같은 구조이며, 동일한 부호는 동일층을 나타낸다. 배선층(9)은 화소영역의 일부에 퍼져, 화소반사 전극으로서 기능한다. 배선층(9)은 Al등과 같이 전기전도율이 높은 금속막이 바람직하다. 또한 배선층(9)의 전기적 접속을 양호하게 하기 위한 계면 도전막(8)을 제1의 화소 전극(3a) 및 폴리실리콘층(2)의 계면에 설치하는 것이 바람직하다.
또한, 이 배선층(9)을 덮는 상부 절연층(10)은, 이 위에 형성하는 표시를 위 한 층과 배선층(9)사이의 리크를 막기 위해 사용하는 것으로, 표시장치의 구조에 따라서는 불필요한 경우도 있다. 또한 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용함으로써, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다. 또한 소스 배선과 화소 전극을 별도 층으로 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
이와 같이 구성된 본 실시예에 있어서도, 게이트 절연층(4)보다 하층에 형성된 제1의 화소 전극(3a)과, 이 제1의 화소 전극(3a)을 사이에 두고 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)으로 커패시터를 구성하는 것으로, 상기의 실시예 1과 같은 효과를 나타낸다. 또한, 배선층(9)을 화소영역의 일부를 덮도록 형성함으로써, 배선층(9)이 화소반사 전극으로서 기능 할 수 있다. 따라서 상기의 구성은, 반투과형 액정표시장치에 적합하다.
또한 실시예 1과 마찬가지로, 소스 배선과 화소 전극을 별도 층에 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
실시예 5.
실시예 5에 따른 액티브 매트릭스형 표시장치에 대해서 도 6을 참조하여 설명한다. 도 6은, 실시예 5에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 6은, 배선층(9) 및 상부 절연층(10)을 제외하고 도 3a와 같은 구조이며, 동일한 부호는 동일층을 나타낸다. 배선층(9)은 화소영역의 일부에 퍼져, 화소반사 전극으로서 기능한다. 배선층(9)은 Al등과 같이 전기전도율이 높은 금속막이 바람 직하다. 또한 배선층(9)의 전기적 접속을 양호하게 하기 위한 계면 도전막(8)을 폴리실리콘층(2)의 계면에 설치하는 것이 바람직하다.
또한, 이 배선층(9)을 덮는 상부 절연층(10)은, 이 위에 형성하는 표시를 위한 층과 배선층(9)사이의 리크를 막기 위해 사용하는 것으로, 표시장치의 구조에 따라서는 불필요한 경우도 있다. 또한 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용함으로써, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다.
이와 같이 구성된 본 실시예에 있어서도, 게이트 절연층(4)보다 하층에 형성된 제1의 화소 전극(3a)과, 이 제1의 화소 전극(3a)을 사이에 두고 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)으로 커패시터를 구성하는 것으로, 상기의 실시예 1과 같은 효과를 나타낸다. 또한, 폴리실리콘층(2)이 화소 전극(3)위에 일부중복하여 형성되므로, 폴리실리콘층(2)의 드레인 영역(2c)과 화소 전극(3)은 직접 접속되므로, 특별히 콘택홀을 통해 배선층(9)을 접속할 필요가 없다. 또한 배선층(9)을 화소영역의 일부에 퍼지게함으로써, 배선층(9)이 화소반사 전극으로서 기능 할 수 있다. 따라서 상기의 구성은, 반투과형 액정표시장치에 적합하다.
또한 실시예 1과 마찬가지로, 소스 배선과 화소 전극을 별도 층으로 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
실시예 6.
본 발명의 실시예 6에 따른 액티브 매트릭스형 표시장치에 대해서 도 7을 참조하여 설명한다. 도 7은, 실시예 6에 따른 액티브 매트릭스형 표시장치의 일부인 TFT와 커패시터부의 구성을 나타내는 단면도이다.
도 7은, 배선층(9) 및 상부 절연층(10)을 제외하고 도 4a와 같은 구조이며, 동일한 부호는 동일층을 나타낸다. 배선층(9)은 화소영역의 일부에 퍼져, 화소반사 전극으로서 기능한다. 배선층(9)은 Al등과 같이 전기전도율이 높은 금속막이 바람직하다. 또한 배선층(9)의 전기적 접속을 양호하게 하기 위한 계면 도전막(8)을 폴리실리콘층(2) 및 화소 전극(3)의 계면에 설치하는 것이 바람직하다.
또한, 이 배선층(9)을 덮는 상부 절연층(10)은, 이 위에 형성하는 표시를 위한 층과 배선층(9)사이의 리크를 막기 위해 사용하는 것으로, 표시장치의 구조에 따라서는 불필요한 경우도 있다. 또한 화소 전극(3)위의 게이트 절연층(4)과 층간 절연층(7)을 제거하는 구조를 사용함으로써, 화소 전극(3)과 대향 전극 사이에 충전하는 액정에 인가되는 전계가 증대하여, 화질을 향상시킬 수 있다. 또한 실시예 1과 마찬가지로, 소스 배선과 화소 전극을 별도 층으로 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
이와 같이 구성된 본 실시예에 있어서도, 게이트 절연층(4)보다 하층에 형성된 제1의 화소 전극(3a)과, 이 제1의 화소 전극(3a)를 사이에 두고 게이트 전극(5)과 동일층에 형성된 커패시터 상부전극(6)으로 커패시터를 구성하는 것으로, 상기의 실시예 1과 같은 효과를 나타낸다. 그리고, 화소 전극(3)이 폴리실리콘층(2)위에 일부중복하여 형성되므로, 폴리실리콘층(2)의 드레인 영역(2c)과 화소 전극(3)은 직접 접속되므로, 특별히 콘택홀을 통해 배선층(9)을 접속할 필요가 없다. 또한 배선층(9)을 화소영역의 일부에 퍼지게함으로써, 배선층(9)이 화소반사 전극으로서 기능 할 수 있다. 따라서 상기의 구성은, 반투과형 액정표시장치에 적합하다.
또한 실시예 1과 마찬가지로, 소스 배선과 화소 전극을 별도 층으로 할 수 있어, 표시장치의 신뢰성을 유지할 수 있다.
그 외 실시예 .
또한, 상기의 실시예에서는, 레이저 어닐링에 의해 형성하는 폴리실리콘을 특징으로 하는 종래의 저온 폴리실리콘을 사용했지만, 이것에 한정되는 것이 아니다. 다른 여러가지 방법으로 형성되는 폴리실리콘 TFT 및 마이크로 크리스탈 실리콘 TFT를 사용한 액티브 매트릭스 표시장치에 적용할 수 있다. 또한 상기 실시예에 있어서는, TFT구조에 관해서, SA(Self-Aligned)TFT의 경우에 대해 주로 설명했지만, LDD(Lightly Doped Drain)TFT 및 GOLD(Gate-0verlapped LDD)TFT의 경우도 동일한 효과를 나타낸다.
본 발명에 의하면, 제조 공정수를 삭감하면서, 여러가지 배치의 화소를 설계 및 제조할 수 있는 액티브 매트릭스 표시장치를 제공할 수 있다.

Claims (17)

  1. 절연 기판 위에 형성된 소스·드레인 영역 및 채널 영역을 가지는 폴리실리콘층과, 상기 폴리실리콘층 위에 형성된 게이트 절연층과, 상기 게이트 절연층 위에 형성된 게이트 전극과, 상기 게이트 전극 위에 형성된 층간 절연층과, 상기 층간 절연층에 설치된 콘택홀을 통해 상기 소스·드레인 영역에 접속된 배선층을 가지는 액티브 매트릭스 표시장치로서,
    상기 절연 기판 위에 형성되고, 상기 드레인 영역에 접속된 제1의 화소 전극과,
    상기 제1의 화소 전극 위에, 상기 게이트 절연층을 통해서 상기 게이트 전극과 동일층에 형성된 상부전극을 가지고,
    상기 제1의 화소 전극, 상기 게이트 절연층 및 상기 상부전극에 의해 커패시터가 구성되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  2. 제 1항에 있어서,
    상기 제1의 화소 전극은, 상기 폴리실리콘층의 상기 드레인 영역 위에 그 일부가 중복하여 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  3. 제 1항에 있어서,
    상기 폴리실리콘층의 상기 드레인 영역은, 상기 제1의 화소 전극 위에 일부 중복하여 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  4. 제 2항 또는 제 3항에 있어서,
    상기 제1의 화소 전극은, 고융점 금속 혹은 금속 화합물로 이루어지는 층을 가지거나 또는 상기 제1의 화소 전극과 상기 폴리실리콘층 사이에 고융점 금속 혹은 금속 화합물로 이루어지는 층을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  5. 제 4항에 있어서,
    상기 제1의 화소 전극이 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN 및 VN으로 이루어지는 군으로부터 선택된 1이상의 재료를 포함하는 층으로 이루어지거나 또는 상기 제1의 화소 전극과 상기 폴리실리콘층 사이에 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN 및 VN으로 이루어지는 군으로부터 선택된 1이상의 재료를 포함하는 층을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  6. 제 1항에 있어서,
    상기 배선층 및 상기 층간 절연층을 덮는 상부 절연층을 가지고,
    상기 제1의 화소 전극 위의 일부에 있어서 상기 게이트 절연층, 상기 층간 절연층 및 상기 상부 절연층이 제거되고 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  7. 제 2항에 있어서,
    상기 배선층 및 상기 층간 절연층을 덮는 상부 절연층을 가지고,
    상기 제1의 화소 전극 위의 일부에 있어서 상기 게이트 절연층, 상기 층간 절연층 및 상기 상부 절연층이 제거되고 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  8. 제 3항에 있어서,
    상기 배선층 및 상기 층간 절연층을 덮는 상부 절연층을 가지고,
    상기 제1의 화소 전극 위의 일부에 있어서 상기 게이트 절연층, 상기 층간 절연층 및 상기 상부 절연층이 제거되고 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  9. 제 6항에 있어서,
    상기 제1의 화소 전극 위의 일부에 있어서 상기 게이트 절연층, 상기 층간 절연층 및 상기 상부 절연층이 제거된 부분에 설치된 상기 제1의 화소 전극에 전기적으로 접속하는 제2의 화소 전극을 가지고,
    상기 제2의 화소 전극은 Al 또는 Ag로 이루어지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  10. 제 7항에 있어서,
    상기 제1의 화소 전극 위의 일부에 있어서 상기 게이트 절연층, 상기 층간 절연층 및 상기 상부 절연층이 제거된 부분에 설치된 상기 제1의 화소 전극에 전기적으로 접속하는 제2의 화소 전극을 가지고,
    상기 제2의 화소 전극은 Al 또는 Ag로 이루어지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  11. 제 8항에 있어서,
    상기 제1의 화소 전극 위의 일부에 있어서 상기 게이트 절연층, 상기 층간 절연층 및 상기 상부 절연층이 제거된 부분에 설치된 상기 제1의 화소 전극에 전기적으로 접속하는 제2의 화소 전극을 가지고,
    상기 제2의 화소 전극은 Al 또는 Ag로 이루어지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  12. 제 1항에 있어서,
    상기 배선층이 드레인 영역과 접속되어 화소 전극의 반사 전극으로서 기능하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  13. 제 2항에 있어서,
    상기 배선층이 드레인 영역과 접속되어 화소 전극의 반사 전극으로서 기능하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  14. 제 3항에 있어서,
    상기 배선층이 드레인 영역과 접속되어 화소 전극의 반사 전극으로서 기능하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  15. 제 1항에 있어서,
    상기 배선층은 고융점 금속 혹은 금속 화합물로 이루어지거나 또는 상기 배 선층의 하측의 계면에 고융점 금속 혹은 금속 화합물로 이루어지는 층을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  16. 제 15항에 있어서,
    상기 배선층은 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN 및 VN으로 이루어지는 군으로부터 선택된 1이상의 재료를 포함하는 층으로부터 이루어지거나 또는 상기 배선층의 하측의 계면에 Ti, Cr, Zr, Ta, W, Mo, TiN, ZrN, TaN, WN 및 VN으로부터 이루어지는 군으로부터 선택된 1이상의 재료를 포함하는 층을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  17. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1의 화소 전극은 상기 층간 절연층에 설치된 제2의 콘택홀을 통해서, 상기 배선층에 접속되는 것에 의해 상기 드레인 영역에 접속되고,
    상기 배선층과 상기 상부전극은, 상기 층간 절연층을 통해서 겹치고,
    상기 배선층, 상기 층간 절연층 및 상기 상부전극에 의해 커패시터가 구성되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
KR1020070056554A 2006-06-12 2007-06-11 액티브 매트릭스 표시장치 KR100898773B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006162696A JP2007333808A (ja) 2006-06-12 2006-06-12 アクティブマトリクス表示装置
JPJP-P-2006-00162696 2006-06-12

Publications (2)

Publication Number Publication Date
KR20070118541A KR20070118541A (ko) 2007-12-17
KR100898773B1 true KR100898773B1 (ko) 2009-05-20

Family

ID=38874020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056554A KR100898773B1 (ko) 2006-06-12 2007-06-11 액티브 매트릭스 표시장치

Country Status (5)

Country Link
US (1) US20070298548A1 (ko)
JP (1) JP2007333808A (ko)
KR (1) KR100898773B1 (ko)
CN (1) CN101090125A (ko)
TW (1) TW200809364A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2143141A4 (en) 2007-04-18 2011-04-13 Invisage Technologies Inc MATERIAL SYSTEMS AND METHOD FOR OPTOELECTRONIC ARRANGEMENTS
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US8916947B2 (en) 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
KR101903671B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102842587B (zh) * 2012-09-24 2016-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105765724A (zh) * 2014-11-14 2016-07-13 深圳市柔宇科技有限公司 一种基于oled的tft阵列基板结构
KR102276118B1 (ko) 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN105514122A (zh) * 2016-01-28 2016-04-20 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
CN107887398B (zh) * 2017-11-14 2022-01-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
KR20210018720A (ko) * 2019-08-09 2021-02-18 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153801A (ja) * 1990-04-11 1998-06-09 Seiko Epson Corp 液晶パネルの製造方法
KR20050001939A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP4332244B2 (ja) * 1998-10-30 2009-09-16 シャープ株式会社 Ｍｏｓ型容量素子
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP4170126B2 (ja) * 2003-03-31 2008-10-22 シャープ株式会社 液晶表示装置用基板及び液晶表示装置の製造方法
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006098756A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 液晶表示装置
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153801A (ja) * 1990-04-11 1998-06-09 Seiko Epson Corp 液晶パネルの製造方法
KR20050001939A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법

Also Published As

Publication number Publication date
US20070298548A1 (en) 2007-12-27
KR20070118541A (ko) 2007-12-17
CN101090125A (zh) 2007-12-19
TW200809364A (en) 2008-02-16
JP2007333808A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100898773B1 (ko) 액티브 매트릭스 표시장치
US7683977B2 (en) Display device and method of manufacturing the display device
US8310612B2 (en) Thin film transistor liquid crystal display panel having gate line and data line formed on same layer and method of fabricating the same
US7078274B2 (en) Method of forming active matrix type display including a metal layer having a light shield function
EP1837913A2 (en) Display apparatus and method of manufacturing thereof
US20080083927A1 (en) Display device and method of manufacturing the same
JP2010003910A (ja) 表示素子
US20120153289A1 (en) Semiconductor device, active matrix substrate, and display device
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
JP5220918B2 (ja) 表示装置
US20060119778A1 (en) Active matrix display device and method for manufacturing the same
KR20130110490A (ko) 어레이 기판 및 이의 제조 방법
US7911568B2 (en) Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US20080197357A1 (en) Display panel and manufacturing method
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
KR20060121480A (ko) 액정 표시 장치 및 이의 제조방법
JP2001060693A (ja) アクティブマトリクス型表示装置
KR101147266B1 (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
KR100984355B1 (ko) 박막 트랜지스터 표시판
KR20070039299A (ko) 액정표시소자 및 그 제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2001057434A (ja) 半導体装置
JP2008122504A (ja) 表示装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee