JP2008122504A - 表示装置とその製造方法 - Google Patents

表示装置とその製造方法 Download PDF

Info

Publication number
JP2008122504A
JP2008122504A JP2006303826A JP2006303826A JP2008122504A JP 2008122504 A JP2008122504 A JP 2008122504A JP 2006303826 A JP2006303826 A JP 2006303826A JP 2006303826 A JP2006303826 A JP 2006303826A JP 2008122504 A JP2008122504 A JP 2008122504A
Authority
JP
Japan
Prior art keywords
electrode
film
gate
capacitor lower
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006303826A
Other languages
English (en)
Inventor
Takuji Imamura
卓司 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006303826A priority Critical patent/JP2008122504A/ja
Priority to TW096132858A priority patent/TW200821722A/zh
Priority to US11/852,732 priority patent/US20080157275A1/en
Priority to KR1020070111315A priority patent/KR20080042691A/ko
Priority to CNA2007101860202A priority patent/CN101179084A/zh
Publication of JP2008122504A publication Critical patent/JP2008122504A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Abstract

【課題】高歩留りで信頼性の高い表示装置及びその製造方法を提供すること
【解決手段】本発明にかかる表示装置は、基板１と、基板１上に形成された多結晶シリコン膜４と多結晶シリコン膜４上に設けられたコンタクトメタル膜５とを有するキャパシタ下部電極２０と、キャパシタ下部電極２０上に形成されたゲート絶縁膜６と、ゲート絶縁膜６上にキャパシタ下部電極２０と対向する位置に形成されたゲートメタル電極７とを備え、ゲートメタル電極７は、上面視でキャパシタ下部電極２０の内側に形成されている。
【選択図】図３

Description

本発明は、表示装置及びその製造方法に関する。
近年の高度情報化社会の本格的な進展やマルチメディアシステムの急速な普及に伴い、液晶表示装置（ＬＣＤ：Liquid Crystal Display）や有機ＥＬ表示装置（ＥＬ：Electro Luminescence）などの重要性はますます増大している。これらの表示装置の画素の駆動方式としては、アレイ状に配列された、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いたアクティブマトリクス方式が広く採用されている。
特に液晶表示装置は、代表的な薄型パネルのひとつであり、消費電力が低く、小型軽量化が容易である。このため、パーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。また、近年ではこの液晶表示装置は、ＴＶ用途として従来のブラウン管式表示装置と入れ替わりつつある。
一般に、ＴＦＴは、ガラス等の絶縁基板上に島状のシリコン膜を形成し、島状シリコン膜の上にゲート絶縁膜及びゲート電極を形成することによって製造される。そして、ＴＦＴの回路形成と同時にキャパシタ電極も形成される。特許文献１では、絶縁膜を挟んで、下部の補助容量層と上部の金属電極によりキャパシタが形成されることが開示されている。
ＴＦＴとしては、半導体膜を用いたＭＯＳ構造が多用されている。ＭＯＳ構造には逆スタガ型やトップゲート型といった種類がある。半導体膜には非晶質シリコン薄膜や多結晶シリコン薄膜がある。それらは液晶表示装置の用途や性能により適宜選択される。小型パネルのＴＦＴには多結晶シリコン薄膜を使用することが多い。多結晶シリコン薄膜を用いたＴＦＴは移動度が高い。そのため、このＴＦＴが画素スイッチング素子として用いられた場合、ＴＦＴの小型化及びパネルの高精細化が可能でとなる。また、多結晶シリコン薄膜を用いたＴＦＴは、画素スイッチング素子を駆動するための周辺回路部にも適用できる。
一方、ＴＦＴアレイ基板の製造コストを削減するため、マスク工数の削減が検討されている。このために、半導体薄膜、ゲート電極、又は信号線と、上層の画素電極とを電気的に接続させるため、これらの間に形成された絶縁膜中に、1回の工程でコンタクトホールを形成する製造方法が用いられている。これにより、最上層の画素電極がコンタクトホールを介して半導体薄膜や各導電膜と接続する。
このように、半導体薄膜はＩＴＯ等の透明導電膜からなる画素電極と電気的に接続される。しかし、直接半導体薄膜とＩＴＯとを接触させると、非オーミック性接触かつ高抵抗コンタクトを示す。このため、半導体薄膜上にＭｏ、Ｃｒ、Ｗ、Ｔｉ等のメタルを形成し、ＩＴＯから供給される電位を一旦このコンタクトメタル膜で受け、コンタクトメタル膜から半導体薄膜へ供給する構造が検討されている。
図６及び図７を参照して、従来の表示装置について説明する。図６は、従来の表示装置の一部であるキャパシタの平面図である。図７は、従来の表示装置の一部であるキャパシタの断面図であり、図６のＣ−Ｃ'における断面図である。図６及び図７に示されるように、従来の表示装置では、まず、絶縁基板などの基板１上に下地膜として、シリコン窒化膜２及びシリコン酸化膜３が形成されている。シリコン酸化膜３上の所定の位置には半導体薄膜１４が形成されている。さらに、半導体薄膜１４上にはコンタクトメタル膜５が形成されている。コンタクトメタル膜５／半導体薄膜１４の上には、これらを覆うようにゲート絶縁膜６が形成されている。そして、ゲート絶縁膜６上の、コンタクトメタル膜５と対向する位置に、ゲートメタル電極７が形成されている。半導体薄膜１４と、半導体薄膜１４上に形成されたコンタクトメタル膜５とにより、一方のキャパシタ電極が形成されている。ゲートメタル電極７はこの下部にあるキャパシタ電極と対向配置されている。そして、ゲートメタル電極７と下部のキャパシタ電極の間にはゲート絶縁膜６が配置されている。
この場合、ゲートメタル電極７は、コンタクトメタル膜５／半導体薄膜１４のキャパシタ電極を完全に覆うように形成されている。すなわち、従来の表示装置においては、一方のキャパシタ電極であるコンタクトメタル膜５／多結晶シリコン膜４は、他方のキャパシタ電極であるゲートメタル電極７よりも上面視で内側に配置されていて覆われていた。このため、コンタクトメタル膜５／半導体薄膜１４端部でのゲート絶縁膜６のステップカバレッジが悪化し、ゲート絶縁耐圧の低下がもたらされていた。このことから、従来の表示装置は、信頼性及び歩留りが劣るものであった。
特開２００２−３１１４５３号公報
このように、従来の表示装置においては、ゲート絶縁膜のコンタクトメタル膜／半導体薄膜端部でのステップカバレッジが悪く、ゲート絶縁耐性が低いという問題があった。
本発明は、このような問題点を解決するためになされたものであり、高歩留りで信頼性の高い表示装置及びその製造方法を提供することを目的とする。
本発明にかかる表示装置は、基板と、前記基板上に形成された多結晶シリコン膜と前記多結晶シリコン膜上に設けられたコンタクトメタル膜とを有するキャパシタ下部電極と、前記キャパシタ下部電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記キャパシタ下部電極と対向する位置に形成されたゲートメタル電極とを備え、前記ゲートメタル電極は、上面視で前記キャパシタ下部電極の内側に形成されている。
本発明により、高歩留りで信頼性の高い表示装置及びその製造方法を提供することができる。
以下に、本発明を適用可能な実施の形態を説明する。以下の説明は、実施の形態についてのものであり、本発明は以下に限定されるものではない。
図１は、本発明の実施の形態にかかる表示装置に用いられるＴＦＴアレイ基板の構成を示す平面図である。まず、図１を参照して以下の実施の形態について説明する。このＴＦＴアレイ基板を有する表示装置としては、液晶表示装置や有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）がある。ここでは、表示装置の一例である液晶表示装置について説明する。
本発明の実施の形態にかかる表示装置は、基板１１０を有している。基板１１０は、例えば、ＴＦＴ１２０がアレイ状に配列されたＴＦＴアレイ基板である。基板１１０には、表示領域１１１と、表示領域１１１を囲むように設けられた額縁領域１１２とが設けられている。この表示領域１１１には、複数のゲート配線（走査信号線）１１３と複数の信号線（表示信号線）１１４とが形成されている。複数のゲート配線１１３は平行に設けられている。同様に、複数の信号線１１４は平行に設けられている。ゲート配線１１３と、信号線１１４とは、互いに交差するように形成されている。ゲート配線１１３と信号線１１４とは直交している。そして、隣接するゲート配線１１３と信号線１１４とで囲まれた領域が画素１１７となる。従って、基板１１０では、画素１１７がマトリクス状に配列される。
さらに、基板１１０の額縁領域１１２には、走査信号駆動回路部１１５と表示信号駆動回路部１１６とが設けられている。ゲート配線１１３は、表示領域１１１から額縁領域１１２まで延設されている。そして、ゲート配線１１３は、基板１１０の端部で、走査信号駆動回路部１１５に接続される。信号線１１４も同様に表示領域１１１から額縁領域１１２まで延設されている。そして、信号線１１４は、基板１１０の端部で、表示信号駆動回路部１１６と接続される。走査信号駆動回路部１１５の近傍には、外部配線１１８が接続されている。また、表示信号駆動回路部１１６の近傍には、外部配線１１９が接続されている。外部配線１１８、１１９は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
外部配線１１８、１１９を介して走査信号駆動回路部１１５、及び表示信号駆動回路部１１６に外部からの各種信号が供給される。走査信号駆動回路部１１５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線（走査信号線）１１３に供給する。このゲート信号によって、ゲート配線１１３が順次選択されていく。表示信号駆動回路部１１６は外部からの制御信号や、表示データに基づいて表示信号を信号線１１４に供給する。これにより、表示データに応じた表示電圧を各画素１１７に供給することができる。
画素１１７内には、少なくとも１つのＴＦＴ１２０、キャパシタ１３０、及び液晶画素１４０が形成されている。キャパシタ１３０は、キャパシタ上部電極とキャパシタ下部電極とを有している。そして、キャパシタ上部電極とキャパシタ下部電極とは、絶縁膜を挟んで対向して配置している。また、液晶画素１４０は、画素電極１４１と対向電極とを有している。そして、画素電極１４１と対向電極とは液晶を挟んで対向して配置している。なお、対向電極は後述する対向基板に形成されており、液晶層が共通に接続されている。ＴＦＴ１２０は信号線１１４とゲート配線１１３の交差点近傍に配置される。例えば、このＴＦＴ１２０が画素電極に表示電圧を供給する。即ち、ゲート配線１１３からのゲート信号によって、スイッチング素子であるＴＦＴ１２０がオンする。これにより、信号線１１４から、ＴＦＴの信号線に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極との間に、表示電圧に応じた電界が生じる。また、キャパシタ１３０により、画素電極１４１に表示電圧が印加されない場合でも、画素電極１４１の電荷を保持し続けることができる。なお、基板１１０の表面には、配向膜（図示せず）が形成されている。
さらに、ＴＦＴアレイ基板には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、及び配向膜等が形成されている。そして、基板１１０と対向基板との間に液晶層が挟持される。すなわち、基板１１０と対向基板との間には液晶が注入されている。さらに、基板１１０と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
画素電極１４１と共通電極との間の電界によって、液晶が駆動され、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は、位相差板、及び液晶層とによって、偏光状態が変化する。具体的には、透過領域では、ＴＦＴアレイ基板側に設けられた偏光板によって、バックライトユニットからの光が直線偏光になる。そして、この直線偏光がＴＦＴアレイ基板側の位相差板、液晶層、及び対向基板側の位相差板を通過することによって、偏光状態が変化する。一方、反射領域では、液晶表示パネルの視認側から入射した外光が、対向基板側の偏光板によって直線偏光になる。そして、この光が、対向基板側の位相差板、及び液晶層を往復することによって、偏光状態が変化する。
そして、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光、及び液晶表示パネルで反射される反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
具体的には、黒表示をする場合、位相差板と液晶層とによって、光を視認側の偏光板の吸収軸と略同じ振動方向（偏光面）を有する直線偏光にする。これにより、ほとんどの光が視認側の偏光板で遮光され、黒表示を行なうことができる。一方、白表示をする場合は、位相差板と液晶層とによって、視認側の偏光板の吸収軸と略直交する方向の直線偏光、あるいは、円偏光等にする。これにより、光が視認側の偏光板を通過するため、白表示を行なうことができる。このように、ゲート信号、及びソース信号によって、画素毎に印加される表示電圧を制御する。これにより、液晶層の配向が変化して、偏光状態が表示電圧に応じてされる。よって、所望の画像を表示することができる。
以下、実施の形態１にかかる表示装置について、図を用いて説明する。図２は、発明の実施の形態１にかかる表示装置の一部であるキャパシタ１３０の平面図である。図３は発明の実施の形態１にかかる表示装置の一部であるキャパシタ１３０の断面図であり、図２のＡ−Ａ'における断面図である。まず、実施の形態１にかかる表示装置の構成について説明する。ガラス基板や石英基板などの透過性を有する絶縁性基板等の基板１上に下地膜として、シリコン窒化膜２及びシリコン酸化膜３が形成されている。なお、ＴＦＴの構成については、従来より広く用いられているトップゲート型の多結晶シリコンＴＦＴと同様であるため、説明を省略する。
シリコン酸化膜３上の所定の位置に多結晶シリコン膜４が形成されている。さらに、多結晶シリコン膜４上にはコンタクトメタル膜５が形成されている。コンタクトメタル膜５は多結晶シリコン膜４よりも小さい面積で、多結晶シリコン膜４からはみ出さないように配置されている。ここで、多結晶シリコン４とコンタクトメタル膜５との積層構造がキャパシタ下部電極２０となる。コンタクトメタル膜５の上には、キャパシタ下部電極２０を覆うようにゲート絶縁膜６が形成されている。
そして、ゲート絶縁膜６上の、キャパシタ下部電極２０と対向する位置に、ゲートメタル電極７が形成されている。このゲートメタル電極７がキャパシタ上部電極となる。このとき、ゲートメタル電極７は、キャパシタ下部電極２０よりも内側に、好ましくはコンタクトメタル膜５よりも内側に形成されている。すなわち、一方のキャパシタ電極であるキャパシタ下部電極２０は、他方のキャパシタ電極であるゲートメタル電極７よりも上面視で外側まではみ出して配置される。なお、キャパシタ下部電極２０の全周にわたって、キャパシタ下部電極２０の縁部上にゲートメタル電極７は配置されていない。このような構造により、ゲート絶縁膜６のキャパシタ下部電極２０の端部におけるステップカバレッジが良好となる。ただし、ゲートメタル電極７の引き出し配線２１のみがキャパシタ下部電極２０の縁部を乗り越えるようにパターニングされている。引き出し配線２１とゲートメタル電極７とは同じレイヤーで、一体的に形成されている。従って、引き出し配線２１以外のゲートメタル電極７と同じレイヤーの導電層は、キャパシタ下部電極２０の全周にわたってキャパシタ下部電極２０の縁部上に配置されない。また、ゲートメタル電極７の引き出し配線２１の幅は１５μｍ以下である。これによって、引き出し配線２１がキャパシタ下部電極２０の縁部を乗り越える箇所を小さくすることができる。このことから、引き出し配線２１とキャパシタ下部電極２０との間における絶縁破壊を防ぐことができる。よって、高歩留まりで信頼性の高い表示装置を得ることができる。
さらに、ゲートメタル電極７上には、ゲートメタル電極７を覆うように層間絶縁膜８が形成されている。層間絶縁膜８上には保護膜１０が形成されている。ここでは、ゲートメタル電極７から２本の引き出し配線２１が引き出されている。２本の引き出し配線２１は、ゲートメタル電極７の対向する端部から引き出されている。引き出し配線２１は、例えば、隣接する画素のゲートメタル電極７同士を接続する。この引き出し配線２１を介して、ゲートメタル電極２０に共通電圧が供給される。一方、キャパシタ下部電極２０は、例えばＴＦＴ１２０のドレインと接続し、表示電圧が供給されている。そして、ゲートメタル電極７からなるキャパシタ１３０によって、電位が保持される。
次に、実施の形態１にかかる表示装置の製造方法について説明する。まず、ガラス基板や石英基板などの透過性を有する絶縁性基板１上に、下地膜としてシリコン窒化膜２やシリコン酸化膜３、あるいはそれらの積層膜を形成する。次に、プラズマＣＶＤ法により厚さ５０〜７０ｎｍのアモルファスシリコン膜を形成する。その後、エキシマレーザアニールあるいはＹＡＧレーザアニール等により、アモルファスシリコン膜を溶融し、冷却して固化することで多結晶シリコン膜を得る。そして、この多結晶シリコン膜上に写真製版でレジストパターンを形成した後、ドライエッチングにより多結晶シリコン膜をパターニングして、多結晶シリコン膜４を島状に加工する。このとき、不要になったレジストは除去する。これにより、多結晶シリコン膜４はＴＦＴ１２０となる箇所及びキャパシタ１３０となる箇所に形成される。
多結晶シリコン膜４を島状にした後、この上にＭｏ、Ｃｒ、Ｗ、Ｔｉ等のコンタクトメタル膜５を成膜する。その後、ＴＦＴ１２０のＳ／Ｄ領域となる箇所及びキャパシタ１３０となる箇所に、コンタクトメタル膜５が残るようにパターニングする。これにより、キャパシタ下部電極２０が形成される。
多結晶シリコン膜４及びコンタクトメタル膜５の形成後、これらを覆うように、基板１全面にプラズマＣＶＤ法によりゲート絶縁膜６を形成する。これにより、ゲート絶縁膜６は、ＴＦＴ１２０となる箇所の多結晶シリコン膜４／コンタクトメタル膜５、及びキャパシタ１３０となる箇所のキャパシタ下部電極２０を覆う。ゲート絶縁膜６としては、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）、シリコン酸化窒化膜（ＳｉＯｘＮｙ）やこれらの積層膜を用いることができる。ゲート絶縁膜６の形成後、ゲートメタル電極７となる導電膜を、ＤＣマグネトロンを用いたスパッタリング法により成膜する。導電膜はＭｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａ、又はこれらを主成分とする合金膜である。
ゲートメタル電極７となる導電膜を成膜後、パターニングを行なう。これにより、ＴＦＴ１２０となる箇所のゲート電極、及びキャパシタ１３０となる箇所のゲートメタル電極７は同時に形成される。キャパシタ上部電極はキャパシタ下部電極２０よりも内側に、特にコンタクトメタル膜５よりも内側に形成する。すなわち、一方のキャパシタ電極であるキャパシタ下部電極２０を、他方のキャパシタ電極であるゲートメタル電極７よりも上面視で外側に形成する。ただし、ゲートメタル電極７の引き出し配線２１は、キャパシタ下部電極２０の縁部を乗り越えるようにパターニングを行なう。このとき、引き出し配線２１の幅が１５μｍ以下になるようにする。
ここで、引き出し配線２１はキャパシタ下部電極２０の縁部を乗り越える。従って、キャパシタ下部電極２０上のゲート絶縁膜６のカバレッジが悪い場合、引き出し配線２１とキャパシタ下部電極２０との間で絶縁破壊が発生してしまうおそれがある。本実施の形態では、引き出し配線２１の幅を１５μｍ以下にしているため、ゲート絶縁膜６上のキャパシタ下部電極２０の縁部を乗り越える部分を小さくすることができる。これにより、引き出し配線２１とキャパシタ下部電極２０との間において、絶縁破壊が発生するのを防ぐことができる。よって、高歩留りで信頼性の高い表示装置を得ることができる。
ゲートメタル電極７のパターニング後、ＴＦＴ１２０のＳ／Ｄ領域を形成するため、イオン注入法あるいはイオンドーピング法にて不純物の導入を行なう。ここで導入する不純物元素としてＰやＢを用いることができる。Ｐを導入すればｎ型のＴＦＴを形成することができる。また、Ｂを導入すればｐ型のＴＦＴを形成することができる。また、ゲートメタル電極７のゲート電極を、ｎ型ＴＦＴ用ゲート電極、ｐ型ＴＦＴ用ゲート電極となるように２工程で形成してもよい。これにより、ｎ型とｐ型のＴＦＴを同一基板上に作り分けることができる。なお、ＴＦＴの信頼性向上のため、ＬＤＤ（Light1y Doped Drain）構造とする場合もある。これにより、ＴＦＴがＳ／Ｄ領域に形成される。
ＴＦＴのＳ／Ｄ領域形成後、プラズマＣＶＤ法によりシリコン酸化膜あるいはシリコン窒化膜等からなる層間絶縁膜８を形成する。層間絶縁膜８は、キャパシタ１３０においてはゲートメタル電極７を覆うように形成される。また、ＴＦＴ１２０ではゲート電極を覆うように形成される。その後、前述の工程で導入した不純物を活性化させるため、４００℃以上の熱処理を加える。
熱処理を加えた後、信号線１１４となるソースドレインメタルを、層間絶縁膜８上に、ＤＣマグネトロンを用いたスパッタリング法により成膜する。信号線１１４には、例えばＭｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａ、又はこれらを主成分とする合金膜を用いることができる。また、ソースドレインメタルと、上層のＩＴＯ等からなる画素電極１４１とは電気的に接続されることが必要である。このため、ソースドレインメタルは、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、又はこれらを主成分とする合金膜の単層、あるいは最上層にＭｏ、Ｃｒ、Ｗ、Ｔａ、又はこれらを主成分とする合金膜を配した積層構造とする。これらの材料を用いることにより、上層のＩＴＯとの接触抵抗を低減することができる。ソースドレインメタルの成膜後、ウェットエッチング、又はドライエッチングによりパターニングして信号線１１４を形成する。
信号線１１４形成後、層間絶縁膜８上に、信号線１１４を覆うように、保護膜１０をプラズマＣＶＤ法により成膜する。保護膜１０は、ＳｉＨ４とＮＨ3を反応させた窒化シリコン膜を用いることができる。保護膜１０の形成後、キャパシタ下部電極２０、ゲートメタル電極７、又は信号線１１４と、上層の画素電極１４１とを接続するためのコンタクトホールをドライエッチングにより形成する。
保護膜１０をエッチングすることによって、信号線１１４に到達するコンタクトホールが形成される。また、保護膜１０及び層間絶縁膜８をエッチングすることによって、ゲート電極（ゲートメタル電極７）に到達するコンタクトホールを形成することができる。また、保護膜１０、層間絶縁膜８、及びゲート絶縁膜６をエッチングすることによって、コンタクトメタル膜５に到達するコンタクトホールを形成することができる。１度のエッチング工程で、信号線１１４に到達するコンタクトホールと、ゲート電極（ゲートメタル電極７）に到達するコンタクトホールと、コンタクトメタル膜５に到達するコンタクトホールを形成することによって、製造工程を簡略化することができる。よって、生産性を向上することができる。
コンタクトホール形成後、保護膜１０上に画素電極１４１を、ＤＣマグネトロンを用いたスパッタリング法により成膜する。なお、画素電極１４１として、例えば、酸化インジウムを主成分とするＩＴＯやＩＺＯが用いられる。また、画素電極１４１は、コンタクトホールを覆うようにパターニングされる。これにより、例えば、ＴＦＴ１２０のドレインと画素電極１４１が接続される。また、画素電極１４１と同じ層の導電パターンによって、信号線１１９とＴＦＴ１２０のソースとが接続される。よって、ＴＦＴ１２０を介して画素電極１４１に信号線１１４からの表示電圧を供給することができる。また、ゲートメタル電極７と画素電極１４１とが電気的に接続される。よって、ゲートメタル電極７に対して表示電圧を供給することができる。このようにして、ＴＦＴアレイ基板が完成する。そして、このＴＦＴアレイ基板を液晶表示装置等の装置に用いる。
以上のように、ゲートメタル電極７は上面視でキャパシタ電極２０の内側に形成される。このことにより、ゲート絶縁膜６のキャパシタ下部電極２０端部でのステップカバレッジが良好となり、ゲート絶縁耐圧が向上する。よって、高歩留りで信頼性の高い表示装置を得ることができる。
発明の実施の形態２．
以下、実施の形態２にかかる表示装置について、図４及び図５を用いて説明する。図４は、発明の実施の形態２にかかる表示装置の一部であるキャパシタ１３０の平面図である。図５は、発明の実施の形態２にかかる表示装置の一部であるキャパシタ１３０の断面図であり、図４のＢ−Ｂ'における断面図である。
まず、実施の形態２にかかる表示装置の構成について説明する。実施の形態２にかかる表示装置では、実施の形態１と異なり、ゲートメタル電極７には引き出し配線２１が形成されていない。すなわち、キャパシタ１３０において、ゲートメタル電極７と同じ層のメタルが、キャパシタ下部電極２０よりもすべて内側に形成されている。なお、キャパシタ下部電極２０の全周にわたって、キャパシタ下部電極２０の縁部上にゲートメタル電極７は配置されていない。さらに、実施の形態１の構成に加えて、保護膜１０上には接続パターン１２が形成されている。接続パターン１２は、画素電極１４１と同じレイヤーにより形成されている。接続パターン１２からはゲートメタル電極７に到達するコンタクトホール１１が形成されている。これにより、接続パターン１２とゲートメタル電極７とは、コンタクトホール１１を介して接続される。実施の形態１で示されるゲートメタル電極７の引き出し配線２１の代わり、実施の形態２で示される接続パターン１２が用いられる。そして、接続パターン１２によって、隣接画素のゲートメタル電極７同士が接続される。
ここで、接続パターン１２は、画素電極１４１と同じ導電層によって形成される。従って、接続パターン１２とキャパシタ下部電極２０の間には、ゲート絶縁膜６、層間絶縁膜８、保護膜１０の３層の絶縁膜が配置される。そして、保護膜１０の上に、接続パターン１２が配置される。すなわち、キャパシタ下部電極２０の縁部上には、下から順番にゲート絶縁膜６、層間絶縁膜８、保護膜１０が配置される。そして、保護膜１０の上に接続パターン１２が配置される。このような構成にすることによって、接続パターン１２とキャパシタ下部電極２０との間の絶縁膜の膜厚を厚くすることができる。よって、キャパシタ下部電極２０の縁部における絶縁破壊の発生を確実に防ぐことができる。これにより、高歩留りで信頼性の高い表示装置を得ることができる。
次に、実施の形態２にかかる表示装置の製造方法について説明する。基板１上におけるシリコン窒化膜３の形成から、ゲートメタル電極７となる導電膜の成膜までは実施の形態1と同様であるため、説明を省略する。導電膜の成膜後、ゲートメタル電極７のパターニングを行なう。実施の形態１の場合と異なり、ゲートメタル電極７のパターンには引き出し配線２１を形成しない。したがって、ゲートメタル電極７と同じ層のメタルが、キャパシタ下部電極２０よりも全て内側に配置するようにパターニングを行なう。
ゲートメタル電極７の形成後、実施の形態１と同様に、ＴＦＴ１２０のＳ／Ｄ領域を形成するためにイオンを注入する。ＴＦＴのＳ／Ｄ領域の形成から保護膜１０の成膜までは実施の形態1と同様であるため、説明を省略する。保護膜１０形成後、実施の形態１と同様に、キャパシタ下部電極２０、ゲートメタル電極７、又は信号線１１４と、上層の画素電極１４１とを接続するためのコンタクトホールを形成する。同時に、保護膜１０及び層間絶縁膜８にコンタクトホール１１を形成する。このように、コンタクトホール１１は、保護膜１０及び層間絶縁膜８を介してゲートメタル電極１２に到達すように形成される。
コンタクトホール１１形成後、保護膜１０上に画素電極１４１及び接続パターン１２を形成し、ＴＦＴアレイ基板が完成する。これにより、上層の接続パターン１２とゲートメタル電極７とが接続される。よって、接続パターン１２を介して共通電位を供給することができる。
以上のことから、ゲート絶縁膜６のキャパシタ下部電極２０の縁部におけるステップカバレッジが良好となり、ゲート絶縁耐圧が向上する。また、各々のコンタクトホールを同じ工程によって形成することができる。さらに、画素電極１４１及び接続パターン１２を同じ工程で形成することができる。これらのことにより、工程数の増加を防ぐことができる。したがって、生産性を向上させることができる。よって、本発明により、高生産性、高信頼性、高歩留まりの表示装置を提供することが可能となる。
本発明の実施の形態にかかる表示装置に用いられるＴＦＴアレイ基板の構成を示す平面図である。 本発明の実施の形態１にかかる表示装置の一部であるキャパシタの平面図である。 本発明の実施の形態１にかかる表示装置の一部であるキャパシタの断面図である。 本発明の実施の形態２にかかる表示装置の一部であるキャパシタの平面図である。 本発明の実施の形態２にかかる表示装置の一部であるキャパシタの断面図である。 従来の表示装置の一部であるキャパシタの平面図である。 従来の表示装置の一部であるキャパシタの断面図である。
符号の説明
１ 基板、 ２ シリコン窒化膜（下地膜）、 ３ シリコン酸化膜（下地膜）、
４ 多結晶シリコン膜、 ５ コンタクトメタル膜、 ６ ゲート絶縁膜、
７ ゲートメタル電極、 ８ 層間絶縁膜、 ９ 信号線、 １０ 保護膜、
１１ コンタクトホール、 １２ 接続パターン、 １４ 半導体薄膜、
２０ キャパシタ下部電極、 ２１ 引き出し配線、 １１０ 基板、
１１１ 表示領域、 １１２ 額縁領域、 １１３ ゲート配線、
１１４ 信号線、 １１５ 走査信号駆動回路部、 １１６ 表示信号駆動回路部、
１１７ 画素、 １１８ 外部配線、 １１９ 外部配線、 １２０ ＴＦＴ、
１３０ キャパシタ、 １４０ 液晶画素、 １４１ 画素電極

Claims (6)

  1. 基板と、
    前記基板上に形成された多結晶シリコン膜と前記多結晶シリコン膜上に設けられたコンタクトメタル膜とを有するキャパシタ下部電極と、
    前記キャパシタ下部電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記キャパシタ下部電極と対向する位置に形成されたゲートメタル電極とを備え、
    前記ゲートメタル電極は、上面視で前記キャパシタ下部電極の内側に形成されている表示装置。
  2. 前記ゲートメタル電極から引き出された幅１５μｍ以下の引き出し配線が、前記キャパシタ下部電極の縁部を乗り越えていることを特徴とする請求項１に記載の表示装置。
  3. 前記ゲートメタル電極が、コンタクトホールを介して上層の接続パターンに接続し、
    前記上層の接続パターンが、前記キャパシタ下部電極の縁部を乗り越えることを特徴とする請求項１に記載の表示装置。
  4. 基板上に、多結晶シリコン膜と前記多結晶シリコン膜上に配置されたコンタクトメタル膜とを有するキャパシタ下部電極を形成するキャパシタ下部電極形成工程と、
    前記キャパシタ下部電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上に上面視で前記キャパシタ下部電極の内側に配置されるゲートメタル電極を形成するゲートメタル電極形成工程と、を備えた表示装置の製造方法。
  5. 前記ゲートメタル電極を形成する工程では、前記ゲートメタル電極から引き出された幅１５μｍ以下の引き出し配線を、前記キャパシタ下部電極の縁部を乗り越えるように形成する請求項４に記載の表示装置の製造方法。
  6. 前記ゲートメタル電極を形成する工程では、前記ゲートメタル電極の上層にコンタクトホールを介して前記ゲートメタル電極と接続する接続パターンを形成する工程をさらに備え、
    前記接続パターンが、前記キャパシタ下部電極の縁部を乗り越えるように形成する請求項４に記載の表示装置の製造方法。
JP2006303826A 2006-11-09 2006-11-09 表示装置とその製造方法 Pending JP2008122504A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006303826A JP2008122504A (ja) 2006-11-09 2006-11-09 表示装置とその製造方法
TW096132858A TW200821722A (en) 2006-11-09 2007-09-04 Display device and method of manufacturing the same
US11/852,732 US20080157275A1 (en) 2006-11-09 2007-09-10 Display device and method of manufacturing the same
KR1020070111315A KR20080042691A (ko) 2006-11-09 2007-11-02 표시장치와 그 제조 방법
CNA2007101860202A CN101179084A (zh) 2006-11-09 2007-11-09 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006303826A JP2008122504A (ja) 2006-11-09 2006-11-09 表示装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2008122504A true JP2008122504A (ja) 2008-05-29

Family

ID=39405253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006303826A Pending JP2008122504A (ja) 2006-11-09 2006-11-09 表示装置とその製造方法

Country Status (5)

Country Link
US (1) US20080157275A1 (ja)
JP (1) JP2008122504A (ja)
KR (1) KR20080042691A (ja)
CN (1) CN101179084A (ja)
TW (1) TW200821722A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970783B1 (ko) * 2012-05-07 2019-04-23 삼성디스플레이 주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288824A (ja) * 1990-04-05 1991-12-19 Sharp Corp アクティブマトリクス表示装置
JP2000138346A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd Ｍｏｓ型容量素子、液晶表示装置、半導体集積回路装置、およびその製造方法
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2001013906A (ja) * 1999-06-25 2001-01-19 Sharp Corp 表示素子および投射型表示装置
JP2001290171A (ja) * 2000-01-26 2001-10-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006222437A (ja) * 2006-03-03 2006-08-24 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283863A (ja) * 1988-05-10 1989-11-15 Nec Corp Ｍｏｓ型半導体装置
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288824A (ja) * 1990-04-05 1991-12-19 Sharp Corp アクティブマトリクス表示装置
JP2000138346A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd Ｍｏｓ型容量素子、液晶表示装置、半導体集積回路装置、およびその製造方法
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2001013906A (ja) * 1999-06-25 2001-01-19 Sharp Corp 表示素子および投射型表示装置
JP2001290171A (ja) * 2000-01-26 2001-10-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006222437A (ja) * 2006-03-03 2006-08-24 Semiconductor Energy Lab Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
CN101179084A (zh) 2008-05-14
US20080157275A1 (en) 2008-07-03
TW200821722A (en) 2008-05-16
KR20080042691A (ko) 2008-05-15

Similar Documents

Publication Publication Date Title
JP5044273B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US8436358B2 (en) Image display device and manufacturing method thereof
JP4967631B2 (ja) 表示装置
US20080083927A1 (en) Display device and method of manufacturing the same
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
JP4872591B2 (ja) Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
US20060119778A1 (en) Active matrix display device and method for manufacturing the same
JP2011090281A (ja) 平板表示装置及びその製造方法
JP5266645B2 (ja) 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
JP5026019B2 (ja) 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JPH11112002A (ja) 半導体装置およびその製造方法
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US20130193440A1 (en) Display Device and Manufacturing Method Thereof
JP2010243741A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
JP5032077B2 (ja) 表示装置及びその製造方法
JP2019040026A (ja) 表示装置
JP6960807B2 (ja) 表示装置及びその製造方法
JP2006098641A (ja) 薄膜半導体装置、電気光学装置、および電子機器
JP2008122504A (ja) 表示装置とその製造方法
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
KR101044542B1 (ko) 액정표시소자
JP2009210681A (ja) 表示装置及びその製造方法
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417