CN101179084A - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN101179084A CN101179084A CNA2007101860202A CN200710186020A CN101179084A CN 101179084 A CN101179084 A CN 101179084A CN A2007101860202 A CNA2007101860202 A CN A2007101860202A CN 200710186020 A CN200710186020 A CN 200710186020A CN 101179084 A CN101179084 A CN 101179084A
- Authority
- CN
- China
- Prior art keywords
- electrode
- film
- mentioned
- capacitor lower
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 238000012856 packing Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 104
- 239000004973 liquid crystal related substance Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 21
- 239000010409 thin film Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
提供一种高成品率且可靠性高的显示装置及其制造方法。本发明的显示装置包括：衬底(1)；电容器下部电极(20)，具有形成在上述衬底(1)上的多晶硅膜(4)和设置在多晶硅膜(4)上的接触金属膜(5)；栅极绝缘膜(6)，形成在电容器下部电极(20)上；以及栅极金属电极(7)，在栅极绝缘膜(6)上的与电容器下部电极(20)对置的位置上，以在俯视图中配置在电容器下部电极(20)的方式形成。
Description
技术领域
本发明涉及显示装置及其制造方法。
背景技术
伴随近年来高度信息化社会的真正的进展或多媒体系统(multimedia system)的急剧普及，液晶显示装置(LCD：Liquid CrystalDisplay)或有机EL显示装置(EL：Electro Luminescence(电致发光))等的重要性日益增大。作为这些显示装置的像素的驱动方式，广泛地采用排列成阵列(array)状的、使用了薄膜晶体管(TFT：Thin FilmTransistor)的有源矩阵(active matrix)方式。
特别是，液晶显示装置是有代表性的薄型面板(panel)之一，功耗低，容易做到小型轻量化。因此，被广泛地用于个人计算机(personalcomputer)的监视器(monitor)或便携式信息终端设备的监视器等。另外，近年来，这种液晶显示装置作为TV的用途正在代替现有的阴极射线管(cathode-ray tube)式显示装置。
一般而言，TFT是通过在玻璃(glass)等绝缘衬底上形成岛状的硅膜，在岛状硅膜上形成栅极绝缘膜和栅电极而被制造。而且，在形成TFT的电路的同时，还形成电容器电极。在专利文献1中，公布了夹持绝缘膜并由下部的辅助电容层与上部的金属电极形成电容器。
作为TFT，多采用使用了半导体膜的MOS结构。MOS结构有逆向交错型(inversely staggered)或顶栅(top-gate)型等种类。半导体膜有非晶硅薄膜或多晶硅薄膜。可按液晶显示装置的用途或性能适当地选择这些硅薄膜。小型面板的TFT多使用多晶硅薄膜。使用了多晶硅薄膜的TFT的迁移率高。因此，在该TFT用作像素开关(switching)元件的情况下，TFT的小型化和面板的高精细化成为可能。另外，也可将使用了多晶硅薄膜的TFT应用于驱动像素开关元件的外围电路部。
另一方面，为了减少TFT阵列衬底的制造成本(cost)，研讨了掩模(mask)工序数的减少。因此，为了使半导体薄膜、栅电极或信号线与上层的像素电极进行电连接，采用在形成在它们之间的绝缘膜中在一次的工序中形成接触孔的制造方法。由此，最上层的像素电极经接触孔与半导体薄膜或各导电膜连接。
这样，半导体薄膜与由ITO等透明导电膜构成的像素电极电连接。但是，若使半导体薄膜与ITO直接接触，则表现出非欧姆(ohmic)性接触且为高电阻接触(contact)。因此，研讨了在半导体薄膜上设置Mo、Cr、W、Ti等接触金属膜的结构。在该结构中，从ITO供给的电位一旦被接触金属膜接收，就从该接触金属膜向半导体薄膜供给。
参照图6和图7，说明现有的显示装置。图6是作为现有的显示装置的一部分的电容器的平面图。图7是作为现有的显示装置的一部分的电容器的剖面图，是图6中的沿C-C’线的剖面图。如图6和图7所示，在现有的显示装置中，首先，在绝缘衬底等衬底1上形成氮化硅膜2和氧化硅膜3，作为基底膜。在氧化硅膜3上的预定位置形成半导体薄膜14。进而，在半导体薄膜14上形成接触金属膜5。在接触金属膜5/半导体薄膜14上形成栅极绝缘膜6，用以覆盖它们。然后，在栅极绝缘膜6上的与接触金属膜5对置的位置处，形成栅极金属电极7。利用半导体薄膜14和在半导体薄膜14上所形成的接触金属膜5形成电容器的一个电极。栅极金属电极7与位于其下部的电容器电极对置配置。然后，在栅极金属电极7与下部的电容器电极之间配置栅极绝缘膜6。
此时，栅极金属电极7以完全覆盖接触金属膜5/半导体薄膜14的电容器电极的方式形成。即，在现有的显示装置中，作为电容器的一个电极的接触金属膜5/半导体薄膜14在俯视图中与作为电容器的另一电极的栅极金属电极7相比配置在内侧并被覆盖。因此，在接触金属膜5/半导体薄膜14端部的栅极绝缘膜6的台阶覆盖(stepcoverage)恶化，造成栅绝缘耐压的降低。由此，现有的显示装置的可靠性和成品率均差。
[专利文献1]特开2002-311453号公报
这样，在现有的显示装置中，存在栅极绝缘膜的接触金属膜/半导体薄膜端部的台阶覆盖差、栅绝缘耐压低的问题。
发明内容
本发明是为了解决这样的问题而进行的，其目的在于提供一种高成品率且可靠性高的显示装置及其制造方法。
本发明的显示装置包括：衬底；电容器下部电极，具有在上述衬底上所形成的多晶硅膜和在上述多晶硅膜上所设置的接触金属膜；栅极绝缘膜，形成在上述电容器下部电极上；以及栅极金属电极，在上述栅极绝缘膜上的与上述电容器下部电极对置的位置处，在俯视图中被配置在上述电容器下部电极的内侧的方式形成。
按照本发明，可提供一种高成品率且可靠性高的显示装置及其制造方法。
附图说明
图1是表示用于本发明实施方式的显示装置的TFT阵列衬底的结构的平面图。
图2是作为本发明实施方式1的显示装置的一部分的电容器的平面图。
图3是作为本发明实施方式1的显示装置的一部分的电容器的剖面图。
图4是作为本发明实施方式2的显示装置的一部分的电容器的俯视图。
图5是作为本发明实施方式2的显示装置的一部分的电容器的剖面图。
图6是作为现有的显示装置的一部分的电容器的平面图。
图7是作为现有的显示装置的一部分的电容器的剖面图。
具体实施方式
以下，说明可应用本发明的实施方式。以下的说明与实施方式有关，而本发明并不限定于以下情形。
图1是表示用于本发明实施方式的显示装置的TFT阵列衬底的结构的平面图。首先，参照图1说明以下的实施方式。作为具有该TFT阵列衬底的显示装置，有液晶显示装置或有机EL显示装置等平面型显示装置(平板显示器(flat-panel display))。在此处，说明作为显示装置的一例的液晶显示装置。
本发明的实施方式的显示装置有衬底110。衬底110例如是将TFT120排列成阵列状的TFT阵列衬底。在衬底110上，设置显示区111和包围显示区111而设置的边框区112。在该显示区111上，形成多条栅极布线(扫描信号线)113和多条信号线(显示信号线)114。多条栅极布线113被平行地设置。同样，多条信号线114也被平行地设置。栅极布线113与信号线114相互交叉地被形成。栅极布线113与信号线114正交。于是，被邻接的栅极布线113和信号线114包围的区域成为像素117。从而，在衬底110上，像素117被排列成矩阵(matrix)状。
进而，在衬底110的边框区112上，设置扫描信号驱动电路部115和显示信号驱动电路部116。栅极布线113从显示区111至边框区112延伸设置。然后，栅极布线113在衬底110的端部与扫描信号驱动电路部115连接。信号线114也同样地从显示区111至边框区112延伸设置。然后，信号线114在衬底110的端部与显示信号驱动电路部116连接。在扫描信号驱动电路部115附近，连接外部布线118。另外，在显示信号驱动电路部116附近，连接外部布线119。外部布线118、119例如是FPC(Flexible Printed Circuit：挠性印刷电路)等的布线衬底。
经外部布线118、119对扫描信号驱动电路部115和显示信号驱动电路部116供给来自外部的各种信号。扫描信号驱动电路部115依据来自外部的控制信号，对栅极布线(扫描信号线)113供给栅极信号(扫描信号)。按照该栅极信号，依次选择栅极布线113。显示信号驱动电路部116依据来自外部的控制信号或显示数据(data)，对信号线114供给显示信号。由此，可对各像素117供给与显示数据对应的显示电压。
在像素117内，形成至少1个TFT120、电容器130和液晶像素140。电容器130具有电容器上部电极和电容器下部电极。而且，电容器上部电极与电容器下部电极夹持绝缘膜对置地配置。另外，液晶像素140具有像素电极141和对置电极。而且，像素电极141与对置电极夹持液晶对置地配置。再有，对置电极形成在后述的对置衬底上，共同地与液晶层连接。TFT120被配置在信号线114与栅极布线113的交叉点附近。例如，该TFT120将显示电压供给像素电极。即，按照来自栅极布线113的栅极信号，作为开关元件的TFT120导通(on)。由此，从信号线114将显示电压施加到与TFT的信号线连接的像素电极。于是，在像素电极与对置电极之间，产生与显示电压对应的电场。另外，即使是不由电容器130对像素电极141施加显示电压的情形，也可持续保持像素电极141的电荷。再有，在衬底110的表面上，形成取向膜(未图示)。
进而，对置衬底与TFT阵列衬底对置地配置。对置衬底例如是滤色片(color filter)衬底，被配置在观察侧。在对置衬底上，形成滤色片、黑矩阵(black matrix)(BM)和取向膜等。然后，液晶层被夹持在衬底110与对置衬底之间。即，在衬底110与对置衬底之间注入液晶。进而，在衬底110和对置衬底的外侧的面上设置偏光板和相位差板等。另外，在液晶显示面板的反观察侧，配置背光单元(backlightunit)等。
利用像素电极141与对置电极之间的电场驱动液晶，衬底间的液晶的取向方向发生变化。由此，通过液晶层的光的偏振状态发生变化。即，通过偏光板后变为线偏振光的光的偏振状态因相位差板和液晶层而变化。具体地说，在透射区，由于设置在TFT阵列衬底侧的偏光板，来自背光单元的光变为线偏振光。然后，由于该线偏振光通过TFT阵列衬底侧的相位差板、液晶层和对置衬底侧的相位差板，偏振状态发生变化。另一方面，在反射区，从液晶显示面板的观察侧入射的外部光因对置衬底侧的偏光板而变为线偏振光。于是，该光因来回经过对置衬底侧的相位差板和液晶层，偏振状态发生变化。
而且，通过对置衬底侧的偏光板的光量因偏振状态而发生变化。即，在从背光单元透过液晶显示面板的透射光和被液晶显示面板反射的反射光之中，通过观察侧的偏光板的光的光量发生变化。液晶的取向方向因所施加的显示电压而变化。从而，通过控制显示电压，可使通过观察侧的偏光板的光量发生变化。即，按每个像素改变显示电压，由此，可显示所希望的图像。
具体地说，在进行黑显示的情况下，由于相位差板和液晶层，使光成为具有与观察侧的偏光板的吸收轴大致相同的振动方向(偏振面)的线偏振光。由此，几乎所有的光可被观察侧的偏光板遮挡，进行黑显示。另一方面，在进行白显示的情况下，由于相位差板和液晶层，成为与观察侧的偏光板的吸收轴大致正交的方向的线偏振光，或圆偏振光。由此，由于光通过观察侧的偏光板，故可进行白显示。这样，用栅极信号和源极(source)信号控制施加在每个像素上的显示电压。由此，液晶层的取向发生变化，偏振状态与显示电压相对应。因而，可显示所希望的图像。
发明的实施方式1
以下，用图2和图3说明实施方式1的显示装置。图2是作为发明实施方式1的显示装置的一部分的电容器130的平面图。图3是作为发明实施方式1的显示装置的一部分的电容器130的剖面图，是图2中的沿A-A’线的剖面图。首先，说明实施方式1的显示装置的结构。在玻璃衬底或石英衬底等具有透射性的绝缘衬底等衬底1上形成氮化硅膜2和氧化硅膜3，作为基底膜。再有，关于TFT的结构，由于与以往广泛使用的顶栅型的多晶硅TFT相同，故省略其说明。
在氧化硅膜3上的预定位置形成多晶硅膜4。进而，在多晶硅膜4上形成接触金属膜5。接触金属膜5以小于多晶硅膜4的面积并且不从多晶硅膜4露出的方式配置。在此处，多晶硅膜4与接触金属膜5的层叠结构成为电容器下部电极20。在接触金属膜5上形成栅极绝缘膜6，以覆盖电容器下部电极20。
然后，在栅极绝缘膜6上的与电容器下部电极20对置的位置处，形成栅极金属电极7。该栅极金属电极7成为电容器上部电极。此时，栅极金属电极7与电容器下部电极20相比形成在内侧，优选与接触金属膜5相比形成在内侧。即，在俯视图中，作为电容器的一个电极的电容器下部电极20与作为电容器的另一电极的栅极金属电极7相比，在外侧露出地配置。再有，在电容器下部电极20的整个圆周，在电容器下部电极20的边缘部上不配置栅极金属电极7。根据这样的结构，栅极绝缘膜6的电容器下部电极20的端部上的台阶覆盖变得良好。但是，只有栅极金属电极7的引出布线2 1以超越电容器下部电极20的边缘部的方式被构图(patterning)。引出布线21与栅极金属电极7为相同层(1ayer)，被一体地形成。从而，引出布线21以外的与栅极金属电极7为相同层的导电层在电容器下部电极20的整个圆周不配置在电容器下部电极20的边缘部上。另外，栅极金属电极7的引出布线21的宽度为15μm以下。由此，可使引出布线21超越电容器下部电极20的边缘部的部位减小。从而，可防止引出布线21与电容器下部电极20之间的绝缘破坏。因而，可得到高成品率且可靠性高的显示装置。
进而，在栅极金属电极7上，形成层间绝缘膜8，以覆盖栅极金属电极7。在层间绝缘膜8上形成保护膜10。在此处，从栅极金属电极7引出2条引出布线21。2条引出布线21从栅极金属电极7的对置的端部引出。引出布线21例如连接邻接的像素的栅极金属电极7之间。经该引出布线21，将共同电压供给栅极金属电极7。另一方面，电容器下部电极20例如与TFT120的漏极(drain)连接，供给显示电压。于是，利用由栅极金属电极7构成的电容器130来保持电位。
接着，说明实施方式1的显示装置的制造方法。首先，在玻璃衬底或石英衬底等具有透射性的绝缘衬底1上形成基底膜。作为基底膜，可用氮化硅膜2或氧化硅膜3、或者它们的层叠膜。接着，用等离子体(plasma)CVD法形成厚度为50～70nm的非晶硅(amorphoussilicon)膜。其后，用准分子激光退火(excimer laser anneal)或YAG激光退火(laser anneal)等，使非晶硅膜熔融、冷却并固化，由此，得到多晶硅膜。然后，在该多晶硅膜上用照相制版法形成抗蚀剂图形(resist pattern)。采用经该抗蚀剂图形的干法刻蚀(dry etching)对多晶硅膜进行构图，将多晶硅膜4加工成岛状。其后，除去抗蚀剂图形。由此，多晶硅膜4形成在成为TFT120的部位和成为电容器130的部位。
在将多晶硅膜4形成为岛状后，在其上将Mo、Cr、W、Ti等接触金属膜5成膜。其后，在成为TFT120的S/D区(源极/漏极区)的部位和成为电容器130的部位进行构图，以保留接触金属膜5。由此，形成电容器下部电极20。
在多晶硅膜4和接触金属膜5形成后，以覆盖它们的方式在衬底1的整个面上用等离子体CVD法形成栅极绝缘膜6。由此，栅极绝缘膜6覆盖成为TFT120的部位的多晶硅膜4/接触金属膜5、以及成为电容器130的部位的电容器下部电极20。作为栅极绝缘膜6，可使用氮化硅膜(SiNx)、氧化硅膜(SiOx)、氧氮化硅膜(SiOxNy)或它们的层叠膜。在栅极绝缘膜6形成后，采取使用了DC磁控管(magnetron)的溅射(sputtering)法，形成成为栅极金属电极7的导电膜。导电膜是Mo、Cr、W、Al、Ta或以它们为主成分的合金膜。
形成成为栅极金属电极7的导电膜后，进行构图。由此，成为TFT120的部位的栅电极和成为电容器130的电容器上部电极的部位的栅极金属电极7同时形成。此时，电容器上部电极与电容器下部电极20相比形成在内侧，特别是与接触金属膜5相比形成在内侧。即，在俯视图中，与作为电容器的另一电极的栅极金属电极7相比，将作为电容器的一个电极的电容器下部电极20形成到外侧。但是，将栅极金属电极7的引出布线21进行构图，使之超越电容器下部电极20的边缘部。此时，使引出布线的宽度为15μm以下。
在此处，引出布线21超越电容器下部电极20的边缘部。从而，在电容器下部电极20上的栅极绝缘膜6的覆盖(coverage)不佳的情况下，在引出布线21与电容器下部电极20之间有发生绝缘破坏的可能性。在本实施方式中，由于使引出布线21的宽度为15μm以下，故可减小超越栅极绝缘膜6上的电容器下部电极20的边缘部的部分。由此，在引出布线21与电容器下部电极20之间，可防止发生绝缘破坏。因而，可得到高成品率且可靠性高的显示装置。
在栅极金属电极7的构图后，为了形成TFT120的S/D区，要进行杂质的引入。杂质的引入用离子(ion)注入法或离子掺杂(iondoping)法进行。作为在此处引入的杂质元素，可用P或B。如果引入P，则可形成n型的TFT。另外，如果引入B，则可形成p型的TFT。另外，可以用2道工序形成与栅极金属电极7相同的层的栅电极，以成为n型TFT用栅电极、p型TFT用栅电极。由此，可在同一衬底上分开制作n型和p型TFT。再有，为了提高TFT的可靠性，也往往采取LDD(Lightly Doped Drain：轻掺杂漏)结构。由此，TFT形成在S/D区。
在TFT的S/D区形成后，用等离子体CVD法形成由氧化硅膜或氮化硅膜等构成的层间绝缘膜8。层间绝缘膜8在电容器130中以覆盖栅极金属电极7的方式形成。另外，在TFT120中以覆盖栅电极的方式形成。其后，为使在上述工序中所引入的杂质激活，要施加400℃以上的热处理。
在施加了热处理后，在层间绝缘膜8上，采取使用了DC磁控管的溅射法，将成为信号线114的源极漏极金属(source drain metal)成膜。信号线114例如可使用Mo、Cr、W、Al、Ta或以它们为主成分的合金膜。另外，需要使源极漏极金属与由上层的ITO等构成的像素电极141电连接。因此，源极漏极金属是Mo、Cr、W、Ta或以它们为主成分的合金膜的单层或在最上层配置了Mo、Cr、W、Ta或以它们为主成分的合金膜的层叠结构。通过使用这些材料，可降低与上层的ITO的接触电阻。在源极漏极金属成膜后，用湿法刻蚀(wetetching)或干法刻蚀进行构图，形成信号线114。
在形成信号线114后，在层间绝缘膜8上，以覆盖信号线114的方式用等离子体CVD法形成保护膜10。保护膜10可使用使SiH4与NH3发生反应后生成的氮化硅膜。在形成保护膜10后，用干法刻蚀形成用于连接电容器下部电极20、栅极金属电极7或信号线114与上层的像素电极141。
对保护膜10进行刻蚀(etching)，由此，形成达到信号线114的接触孔。另外，通过对保护膜10和层间绝缘膜8进行刻蚀，可形成达到栅电极(栅极金属电极7)的接触孔。另外，通过对保护膜10、层间绝缘膜8和栅极绝缘膜6进行刻蚀，可形成达到接触金属膜5的接触孔。在1次的刻蚀工序中，形成达到信号线114的接触孔、达到栅电极(栅极金属电极7)的接触孔和达到接触金属膜5的接触孔，可简化制造工序。因而，可提高生产率。
在接触孔形成后，在保护膜10上采取使用了DC磁控管的溅射法形成像素电极141。再有，作为像素电极141，例如使用以氧化铟(indium)为主成分的ITO或IZO。另外，以覆盖接触孔的方式对像素电极141进行构图。由此，例如，将TFT120的漏极与像素电极141连接。另外，利用与像素电极141相同层的导电图形，连接信号线119与TFT120的源极。因而，可经TFT120对像素电极141供给来自信号线114的显示电压。另外，栅极金属电极7与像素电极141电连接。因而，可对栅极金属电极7供给显示电压。这样，TFT阵列衬底完成。并且，将该TFT阵列衬底用于液晶显示装置等装置。
如上所述，在俯视图中，栅极金属电极7在电容器电极20的内侧形成。由此，在栅极绝缘膜6的电容器下部电极20端部的台阶覆盖变得良好，栅极绝缘耐压得到提高。因而，可得到高成品率且可靠性高的显示装置。
发明的实施方式2
以下，用图4和图5说明实施方式2的显示装置。图4是作为发明的实施方式2的显示装置的一部分的电容器130的平面图。图5是作为发明的实施方式2的显示装置的一部分的电容器130的剖面图，是图4中的沿B-B’线的剖面图。
首先，说明实施方式2的显示装置的结构。在实施方式2的显示装置中，与实施方式1不同，不在栅极金属电极7上形成引出布线21。即，在电容器130中，与栅极金属电极7相同的层的金属与电容器下部电极20相比都形成在内侧。并且，在电容器下部电极20的整个圆周，在电容器下部电极20的边缘部上不配置栅极金属电极7。进而，除了实施方式1的结构外，还在保护膜10上形成连接图形12。连接图形12由与像素电极141相同的层形成。形成从连接图形12到达栅极金属电极7的接触孔11。由此，连接图形12与栅极金属电极7经接触孔11连接。用实施方式2中所示的连接图形12代替实施方式1中所示的栅极金属电极7的引出布线21。并且，利用连接图形12连接邻接像素的栅极金属电极7之间。
在此处，连接图形12由与像素电极141相同的导电层形成。从而，在连接图形12与电容器下部电极20之间，配置栅极绝缘膜6、层间绝缘膜8、保护膜10这3层绝缘膜。并且，在保护膜10上，配置连接图形12。即，在电容器下部电极20的边缘部上，从下起依次配置栅极绝缘膜6、层间绝缘膜8、保护膜10。并且，在保护膜10上配置连接图形12。通过采取这样的结构，可增厚连接图形12与电容器下部电极20之间的绝缘膜的膜厚。因而，能够可靠地防止电容器下部电极20的边缘部的绝缘破坏的发生。由此，可得到高成品率且可靠性高的显示装置。
接着，说明实施方式2的显示装置的制造方法。由于从衬底1上的氮化硅膜2的形成到成为栅极金属电极7的导电膜的成膜均与实施方式1相同，故省略其说明。在成为栅极金属电极7的导电膜成膜后，进行栅极金属电极7的构图。与实施方式1的情形不同，在栅极金属电极7的图形中不形成引出布线21。因此，对与栅极金属电极7相同层的金属(metal)进行构图，以使与电容器下部电极20相比全部配置在内侧。
在形成栅极金属电极7后，与实施方式1同样地，为了形成TFT120的S/D区，引入杂质。由于从TFT的S/D区的形成到保护膜10的成膜均与实施方式1相同，故省略其说明。在形成保护膜10后，与实施方式1同样地，形成用于将电容器下部电极20、栅极金属电极7或信号线114与上层的像素电极141连接的接触孔。同时，在保护膜10和层间绝缘膜8内形成接触孔11。这样，接触孔11以通过保护膜10和层间绝缘膜8而到达栅极金属电极7的方式形成。
在形成接触孔11后，在保护膜10上形成像素电极141和连接图形12。由此，连接上层的连接图形12与栅极金属电极7。因而，可经连接图形12，供给共同电位。利用以上的工序完成TFT阵列衬底。
从以上可见，栅极绝缘膜6的电容器下部电极20的边缘部上的台阶覆盖变得良好，栅绝缘耐压得到提高。另外，可用相同的工序形成各个接触孔。进而，可用相同的工序形成像素电极141和连接图形12。由此，可防止工序数的增加。因此。可提高生产率。因而，按照本发明，可提供高生产率、高可靠性、高成品率的显示装置。
Claims (6)
1.一种显示装置，其特征在于，具有：
衬底；
电容器下部电极，具有形成在上述衬底上的多晶硅膜和设置在上述多晶硅膜上的接触金属膜；
栅极绝缘膜，形成在上述电容器下部电极上；以及
栅极金属电极，在上述栅极绝缘膜上的与上述电容器下部电极对置的位置上，以在俯视图中配置在上述电容器下部电极的内侧的方式形成。
2.如权利要求1的显示装置，其特征在于，
从上述栅极金属电极引出的宽度为15μm以下的引出布线超越上述电容器下部电极的边缘部。
3.如权利要求1的显示装置，其特征在于，
上述栅极金属电极通过接触孔与上层的连接图形连接，
上述上层的连接图形超越上述电容器下部电极的边缘部。
4.一种显示装置的显示方法，其特征在于，包括如下工序：
电容器下部电极形成工序，在衬底上，形成具有多晶硅膜和配置在上述多晶硅膜上的接触金属膜的电容器下部电极；
栅极绝缘膜形成工序，在上述电容器下部电极上形成栅极绝缘膜；以及
栅极金属电极形成工序，在上述栅极绝缘膜上形成在俯视图中被配置在上述电容器下部电极的内侧的栅极金属电极。
5.如权利要求4所述的显示装置的制造方法，其特征在于，
在上述栅极金属电极形成工序中，以超越上述电容器下部电极的边缘部的方式，形成从上述栅极金属电极引出的宽度为15μm以下的引出布线。
6.如权利要求4所述的显示装置的制造方法，其特征在于，
还包括连接图形形成工序，以超越上述电容器下部电极的边缘部的方式，在上述栅极金属电极的上层形成通过接触孔与上述栅极金属电极连接的连接图形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006303826 | 2006-11-09 | ||
| JP2006303826A JP2008122504A (ja) | 2006-11-09 | 2006-11-09 | 表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101179084A true CN101179084A (zh) | 2008-05-14 |
Family
ID=39405253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101860202A Pending CN101179084A (zh) | 2006-11-09 | 2007-11-09 | 显示装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080157275A1 (zh) |
| JP (1) | JP2008122504A (zh) |
| KR (1) | KR20080042691A (zh) |
| CN (1) | CN101179084A (zh) |
| TW (1) | TW200821722A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390606A (zh) * | 2012-05-07 | 2013-11-13 | 三星显示有限公司 | 半导体器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283863A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | Ｍｏｓ型半導体装置 |
| JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JP4332244B2 (ja) * | 1998-10-30 | 2009-09-16 | シャープ株式会社 | Ｍｏｓ型容量素子 |
| JP4588833B2 (ja) * | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
| JP3829028B2 (ja) * | 1999-06-25 | 2006-10-04 | シャープ株式会社 | 表示素子および投射型表示装置 |
| JP4939689B2 (ja) * | 2000-01-26 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3700697B2 (ja) * | 2002-02-12 | 2005-09-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4128588B2 (ja) * | 2006-03-03 | 2008-07-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2006
- 2006-11-09 JP JP2006303826A patent/JP2008122504A/ja active Pending
-
2007
- 2007-09-04 TW TW096132858A patent/TW200821722A/zh unknown
- 2007-09-10 US US11/852,732 patent/US20080157275A1/en not_active Abandoned
- 2007-11-02 KR KR1020070111315A patent/KR20080042691A/ko not_active Application Discontinuation
- 2007-11-09 CN CNA2007101860202A patent/CN101179084A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390606A (zh) * | 2012-05-07 | 2013-11-13 | 三星显示有限公司 | 半导体器件 |
| US9659970B2 (en) | 2012-05-07 | 2017-05-23 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
| CN103390606B (zh) * | 2012-05-07 | 2017-11-17 | 三星显示有限公司 | 半导体器件 |
| US10121803B2 (en) | 2012-05-07 | 2018-11-06 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080157275A1 (en) | 2008-07-03 |
| TW200821722A (en) | 2008-05-16 |
| JP2008122504A (ja) | 2008-05-29 |
| KR20080042691A (ko) | 2008-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7824952B2 (en) | Display apparatus and method of manufacturing thereof | |
| US8174012B2 (en) | Organic light emitting diode display device and method of manufacturing the same | |
| CN101752364B (zh) | 用于显示设备的阵列基板及其制造方法 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| CN100541743C (zh) | 薄膜晶体管、其制造方法以及显示装置 | |
| KR100915159B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN107346083B (zh) | 显示装置 | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| CN1988164A (zh) | 薄膜晶体管装置及其制造方法以及显示装置 | |
| US7388229B2 (en) | Thin film transistor substrate, manufacturing method of thin film transistor, and display device | |
| CN100580936C (zh) | 显示装置及其制造方法 | |
| CN1302327C (zh) | 用于防止液晶显示器件中的断开的结构及其制造方法 | |
| EP1890333A2 (en) | Display device and method of making the same | |
| JP2019040026A (ja) | 表示装置 | |
| CN101179084A (zh) | 显示装置及其制造方法 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR20070109162A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2001339065A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| KR100556347B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101294693B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR920006192B1 (ko) | 평판 디스플레이용 박막 트랜지스터 | |
| CN117954451A (zh) | 阵列基板及其制备方法、显示面板和电子装置 | |
| CN112271185A (zh) | 阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080514 |