JP3829028B2 - 表示素子および投射型表示装置 - Google Patents
表示素子および投射型表示装置 Download PDFInfo
- Publication number
- JP3829028B2 JP3829028B2 JP18014999A JP18014999A JP3829028B2 JP 3829028 B2 JP3829028 B2 JP 3829028B2 JP 18014999 A JP18014999 A JP 18014999A JP 18014999 A JP18014999 A JP 18014999A JP 3829028 B2 JP3829028 B2 JP 3829028B2
- Authority
- JP
- Japan
- Prior art keywords
- display element
- signal line
- electrode
- additional capacitor
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明が属する技術分野】
本発明は、液晶表示素子に代表される表示素子、および投射型の表示装置に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（Thin Film Transistor:以後「ＴＦＴ」と略称する）を液晶駆動用のスイッチング素子として用いる液晶表示素子の開発が、活発に行われている。図２１は、従来技術の液晶表示素子の１種類であるドライバ一体型の液晶表示素子１の平面模式図である。ドライバ一体型の液晶表示素子１は、主基板３、対向基板４、ゲートドライバ５、ソースドライバ６、ビデオ信号線７、およびＴＦＴアレイ部８を含む。ゲートドライバ５は、シフトレジスタ１１とバッファ１２とから構成される。ソースドライバ６は、シフトレジスタ１５とバッファ１６と複数のアナログスイッチ１７とから構成される。ＴＦＴアレイ部８は、複数本の走査線２１、複数本の信号線２２、複数のＴＦＴ２５、複数の画素２６、複数の付加容量部３７、および付加容量部用配線４３とを含む。画素２６は、液晶と、画素電極３１と、対向電極３２とを含む。
【０００３】
主基板３は、硝子または石英から構成される。主基板３と対向基板４とは、間隔を空けて相互に対向配置されている。ゲートドライバ５とソースドライバ６とビデオ信号線７とは、主基板３の上に配置されている。ソースドライバ６のアナログスイッチ１７は、ビデオ信号線７によって伝達される映像信号のサンプリングに用いられる。ＴＦＴアレイ部８は、主基板３と対向基板４との間に配置されている。
【０００４】
ＴＦＴアレイ部８において、走査線２１は、相互に平行に、主基板３上に配設されている。全走査線２１の一端は、ゲートドライバ５に接続されている。信号線２２は、走査線２１に直交して、主基板３上に配置されている。付加容量部用配線２３は、走査線２１に平行に、主基板３上に配設されている。２本の信号線２２および２本の走査線２１に囲まれた主基板３上の矩形の領域内に、画素２６が１つずつ割当てられ、ＴＦＴ２５、画素２６の画素電極３１、および付加容量部２７が該矩形領域内にそれぞれ１つずつ配設されている。対向電極３２は、対向基板４上に配設される。液晶は、画素電極３１と対向電極３２との間に封入されている。ＴＦＴ２５のゲート電極３５は走査線２１に接続され、ソース電極３６は信号線２２に接続され、ドレイン電極３７は画素電極３１に接続されている。付加容量部２７は、ＴＦＴ２５のドレイン電極３７と付加容量部用配線２３との間に介在される。付加容量部用配線２３には、対向電極と同じ電位の電圧が印加されている。付加容量部２７は、付加容量部用配線２３に接続される一方電極３８と、一方電極３８に対向する他方電極３９とを含む。
【０００５】
図２２は、図２１の構成の液晶表示素子１の主基板３表面内の画素１個分の領域の拡大平面図である。図２３は、図２２の主基板３のＡ−Ａ断面図である。図２２と図２３とを合わせて、液晶表示素子１の具体的な製造工程を説明する。なお図２２では、後述する各種の絶縁膜は省略しており、かつ画素電極３１を仮想的に示している。
【０００６】
最初に、絶縁性の主基板３の上に、４０ｎｍ〜６０ｎｍの厚さの多結晶シリコンの薄膜片が形成される。次いで、８０ｎｍ〜１５０ｎｍの厚さのゲート絶縁膜４２が、スパッタリング法またはＣＶＤ法を用いて形成される。ゲート絶縁膜形成後、後に付加容量部２７の他方電極３９となるべき多結晶シリコン薄膜片内の一部分に、リンイオンが１×１０15ｃｍ-2の濃度でイオン注入される。イオン注入をゲート電極３５および付加容量部２７の一方電極３８の形成前に行うのは、以下の理由に基づく。ゲート電極３５および一方電極３８形成後にイオン注入を行う場合、ゲート電極３５および一方電極３８があるので、多結晶シリコン薄膜片内のゲート電極３５および一方電極３８の下方の部分にイオンが注入されない。多結晶シリコン薄膜片内のゲート電極３５および一方電極３８の下方の部分にイオンを注入するために、イオン注入は、ゲート電極３５および一方電極３８の形成前に行われている。
【０００７】
次に、走査線２１、ゲート電極３５、付加容量部用配線２３、および付加容量部２７の一方電極３８が、ゲート絶縁層４６の上に形成される。これらの配線２１，２３および電極３５，３８の形成工程は、金属または低抵抗の多結晶シリコンからなる薄膜の成膜工程と、該薄膜を所定形状にパターニングする工程とを含む。付加容量部用配線２３は、表示素子完成後に画素電極３１の中央部と重なる位置に、配置されている。次に、ＴＦＴ２５の導電型の決定のために、ゲート電極３５の上方から、１×１０15ｃｍ-2の濃度でリンイオンがイオン注入される。この結果ゲート電極３５の下に、ＴＦＴ２５のチャンネル部４５が形成される。
【０００８】
チャンネル部形成後、シリコン酸化膜またはシリコン窒化膜から成る第１層間絶縁膜４６が、チャンネル部形成後の主基板３の全表面に重ねて形成される。次いで、第１層間絶縁膜４６およびゲート絶縁膜４２を貫く２つのコンタクトホール４７，４８が形成される。次いで、信号線２２、ソース電極３６、およびドレイン電極３７が、アルミニウムなどの低抵抗の金属を用いて形成される。この結果ＴＦＴ２５が完成する。次に、第２層間絶縁膜４９が、ＴＦＴ完成後の主基板３の全表面に重ねて形成され、さらに第２層間絶縁膜を貫くコンタクトホール５０が形成される。コンタクトホール形成後、ＩＴＯ等の透明導電膜からなる画素電極３１が、第２層間絶縁膜４９上に形成される。以上の処理によって、液晶表示素子１の主基板３上の部品が完成する。
【０００９】
図２１に示すドライバ一体型の液晶表示素子には、フリッカの問題がある。フリッカの軽減のための対策として、ソース反転駆動法が知られている。ソース反転駆動法では、隣合う信号線２２に相互に逆極性の信号を供給することによって、液晶を駆動する。本件出願人は、特開平７−１６０２２８号公報において、ソース反転駆動法を用いた表示素子を提案している。前記表示素子では、１本の信号線にＴＦＴを介して接続された全画素電極に対向する対向電極が一体化されて、短冊状の電極になっている。さらに前記表示素子では、画素電極に供給される信号と逆極性の信号が、該画素電極に対向する短冊状の電極に供給されている。
【００１０】
近年、液晶表示素子の画素ピッチは、縮小されつつある。１画素の画素ピッチが３０μｍ以下の液晶表示素子、さらには画素ピッチが２０μｍ以下の液晶表示素子の開発が進んでいる。特に携帯用のプロジェクタ、すなわち携帯用の投射型の表示装置には、表示装置の小型化のために、表示領域の対角が１インチ以下でありかつ画素配列が高精細な液晶表示素子が用いられる。このような高精細の液晶表示素子は、開口率の向上のために、信号線２２と直交する方向に並んで隣合う画素電極３１間の間隔を４μｍ以下とし、図２２および図２３で示したように、画素電極３１の分離を信号線２２上で行っている。
【００１１】
ソース反転駆動法を用いた液晶表示素子では、信号線２２と直交する方向に並んで隣合う画素電極３１に印加される電圧の極性が異なるので、画素電極３１間の間隔が狭くなるほど、画素電極３１の該直交する方向の両端部において、電界の乱れが生じる。電界が乱れている部分には、液晶のリバースチルトドメインが発生する。なお図２２では、リバースチルトドメインが発生する領域に、斜線を付している。
【００１２】
【発明が解決しようとする課題】
以上説明した従来技術のソース反転駆動型の液晶表示素子１において、液晶のリバースチルトドメインは、液晶表示素子の表示品位の低下の一因になっている。リバースチルトドメインに起因する表示品位低下の防止のために、従来技術の液晶表示素子１は、液晶層内のリバースチルトドメインが発生する部分を覆う遮光部をさらに有し、該部分に入射する光または該部分から射出する光を遮蔽している。遮光膜が設けられる場合、液晶表示素子１の実質的な開口率が低下してしまうので、好ましくない。従来技術のソース反転駆動型の液晶表示素子１の実質的な開口部は、走査線２１と信号線２２とＴＦＴ２５と付加容量部２７と付加容量部用配線２３とが配置された領域、および液晶のリバースチルトドメインが発生する領域を、全画素２６が配置された領域から除いた残余領域だけになっている。画素ピッチが３０μｍ以下になった場合、液晶表示素子の実質的な開口部は、特に小さくなる。
【００１３】
本発明の目的は、ソース反転駆動法を用いた表示素子において、実質的な開口率を低下させることなく表示品位を向上させることが可能な表示素子、および小型化が容易な投射型表示装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、複数の画素電極と、
電界の変化に応じて表示に関する状態が変化する表示媒体層と、
表示媒体層を介して各画素電極とそれぞれ対向する対向電極と、
画素電極に供給されるべき信号が与えられる信号線と、
各画素電極と信号線との間に介在されるスイッチング素子と、
一対の電極をそれぞれ有する複数の付加容量部と、
付加容量部のいずれか一方の電極に接続されるまたは付加容量部のいずれか一方の電極を兼ねる付加容量部用配線と、
光を遮光する遮光部とを含み、
予め定める基準方向に平行に並んで隣合う画素電極に供給される信号の極性は、相互に逆転しており、
付加容量部用配線は、基準方向に平行に並んで隣合う画素電極の間に、前記信号線との間に間隙を空けて配置されており、
遮光部は、前記付加容量部用配線と信号線との間の間隙に配置され、前記スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されていることを特徴とする表示素子である。
【００１５】
本発明に従えば、表示素子は、複数の画素を有するアクティブマトリクス型の表示素子になっている。各画素は、相互に対向する画素電極および対向電極と、両電極間に介在される表示媒体とを含む。表示素子において、基準方向に平行に並んで隣合う画素電極には、信号線からスイッチング素子を介して、相互に逆極性の信号が供給されるので、該隣合う画素電極の基準方向の両端部に電界の乱れが生じる。乱れた電界内にある表示媒体の状態は、画素電極および対向電極に供給される電気信号によって規定される状態と異なる状態になる。ゆえに基準方向に平行に並んで隣合う画素電極間の領域上、および該画素電極の基準方向の端部上の電界の乱れは、表示素子の表示品位の低下の原因になる。基準方向に平行に並んで隣合う画素電極間の領域に付加容量部用配線が配置されているので、表示素子は、該領域上および該画素電極の基準方向の端部上の電界の乱れに起因する表示品位の低下を防止することができる。
また本発明では、表示素子において、付加容量部用配線と信号線との間に間隙がある場合、該間隙に遮光部が配置されている。表示媒体層の中の画素電極および対向電極に挟まれていない部分、すなわち電界によって状態が制御されていない部分に入射または該部分から射出する光が遮光部によって遮光されるので、本発明の表示素子のコントラストは、遮光部の無い表示素子よりも向上する。
また本発明では、表示素子において、遮光部は、スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されている。これによって表示素子の製造工程において、遮光部の形成のためだけの工程を必要としない。本発明の表示素子は、遮光部のない表示素子の製造プロセスよりも製造プロセスを増加させることなく、製造することが可能になる。
【００１６】
また本発明の表示素子は、前記信号線は、前記基準方向に平行に並んで隣合う画素電極の間に配置され、
前記付加容量部用配線は、信号線と平行に、かつ信号線の近傍に配置されることを特徴とする。
【００１７】
本発明に従えば、表示素子では、付加容量部用配線が信号線の近傍にかつ信号線と平行に配置されているので、基準方向に平行に並んで隣合う画素電極の間の領域に、信号線および付加容量部用配線が配置される。これによって表示素子は、基準方向に平行に並んで隣合う画素電極間の領域上および該画素電極の基準方向の端部上の電界の乱れに起因する表示品位の低下を、防止することができる。
【００１８】
また本発明の表示素子は、前記表示媒体層は、液晶から形成されていることを特徴とする。
【００１９】
本発明に従えば、表示素子は、液晶表示素子になっている。液晶表示素子において、画素電極の基準方向の端部上の電界の乱れに起因して、該端部上にある液晶、および基準方向に平行に並んで隣合う画素電極の間の領域上にある液晶に、リバースチルトドメインが生じる。付加容量部用配線は、基準方向に平行に並んで隣合う画素電極の間の領域に配置されているので、表示媒体層内のリバースチルトドメインが生じている部分への光の入射またはリバースチルトドメインが生じている部分からの光の射出を防止する。これによって表示素子は、リバースチルトドメインに起因する表示品位の低下を防止することができる。
【００２０】
また本発明の表示素子は、前記画素電極の前記基準方向の両端部のうちの一方端部が、前記信号線に重畳されており、
前記画素電極の前記両端部のうちの他方端部が、前記付加容量部用配線に重畳されていることを特徴とする。
【００２１】
本発明に従えば、表示素子において、画素電極の基準方向の両端部が、信号線および付加容量部用配線にそれぞれ重畳されている。これによって表示品位の低下の原因となる表示媒体の表示に関する状態の乱れが生じる領域が、信号線および付加容量部用配線の配置領域とほぼ重なるので、表示に関する状態の乱れに起因する表示素子の表示品位の低下が防止される。
【００２６】
また本発明の表示素子は、前記スイッチング素子は、前記信号線に接続される第１端子と、前記画素電極に接続される第２端子とを有し、
第１端子から第２端子へ向かう方向は、前記付加容量部用配線の長手方向と略平行であることを特徴とする。
【００２７】
本発明に従えば、表示素子において、スイッチング素子における第１端子から第２端子への方向は、付加容量部用配線および信号線の長手方向と平行になっている。これによってスイッチング素子は、表示媒体の表示に関する状態の乱れが生じる領域内に、たとえば信号線近傍に、信号線と平行に配置可能になる。表示に関する状態の乱れが生じる領域内にスイッチング素子が配置された場合、スイッチング素子における第１端子から第２端子への方向が信号線の長手方向と直交している構成の従来技術の表示素子よりも、第１端子から第２端子への方向が信号線の長手方向と平行である構成の本発明の表示素子のほうが、開口率が向上する。これによって本発明の表示素子は、従来の表示素子よりも明るい表示を行うことができる。
【００２８】
また本発明の表示素子は、前記付加容量部は、前記画素電極に個別に対応しており、
前記各画素電極の付加容量部は、前記スイッチング素子を介して該各画素電極に接続される信号線の近傍に配置されることを特徴とする。
【００２９】
本発明に従えば、表示素子において、各画素電極の付加容量部は、スイッチング素子を介して該各画素電極に接続される信号線の近傍に配置されている。このために付加容量部と信号線とが、基準方向に平行に並んで隣合う画素電極間の領域に配置されるので、付加容量部と信号線とを接続する部材を該領域の外に配置する必要が無くなり、該部材の配置領域を覆う遮光層を設ける必要がなくなる。これによって各画素電極の付加容量部がスイッチング素子を介して該各画素電極に接続される信号線の近傍にある構成である本発明の表示素子は、各画素電極の付加容量部がスイッチング素子を介して該各画素電極に接続される信号線から離れている構成である従来技術の表示素子よりも、表示が明るくなる。
【００３４】
また本発明の表示素子は、前記画素電極のピッチは、３０μｍ以下であることを特徴とする。
【００３５】
本発明に従えば、表示素子において、画素電極のピッチは３０μｍ以下になっている。表示媒体の表示に関わる状態の乱れに起因する表示品位の低下が防止されているので、本発明の表示素子は、画素電極のピッチが３０μｍ以下になった場合、表示品位が良く高精細な小型の表示素子を実現することができる。
【００３６】
本発明は、上述の表示装置と、
表示素子に向かって光を放射する光源とを含み、
相互に対向する画素電極および対向電極と画素電極および対向電極間の表示媒体とを含んで構成される表示素子の各画素は、該画素電極および対向電極の間の電界に応じて、光源からの光を透過または遮光することを特徴とする投射型表示装置である。
【００３７】
本発明に従えば、投射型表示装置は、表示素子に含まれる複数の各画素が、光源から放射された光を透過または遮断させている。表示素子通過後の光をスクリーンに投射すれば、スクリーンに画像が表示される。表示媒体の表示にかかわる状態の乱れに起因する表示品位の低下を表示素子が防止しているので、表示品位を保ったまま、投射型表示装置の小型化が可能になる。
【００３８】
【発明の実施の形態】
図１は、本発明の第１の実施の形態である表示素子６１の主基板９３の１画素分の領域の拡大平面図である。図２は、図１の表示素子６１を用いた投射型の表示装置８１の概略的な平面模式図である。図３は、図１の表示素子６１の主基板９３の１画素分の領域のＢ−Ｂ端面図である。図１〜図３を合わせて説明する。
【００３９】
表示素子６１は、表示媒体層６３と、複数の画素電極６４と、画素電極６４と同数の対向電極６５と、画素電極６４と同数のスイッチング素子６６と、複数本の信号線６７と、画素電極６４と同数の付加容量部６８と、付加容量部用配線６９とを少なくとも含む。表示素子６１の表示領域には、複数の画素７１が並んでいる。単一の画素７１は、単一の画素電極６４および単一の対向電極６５と、両電極６４，６５間に介在される表示媒体とによって構成される。なお図２では、１種類の構成部品が複数ある場合、そのうちの一部だけに参照符を付している。画素７１の配列は、たとえば行列状である。
【００４０】
表示媒体層６３は、電界の変化に応じて表示に関する状態が変化する表示媒体から構成される。各画素電極６４は、表示媒体層６３を介して、各対向電極６５と１対１で対向する。各スイッチング素子６６は、信号線６７と各画素電極６４との間に介在される。画素電極６４に供給されるべき信号は信号線６７に与えられ、信号線６７からスイッチング素子６６を介して画素電極６４に供給される。各画素電極６４に供給される信号の極性は、該各画素電極６４と予め定める基準方向に平行に並んで隣合う他の画素電極６４に供給される信号の極性の逆極性になっている。スイッチング素子６６は、少なくとも２つの端子を有する。スイッチング素子６６の第１端子７３は、信号線６７に接続される。各スイッチング素子６６の第２端子７４は、各画素電極６４に接続される。
【００４１】
各付加容量部６８は、画素７１毎に１つずつ設けられている。各付加容量部６８は一対の電極７７，７８を有し、一方電極７７は、付加容量部用配線６９に接続される。付加容量部用配線６９は、予め定める基準方向７０に平行に並んで隣合う画素電極６４の間の領域に配置される。画素電極６４間の領域内に、信号線６７が長手方向を基準方向７０と直交させて配置されている場合、付加容量部用配線６９は、信号線６７と平行に、かつ信号線６７の近傍に配置されている。
【００４２】
画素電極６４は、好ましくは、該画素電極６４の基準方向７０の両端部のうちの一方端部６４Ａが、信号線６７に重畳され、かつ該両端部のうちの他方端部６４Ｂが、付加容量部用配線６９に重畳されている。なお画素電極６４の両端部６４Ａ，６４Ｂのうちのいずれか一方だけが、信号線６７または付加容量部用配線６９に重畳されていてもよい。
【００４３】
第１の実施の形態の表示素子６１は、たとえば、投射型表示装置８１のライトバルブとして用いられる。投射型表示装置８１は、表示素子６１の他に、光源８２を含む。光源８２は表示素子６１に向かって光を放射する。投射型表示装置８１の外部から表示素子６１に対して、映像を表す信号が与えられる。表示素子６１の各画素７１内の画素電極６４および対向電極６５間の電界は、与えられた信号に応じて規定される。各画素７１の表示媒体の表示に関する状態は、規定された電界に応じて定まり、この結果画素７１は光源８２からの光を透過または遮断する。光源８２から放射されて表示素子６１を通過した光をスクリーンに投射すれば、映像信号に応じた映像がスクリーンに表示される。スクリーンは、投射型表示装置８１に組込まれていても良く、投射型表示装置８１とは別個に用意されていても良い。
【００４４】
第１の実施の形態では、表示媒体層６３は液晶から形成されている。すなわち本実施の形態の表示素子６１は、ソース反転駆動方式のアクティブマトリクス型の液晶表示素子になっている。なお図２は、表示素子６１がドライバ一体型であり、スイッチング素子６６がＴＦＴである例を示している。図２では、表示素子６１が有する多数の画素７１のうち、２行２列の４つの画素７１および該４つの画素の周辺の部品だけを示し、対向基板９４を仮想線で描いている。なお図１では、表示媒体層６３、対向電極６５、対向基板９４、および後述する各種の絶縁層の記載が省略されており、画素電極６４を仮想的に示し、かつ付加容量部用配線６９に斜線を付している。
【００４５】
ＴＦＴを用いたドライバ一体型の表示素子６１の構成は以下の通りである。表示素子６１は、主基板９３、対向基板９４、ゲートドライバ９５、ソースドライバ９６、ビデオ信号線９７、およびＴＦＴアレイ部９８を含む。画素７１、付加容量部６８、付加容量部用配線６９、スイッチング素子であるＴＦＴ６６、および信号線６７は、ＴＦＴアレイ部９８に含まれる。ＴＦＴアレイ部９８は、さらに複数本の走査線９９を含む。ゲートドライバ９５は、シフトレジスタ１０１とバッファ１０２を含む。ソースドライバ９６は、シフトレジスタ１０５とバッファ１０６とサンプリング用の複数のアナログスイッチ１０７とを含む。アナログスイッチ１０７は、たとえばＴＦＴによって実現される。
【００４６】
主基板９３は、絶縁性を有する基板であり、たとえば硝子または石英から構成される。主基板９３と対向基板９４とは、間隔を空けて相互に対向配置されている。ゲートドライバ９５およびソースドライバ９６は、主基板９３の上に配置される。ＴＦＴアレイ部９８は、主基板９３と対向基板９４との間に配置される。
【００４７】
ＴＦＴアレイ部９８において、全信号線６７は、相互に平行に、かつ相互に間隔を空けて、主基板９３上に配設されている。各信号線６７は、各アナログスイッチ１０７を介して、ビデオ信号線９７に接続されている。アナログスイッチ１０７の開閉制御用の端子は、ソースドライバ９６のバッファ１０６を介して、ソースドライバ９６のシフトレジスタ１０５に接続されている。全走査線９９は、信号線６７と直交し、かつ相互に間隔を空けて、主基板９３上に配設されている。全走査線９９の一端は、ゲートドライバ９５のバッファ１０２を介して、ゲートドライバ９５のシフトレジスタ１０１に接続されている。主基板９３の表面内の２本の信号線６７および２本の走査線９９に囲まれた矩形の領域に、画素７１が１つずつ割当てられ、ＴＦＴ６６、付加容量部６８、および画素電極６４がそれぞれ１つずつ配置されている。付加容量部用配線６９は、主基板９３表面の信号線６９の近傍に、長手方向が信号線６７の長手方向と平行になるように、配設されている。
【００４８】
ＴＦＴ６６において、ソース電極がスイッチング素子の第１端子７３を兼ね、ドレイン電極がスイッチング素子の第２端子７４を兼ね、ゲート電極がスイッチング素子の開閉制御用の端子７５を兼ねている。ソース電極７３は信号線６７に接続され、ドレイン電極７４は画素電極６４に接続され、ゲート電極７５は走査線９９に接続されている。ＴＦＴ６６は、３つの電極７３〜７５の他に、半導体材料から成る活性層１１１を含む。ゲート電極７５と活性層１１１内のチャンネル部１１２とは、ゲート絶縁膜１１３を挟んで対向している。付加容量部６８は、ＴＦＴ６６のドレイン電極７４と付加容量部用配線６９との間に介在される。付加容量部６８の１対の電極７７，７８は、ゲート絶縁膜１１３を挟んで対向している。なお図３のＢ−Ｂ端面は、ＴＦＴ６６のソース電極７３、ゲート電極７５、ドレイン電極７４、および付加容量部６８を、この順で通っている。。
【００４９】
各対向電極６５は、対向基板９４の表面の各画素電極６４に対向する位置に配設される。対向基板９４上において、全画素７１の対向電極６５が一体化されて１枚の共通電極になっていてもよく、走査線９９に平行に並ぶ複数の画素の対向電極６５が一体化されて１本の帯状の電極になっていても良く、信号線６７に平行に並ぶ複数の画素の対向電極６５が一体化されて１本の帯状の電極になっていても良い。ビデオ信号線９７には、投射型表示装置８１がスクリーンに表示させるべき映像の信号が、装置８１の外部から供給されている。ソースドライバ９６のアナログスイッチ１０７は、ビデオ信号線９７に供給された映像信号のサンプリングに用いられる。ソースドライバ９６は、アナログスイッチ１０７の開閉制御を行う。ゲートドライバ９５は、各画素７１のＴＦＴ６６の開閉制御のための信号を、走査線９９に供給する。付加容量部用配線６９には、対向電極６５と同じ電位が印加されている。
【００５０】
図４（Ａ）は、映像の１フレームが２つのフィールドから構成される場合、奇数フィールドにおいて、表示素子６１の信号線６７に供給される信号の極性を示す模式図である。図４（Ｂ）は、図４（Ａ）と同じ場合、偶数フィールドにおいて、表示素子６１の信号線６７に供給される信号の極性を示す模式図である。なお図４（Ａ）および図４（Ｂ）の例では、表示素子６１の画素７１の配列が６行６列になっている。信号線６７に対応する細長い矩形において楕円内に記載された「＋」および「−」は、該信号線６７に供給される映像信号が正極性および負極性であることを示す。全信号線６７には、基準方向７０に順次並べられた順に、端から通し番号が付してある。
【００５１】
図４（Ａ）に示すように、奇数フィールドにおいては、全信号線６７のうちの奇数番目の信号線に、正極性の映像信号が印加され、全信号線６７のうちの偶数番目の信号線に、負極性の映像信号が印加されている。図４（Ｂ）に示すように、偶数フィールドにおいては、全信号線６７のうちの奇数番目の信号線に、負極性の映像信号が印加され、全信号線６７のうちの偶数番目の信号線に、正極性の映像信号が印加されている。各フィールドにおいて、各走査線９９は１回ずつ走査され、走査された走査線９９に接続されたＴＦＴ６６を介して、信号線６７から画素電極６４に映像信号が供給される。表示素子６１の１垂直走査期間毎に、各信号線６７に供給される映像信号の極性が逆転するので、１垂直走査期間毎に、各画素電極６４に印加される電圧の極性が逆転する。以上説明したように、基準方向に平行に並んで隣合う２つの画素電極に供給される信号の極性は、常に相互に逆転している。
【００５２】
第１の実施の形態の表示素子６１の製造工程を、図３および図５〜図７の端面図を参照して以下に説明する。なお図５〜図７は、製造中の表示素子１の主基板９３において、Ｂ−Ｂ端面と同じ位置の端面を示している。
【００５３】
最初に、半導体材料である多結晶シリコンから成る薄い膜片が、活性層１１１および該活性層の延在部として、絶縁性の主基板９３の表面上の所定の位置に、所定形状に形成される。多結晶シリコンの膜片は、４０ｎｍ以上６０ｎｍ以下の厚さに形成される。多結晶シリコンの膜片は、活性層１１１となる部分と、該部分から延在された部分とを含み、延在部分は付加容量部６８の他方電極７８として用いられる。膜片形成後、多結晶シリコンの膜片の延在部分に、リンイオンが導入される。これによって延在部分の抵抗率が、他方電極７８として利用可能な程度に低減されて、低抵抗膜になる。リンイオンは、たとえばイオン注入法を用いて、１×１０15ｃｍ-2の濃度で導入される。活性層形成後、主基板９３の表面全体に、活性層１１１および付加容量部他方電極７８に重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は、スパッタリング法またはＣＶＤ法を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。
【００５４】
ゲート絶縁膜形成後、導電性材料から成る走査線９９およびゲート電極７５が、ゲート絶縁膜１１３の表面に形成される。走査線９９およびゲート電極７５は、金属から形成されてもよく、低抵抗の多結晶シリコンから形成されてもよい。走査線９９およびゲート電極７５の形成工程は、導電性材料からなる薄膜をゲート絶縁膜に重ねて成膜する工程と、該薄膜を所定形状にパターニングする工程とを含む。ゲート電極７５は、走査線９９から延在された部分になっている。
【００５５】
またゲート電極７５と同一の材料によって、付加容量部６８の一方電極７７が、ゲート絶縁膜１１３の表面に形成される。一方電極７７は、好ましくは、走査線９９およびゲート電極７５と同一の工程で形成される。このように形成された一方電極７７と他方電極７８とがゲート絶縁層１１３を介して重なっている部分が、画素７１の付加容量を形成するための付加容量部７８となる。図１の例では、任意の単一の画素７１の画素電極６４に接続された付加容量部６８は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。
【００５６】
付加容量部７８の完成後、ＴＦＴ６６の導電型の決定のために、ゲート電極７７の上方から、１×１０15ｃｍ-2の濃度で、活性層１１１に不純物であるリンイオンが導入される。活性層１１１内のゲート電極７５と重なる部分には、リンイオンが導入されない。この結果活性層１１１内のゲート電極７５と重なる部分に、ＴＦＴ７８のチャンネル部１１２が形成される。図５は、チャンネル部形成後の状態を示す主基板９３の端面図である。
【００５７】
チャンネル部形成後、主基板９３の表面全体に、走査線９９とゲート電極７５と一方電極７７とに重ねて、第１層間絶縁膜１１４が形成される。第１層間絶縁膜１１４は、シリコン酸化膜で実現されている。第１層間絶縁膜形成後、第１コンタクトホール１１５と第２コンタクトホール１１６と第３コンタクトホール１１７とがそれぞれ形成される。第１コンタクトホール１１５は、活性層１１１の基準方向７０の両端部のうちの一方端部の上に設けられ、ゲート絶縁膜１１３および第１層間絶縁膜１１４を貫通している。第２コンタクトホール１１６は、活性層１１１の基準方向７０の両端部のうちの他方端部の上に設けられ、ゲート絶縁膜１１３および第１層間絶縁膜１１４を貫通している。第３コンタクトホール１１７は、付加容量部６８の一方電極７７の上に設けられ、第１層間絶縁膜１１４を貫通している。図６は、コンタクトホール形成後の状態を示す主基板９３の端面図である。
【００５８】
コンタクトホール形成後、信号線６７とソース電極７３とドレイン電極７４と付加容量部用配線６９とが、第１層間絶縁膜１１４の表面に、導電性材料を用いて形成される。これらの配線６７，６９および電極７３，７４には、たとえばアルミニウム（Ａｌ）などの低抵抗の金属が用いられる。ソース電極７３と信号線６７とは一体化されており、信号線６７内の活性層１１１と重なる部分が、ソース電極７３を兼ねる。ソース電極７３は、第１コンタクトホール１１５を介して、活性層１１１と接触する。ドレイン電極７３は、第２コンタクトホール１１５を介して、活性層１１１と接触する。この結果ＴＦＴ６６が完成する。
【００５９】
図１の例では、ＴＦＴ６６のソース電極７３からゲート電極を経てドレイン電極７４に向かう方向（以後「ソースドレイン方向」と称する）ＳＤは、基準方向７０と略平行になっている。付加容量部用配線６９は、第３コンタクトホール１１６を介して、一方電極７７に接続される。任意の単一の画素７１の画素電極６４に接続された付加容量部６８に接続された付加容量部用配線６９は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。基準方向に平行に並んで隣合う２つの画素電極６４間に配設された信号線６７および付加容量部用配線６９の間には、画素電極６４の法線方向から見て、間隙が空けられている。
【００６０】
次いで、主基板９３の表面全体に、信号線６７とソース電極７３とドレイン電極７４と付加容量部用配線６９とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１８が形成される。第２層間絶縁膜１１８は、画素電極６４と主基板９３上の他の部品とを絶縁するための絶縁膜の役割の他に、画素電極６４を配置するべき面を平滑化するための平滑化膜の役割をもつ。図７は、第２層間絶縁膜形成後の状態を示す主基板９３の端面図である。第２層間絶縁膜形成後、第４コンタクトホール１１９が形成される。第４コンタクトホール１１９は、ドレイン電極７４の上に設けられ、第２層間絶縁膜１１８だけを貫通している。
【００６１】
第４コンタクトホール形成後、画素電極６４が、第２層間絶縁膜１１８の表面に、透明な導電性材料を用いて形成される。画素電極６４の材料には、たとえばＩＴＯ（インジウム−錫酸化物）が用いられる。画素電極６４は、第４コンタクトホール１１９を介して、ドレイン電極７３に接続される。ドレイン電極７４がアルミニウムから形成され、画素電極６４がＩＴＯから形成される場合、ドレイン電極７４と画素電極６４とのオーミックコンタクトを取るために、ドレイン電極７４と画素電極６４との間になる位置に、図示しないバリアメタル層がさらに形成される。バリアメタル層は、チタン（Ｔｉ）、ＴｉＷ、Ｍｏ、またはＭｏＳｉから形成される。以上の処理によって、図３に示すように、主基板９３上に配置される全構成部品が完成する。
【００６２】
画素電極６４形成後、主基板９３の表面全体に、画素電極６４に重ねて、配向膜が形成される。主基板９３上の構成部品の製造の前後、または該構成部品の製造と平行して、対向基板９４の一方表面に全対向電極６５が形成され、さらに対向基板９４の表面全体に、対向電極６５に重ねて、配向膜が形成される。配向膜形成後、主基板９３と対向基板９４とが、配向膜を最近接させてつつ、所定の間隔を空けて対向配置され、両基板９３，９４の配向膜の間に表示媒体である液晶が封入される。以上の処理によって、表示素子６１が完成する。
【００６３】
なお図３、図５〜図７によって説明した表示素子６１の構成において、表示素子６１の構成部品の具体的な材質、形状、配置、製造方法等は、製造工程の最適例の１つであり、最適例に基づき製造された構成部品と同じ特徴を有する部品が製造可能であれば、他の材質、形状、配置、製造方法が用いられてもよい。
【００６４】
以上説明したように、第１の実施の形態の表示素子６１では、基準方向７０に平行に並んで隣合う画素電極６４間の領域、または画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂの近傍の位置に、付加容量部用配線６９が配置されている。これは以下の理由に基づく。表示素子６１において、基準方向７０に平行に並んで隣合う画素電極６４に相互に逆極性の信号が供給される場合、画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂ、および該端部６４Ａ，６４Ｂ近傍の領域上の電界に乱れが生じる。乱れた電界内にある表示媒体の状態は、画素電極６４および対向電極６５に供給される電気信号によって規定される状態と異なる状態になる。表示媒体が液晶であれば、乱れた電界内の液晶層にリバースチルトドメインが生じる。このような電界の乱れに基づく表示媒体の状態の乱れは、表示素子の表示品位の低下の原因になる。
【００６５】
第１の実施の形態の表示素子６１は、付加容量部用配線６９が、信号線６７と平行に、かつ信号線６７の近傍に配置されている。付加容量部用配線６９を挟んで隣合う２つの画素電極６４に相互に逆極性の信号が供給された場合、リバースチルトドメインが発生する領域が、付加容量部用配線６９が配置された領域とほぼ一致する。ゆえに第１の実施の形態の表示素子６１は、リバースチルトドメインに起因する表示品位の低下を防止することができる。
【００６６】
第１の実施の形態の表示素子６１において、画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂのうちの少なくとも一方が、信号線６７および付加容量部用配線７６のうちの少なくとも一方に重畳されている。このような構成の表示素子６１では、リバースチルトドメインが発生したとしても、リバースチルトドメインが発生する領域は信号線６７および付加容量部用配線７６の配置された領域に重なる。これによって第１の実施の形態の表示素子６１では、リバースチルトドメインに起因する表示品位の低下が起こらない。
【００６７】
第１の実施の形態の表示素子６１において、ＴＦＴ６６、信号線６７、付加容量部６８、および付加容量部用配線６９が遮光性を有する場合、表示素子６１の実質的な開口部は、全画素７１が配置された領域の中から、ＴＦＴ６６、信号線６７、付加容量部６８、および付加容量部用配線６９を配置した領域とリバースチルトドメインの発生領域とを除いた残余領域に相当する。第１の実施の形態の表示素子６１では、リバースチルトドメインの発生領域と信号線６７および付加容量部用配線７６の配置領域とがほぼ一致しているので、表示素子６１の実質的な開口部は従来技術の表示素子よりも拡大する。
【００６８】
図１の構成の表示素子６１を画素電極６４の法線方向から見た場合、信号線６７と該信号線近傍の付加容量部用配線６９との間には、間隙１２０が空いている。間隙１２０には画素電極６４が存在しないので、表示媒体層６３の該間隙１２０に対向する部分内の液晶に対して、光透過および遮光の切換え制御は行われていない。間隙１２０に対向する表示媒体層６３からの光漏れを防止するために、光を遮断する遮光部が、信号線６７と該信号線近傍の付加容量部用配線６９との間にさらに配置されていることが好ましい。
【００６９】
図８は、遮光部１２２が形成された表示素子１２１の主基板９３表面の中の１画素分の領域の拡大平面図である。図８で説明する表示素子１２１の遮光部１２１以外の構成は、図１〜図７で説明した表示素子６１と等しい。図８の表示素子１２１では、信号線６７と該信号線近傍の付加容量部用配線６９との間に、遮光部１２２が設けられている。これによって、付加容量部用配線６９および信号線６７の間の間隙１２０からの光漏れが防止されるので、表示素子１２１のコントラストが向上する。付加容量部用配線６９および信号線６７が遮光性を有するならば、表示媒体層６３の中の画素電極６４および対向電極６５に挟まれていない部分、すなわち両電極６４，６５間の電界によって表示に関する状態が制御されていない部分から射出する光または該部分に入射する光が、遮光部１２２と付加容量部用配線６９と信号線６７とによって遮光される。これによって表示素子１２１のコントラストがさらに向上する。
【００７０】
図８の表示素子１２１において、好ましくは、遮光部１２２は、ＴＦＴ６６の構成部品および付加容量部６８の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されている。たとえば付加容量部用配線６９が信号線６７と同一の材料によって形成される場合、遮光部１２２は、ゲート電極の材料またはバリアメタル層の材料から形成可能になる。これらの理由に基づき、表示素子１２１の製造工程において、遮光部１２２と前記いずれかの部品とを単一工程によって同時に形成することができる。ゆえに遮光部のない表示素子の製造プロセスよりも製造プロセスを増加させることなく、遮光部を有する表示素子１２１を製造することが可能になる。図８の例では、遮光部１２２は、走査線９９の延在部になっているので、走査線９９と同じ形成工程において形成される。以上のように図８の表示素子１２１は、製造工程を増加させることなく、付加容量部用配線６９および信号線６７の間の間隙１２０を遮光することができる。
【００７１】
図９は、本発明の第２の実施の形態である表示素子１３１の１画素分の領域の拡大平面図である。図１０は、図９の表示素子１３１の１画素分の領域のＣ−Ｃ端面図である。図９と図１０とを合わせて説明する。第２の実施の形態の表示素子１３１の構成部品のうち、第１の実施の形態の表示素子６１の構成部品と等しいものには同じ参照符を付し、説明は省略する。なお第２の実施の形態の表示素子１３１において、以下に説明する主基板９３上の部品構成以外の他の構成は、第１の実施の形態の表示素子６１の構成と等しい。
【００７２】
表示素子１３１は、表示媒体層６３と、複数の画素電極６４と、画素電極６４と同数の対向電極６５と、画素電極６４と同数のスイッチング素子６６と、複数本の信号線６７と、画素電極６４と同数の付加容量部１３２と、付加容量部用配線１３３とを少なくとも含む。表示素子１３１内の画素７１とスイッチング素子６６と信号線６７との構成および電気的な接続関係は、図１の表示素子６１と等しい。各画素電極６４に供給される信号の極性は、該各画素電極６４と基準方向７０に平行に並んで隣合う他の画素電極６４に供給される信号の極性の逆極性になっている。
【００７３】
各付加容量部１３２は、画素７１毎の１つずつ設けられている。各付加容量部１３２は２つの電極１３５，１３６を有し、一方電極１３５は付加容量部用配線１３３に接続される。付加容量部用配線１３３は、基準方向７０に平行に並んで隣合う画素電極６４の間の領域に配置される。付加容量部用配線１３３の一部分は、信号線６９の一部分に重畳されている。信号線６７が画素電極６４間の領域に長手方向を基準方向と直交させて配置されている場合、付加容量部用配線１３３は、信号線６７と平行に配置され、かつ画素電極６４の法線方向から見て、付加容量部用配線１３３の幅方向の一方端部が、信号線６７の幅方向の一方端部に重なっている。
【００７４】
画素電極６４は、好ましくは、該画素電極６４の基準方向７０の両端部のうちの一方端部６４Ａが、信号線６７に重畳され、かつ該両端部のうちの他方端部６４Ｂが、付加容量部用配線１３３に重畳されている。第２の実施の形態では、表示媒体層６３は液晶から形成されており、スイッチング素子６６がＴＦＴで実現されている。図１０のＣ−Ｃ端面は、ソース電極７３、ゲート電極７５、ドレイン電極７４、付加容量部１３２の中央部、および後述する第５コンタクトホールを、この順で通る。なお図９では、表示媒体層６３、対向電極６５、対向基板９４、および後述する各種の絶縁層の記載が省略されており、付加容量部用配線１３３およびその延在部ならびに画素電極６４を仮想的に示し、付加容量部用配線１３３およびその延在部に斜線を付している。
【００７５】
第２の実施の形態の表示素子１３１の製造工程を、図１０〜図１３の端面図を参照して以下に説明する。なお図１１〜図１３は、製造中の表示素子１３１の主基板９３において、Ｃ−Ｃ端面と同じ位置の端面を示している。
【００７６】
最初に、活性層１１１として用いられる多結晶シリコンから成る薄い膜片が、絶縁性の主基板９３の表面上に形成される。多結晶シリコンの膜片は、４０ｎｍ以上６０ｎｍ以下の厚さに形成される。活性層形成後、主基板９３の表面全体に、活性層１１１に重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は、スパッタリング法またはＣＶＤ法を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。ゲート絶縁膜形成後、導電性材料から成る走査線９９およびゲート電極７５が、ゲート絶縁膜１１３の表面に、薄膜形成工程とパターニング工程とによって形成される。走査線９９およびゲート電極７５は、金属から形成されてもよく、低抵抗の多結晶シリコンから形成されてもよい。
【００７７】
ゲート電極７５形成後、ＴＦＴ６６の導電型の決定のために、ゲート電極７５の上方から、１×１０15ｃｍ-2の濃度で、不純物であるリンイオンが活性層１１１に導入される。この結果活性層１１１内のゲート電極７５と重なる部分に、ＴＦＴ２５のチャンネル部１１２が形成される。図１１は、チャンネル部形成後の状態を示す主基板９３の端面図である。チャンネル部形成後、主基板９３の表面全体に、走査線９９とゲート電極７５とに重ねて、シリコン酸化膜である第１層間絶縁膜１１４が形成される。第１層間絶縁膜形成後、第１コンタクトホール１１５と第２コンタクトホール１１６とが形成される。図１２は、２つのコンタクトホール形成後の状態を示す主基板９３の端面図である。
【００７８】
コンタクトホール形成後、信号線６７とソース電極７３とドレイン電極７４と付加容量部他方電極１３６とが、導電性材料、たとえばアルミニウム（Ａｌ）などの低抵抗の金属を用いて、第１層間絶縁膜１１４の表面に形成される。ドレイン電極７４と付加容量部他方電極１３６とは一体化されており、ドレイン電極７４内の付加容量部一方電極１３５と重なる部分が、他方電極１３６を兼ねる。ソース電極７３は、第１コンタクトホール１１５を介して、活性層１１１と接触する。ドレイン電極７３は、第２コンタクトホール１１５を介して、活性層１１１と接触する。この結果ＴＦＴ６６が完成する。図９の例では、ＴＦＴ６６のソースドレイン方向ＳＤは、基準方向７０と略平行になっている。次いで、主基板９３の表面全体に、信号線６７とソース電極７３とドレイン電極７４と付加容量部他方電極１３６とに重ねて、第３層間絶縁膜１３７が形成される。第３層間絶縁膜１３７は、シリコン窒化膜で実現される。図１３は、第３層間絶縁膜形成後の状態を示す主基板９３の端面図である。
【００７９】
第３層間絶縁膜形成後、付加容量部一方電極１３５と付加容量部用配線１３３とが、第３層間絶縁膜１３７の表面に、導電性材料を用いて形成される。付加容量部一方電極１３５は、付加容量部用配線１３３の延在部になっている。付加容量部一方電極１３５はドレイン電極７５の一部分と重なるように配置されており、付加容量部一方電極１３５とドレイン電極７５の一部分とが第３層間絶縁膜１３７を介して対向する部分が、付加容量部１３２となる。
【００８０】
図９の例では、任意の単一の画素７１の画素電極６４に接続された付加容量部６８に接続された付加容量部用配線６９は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。また任意の単一の画素７１の画素電極６４に接続された付加容量部６８は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。付加容量部用配線１３３は、遮光性の材料から形成されていて、ＴＦＴ６６に重なる遮光用の延在部１３３Ａをさらに有する。遮光用延在部１３３Ａは、画素電極６４側からＴＦＴ６６に照射される光を遮光している。
【００８１】
付加容量部形成後、主基板９３の表面全体に、付加容量部一方電極１３５と付加容量部用配線６９とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１８が形成される。第２層間絶縁膜１１８は、平滑化膜を兼ねる。第２層間絶縁膜形成後、第５コンタクトホール１３８が形成される。第５コンタクトホール１３８は、ドレイン電極７４上に形成されて、第３層間絶縁膜１３７と第２層間絶縁膜１１８とを貫通する。第５コンタクトホール形成後、画素電極６４が、第２層間絶縁膜１１８の表面に、透明な導電性材料、たとえばＩＴＯを用いて形成される。画素電極６４は、第５コンタクトホール１３８を介して、ドレイン電極７４に接続される。ドレイン電極７４がアルミニウから形成され、画素電極６４がＩＴＯから形成される場合、ドレイン電極７４と画素電極６４とのオーミックコンタクトを取るために、ドレイン電極７４と画素電極６４との間に、図示しないバリアメタル層が形成される。以上の処理によって、図１０に示すように、主基板９３上に配置される全構成部品が完成する。
【００８２】
画素電極６４形成後の第２の実施の形態の表示素子１３１の製造工程は、第１の実施の形態の表示素子６１の画素電極６４形成後の製造工程と等しい。以上の処理によって、表示素子１３１が完成する。なお図１０〜図１３を用いて説明した表示素子１３１の構成において、表示素子１３１の構成部品の具体的な材質、形状、配置、製造方法等は、製造工程の最適例の１つであり、最適例に基づき製造された構成部品と同じ特徴を有する部品が製造可能であれば、他の材質、形状、配置、製造方法が用いられてもよい。なお図９の表示素子１３１では、付加容量部１３２の一対の電極１３５，１３６は第３層間絶縁層１３７を介して対向している。これに限らず、付加容量部１３２は、一方電極１３５と他方電極１３６とが、ゲート絶縁層１１３を介して対向するように構成されてもよい。
【００８３】
以上説明したように、第２の実施の形態の表示素子１３１は、基準方向７０に平行に並んで隣合う画素電極６４間の領域または画素電極６４の基準方向７０の端部の近傍の領域に、付加容量部用配線６９が配置されている。これによって第２の実施の形態の表示素子１３１は、第１の実施の形態の表示素子６１と同じ理由に基づき、リバースチルトドメイン等の表示に関する状態の乱れに起因する表示品位の低下を防止することができる。画素電極６４の基準方向の両端部のうちの少なくとも一方が、信号線６７および付加容量部用配線７６のうちの少なくとも一方に、それぞれ重畳されているので、第２の実施の形態の表示素子１３１は、第１の実施の形態の表示素子６１と同じ理由に基づき、表示に関する状態の乱れに起因する表示品位の低下をさらに防止している。
【００８４】
第２の実施の形態の表示素子１３１において、ＴＦＴ６６、信号線６７、付加容量部６８、および付加容量部用配線６９が遮光性を有する場合、リバースチルトドメインの発生領域と信号線６７および付加容量部用配線７６の配置領域とがほぼ一致しているので、表示素子１３１の実質的な開口部は従来技術の表示素子よりも拡大する。付加容量部用配線１３３と信号線６７とが一部重なり合っているので、付加容量部用配線と信号線とが重なっていない構成の従来技術の表示素子よりも、画素電極６４を大きく形成することができる。これによって第２の実施の形態の表示素子１３１の実質的な開口率がさらに向上する。付加容量部用配線１３３と信号線６７とが一部重なり合っているので、付加容量部用配線１３３と信号線６７との間に遮光部を設ける必要がなくなるため、部品点数が削減され、表示素子１３３の構成が簡略化される。
【００８５】
図１４は、本発明の第３の実施の形態である表示素子１５１の１画素分の領域の拡大平面図である。図１５は、図１４の表示素子１５１の１画素分の領域のＤ−Ｄ端面図である。図１４と図１５とを合わせて説明する。第３の実施の形態の表示素子１５１の構成部品のうち、第１および第２の実施の形態の表示素子６１，１３１の構成部品と等しいものには同じ参照符を付し、説明は省略する。なお第３の実施の形態の表示素子１５１において、以下に説明する主基板９３上の部品構成以外の他の構成は、第１の実施の形態の表示素子６１の構成と等しい。
【００８６】
表示素子１５１は、表示媒体層６３と、複数の画素電極６４と、画素電極６４と同数の対向電極６５と、画素電極６４と同数のスイッチング素子１５３と、複数本の信号線６７と、画素電極６４と同数の付加容量部１５４と、付加容量部用配線１５５とを少なくとも含む。表示素子１５１内の画素７１と信号線６７との構成および電気的な接続関係は、図１と等しい。各画素電極６４に供給される信号の極性は、該各画素電極６４と予め定める基準方向に平行に並んで隣合う他の画素電極６４に供給される信号の極性の逆極性になっている。
【００８７】
各スイッチング素子１５３は、信号線６７と各画素電極６４との間に介在される。各スイッチング素子１５３は少なくとも２つの端子を有する。スイッチング素子１５３の第１端子７３は、信号線６７に接続される。各スイッチング素子１５３の第２端子７４は、各画素電極６４に接続される。スイッチング素子１５３の第１端子７３から第２端子７４へ向かう方向ＳＤは、付加容量部用配線６４の長手方向と略平行になっている。
【００８８】
付加容量部用配線１５５は、基準方向７０に並んで隣合う画素電極６４間の領域に配置される。付加容量部用配線１５５の一部分は、好ましくは、信号線６９の一部分に重畳されている。各付加容量部１５４は、画素７１毎に１つずつ設けられている。各付加容量部１５４は一対の電極７７，７８を有し、一方電極７７は付加容量部用配線１５５に接続される。付加容量部１５４は、基準方向７０に並んで隣合う画素電極６４間の領域に配置される。好ましくは、各画素７１の付加容量部１５４は、該画素７１の画素電極６４がスイッチング素子１５３を介して接続される信号線６７の近傍に配置される。
【００８９】
画素電極６４は、好ましくは、該画素電極６４の基準方向７０の両端部のうちの一方端部６４Ａが、信号線６７に重畳され、かつ該両端部のうちの他方端部６４Ｂが、付加容量部用配線１５５に重畳されている。第３の実施の形態では、表示媒体層６３は液晶から形成されており、スイッチング素子１５３がＴＦＴで実現されている。図１５のＤ−Ｄ端面は、ＴＦＴのソース電極７３、ゲート電極７５、ドレイン電極７４、および付加容量部１５４を、この順で通る。なお図１４では、表示媒体層６３、対向電極６５、対向基板９４、および後述する各種絶縁層の記載が省略されており、画素電極６４および付加容量部用配線１５５を仮想線で示し、付加容量部用配線１５５に斜線を付している。
【００９０】
第３の実施の形態の表示素子１５１の製造工程を、図１５〜図１９の端面図を参照して以下に説明する。なお図１６〜図１９は、製造中の表示素子１５１の主基板９３において、Ｄ−Ｄ端面と同じ位置の端面を示している。
【００９１】
最初に、半導体材料である多結晶シリコンから成る薄い膜片が、活性層１６１および該活性層の延在部として、絶縁性の主基板９３の表面上の所定の位置に形成される。多結晶シリコンの膜片は、４０ｎｍ以上６０ｎｍ以下の厚さに形成される。活性層１６１の基準方向７０に直交する方向の一端部は、２本の走査線９９と２本の信号線６７とで区切られる矩形領域の外に延伸されている。膜片形成後、多結晶シリコンの膜片の延在部の抵抗率低減のために、延在部にリンイオンが導入される。リンイオン導入後の延在部が、付加容量部１５４の他方電極７８として用いられる。活性層形成後、主基板９３の表面全体に、活性層１６１と他方電極７８とに重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は、スパッタリング法またはＣＶＤ法を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。
【００９２】
ゲート絶縁膜形成後、導電性材料から成る走査線９９およびゲート電極７５が、ゲート絶縁膜１１３の表面に、薄膜形成工程とパターニング工程とによって形成される。走査線９９およびゲート電極７５は、金属から形成されてもよく、低抵抗の多結晶シリコンから形成されてもよい。ゲート電極７５は、走査線９９と一体化されており、走査線９９内の活性層１６１と重なる部分が、ゲート電極７５を兼ねる。ゲート電極７５と同一の材料によって、付加容量部１５４の一方電極７７が、ゲート絶縁膜１１３の表面に形成される。一方電極７７は、好ましくは、走査線９９およびゲート電極７５と同一の工程で形成される。このように形成された一方電極７７と他方電極７８とがゲート絶縁層１１３を介して重なっている部分が、画素７１の付加容量部１５４となる。
【００９３】
付加容量部完成後、ＴＦＴ１５３の導電型の決定のために、ゲート電極７７の上方から、１×１０15ｃｍ-2の濃度で、活性層１６１に不純物であるリンイオンが導入される。この結果活性層１６１内のゲート電極７５と重なる部分に、ＴＦＴ１５３のチャンネル部１１２が形成される。ゲート電極７５と活性層１６１内のチャンネル部１１２とは、ゲート絶縁膜１１３を挟んで対向している。図１６は、チャンネル部形成後の状態を示す主基板９３の端面図である。チャンネル部形成後、主基板９３の表面全体に、走査線９９とゲート電極７５と一方電極７７とに重ねて、シリコン酸化膜である第１層間絶縁膜１１４が形成される。第１層間絶縁膜形成後、第１コンタクトホール１１６と第２コンタクトホール１１６と第３コンタクトホール１１７とがそれぞれ形成される。図１７は、第１〜第３コンタクトホール形成後の状態を示す主基板９３の端面図である。
【００９４】
３つのコンタクトホール形成後、信号線６７とソース電極７３とドレイン電極７４と接続用導電部材１６２とが、導電性材料、たとえばアルミニウム（Ａｌ）などの低抵抗の金属を用いて、第１層間絶縁膜１１４の表面に形成される。ソース電極７４は信号線６７と一体化されており、信号線６７内の矩形領域外部に延伸された活性層１６１の一端部と重なる部分が、ソース電極７４を兼ねる。ソース電極７３は、第１コンタクトホール１１５を介して、活性層１６１に接続される。ドレイン電極７４は、第２コンタクトホール１１６を介して、活性層１６１に接続される。接続用導電部材１６２は、第３コンタクトホール１１７を介して、付加容量部一方電極７７に接続される。
【００９５】
次いで、主基板９３の表面全体に、信号線６７とソース電極７３とドレイン電極７４と接続用導電部材１６２とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１８が形成される。第２層間絶縁膜１１８は平滑化膜を兼ねる。図１８は、第２層間絶縁膜形成後の状態を示す主基板９３の端面図である。第２層間絶縁膜形成後、第６コンタクトホール１６３が形成される。第６コンタクトホール１６３は、接続用導電部材１６２の上に形成され、第２層間絶縁膜１１８だけを貫通する。第６コンタクトホール形成後、付加容量部用配線１５５が、第２層間絶縁膜１１８の表面に、少なくとも第６コンタクトホールを覆って形成される。付加容量部用配線１５５は、導電性材料の薄膜の成膜工程と、該薄膜のパターニング工程とによって形成される。付加容量部用配線１５５は、第６コンタクトホール１６３を介して、接続用導電部材１６２に接続される。この結果付加容量部用配線１５５は、接続用導電部材１６２を介して一方電極７７に接続され、一方電極７７の電位は付加容量部用配線１５５と同電位になる。付加容量部用配線１５５の一部分は、ＴＦＴ１５３の一部分と重なっている。付加容量部用配線１５５が遮光性を有する場合、付加容量部用配線１５５は、画素電極６４側からＴＦＴ１５３に向かって照射される光を遮光する。図１９は、付加容量部用配線形成後の状態を示す主基板９３の端面図である。
【００９６】
付加容量部用配線形成後、主基板９３の表面全体に、付加容量部用配線１５５に重ねて、第４層間絶縁膜１６４が形成される。第４層間絶縁膜形成後、第７コンタクトホール１６５が形成される。第７コンタクトホール１６５は、ドレイン電極７４上に形成され、第２層間絶縁膜１１８と第４層間絶縁膜１６４とを貫通する。第７コンタクトホール形成後、画素電極６４が、第４層間絶縁膜１６４の表面に、透明な導電性材料、たとえばＩＴＯを用いて形成される。ドレイン電極７４がアルミニウから形成され、画素電極６４がＩＴＯから形成される場合、ドレイン電極７４と画素電極６４とのオーミックコンタクトを取るために、画素電極６４の形成に先立ち、ドレイン電極７４と画素電極６４との間にに、図示しないバリアメタル層が形成される。バリアメタル層は、チタン（Ｔｉ）、ＴｉＷ、Ｍｏ、またはＭｏＳｉから形成される。以上の処理によって、図１５に示すように、主基板９３上に配置される全構成部品が完成する。
【００９７】
画素電極６４形成後の第３の実施の形態の表示素子１５１の製造工程は、第１の実施の形態の表示素子６１の画素電極６４形成後の製造工程と等しい。以上の処理によって、表示素子１５１が完成する。なお図１５〜図１９を用いて説明した表示素子１５１の構成において、表示素子１５１の構成部品の具体的な材質、形状、配置、製造方法等は、製造工程の最適例の１つであり、最適例に基づき製造された構成部品と同じ特徴を有する部品が製造可能であれば、他の材質、形状、配置、製造方法が用いられてもよい。
【００９８】
以上説明したように、第３の実施の形態の表示素子１５１は、基準方向７０に平行に並んで隣合う画素電極６４間の領域または画素電極６４の基準方向７０の端部近傍の領域に、付加容量部用配線１５５が配置されている。これによって第３の実施の形態の表示素子１５１は、第１の実施の形態の表示素子６１と同じ理由に基づき、リバースチルトドメインに起因する表示品位の低下を防止することができる。画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂのうちの少なくとも一方が、信号線６７および付加容量部用配線１５５のうちの少なくとも一方に、それぞれ重畳されているので、第３の実施の形態の表示素子１５１は、第１の実施の形態の表示素子６１と同じ理由に基づき、表示品位の低下をさらに防止している。ＴＦＴ１５３、信号線６７、付加容量部１５４、および付加容量部用配線１５５が遮光性を有する場合、第３の実施の形態の表示素子１５１の実質的な開口部は従来技術の表示素子よりも拡大する。付加容量部用配線１５５と信号線６７とが一部重なり合っている場合、実質的な開口率がさらに向上し、かつ表示素子１５５の構成が簡略化される。
【００９９】
第３の実施の形態の表示素子１５１において、スイッチング素子１５３における第１端子７３から第２端子７４への方向、すなわちソースドレイン方向ＳＤは、付加容量部用配線１５５および信号線６７の長手方向と略平行になっている。これによってスイッチング素子１５３を信号線６７の近傍に信号線６７と略平行に配置することが可能になるので、スイッチング素子１５３をリバースチルトドメインの発生領域内に配置することができる。スイッチング素子１５３がリバースチルトドメインの発生領域に配置された場合、表示素子１５１の実質的な開口率がさらに向上する。これによって第３の実施の形態の表示素子１５１は、スイッチング素子１５３におけるソースドレイン方向ＳＤが信号線６７と略直交する構成の従来技術の表示素子よりも明るい表示を行うことができる。
【０１００】
付加容量部１５４は、基準方向に平行に並んで隣合う画素電極６４間の領域に配置されていることが好ましい。これによって、表示媒体の表示に関する状態の乱れが生じる領域内、すなわちリバースチルトドメインの発生領域に付加容量部１５４が配置されるので、付加容量部１５４が配置される領域と表示に関する状態の乱れが配置される領域は一致する。ゆえに付加容量部１５４が信号線６７から離れた位置に配置されている構成の従来技術の表示素子よりも、第３の実施の形態の表示素子１５１のほうが開口率が向上するので、第３の実施の形態の本発明の表示素子１５１は、従来の表示素子よりも明るい表示を行うことができる。
【０１０１】
第３の実施の形態の表示素子１５１では、各画素の付加容量部１５４は、スイッチング素子１５３を介して該各画素電極６４に接続される信号線６７の近傍に配置されている。これは以下の理由に基づく。たとえばスイッチング素子１５３がトランジスタである場合、付加容量部１５４と信号線６７とは、トランジスタ１５３を介して接続される。従来技術の表示素子では、各画素７１の付加容量部は、スイッチング素子を介して各画素電極に接続される信号線から離れているので、トランジスタは走査線と平行に形成されている。このために従来技術の表示素子では、信号線と平行な遮光層だけでなく、走査線と平行な遮光層がさらに形成されてトランジスタを覆っている必要がある。第３の実施の形態の表示素子１５１では、各画素電極６４の付加容量部１５４は、スイッチング素子１５３を介して該各画素電極６４に接続される信号線６７の近傍に配置されているので、付加容量部１５４は、ソースドレイン方向ＳＤが信号線６７に平行なトランジスタ１５３を介して、または直接、信号線６７に接続される。このために第３の実施の形態の表示素子１５１では、信号線６７と平行な遮光層だけを有するだけで良いので、従来技術の表示素子よりも開口率が向上する。また第３の実施の形態では、付加容量部用配線１５５が、スイッチング素子１５３および付加容量部１５４の配置領域を遮光する遮光層を兼ねているので、表示品位が向上するとともに、部品点数が減少して構成が簡略化されている。
【０１０２】
画素電極６３が信号線６７に重なっている場合、画素電極６４と信号線６７との重なり部分において、画素電極６４および信号線６７がコンデンサの電極として作用するので、該重なり部分に容量が生じる。容量が生じた場合、画素電極６４の電位が、信号線６７の電位の影響を受けて変動する。画素電極６４と信号線６７とが重なり合う場合、付加容量部用配線６９、１３３、１５５は、信号線６７全体を覆うように形成されていることが好ましい。
【０１０３】
図２０は、信号線６７を覆う構成の付加容量部用配線１７２が形成された表示素子１７１の主基板９３表面の中の１画素分の領域の拡大平面図である。図２０で説明する表示素子１７１の付加容量部用配線１７２の平面形状以外の構成は、図１４〜図１９で説明した第３の実施の形態の表示素子１５１と等しい。付加容量部用配線１７２の平面形状は、画素電極６４の法線方向から見て、隣にある信号線６７を覆う形状になっている。付加容量部用配線１７２は、画素電極６４と信号線６７との間に介在される。これによって付加容量部用配線が信号線を覆っていない従来技術の表示素子よりも、図２０の表示素子１７１のほうが、画素電極６４と信号線６７との間の容量が低減する。したがって、基準方向に平行に隣合う画素電極に逆極性の信号が供給される場合であっても、画素電極６４の電位は信号線６７の電位の影響を受けないため、表示品位がさらに向上する。
【０１０４】
以上のように図１〜図２０によって説明した表示素子６１，１２１，１３１，１５１，１７１は、電界の乱れに基づく表示媒体の表示に関する状態の乱れに起因する表示品位の低下および開口率の低下が防止されている。このような表示素子６１，１２１，１３１，１５１，１７１が図２で説明した投射型表示装置８１のライトバルブとして用いられる場合、投射型表示装置８１の表示品位を保ちつつ、該投射型表示装置８１を小型化することができる。図１〜図２０の表示素子６１，１２１，１３１，１５１，１７１が投射型表示装置８１に用いられる場合、画素電極６４のピッチＷＰは１５μｍより大きく３０μｍ以下になってことが好ましい。表示媒体の表示に関する状態の乱れに起因する表示品位の低下が防止されているので、画素電極６４のピッチＷＰが３０μｍ以下になった場合でも、投射型表示装置８１は、表示品位が良く高精細な表示が可能になる。
【０１０５】
第１〜第３の実施の形態の表示素子６１，１２１，１３１，１５１，１７１ならびに投射型表示装置８１は、本発明の表示素子ならびに投射型表示装置の例示であり、主要な構成が等しければ、他の様々な形で実施することができる。特に各構成部品の詳細な構成は、同じ効果が得られれば、上記の構成に限らず他の構成によって実現されてもよい。スイッチング素子６６は、ＴＦＴに限らず、他の構成のスイッチング素子、たとえばＭＩＭ素子に代表される２端子素子によって実現されてもよい。表示媒体層６３は、電界の変化に応じて表示に関する状態が変化する表示媒体であれば、液晶以外の他の表示媒体によって実現されてもよい。表示素子６１，１２１，１３１，１５１，１７１は、基準方向に平行に隣合って並ぶ２つの画素電極６４に相互に逆極性の信号を供給可能な構成であれば、他の構成であってもよい。表示素子を利用する表示装置は、投射型のものに限らず、他の構成の表示装置であってもよい。たとえば表示素子の背面に光源が設けられて表示素子の前面を表示面として用いる透過型の表示装置に、本発明の表示素子６１，１２１，１３１，１５１，１７１が利用されてもよい。
【０１０６】
【発明の効果】
本発明に従えば、表示素子は、複数の画素を有するアクティブマトリクス型の表示素子であり、基準方向に平行に並んで隣合う画素電極に、相互に逆極性の信号が供給されている。このような表示素子において、基準方向に平行に並んで隣合う画素電極間の領域に付加容量部用配線が配置されているので、表示素子は、該領域上および該画素電極の基準方向の端部上の電界の乱れに基づく表示媒体の表示に関する状態の乱れに起因する表示品位の低下を防止することができる。また本発明によれば、信号線は、基準方向に平行に並んで隣合う画素電極間の領域にかつ前記基準方向に直交して配置され、付加容量部用配線は、信号線の近傍にかつ信号線と平行に配置されている。これによって表示素子は、電界の乱れに起因する表示品位の低下を、確実に防止することができる。さらにまた本発明によれば、表示素子内の表示媒体は液晶である。これによって表示素子は、リバースチルトドメインに起因する表示品位の低下を防止することができる。
【０１０８】
さらにまた本発明によれば、表示素子において、付加容量部用配線と信号線との間に間隙がある場合、該間隙に遮光部が配置されている。これによって表示素子のコントラストが向上する。また本発明によれば、遮光部は、スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されている。これによって表示素子は、遮光部のない表示素子の製造プロセスよりも製造プロセスを増加させることなく、製造することが可能になる。さらにまた本発明によれば、画素電極のピッチは３０μｍ以下になっている。これによって本発明の表示素子は、表示品位が良く高精細な小型の表示素子になる。
【０１０９】
また以上のように本発明によれば、投射型表示装置は、上述の表示素子と光源とを含み、表示素子の各画素が電界に応じて光源からの光を透過または遮断する構成になっている。表示媒体の表示にかかわる状態の乱れに起因する表示品位の低下を表示素子が防止しているので、表示品位を保ったまま、投射型表示装置の小型化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である表示素子６１の主基板９３表面の１画素分の領域の拡大平面図である。
【図２】図１の表示素子６１を備えた投射型表示装置８１の概略構成を示す図である。
【図３】図１の表示素子６１の主基板９３の１画素分の領域のＢ−Ｂ端面図である。
【図４】図１の表示素子６１の信号線６７に供給される信号の極性を示す図である。
【図５】図１の表示素子６１の製造工程において、ゲート電極７５が形成された時点の主基板９３の１画素分の領域の端面図である。
【図６】図１の表示素子６１の製造工程において、３つのコンタクトホールが形成された時点の主基板９３の１画素分の領域の端面図である。
【図７】図１の表示素子６１の製造工程において、第２層間絶縁膜が形成された時点の主基板９３の１画素分の領域の端面図である。
【図８】本発明の第１の実施の形態において、遮光部を有する表示素子１２１の主基板９３の１画素分の領域の拡大平面図である。
【図９】本発明の第２の実施の形態である表示素子１３１の主基板９３の１画素分の領域の拡大平面図である。
【図１０】図９の表示素子１３１の主基板９３の１画素分の領域のＣ−Ｃ端面図である。
【図１１】図９の表示素子１３１の製造工程において、ゲート電極７５が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１２】図９の表示素子１３１の製造工程において、２つのコンタクトホールが形成された時点の主基板９３の１画素分の領域の端面図である。
【図１３】図９の表示素子１３１の製造工程において、第３層間絶縁膜が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１４】本発明の第３の実施の形態である表示素子１５１の主基板９３表面の１画素分の領域の拡大平面図である。
【図１５】図１４の表示素子１５１の主基板９３の１画素分の領域のＤ−Ｄ端面図である。
【図１６】図１４の表示素子１５１の製造工程において、ゲート電極７５が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１７】図１４の表示素子１５１の製造工程において、３つのコンタクトホールが形成された時点の主基板９３の１画素分の領域の端面図である。
【図１８】図１４の表示素子１５１の製造工程において、第２層間絶縁膜が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１９】図１４の表示素子１５１の製造工程において、付加容量部用配線が形成された時点の主基板９３の１画素分の領域の端面図である。
【図２０】本発明の第３の実施の形態において、付加容量部用配線が信号線を覆う構成の表示素子１７１の主基板９３表面の１画素分の領域の拡大平面図である。
【図２１】従来技術のドライバ一体型の表示素子１の概略構成を示す図である。
【図２２】図２１の表示素子１の主基板３表面の１画素分の領域の拡大平面図である。
【図２３】図２１の表示素子１の主基板３の１画素分の領域のＡ−Ａ端面図である。
【符号の説明】
６１，１２１，１３１，１５１，１７１ 表示素子
６３ 表示媒体層
６４ 画素電極
６５ 対向電極
６６，１５３ スイッチング素子
６７ 信号線
６８，１３２，１５４ 付加容量部
６９，１３３，１５５，１７２ 付加容量部用配線
７０ 基準方向
７３ スイッチング素子の第１端子
７４ スイッチング素子の第２端子
７７ 付加容量部の一方電極
７８ 付加容量部の他方電極
８１ 投射型表示装置
８２ 光源
９９ 走査線
１２２ 遮光部
ＳＤ スイッチング素子の第１端子から第２端子に向かう方向
【発明が属する技術分野】
本発明は、液晶表示素子に代表される表示素子、および投射型の表示装置に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（Thin Film Transistor:以後「ＴＦＴ」と略称する）を液晶駆動用のスイッチング素子として用いる液晶表示素子の開発が、活発に行われている。図２１は、従来技術の液晶表示素子の１種類であるドライバ一体型の液晶表示素子１の平面模式図である。ドライバ一体型の液晶表示素子１は、主基板３、対向基板４、ゲートドライバ５、ソースドライバ６、ビデオ信号線７、およびＴＦＴアレイ部８を含む。ゲートドライバ５は、シフトレジスタ１１とバッファ１２とから構成される。ソースドライバ６は、シフトレジスタ１５とバッファ１６と複数のアナログスイッチ１７とから構成される。ＴＦＴアレイ部８は、複数本の走査線２１、複数本の信号線２２、複数のＴＦＴ２５、複数の画素２６、複数の付加容量部３７、および付加容量部用配線４３とを含む。画素２６は、液晶と、画素電極３１と、対向電極３２とを含む。
【０００３】
主基板３は、硝子または石英から構成される。主基板３と対向基板４とは、間隔を空けて相互に対向配置されている。ゲートドライバ５とソースドライバ６とビデオ信号線７とは、主基板３の上に配置されている。ソースドライバ６のアナログスイッチ１７は、ビデオ信号線７によって伝達される映像信号のサンプリングに用いられる。ＴＦＴアレイ部８は、主基板３と対向基板４との間に配置されている。
【０００４】
ＴＦＴアレイ部８において、走査線２１は、相互に平行に、主基板３上に配設されている。全走査線２１の一端は、ゲートドライバ５に接続されている。信号線２２は、走査線２１に直交して、主基板３上に配置されている。付加容量部用配線２３は、走査線２１に平行に、主基板３上に配設されている。２本の信号線２２および２本の走査線２１に囲まれた主基板３上の矩形の領域内に、画素２６が１つずつ割当てられ、ＴＦＴ２５、画素２６の画素電極３１、および付加容量部２７が該矩形領域内にそれぞれ１つずつ配設されている。対向電極３２は、対向基板４上に配設される。液晶は、画素電極３１と対向電極３２との間に封入されている。ＴＦＴ２５のゲート電極３５は走査線２１に接続され、ソース電極３６は信号線２２に接続され、ドレイン電極３７は画素電極３１に接続されている。付加容量部２７は、ＴＦＴ２５のドレイン電極３７と付加容量部用配線２３との間に介在される。付加容量部用配線２３には、対向電極と同じ電位の電圧が印加されている。付加容量部２７は、付加容量部用配線２３に接続される一方電極３８と、一方電極３８に対向する他方電極３９とを含む。
【０００５】
図２２は、図２１の構成の液晶表示素子１の主基板３表面内の画素１個分の領域の拡大平面図である。図２３は、図２２の主基板３のＡ−Ａ断面図である。図２２と図２３とを合わせて、液晶表示素子１の具体的な製造工程を説明する。なお図２２では、後述する各種の絶縁膜は省略しており、かつ画素電極３１を仮想的に示している。
【０００６】
最初に、絶縁性の主基板３の上に、４０ｎｍ〜６０ｎｍの厚さの多結晶シリコンの薄膜片が形成される。次いで、８０ｎｍ〜１５０ｎｍの厚さのゲート絶縁膜４２が、スパッタリング法またはＣＶＤ法を用いて形成される。ゲート絶縁膜形成後、後に付加容量部２７の他方電極３９となるべき多結晶シリコン薄膜片内の一部分に、リンイオンが１×１０15ｃｍ-2の濃度でイオン注入される。イオン注入をゲート電極３５および付加容量部２７の一方電極３８の形成前に行うのは、以下の理由に基づく。ゲート電極３５および一方電極３８形成後にイオン注入を行う場合、ゲート電極３５および一方電極３８があるので、多結晶シリコン薄膜片内のゲート電極３５および一方電極３８の下方の部分にイオンが注入されない。多結晶シリコン薄膜片内のゲート電極３５および一方電極３８の下方の部分にイオンを注入するために、イオン注入は、ゲート電極３５および一方電極３８の形成前に行われている。
【０００７】
次に、走査線２１、ゲート電極３５、付加容量部用配線２３、および付加容量部２７の一方電極３８が、ゲート絶縁層４６の上に形成される。これらの配線２１，２３および電極３５，３８の形成工程は、金属または低抵抗の多結晶シリコンからなる薄膜の成膜工程と、該薄膜を所定形状にパターニングする工程とを含む。付加容量部用配線２３は、表示素子完成後に画素電極３１の中央部と重なる位置に、配置されている。次に、ＴＦＴ２５の導電型の決定のために、ゲート電極３５の上方から、１×１０15ｃｍ-2の濃度でリンイオンがイオン注入される。この結果ゲート電極３５の下に、ＴＦＴ２５のチャンネル部４５が形成される。
【０００８】
チャンネル部形成後、シリコン酸化膜またはシリコン窒化膜から成る第１層間絶縁膜４６が、チャンネル部形成後の主基板３の全表面に重ねて形成される。次いで、第１層間絶縁膜４６およびゲート絶縁膜４２を貫く２つのコンタクトホール４７，４８が形成される。次いで、信号線２２、ソース電極３６、およびドレイン電極３７が、アルミニウムなどの低抵抗の金属を用いて形成される。この結果ＴＦＴ２５が完成する。次に、第２層間絶縁膜４９が、ＴＦＴ完成後の主基板３の全表面に重ねて形成され、さらに第２層間絶縁膜を貫くコンタクトホール５０が形成される。コンタクトホール形成後、ＩＴＯ等の透明導電膜からなる画素電極３１が、第２層間絶縁膜４９上に形成される。以上の処理によって、液晶表示素子１の主基板３上の部品が完成する。
【０００９】
図２１に示すドライバ一体型の液晶表示素子には、フリッカの問題がある。フリッカの軽減のための対策として、ソース反転駆動法が知られている。ソース反転駆動法では、隣合う信号線２２に相互に逆極性の信号を供給することによって、液晶を駆動する。本件出願人は、特開平７−１６０２２８号公報において、ソース反転駆動法を用いた表示素子を提案している。前記表示素子では、１本の信号線にＴＦＴを介して接続された全画素電極に対向する対向電極が一体化されて、短冊状の電極になっている。さらに前記表示素子では、画素電極に供給される信号と逆極性の信号が、該画素電極に対向する短冊状の電極に供給されている。
【００１０】
近年、液晶表示素子の画素ピッチは、縮小されつつある。１画素の画素ピッチが３０μｍ以下の液晶表示素子、さらには画素ピッチが２０μｍ以下の液晶表示素子の開発が進んでいる。特に携帯用のプロジェクタ、すなわち携帯用の投射型の表示装置には、表示装置の小型化のために、表示領域の対角が１インチ以下でありかつ画素配列が高精細な液晶表示素子が用いられる。このような高精細の液晶表示素子は、開口率の向上のために、信号線２２と直交する方向に並んで隣合う画素電極３１間の間隔を４μｍ以下とし、図２２および図２３で示したように、画素電極３１の分離を信号線２２上で行っている。
【００１１】
ソース反転駆動法を用いた液晶表示素子では、信号線２２と直交する方向に並んで隣合う画素電極３１に印加される電圧の極性が異なるので、画素電極３１間の間隔が狭くなるほど、画素電極３１の該直交する方向の両端部において、電界の乱れが生じる。電界が乱れている部分には、液晶のリバースチルトドメインが発生する。なお図２２では、リバースチルトドメインが発生する領域に、斜線を付している。
【００１２】
【発明が解決しようとする課題】
以上説明した従来技術のソース反転駆動型の液晶表示素子１において、液晶のリバースチルトドメインは、液晶表示素子の表示品位の低下の一因になっている。リバースチルトドメインに起因する表示品位低下の防止のために、従来技術の液晶表示素子１は、液晶層内のリバースチルトドメインが発生する部分を覆う遮光部をさらに有し、該部分に入射する光または該部分から射出する光を遮蔽している。遮光膜が設けられる場合、液晶表示素子１の実質的な開口率が低下してしまうので、好ましくない。従来技術のソース反転駆動型の液晶表示素子１の実質的な開口部は、走査線２１と信号線２２とＴＦＴ２５と付加容量部２７と付加容量部用配線２３とが配置された領域、および液晶のリバースチルトドメインが発生する領域を、全画素２６が配置された領域から除いた残余領域だけになっている。画素ピッチが３０μｍ以下になった場合、液晶表示素子の実質的な開口部は、特に小さくなる。
【００１３】
本発明の目的は、ソース反転駆動法を用いた表示素子において、実質的な開口率を低下させることなく表示品位を向上させることが可能な表示素子、および小型化が容易な投射型表示装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、複数の画素電極と、
電界の変化に応じて表示に関する状態が変化する表示媒体層と、
表示媒体層を介して各画素電極とそれぞれ対向する対向電極と、
画素電極に供給されるべき信号が与えられる信号線と、
各画素電極と信号線との間に介在されるスイッチング素子と、
一対の電極をそれぞれ有する複数の付加容量部と、
付加容量部のいずれか一方の電極に接続されるまたは付加容量部のいずれか一方の電極を兼ねる付加容量部用配線と、
光を遮光する遮光部とを含み、
予め定める基準方向に平行に並んで隣合う画素電極に供給される信号の極性は、相互に逆転しており、
付加容量部用配線は、基準方向に平行に並んで隣合う画素電極の間に、前記信号線との間に間隙を空けて配置されており、
遮光部は、前記付加容量部用配線と信号線との間の間隙に配置され、前記スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されていることを特徴とする表示素子である。
【００１５】
本発明に従えば、表示素子は、複数の画素を有するアクティブマトリクス型の表示素子になっている。各画素は、相互に対向する画素電極および対向電極と、両電極間に介在される表示媒体とを含む。表示素子において、基準方向に平行に並んで隣合う画素電極には、信号線からスイッチング素子を介して、相互に逆極性の信号が供給されるので、該隣合う画素電極の基準方向の両端部に電界の乱れが生じる。乱れた電界内にある表示媒体の状態は、画素電極および対向電極に供給される電気信号によって規定される状態と異なる状態になる。ゆえに基準方向に平行に並んで隣合う画素電極間の領域上、および該画素電極の基準方向の端部上の電界の乱れは、表示素子の表示品位の低下の原因になる。基準方向に平行に並んで隣合う画素電極間の領域に付加容量部用配線が配置されているので、表示素子は、該領域上および該画素電極の基準方向の端部上の電界の乱れに起因する表示品位の低下を防止することができる。
また本発明では、表示素子において、付加容量部用配線と信号線との間に間隙がある場合、該間隙に遮光部が配置されている。表示媒体層の中の画素電極および対向電極に挟まれていない部分、すなわち電界によって状態が制御されていない部分に入射または該部分から射出する光が遮光部によって遮光されるので、本発明の表示素子のコントラストは、遮光部の無い表示素子よりも向上する。
また本発明では、表示素子において、遮光部は、スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されている。これによって表示素子の製造工程において、遮光部の形成のためだけの工程を必要としない。本発明の表示素子は、遮光部のない表示素子の製造プロセスよりも製造プロセスを増加させることなく、製造することが可能になる。
【００１６】
また本発明の表示素子は、前記信号線は、前記基準方向に平行に並んで隣合う画素電極の間に配置され、
前記付加容量部用配線は、信号線と平行に、かつ信号線の近傍に配置されることを特徴とする。
【００１７】
本発明に従えば、表示素子では、付加容量部用配線が信号線の近傍にかつ信号線と平行に配置されているので、基準方向に平行に並んで隣合う画素電極の間の領域に、信号線および付加容量部用配線が配置される。これによって表示素子は、基準方向に平行に並んで隣合う画素電極間の領域上および該画素電極の基準方向の端部上の電界の乱れに起因する表示品位の低下を、防止することができる。
【００１８】
また本発明の表示素子は、前記表示媒体層は、液晶から形成されていることを特徴とする。
【００１９】
本発明に従えば、表示素子は、液晶表示素子になっている。液晶表示素子において、画素電極の基準方向の端部上の電界の乱れに起因して、該端部上にある液晶、および基準方向に平行に並んで隣合う画素電極の間の領域上にある液晶に、リバースチルトドメインが生じる。付加容量部用配線は、基準方向に平行に並んで隣合う画素電極の間の領域に配置されているので、表示媒体層内のリバースチルトドメインが生じている部分への光の入射またはリバースチルトドメインが生じている部分からの光の射出を防止する。これによって表示素子は、リバースチルトドメインに起因する表示品位の低下を防止することができる。
【００２０】
また本発明の表示素子は、前記画素電極の前記基準方向の両端部のうちの一方端部が、前記信号線に重畳されており、
前記画素電極の前記両端部のうちの他方端部が、前記付加容量部用配線に重畳されていることを特徴とする。
【００２１】
本発明に従えば、表示素子において、画素電極の基準方向の両端部が、信号線および付加容量部用配線にそれぞれ重畳されている。これによって表示品位の低下の原因となる表示媒体の表示に関する状態の乱れが生じる領域が、信号線および付加容量部用配線の配置領域とほぼ重なるので、表示に関する状態の乱れに起因する表示素子の表示品位の低下が防止される。
【００２６】
また本発明の表示素子は、前記スイッチング素子は、前記信号線に接続される第１端子と、前記画素電極に接続される第２端子とを有し、
第１端子から第２端子へ向かう方向は、前記付加容量部用配線の長手方向と略平行であることを特徴とする。
【００２７】
本発明に従えば、表示素子において、スイッチング素子における第１端子から第２端子への方向は、付加容量部用配線および信号線の長手方向と平行になっている。これによってスイッチング素子は、表示媒体の表示に関する状態の乱れが生じる領域内に、たとえば信号線近傍に、信号線と平行に配置可能になる。表示に関する状態の乱れが生じる領域内にスイッチング素子が配置された場合、スイッチング素子における第１端子から第２端子への方向が信号線の長手方向と直交している構成の従来技術の表示素子よりも、第１端子から第２端子への方向が信号線の長手方向と平行である構成の本発明の表示素子のほうが、開口率が向上する。これによって本発明の表示素子は、従来の表示素子よりも明るい表示を行うことができる。
【００２８】
また本発明の表示素子は、前記付加容量部は、前記画素電極に個別に対応しており、
前記各画素電極の付加容量部は、前記スイッチング素子を介して該各画素電極に接続される信号線の近傍に配置されることを特徴とする。
【００２９】
本発明に従えば、表示素子において、各画素電極の付加容量部は、スイッチング素子を介して該各画素電極に接続される信号線の近傍に配置されている。このために付加容量部と信号線とが、基準方向に平行に並んで隣合う画素電極間の領域に配置されるので、付加容量部と信号線とを接続する部材を該領域の外に配置する必要が無くなり、該部材の配置領域を覆う遮光層を設ける必要がなくなる。これによって各画素電極の付加容量部がスイッチング素子を介して該各画素電極に接続される信号線の近傍にある構成である本発明の表示素子は、各画素電極の付加容量部がスイッチング素子を介して該各画素電極に接続される信号線から離れている構成である従来技術の表示素子よりも、表示が明るくなる。
【００３４】
また本発明の表示素子は、前記画素電極のピッチは、３０μｍ以下であることを特徴とする。
【００３５】
本発明に従えば、表示素子において、画素電極のピッチは３０μｍ以下になっている。表示媒体の表示に関わる状態の乱れに起因する表示品位の低下が防止されているので、本発明の表示素子は、画素電極のピッチが３０μｍ以下になった場合、表示品位が良く高精細な小型の表示素子を実現することができる。
【００３６】
本発明は、上述の表示装置と、
表示素子に向かって光を放射する光源とを含み、
相互に対向する画素電極および対向電極と画素電極および対向電極間の表示媒体とを含んで構成される表示素子の各画素は、該画素電極および対向電極の間の電界に応じて、光源からの光を透過または遮光することを特徴とする投射型表示装置である。
【００３７】
本発明に従えば、投射型表示装置は、表示素子に含まれる複数の各画素が、光源から放射された光を透過または遮断させている。表示素子通過後の光をスクリーンに投射すれば、スクリーンに画像が表示される。表示媒体の表示にかかわる状態の乱れに起因する表示品位の低下を表示素子が防止しているので、表示品位を保ったまま、投射型表示装置の小型化が可能になる。
【００３８】
【発明の実施の形態】
図１は、本発明の第１の実施の形態である表示素子６１の主基板９３の１画素分の領域の拡大平面図である。図２は、図１の表示素子６１を用いた投射型の表示装置８１の概略的な平面模式図である。図３は、図１の表示素子６１の主基板９３の１画素分の領域のＢ−Ｂ端面図である。図１〜図３を合わせて説明する。
【００３９】
表示素子６１は、表示媒体層６３と、複数の画素電極６４と、画素電極６４と同数の対向電極６５と、画素電極６４と同数のスイッチング素子６６と、複数本の信号線６７と、画素電極６４と同数の付加容量部６８と、付加容量部用配線６９とを少なくとも含む。表示素子６１の表示領域には、複数の画素７１が並んでいる。単一の画素７１は、単一の画素電極６４および単一の対向電極６５と、両電極６４，６５間に介在される表示媒体とによって構成される。なお図２では、１種類の構成部品が複数ある場合、そのうちの一部だけに参照符を付している。画素７１の配列は、たとえば行列状である。
【００４０】
表示媒体層６３は、電界の変化に応じて表示に関する状態が変化する表示媒体から構成される。各画素電極６４は、表示媒体層６３を介して、各対向電極６５と１対１で対向する。各スイッチング素子６６は、信号線６７と各画素電極６４との間に介在される。画素電極６４に供給されるべき信号は信号線６７に与えられ、信号線６７からスイッチング素子６６を介して画素電極６４に供給される。各画素電極６４に供給される信号の極性は、該各画素電極６４と予め定める基準方向に平行に並んで隣合う他の画素電極６４に供給される信号の極性の逆極性になっている。スイッチング素子６６は、少なくとも２つの端子を有する。スイッチング素子６６の第１端子７３は、信号線６７に接続される。各スイッチング素子６６の第２端子７４は、各画素電極６４に接続される。
【００４１】
各付加容量部６８は、画素７１毎に１つずつ設けられている。各付加容量部６８は一対の電極７７，７８を有し、一方電極７７は、付加容量部用配線６９に接続される。付加容量部用配線６９は、予め定める基準方向７０に平行に並んで隣合う画素電極６４の間の領域に配置される。画素電極６４間の領域内に、信号線６７が長手方向を基準方向７０と直交させて配置されている場合、付加容量部用配線６９は、信号線６７と平行に、かつ信号線６７の近傍に配置されている。
【００４２】
画素電極６４は、好ましくは、該画素電極６４の基準方向７０の両端部のうちの一方端部６４Ａが、信号線６７に重畳され、かつ該両端部のうちの他方端部６４Ｂが、付加容量部用配線６９に重畳されている。なお画素電極６４の両端部６４Ａ，６４Ｂのうちのいずれか一方だけが、信号線６７または付加容量部用配線６９に重畳されていてもよい。
【００４３】
第１の実施の形態の表示素子６１は、たとえば、投射型表示装置８１のライトバルブとして用いられる。投射型表示装置８１は、表示素子６１の他に、光源８２を含む。光源８２は表示素子６１に向かって光を放射する。投射型表示装置８１の外部から表示素子６１に対して、映像を表す信号が与えられる。表示素子６１の各画素７１内の画素電極６４および対向電極６５間の電界は、与えられた信号に応じて規定される。各画素７１の表示媒体の表示に関する状態は、規定された電界に応じて定まり、この結果画素７１は光源８２からの光を透過または遮断する。光源８２から放射されて表示素子６１を通過した光をスクリーンに投射すれば、映像信号に応じた映像がスクリーンに表示される。スクリーンは、投射型表示装置８１に組込まれていても良く、投射型表示装置８１とは別個に用意されていても良い。
【００４４】
第１の実施の形態では、表示媒体層６３は液晶から形成されている。すなわち本実施の形態の表示素子６１は、ソース反転駆動方式のアクティブマトリクス型の液晶表示素子になっている。なお図２は、表示素子６１がドライバ一体型であり、スイッチング素子６６がＴＦＴである例を示している。図２では、表示素子６１が有する多数の画素７１のうち、２行２列の４つの画素７１および該４つの画素の周辺の部品だけを示し、対向基板９４を仮想線で描いている。なお図１では、表示媒体層６３、対向電極６５、対向基板９４、および後述する各種の絶縁層の記載が省略されており、画素電極６４を仮想的に示し、かつ付加容量部用配線６９に斜線を付している。
【００４５】
ＴＦＴを用いたドライバ一体型の表示素子６１の構成は以下の通りである。表示素子６１は、主基板９３、対向基板９４、ゲートドライバ９５、ソースドライバ９６、ビデオ信号線９７、およびＴＦＴアレイ部９８を含む。画素７１、付加容量部６８、付加容量部用配線６９、スイッチング素子であるＴＦＴ６６、および信号線６７は、ＴＦＴアレイ部９８に含まれる。ＴＦＴアレイ部９８は、さらに複数本の走査線９９を含む。ゲートドライバ９５は、シフトレジスタ１０１とバッファ１０２を含む。ソースドライバ９６は、シフトレジスタ１０５とバッファ１０６とサンプリング用の複数のアナログスイッチ１０７とを含む。アナログスイッチ１０７は、たとえばＴＦＴによって実現される。
【００４６】
主基板９３は、絶縁性を有する基板であり、たとえば硝子または石英から構成される。主基板９３と対向基板９４とは、間隔を空けて相互に対向配置されている。ゲートドライバ９５およびソースドライバ９６は、主基板９３の上に配置される。ＴＦＴアレイ部９８は、主基板９３と対向基板９４との間に配置される。
【００４７】
ＴＦＴアレイ部９８において、全信号線６７は、相互に平行に、かつ相互に間隔を空けて、主基板９３上に配設されている。各信号線６７は、各アナログスイッチ１０７を介して、ビデオ信号線９７に接続されている。アナログスイッチ１０７の開閉制御用の端子は、ソースドライバ９６のバッファ１０６を介して、ソースドライバ９６のシフトレジスタ１０５に接続されている。全走査線９９は、信号線６７と直交し、かつ相互に間隔を空けて、主基板９３上に配設されている。全走査線９９の一端は、ゲートドライバ９５のバッファ１０２を介して、ゲートドライバ９５のシフトレジスタ１０１に接続されている。主基板９３の表面内の２本の信号線６７および２本の走査線９９に囲まれた矩形の領域に、画素７１が１つずつ割当てられ、ＴＦＴ６６、付加容量部６８、および画素電極６４がそれぞれ１つずつ配置されている。付加容量部用配線６９は、主基板９３表面の信号線６９の近傍に、長手方向が信号線６７の長手方向と平行になるように、配設されている。
【００４８】
ＴＦＴ６６において、ソース電極がスイッチング素子の第１端子７３を兼ね、ドレイン電極がスイッチング素子の第２端子７４を兼ね、ゲート電極がスイッチング素子の開閉制御用の端子７５を兼ねている。ソース電極７３は信号線６７に接続され、ドレイン電極７４は画素電極６４に接続され、ゲート電極７５は走査線９９に接続されている。ＴＦＴ６６は、３つの電極７３〜７５の他に、半導体材料から成る活性層１１１を含む。ゲート電極７５と活性層１１１内のチャンネル部１１２とは、ゲート絶縁膜１１３を挟んで対向している。付加容量部６８は、ＴＦＴ６６のドレイン電極７４と付加容量部用配線６９との間に介在される。付加容量部６８の１対の電極７７，７８は、ゲート絶縁膜１１３を挟んで対向している。なお図３のＢ−Ｂ端面は、ＴＦＴ６６のソース電極７３、ゲート電極７５、ドレイン電極７４、および付加容量部６８を、この順で通っている。。
【００４９】
各対向電極６５は、対向基板９４の表面の各画素電極６４に対向する位置に配設される。対向基板９４上において、全画素７１の対向電極６５が一体化されて１枚の共通電極になっていてもよく、走査線９９に平行に並ぶ複数の画素の対向電極６５が一体化されて１本の帯状の電極になっていても良く、信号線６７に平行に並ぶ複数の画素の対向電極６５が一体化されて１本の帯状の電極になっていても良い。ビデオ信号線９７には、投射型表示装置８１がスクリーンに表示させるべき映像の信号が、装置８１の外部から供給されている。ソースドライバ９６のアナログスイッチ１０７は、ビデオ信号線９７に供給された映像信号のサンプリングに用いられる。ソースドライバ９６は、アナログスイッチ１０７の開閉制御を行う。ゲートドライバ９５は、各画素７１のＴＦＴ６６の開閉制御のための信号を、走査線９９に供給する。付加容量部用配線６９には、対向電極６５と同じ電位が印加されている。
【００５０】
図４（Ａ）は、映像の１フレームが２つのフィールドから構成される場合、奇数フィールドにおいて、表示素子６１の信号線６７に供給される信号の極性を示す模式図である。図４（Ｂ）は、図４（Ａ）と同じ場合、偶数フィールドにおいて、表示素子６１の信号線６７に供給される信号の極性を示す模式図である。なお図４（Ａ）および図４（Ｂ）の例では、表示素子６１の画素７１の配列が６行６列になっている。信号線６７に対応する細長い矩形において楕円内に記載された「＋」および「−」は、該信号線６７に供給される映像信号が正極性および負極性であることを示す。全信号線６７には、基準方向７０に順次並べられた順に、端から通し番号が付してある。
【００５１】
図４（Ａ）に示すように、奇数フィールドにおいては、全信号線６７のうちの奇数番目の信号線に、正極性の映像信号が印加され、全信号線６７のうちの偶数番目の信号線に、負極性の映像信号が印加されている。図４（Ｂ）に示すように、偶数フィールドにおいては、全信号線６７のうちの奇数番目の信号線に、負極性の映像信号が印加され、全信号線６７のうちの偶数番目の信号線に、正極性の映像信号が印加されている。各フィールドにおいて、各走査線９９は１回ずつ走査され、走査された走査線９９に接続されたＴＦＴ６６を介して、信号線６７から画素電極６４に映像信号が供給される。表示素子６１の１垂直走査期間毎に、各信号線６７に供給される映像信号の極性が逆転するので、１垂直走査期間毎に、各画素電極６４に印加される電圧の極性が逆転する。以上説明したように、基準方向に平行に並んで隣合う２つの画素電極に供給される信号の極性は、常に相互に逆転している。
【００５２】
第１の実施の形態の表示素子６１の製造工程を、図３および図５〜図７の端面図を参照して以下に説明する。なお図５〜図７は、製造中の表示素子１の主基板９３において、Ｂ−Ｂ端面と同じ位置の端面を示している。
【００５３】
最初に、半導体材料である多結晶シリコンから成る薄い膜片が、活性層１１１および該活性層の延在部として、絶縁性の主基板９３の表面上の所定の位置に、所定形状に形成される。多結晶シリコンの膜片は、４０ｎｍ以上６０ｎｍ以下の厚さに形成される。多結晶シリコンの膜片は、活性層１１１となる部分と、該部分から延在された部分とを含み、延在部分は付加容量部６８の他方電極７８として用いられる。膜片形成後、多結晶シリコンの膜片の延在部分に、リンイオンが導入される。これによって延在部分の抵抗率が、他方電極７８として利用可能な程度に低減されて、低抵抗膜になる。リンイオンは、たとえばイオン注入法を用いて、１×１０15ｃｍ-2の濃度で導入される。活性層形成後、主基板９３の表面全体に、活性層１１１および付加容量部他方電極７８に重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は、スパッタリング法またはＣＶＤ法を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。
【００５４】
ゲート絶縁膜形成後、導電性材料から成る走査線９９およびゲート電極７５が、ゲート絶縁膜１１３の表面に形成される。走査線９９およびゲート電極７５は、金属から形成されてもよく、低抵抗の多結晶シリコンから形成されてもよい。走査線９９およびゲート電極７５の形成工程は、導電性材料からなる薄膜をゲート絶縁膜に重ねて成膜する工程と、該薄膜を所定形状にパターニングする工程とを含む。ゲート電極７５は、走査線９９から延在された部分になっている。
【００５５】
またゲート電極７５と同一の材料によって、付加容量部６８の一方電極７７が、ゲート絶縁膜１１３の表面に形成される。一方電極７７は、好ましくは、走査線９９およびゲート電極７５と同一の工程で形成される。このように形成された一方電極７７と他方電極７８とがゲート絶縁層１１３を介して重なっている部分が、画素７１の付加容量を形成するための付加容量部７８となる。図１の例では、任意の単一の画素７１の画素電極６４に接続された付加容量部６８は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。
【００５６】
付加容量部７８の完成後、ＴＦＴ６６の導電型の決定のために、ゲート電極７７の上方から、１×１０15ｃｍ-2の濃度で、活性層１１１に不純物であるリンイオンが導入される。活性層１１１内のゲート電極７５と重なる部分には、リンイオンが導入されない。この結果活性層１１１内のゲート電極７５と重なる部分に、ＴＦＴ７８のチャンネル部１１２が形成される。図５は、チャンネル部形成後の状態を示す主基板９３の端面図である。
【００５７】
チャンネル部形成後、主基板９３の表面全体に、走査線９９とゲート電極７５と一方電極７７とに重ねて、第１層間絶縁膜１１４が形成される。第１層間絶縁膜１１４は、シリコン酸化膜で実現されている。第１層間絶縁膜形成後、第１コンタクトホール１１５と第２コンタクトホール１１６と第３コンタクトホール１１７とがそれぞれ形成される。第１コンタクトホール１１５は、活性層１１１の基準方向７０の両端部のうちの一方端部の上に設けられ、ゲート絶縁膜１１３および第１層間絶縁膜１１４を貫通している。第２コンタクトホール１１６は、活性層１１１の基準方向７０の両端部のうちの他方端部の上に設けられ、ゲート絶縁膜１１３および第１層間絶縁膜１１４を貫通している。第３コンタクトホール１１７は、付加容量部６８の一方電極７７の上に設けられ、第１層間絶縁膜１１４を貫通している。図６は、コンタクトホール形成後の状態を示す主基板９３の端面図である。
【００５８】
コンタクトホール形成後、信号線６７とソース電極７３とドレイン電極７４と付加容量部用配線６９とが、第１層間絶縁膜１１４の表面に、導電性材料を用いて形成される。これらの配線６７，６９および電極７３，７４には、たとえばアルミニウム（Ａｌ）などの低抵抗の金属が用いられる。ソース電極７３と信号線６７とは一体化されており、信号線６７内の活性層１１１と重なる部分が、ソース電極７３を兼ねる。ソース電極７３は、第１コンタクトホール１１５を介して、活性層１１１と接触する。ドレイン電極７３は、第２コンタクトホール１１５を介して、活性層１１１と接触する。この結果ＴＦＴ６６が完成する。
【００５９】
図１の例では、ＴＦＴ６６のソース電極７３からゲート電極を経てドレイン電極７４に向かう方向（以後「ソースドレイン方向」と称する）ＳＤは、基準方向７０と略平行になっている。付加容量部用配線６９は、第３コンタクトホール１１６を介して、一方電極７７に接続される。任意の単一の画素７１の画素電極６４に接続された付加容量部６８に接続された付加容量部用配線６９は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。基準方向に平行に並んで隣合う２つの画素電極６４間に配設された信号線６７および付加容量部用配線６９の間には、画素電極６４の法線方向から見て、間隙が空けられている。
【００６０】
次いで、主基板９３の表面全体に、信号線６７とソース電極７３とドレイン電極７４と付加容量部用配線６９とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１８が形成される。第２層間絶縁膜１１８は、画素電極６４と主基板９３上の他の部品とを絶縁するための絶縁膜の役割の他に、画素電極６４を配置するべき面を平滑化するための平滑化膜の役割をもつ。図７は、第２層間絶縁膜形成後の状態を示す主基板９３の端面図である。第２層間絶縁膜形成後、第４コンタクトホール１１９が形成される。第４コンタクトホール１１９は、ドレイン電極７４の上に設けられ、第２層間絶縁膜１１８だけを貫通している。
【００６１】
第４コンタクトホール形成後、画素電極６４が、第２層間絶縁膜１１８の表面に、透明な導電性材料を用いて形成される。画素電極６４の材料には、たとえばＩＴＯ（インジウム−錫酸化物）が用いられる。画素電極６４は、第４コンタクトホール１１９を介して、ドレイン電極７３に接続される。ドレイン電極７４がアルミニウムから形成され、画素電極６４がＩＴＯから形成される場合、ドレイン電極７４と画素電極６４とのオーミックコンタクトを取るために、ドレイン電極７４と画素電極６４との間になる位置に、図示しないバリアメタル層がさらに形成される。バリアメタル層は、チタン（Ｔｉ）、ＴｉＷ、Ｍｏ、またはＭｏＳｉから形成される。以上の処理によって、図３に示すように、主基板９３上に配置される全構成部品が完成する。
【００６２】
画素電極６４形成後、主基板９３の表面全体に、画素電極６４に重ねて、配向膜が形成される。主基板９３上の構成部品の製造の前後、または該構成部品の製造と平行して、対向基板９４の一方表面に全対向電極６５が形成され、さらに対向基板９４の表面全体に、対向電極６５に重ねて、配向膜が形成される。配向膜形成後、主基板９３と対向基板９４とが、配向膜を最近接させてつつ、所定の間隔を空けて対向配置され、両基板９３，９４の配向膜の間に表示媒体である液晶が封入される。以上の処理によって、表示素子６１が完成する。
【００６３】
なお図３、図５〜図７によって説明した表示素子６１の構成において、表示素子６１の構成部品の具体的な材質、形状、配置、製造方法等は、製造工程の最適例の１つであり、最適例に基づき製造された構成部品と同じ特徴を有する部品が製造可能であれば、他の材質、形状、配置、製造方法が用いられてもよい。
【００６４】
以上説明したように、第１の実施の形態の表示素子６１では、基準方向７０に平行に並んで隣合う画素電極６４間の領域、または画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂの近傍の位置に、付加容量部用配線６９が配置されている。これは以下の理由に基づく。表示素子６１において、基準方向７０に平行に並んで隣合う画素電極６４に相互に逆極性の信号が供給される場合、画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂ、および該端部６４Ａ，６４Ｂ近傍の領域上の電界に乱れが生じる。乱れた電界内にある表示媒体の状態は、画素電極６４および対向電極６５に供給される電気信号によって規定される状態と異なる状態になる。表示媒体が液晶であれば、乱れた電界内の液晶層にリバースチルトドメインが生じる。このような電界の乱れに基づく表示媒体の状態の乱れは、表示素子の表示品位の低下の原因になる。
【００６５】
第１の実施の形態の表示素子６１は、付加容量部用配線６９が、信号線６７と平行に、かつ信号線６７の近傍に配置されている。付加容量部用配線６９を挟んで隣合う２つの画素電極６４に相互に逆極性の信号が供給された場合、リバースチルトドメインが発生する領域が、付加容量部用配線６９が配置された領域とほぼ一致する。ゆえに第１の実施の形態の表示素子６１は、リバースチルトドメインに起因する表示品位の低下を防止することができる。
【００６６】
第１の実施の形態の表示素子６１において、画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂのうちの少なくとも一方が、信号線６７および付加容量部用配線７６のうちの少なくとも一方に重畳されている。このような構成の表示素子６１では、リバースチルトドメインが発生したとしても、リバースチルトドメインが発生する領域は信号線６７および付加容量部用配線７６の配置された領域に重なる。これによって第１の実施の形態の表示素子６１では、リバースチルトドメインに起因する表示品位の低下が起こらない。
【００６７】
第１の実施の形態の表示素子６１において、ＴＦＴ６６、信号線６７、付加容量部６８、および付加容量部用配線６９が遮光性を有する場合、表示素子６１の実質的な開口部は、全画素７１が配置された領域の中から、ＴＦＴ６６、信号線６７、付加容量部６８、および付加容量部用配線６９を配置した領域とリバースチルトドメインの発生領域とを除いた残余領域に相当する。第１の実施の形態の表示素子６１では、リバースチルトドメインの発生領域と信号線６７および付加容量部用配線７６の配置領域とがほぼ一致しているので、表示素子６１の実質的な開口部は従来技術の表示素子よりも拡大する。
【００６８】
図１の構成の表示素子６１を画素電極６４の法線方向から見た場合、信号線６７と該信号線近傍の付加容量部用配線６９との間には、間隙１２０が空いている。間隙１２０には画素電極６４が存在しないので、表示媒体層６３の該間隙１２０に対向する部分内の液晶に対して、光透過および遮光の切換え制御は行われていない。間隙１２０に対向する表示媒体層６３からの光漏れを防止するために、光を遮断する遮光部が、信号線６７と該信号線近傍の付加容量部用配線６９との間にさらに配置されていることが好ましい。
【００６９】
図８は、遮光部１２２が形成された表示素子１２１の主基板９３表面の中の１画素分の領域の拡大平面図である。図８で説明する表示素子１２１の遮光部１２１以外の構成は、図１〜図７で説明した表示素子６１と等しい。図８の表示素子１２１では、信号線６７と該信号線近傍の付加容量部用配線６９との間に、遮光部１２２が設けられている。これによって、付加容量部用配線６９および信号線６７の間の間隙１２０からの光漏れが防止されるので、表示素子１２１のコントラストが向上する。付加容量部用配線６９および信号線６７が遮光性を有するならば、表示媒体層６３の中の画素電極６４および対向電極６５に挟まれていない部分、すなわち両電極６４，６５間の電界によって表示に関する状態が制御されていない部分から射出する光または該部分に入射する光が、遮光部１２２と付加容量部用配線６９と信号線６７とによって遮光される。これによって表示素子１２１のコントラストがさらに向上する。
【００７０】
図８の表示素子１２１において、好ましくは、遮光部１２２は、ＴＦＴ６６の構成部品および付加容量部６８の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されている。たとえば付加容量部用配線６９が信号線６７と同一の材料によって形成される場合、遮光部１２２は、ゲート電極の材料またはバリアメタル層の材料から形成可能になる。これらの理由に基づき、表示素子１２１の製造工程において、遮光部１２２と前記いずれかの部品とを単一工程によって同時に形成することができる。ゆえに遮光部のない表示素子の製造プロセスよりも製造プロセスを増加させることなく、遮光部を有する表示素子１２１を製造することが可能になる。図８の例では、遮光部１２２は、走査線９９の延在部になっているので、走査線９９と同じ形成工程において形成される。以上のように図８の表示素子１２１は、製造工程を増加させることなく、付加容量部用配線６９および信号線６７の間の間隙１２０を遮光することができる。
【００７１】
図９は、本発明の第２の実施の形態である表示素子１３１の１画素分の領域の拡大平面図である。図１０は、図９の表示素子１３１の１画素分の領域のＣ−Ｃ端面図である。図９と図１０とを合わせて説明する。第２の実施の形態の表示素子１３１の構成部品のうち、第１の実施の形態の表示素子６１の構成部品と等しいものには同じ参照符を付し、説明は省略する。なお第２の実施の形態の表示素子１３１において、以下に説明する主基板９３上の部品構成以外の他の構成は、第１の実施の形態の表示素子６１の構成と等しい。
【００７２】
表示素子１３１は、表示媒体層６３と、複数の画素電極６４と、画素電極６４と同数の対向電極６５と、画素電極６４と同数のスイッチング素子６６と、複数本の信号線６７と、画素電極６４と同数の付加容量部１３２と、付加容量部用配線１３３とを少なくとも含む。表示素子１３１内の画素７１とスイッチング素子６６と信号線６７との構成および電気的な接続関係は、図１の表示素子６１と等しい。各画素電極６４に供給される信号の極性は、該各画素電極６４と基準方向７０に平行に並んで隣合う他の画素電極６４に供給される信号の極性の逆極性になっている。
【００７３】
各付加容量部１３２は、画素７１毎の１つずつ設けられている。各付加容量部１３２は２つの電極１３５，１３６を有し、一方電極１３５は付加容量部用配線１３３に接続される。付加容量部用配線１３３は、基準方向７０に平行に並んで隣合う画素電極６４の間の領域に配置される。付加容量部用配線１３３の一部分は、信号線６９の一部分に重畳されている。信号線６７が画素電極６４間の領域に長手方向を基準方向と直交させて配置されている場合、付加容量部用配線１３３は、信号線６７と平行に配置され、かつ画素電極６４の法線方向から見て、付加容量部用配線１３３の幅方向の一方端部が、信号線６７の幅方向の一方端部に重なっている。
【００７４】
画素電極６４は、好ましくは、該画素電極６４の基準方向７０の両端部のうちの一方端部６４Ａが、信号線６７に重畳され、かつ該両端部のうちの他方端部６４Ｂが、付加容量部用配線１３３に重畳されている。第２の実施の形態では、表示媒体層６３は液晶から形成されており、スイッチング素子６６がＴＦＴで実現されている。図１０のＣ−Ｃ端面は、ソース電極７３、ゲート電極７５、ドレイン電極７４、付加容量部１３２の中央部、および後述する第５コンタクトホールを、この順で通る。なお図９では、表示媒体層６３、対向電極６５、対向基板９４、および後述する各種の絶縁層の記載が省略されており、付加容量部用配線１３３およびその延在部ならびに画素電極６４を仮想的に示し、付加容量部用配線１３３およびその延在部に斜線を付している。
【００７５】
第２の実施の形態の表示素子１３１の製造工程を、図１０〜図１３の端面図を参照して以下に説明する。なお図１１〜図１３は、製造中の表示素子１３１の主基板９３において、Ｃ−Ｃ端面と同じ位置の端面を示している。
【００７６】
最初に、活性層１１１として用いられる多結晶シリコンから成る薄い膜片が、絶縁性の主基板９３の表面上に形成される。多結晶シリコンの膜片は、４０ｎｍ以上６０ｎｍ以下の厚さに形成される。活性層形成後、主基板９３の表面全体に、活性層１１１に重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は、スパッタリング法またはＣＶＤ法を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。ゲート絶縁膜形成後、導電性材料から成る走査線９９およびゲート電極７５が、ゲート絶縁膜１１３の表面に、薄膜形成工程とパターニング工程とによって形成される。走査線９９およびゲート電極７５は、金属から形成されてもよく、低抵抗の多結晶シリコンから形成されてもよい。
【００７７】
ゲート電極７５形成後、ＴＦＴ６６の導電型の決定のために、ゲート電極７５の上方から、１×１０15ｃｍ-2の濃度で、不純物であるリンイオンが活性層１１１に導入される。この結果活性層１１１内のゲート電極７５と重なる部分に、ＴＦＴ２５のチャンネル部１１２が形成される。図１１は、チャンネル部形成後の状態を示す主基板９３の端面図である。チャンネル部形成後、主基板９３の表面全体に、走査線９９とゲート電極７５とに重ねて、シリコン酸化膜である第１層間絶縁膜１１４が形成される。第１層間絶縁膜形成後、第１コンタクトホール１１５と第２コンタクトホール１１６とが形成される。図１２は、２つのコンタクトホール形成後の状態を示す主基板９３の端面図である。
【００７８】
コンタクトホール形成後、信号線６７とソース電極７３とドレイン電極７４と付加容量部他方電極１３６とが、導電性材料、たとえばアルミニウム（Ａｌ）などの低抵抗の金属を用いて、第１層間絶縁膜１１４の表面に形成される。ドレイン電極７４と付加容量部他方電極１３６とは一体化されており、ドレイン電極７４内の付加容量部一方電極１３５と重なる部分が、他方電極１３６を兼ねる。ソース電極７３は、第１コンタクトホール１１５を介して、活性層１１１と接触する。ドレイン電極７３は、第２コンタクトホール１１５を介して、活性層１１１と接触する。この結果ＴＦＴ６６が完成する。図９の例では、ＴＦＴ６６のソースドレイン方向ＳＤは、基準方向７０と略平行になっている。次いで、主基板９３の表面全体に、信号線６７とソース電極７３とドレイン電極７４と付加容量部他方電極１３６とに重ねて、第３層間絶縁膜１３７が形成される。第３層間絶縁膜１３７は、シリコン窒化膜で実現される。図１３は、第３層間絶縁膜形成後の状態を示す主基板９３の端面図である。
【００７９】
第３層間絶縁膜形成後、付加容量部一方電極１３５と付加容量部用配線１３３とが、第３層間絶縁膜１３７の表面に、導電性材料を用いて形成される。付加容量部一方電極１３５は、付加容量部用配線１３３の延在部になっている。付加容量部一方電極１３５はドレイン電極７５の一部分と重なるように配置されており、付加容量部一方電極１３５とドレイン電極７５の一部分とが第３層間絶縁膜１３７を介して対向する部分が、付加容量部１３２となる。
【００８０】
図９の例では、任意の単一の画素７１の画素電極６４に接続された付加容量部６８に接続された付加容量部用配線６９は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。また任意の単一の画素７１の画素電極６４に接続された付加容量部６８は、該画素７１の画素電極６４にＴＦＴ６６を介して接続された信号線６７の隣の信号線６７の近傍に、配置されている。付加容量部用配線１３３は、遮光性の材料から形成されていて、ＴＦＴ６６に重なる遮光用の延在部１３３Ａをさらに有する。遮光用延在部１３３Ａは、画素電極６４側からＴＦＴ６６に照射される光を遮光している。
【００８１】
付加容量部形成後、主基板９３の表面全体に、付加容量部一方電極１３５と付加容量部用配線６９とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１８が形成される。第２層間絶縁膜１１８は、平滑化膜を兼ねる。第２層間絶縁膜形成後、第５コンタクトホール１３８が形成される。第５コンタクトホール１３８は、ドレイン電極７４上に形成されて、第３層間絶縁膜１３７と第２層間絶縁膜１１８とを貫通する。第５コンタクトホール形成後、画素電極６４が、第２層間絶縁膜１１８の表面に、透明な導電性材料、たとえばＩＴＯを用いて形成される。画素電極６４は、第５コンタクトホール１３８を介して、ドレイン電極７４に接続される。ドレイン電極７４がアルミニウから形成され、画素電極６４がＩＴＯから形成される場合、ドレイン電極７４と画素電極６４とのオーミックコンタクトを取るために、ドレイン電極７４と画素電極６４との間に、図示しないバリアメタル層が形成される。以上の処理によって、図１０に示すように、主基板９３上に配置される全構成部品が完成する。
【００８２】
画素電極６４形成後の第２の実施の形態の表示素子１３１の製造工程は、第１の実施の形態の表示素子６１の画素電極６４形成後の製造工程と等しい。以上の処理によって、表示素子１３１が完成する。なお図１０〜図１３を用いて説明した表示素子１３１の構成において、表示素子１３１の構成部品の具体的な材質、形状、配置、製造方法等は、製造工程の最適例の１つであり、最適例に基づき製造された構成部品と同じ特徴を有する部品が製造可能であれば、他の材質、形状、配置、製造方法が用いられてもよい。なお図９の表示素子１３１では、付加容量部１３２の一対の電極１３５，１３６は第３層間絶縁層１３７を介して対向している。これに限らず、付加容量部１３２は、一方電極１３５と他方電極１３６とが、ゲート絶縁層１１３を介して対向するように構成されてもよい。
【００８３】
以上説明したように、第２の実施の形態の表示素子１３１は、基準方向７０に平行に並んで隣合う画素電極６４間の領域または画素電極６４の基準方向７０の端部の近傍の領域に、付加容量部用配線６９が配置されている。これによって第２の実施の形態の表示素子１３１は、第１の実施の形態の表示素子６１と同じ理由に基づき、リバースチルトドメイン等の表示に関する状態の乱れに起因する表示品位の低下を防止することができる。画素電極６４の基準方向の両端部のうちの少なくとも一方が、信号線６７および付加容量部用配線７６のうちの少なくとも一方に、それぞれ重畳されているので、第２の実施の形態の表示素子１３１は、第１の実施の形態の表示素子６１と同じ理由に基づき、表示に関する状態の乱れに起因する表示品位の低下をさらに防止している。
【００８４】
第２の実施の形態の表示素子１３１において、ＴＦＴ６６、信号線６７、付加容量部６８、および付加容量部用配線６９が遮光性を有する場合、リバースチルトドメインの発生領域と信号線６７および付加容量部用配線７６の配置領域とがほぼ一致しているので、表示素子１３１の実質的な開口部は従来技術の表示素子よりも拡大する。付加容量部用配線１３３と信号線６７とが一部重なり合っているので、付加容量部用配線と信号線とが重なっていない構成の従来技術の表示素子よりも、画素電極６４を大きく形成することができる。これによって第２の実施の形態の表示素子１３１の実質的な開口率がさらに向上する。付加容量部用配線１３３と信号線６７とが一部重なり合っているので、付加容量部用配線１３３と信号線６７との間に遮光部を設ける必要がなくなるため、部品点数が削減され、表示素子１３３の構成が簡略化される。
【００８５】
図１４は、本発明の第３の実施の形態である表示素子１５１の１画素分の領域の拡大平面図である。図１５は、図１４の表示素子１５１の１画素分の領域のＤ−Ｄ端面図である。図１４と図１５とを合わせて説明する。第３の実施の形態の表示素子１５１の構成部品のうち、第１および第２の実施の形態の表示素子６１，１３１の構成部品と等しいものには同じ参照符を付し、説明は省略する。なお第３の実施の形態の表示素子１５１において、以下に説明する主基板９３上の部品構成以外の他の構成は、第１の実施の形態の表示素子６１の構成と等しい。
【００８６】
表示素子１５１は、表示媒体層６３と、複数の画素電極６４と、画素電極６４と同数の対向電極６５と、画素電極６４と同数のスイッチング素子１５３と、複数本の信号線６７と、画素電極６４と同数の付加容量部１５４と、付加容量部用配線１５５とを少なくとも含む。表示素子１５１内の画素７１と信号線６７との構成および電気的な接続関係は、図１と等しい。各画素電極６４に供給される信号の極性は、該各画素電極６４と予め定める基準方向に平行に並んで隣合う他の画素電極６４に供給される信号の極性の逆極性になっている。
【００８７】
各スイッチング素子１５３は、信号線６７と各画素電極６４との間に介在される。各スイッチング素子１５３は少なくとも２つの端子を有する。スイッチング素子１５３の第１端子７３は、信号線６７に接続される。各スイッチング素子１５３の第２端子７４は、各画素電極６４に接続される。スイッチング素子１５３の第１端子７３から第２端子７４へ向かう方向ＳＤは、付加容量部用配線６４の長手方向と略平行になっている。
【００８８】
付加容量部用配線１５５は、基準方向７０に並んで隣合う画素電極６４間の領域に配置される。付加容量部用配線１５５の一部分は、好ましくは、信号線６９の一部分に重畳されている。各付加容量部１５４は、画素７１毎に１つずつ設けられている。各付加容量部１５４は一対の電極７７，７８を有し、一方電極７７は付加容量部用配線１５５に接続される。付加容量部１５４は、基準方向７０に並んで隣合う画素電極６４間の領域に配置される。好ましくは、各画素７１の付加容量部１５４は、該画素７１の画素電極６４がスイッチング素子１５３を介して接続される信号線６７の近傍に配置される。
【００８９】
画素電極６４は、好ましくは、該画素電極６４の基準方向７０の両端部のうちの一方端部６４Ａが、信号線６７に重畳され、かつ該両端部のうちの他方端部６４Ｂが、付加容量部用配線１５５に重畳されている。第３の実施の形態では、表示媒体層６３は液晶から形成されており、スイッチング素子１５３がＴＦＴで実現されている。図１５のＤ−Ｄ端面は、ＴＦＴのソース電極７３、ゲート電極７５、ドレイン電極７４、および付加容量部１５４を、この順で通る。なお図１４では、表示媒体層６３、対向電極６５、対向基板９４、および後述する各種絶縁層の記載が省略されており、画素電極６４および付加容量部用配線１５５を仮想線で示し、付加容量部用配線１５５に斜線を付している。
【００９０】
第３の実施の形態の表示素子１５１の製造工程を、図１５〜図１９の端面図を参照して以下に説明する。なお図１６〜図１９は、製造中の表示素子１５１の主基板９３において、Ｄ−Ｄ端面と同じ位置の端面を示している。
【００９１】
最初に、半導体材料である多結晶シリコンから成る薄い膜片が、活性層１６１および該活性層の延在部として、絶縁性の主基板９３の表面上の所定の位置に形成される。多結晶シリコンの膜片は、４０ｎｍ以上６０ｎｍ以下の厚さに形成される。活性層１６１の基準方向７０に直交する方向の一端部は、２本の走査線９９と２本の信号線６７とで区切られる矩形領域の外に延伸されている。膜片形成後、多結晶シリコンの膜片の延在部の抵抗率低減のために、延在部にリンイオンが導入される。リンイオン導入後の延在部が、付加容量部１５４の他方電極７８として用いられる。活性層形成後、主基板９３の表面全体に、活性層１６１と他方電極７８とに重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は、スパッタリング法またはＣＶＤ法を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。
【００９２】
ゲート絶縁膜形成後、導電性材料から成る走査線９９およびゲート電極７５が、ゲート絶縁膜１１３の表面に、薄膜形成工程とパターニング工程とによって形成される。走査線９９およびゲート電極７５は、金属から形成されてもよく、低抵抗の多結晶シリコンから形成されてもよい。ゲート電極７５は、走査線９９と一体化されており、走査線９９内の活性層１６１と重なる部分が、ゲート電極７５を兼ねる。ゲート電極７５と同一の材料によって、付加容量部１５４の一方電極７７が、ゲート絶縁膜１１３の表面に形成される。一方電極７７は、好ましくは、走査線９９およびゲート電極７５と同一の工程で形成される。このように形成された一方電極７７と他方電極７８とがゲート絶縁層１１３を介して重なっている部分が、画素７１の付加容量部１５４となる。
【００９３】
付加容量部完成後、ＴＦＴ１５３の導電型の決定のために、ゲート電極７７の上方から、１×１０15ｃｍ-2の濃度で、活性層１６１に不純物であるリンイオンが導入される。この結果活性層１６１内のゲート電極７５と重なる部分に、ＴＦＴ１５３のチャンネル部１１２が形成される。ゲート電極７５と活性層１６１内のチャンネル部１１２とは、ゲート絶縁膜１１３を挟んで対向している。図１６は、チャンネル部形成後の状態を示す主基板９３の端面図である。チャンネル部形成後、主基板９３の表面全体に、走査線９９とゲート電極７５と一方電極７７とに重ねて、シリコン酸化膜である第１層間絶縁膜１１４が形成される。第１層間絶縁膜形成後、第１コンタクトホール１１６と第２コンタクトホール１１６と第３コンタクトホール１１７とがそれぞれ形成される。図１７は、第１〜第３コンタクトホール形成後の状態を示す主基板９３の端面図である。
【００９４】
３つのコンタクトホール形成後、信号線６７とソース電極７３とドレイン電極７４と接続用導電部材１６２とが、導電性材料、たとえばアルミニウム（Ａｌ）などの低抵抗の金属を用いて、第１層間絶縁膜１１４の表面に形成される。ソース電極７４は信号線６７と一体化されており、信号線６７内の矩形領域外部に延伸された活性層１６１の一端部と重なる部分が、ソース電極７４を兼ねる。ソース電極７３は、第１コンタクトホール１１５を介して、活性層１６１に接続される。ドレイン電極７４は、第２コンタクトホール１１６を介して、活性層１６１に接続される。接続用導電部材１６２は、第３コンタクトホール１１７を介して、付加容量部一方電極７７に接続される。
【００９５】
次いで、主基板９３の表面全体に、信号線６７とソース電極７３とドレイン電極７４と接続用導電部材１６２とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１８が形成される。第２層間絶縁膜１１８は平滑化膜を兼ねる。図１８は、第２層間絶縁膜形成後の状態を示す主基板９３の端面図である。第２層間絶縁膜形成後、第６コンタクトホール１６３が形成される。第６コンタクトホール１６３は、接続用導電部材１６２の上に形成され、第２層間絶縁膜１１８だけを貫通する。第６コンタクトホール形成後、付加容量部用配線１５５が、第２層間絶縁膜１１８の表面に、少なくとも第６コンタクトホールを覆って形成される。付加容量部用配線１５５は、導電性材料の薄膜の成膜工程と、該薄膜のパターニング工程とによって形成される。付加容量部用配線１５５は、第６コンタクトホール１６３を介して、接続用導電部材１６２に接続される。この結果付加容量部用配線１５５は、接続用導電部材１６２を介して一方電極７７に接続され、一方電極７７の電位は付加容量部用配線１５５と同電位になる。付加容量部用配線１５５の一部分は、ＴＦＴ１５３の一部分と重なっている。付加容量部用配線１５５が遮光性を有する場合、付加容量部用配線１５５は、画素電極６４側からＴＦＴ１５３に向かって照射される光を遮光する。図１９は、付加容量部用配線形成後の状態を示す主基板９３の端面図である。
【００９６】
付加容量部用配線形成後、主基板９３の表面全体に、付加容量部用配線１５５に重ねて、第４層間絶縁膜１６４が形成される。第４層間絶縁膜形成後、第７コンタクトホール１６５が形成される。第７コンタクトホール１６５は、ドレイン電極７４上に形成され、第２層間絶縁膜１１８と第４層間絶縁膜１６４とを貫通する。第７コンタクトホール形成後、画素電極６４が、第４層間絶縁膜１６４の表面に、透明な導電性材料、たとえばＩＴＯを用いて形成される。ドレイン電極７４がアルミニウから形成され、画素電極６４がＩＴＯから形成される場合、ドレイン電極７４と画素電極６４とのオーミックコンタクトを取るために、画素電極６４の形成に先立ち、ドレイン電極７４と画素電極６４との間にに、図示しないバリアメタル層が形成される。バリアメタル層は、チタン（Ｔｉ）、ＴｉＷ、Ｍｏ、またはＭｏＳｉから形成される。以上の処理によって、図１５に示すように、主基板９３上に配置される全構成部品が完成する。
【００９７】
画素電極６４形成後の第３の実施の形態の表示素子１５１の製造工程は、第１の実施の形態の表示素子６１の画素電極６４形成後の製造工程と等しい。以上の処理によって、表示素子１５１が完成する。なお図１５〜図１９を用いて説明した表示素子１５１の構成において、表示素子１５１の構成部品の具体的な材質、形状、配置、製造方法等は、製造工程の最適例の１つであり、最適例に基づき製造された構成部品と同じ特徴を有する部品が製造可能であれば、他の材質、形状、配置、製造方法が用いられてもよい。
【００９８】
以上説明したように、第３の実施の形態の表示素子１５１は、基準方向７０に平行に並んで隣合う画素電極６４間の領域または画素電極６４の基準方向７０の端部近傍の領域に、付加容量部用配線１５５が配置されている。これによって第３の実施の形態の表示素子１５１は、第１の実施の形態の表示素子６１と同じ理由に基づき、リバースチルトドメインに起因する表示品位の低下を防止することができる。画素電極６４の基準方向７０の両端部６４Ａ，６４Ｂのうちの少なくとも一方が、信号線６７および付加容量部用配線１５５のうちの少なくとも一方に、それぞれ重畳されているので、第３の実施の形態の表示素子１５１は、第１の実施の形態の表示素子６１と同じ理由に基づき、表示品位の低下をさらに防止している。ＴＦＴ１５３、信号線６７、付加容量部１５４、および付加容量部用配線１５５が遮光性を有する場合、第３の実施の形態の表示素子１５１の実質的な開口部は従来技術の表示素子よりも拡大する。付加容量部用配線１５５と信号線６７とが一部重なり合っている場合、実質的な開口率がさらに向上し、かつ表示素子１５５の構成が簡略化される。
【００９９】
第３の実施の形態の表示素子１５１において、スイッチング素子１５３における第１端子７３から第２端子７４への方向、すなわちソースドレイン方向ＳＤは、付加容量部用配線１５５および信号線６７の長手方向と略平行になっている。これによってスイッチング素子１５３を信号線６７の近傍に信号線６７と略平行に配置することが可能になるので、スイッチング素子１５３をリバースチルトドメインの発生領域内に配置することができる。スイッチング素子１５３がリバースチルトドメインの発生領域に配置された場合、表示素子１５１の実質的な開口率がさらに向上する。これによって第３の実施の形態の表示素子１５１は、スイッチング素子１５３におけるソースドレイン方向ＳＤが信号線６７と略直交する構成の従来技術の表示素子よりも明るい表示を行うことができる。
【０１００】
付加容量部１５４は、基準方向に平行に並んで隣合う画素電極６４間の領域に配置されていることが好ましい。これによって、表示媒体の表示に関する状態の乱れが生じる領域内、すなわちリバースチルトドメインの発生領域に付加容量部１５４が配置されるので、付加容量部１５４が配置される領域と表示に関する状態の乱れが配置される領域は一致する。ゆえに付加容量部１５４が信号線６７から離れた位置に配置されている構成の従来技術の表示素子よりも、第３の実施の形態の表示素子１５１のほうが開口率が向上するので、第３の実施の形態の本発明の表示素子１５１は、従来の表示素子よりも明るい表示を行うことができる。
【０１０１】
第３の実施の形態の表示素子１５１では、各画素の付加容量部１５４は、スイッチング素子１５３を介して該各画素電極６４に接続される信号線６７の近傍に配置されている。これは以下の理由に基づく。たとえばスイッチング素子１５３がトランジスタである場合、付加容量部１５４と信号線６７とは、トランジスタ１５３を介して接続される。従来技術の表示素子では、各画素７１の付加容量部は、スイッチング素子を介して各画素電極に接続される信号線から離れているので、トランジスタは走査線と平行に形成されている。このために従来技術の表示素子では、信号線と平行な遮光層だけでなく、走査線と平行な遮光層がさらに形成されてトランジスタを覆っている必要がある。第３の実施の形態の表示素子１５１では、各画素電極６４の付加容量部１５４は、スイッチング素子１５３を介して該各画素電極６４に接続される信号線６７の近傍に配置されているので、付加容量部１５４は、ソースドレイン方向ＳＤが信号線６７に平行なトランジスタ１５３を介して、または直接、信号線６７に接続される。このために第３の実施の形態の表示素子１５１では、信号線６７と平行な遮光層だけを有するだけで良いので、従来技術の表示素子よりも開口率が向上する。また第３の実施の形態では、付加容量部用配線１５５が、スイッチング素子１５３および付加容量部１５４の配置領域を遮光する遮光層を兼ねているので、表示品位が向上するとともに、部品点数が減少して構成が簡略化されている。
【０１０２】
画素電極６３が信号線６７に重なっている場合、画素電極６４と信号線６７との重なり部分において、画素電極６４および信号線６７がコンデンサの電極として作用するので、該重なり部分に容量が生じる。容量が生じた場合、画素電極６４の電位が、信号線６７の電位の影響を受けて変動する。画素電極６４と信号線６７とが重なり合う場合、付加容量部用配線６９、１３３、１５５は、信号線６７全体を覆うように形成されていることが好ましい。
【０１０３】
図２０は、信号線６７を覆う構成の付加容量部用配線１７２が形成された表示素子１７１の主基板９３表面の中の１画素分の領域の拡大平面図である。図２０で説明する表示素子１７１の付加容量部用配線１７２の平面形状以外の構成は、図１４〜図１９で説明した第３の実施の形態の表示素子１５１と等しい。付加容量部用配線１７２の平面形状は、画素電極６４の法線方向から見て、隣にある信号線６７を覆う形状になっている。付加容量部用配線１７２は、画素電極６４と信号線６７との間に介在される。これによって付加容量部用配線が信号線を覆っていない従来技術の表示素子よりも、図２０の表示素子１７１のほうが、画素電極６４と信号線６７との間の容量が低減する。したがって、基準方向に平行に隣合う画素電極に逆極性の信号が供給される場合であっても、画素電極６４の電位は信号線６７の電位の影響を受けないため、表示品位がさらに向上する。
【０１０４】
以上のように図１〜図２０によって説明した表示素子６１，１２１，１３１，１５１，１７１は、電界の乱れに基づく表示媒体の表示に関する状態の乱れに起因する表示品位の低下および開口率の低下が防止されている。このような表示素子６１，１２１，１３１，１５１，１７１が図２で説明した投射型表示装置８１のライトバルブとして用いられる場合、投射型表示装置８１の表示品位を保ちつつ、該投射型表示装置８１を小型化することができる。図１〜図２０の表示素子６１，１２１，１３１，１５１，１７１が投射型表示装置８１に用いられる場合、画素電極６４のピッチＷＰは１５μｍより大きく３０μｍ以下になってことが好ましい。表示媒体の表示に関する状態の乱れに起因する表示品位の低下が防止されているので、画素電極６４のピッチＷＰが３０μｍ以下になった場合でも、投射型表示装置８１は、表示品位が良く高精細な表示が可能になる。
【０１０５】
第１〜第３の実施の形態の表示素子６１，１２１，１３１，１５１，１７１ならびに投射型表示装置８１は、本発明の表示素子ならびに投射型表示装置の例示であり、主要な構成が等しければ、他の様々な形で実施することができる。特に各構成部品の詳細な構成は、同じ効果が得られれば、上記の構成に限らず他の構成によって実現されてもよい。スイッチング素子６６は、ＴＦＴに限らず、他の構成のスイッチング素子、たとえばＭＩＭ素子に代表される２端子素子によって実現されてもよい。表示媒体層６３は、電界の変化に応じて表示に関する状態が変化する表示媒体であれば、液晶以外の他の表示媒体によって実現されてもよい。表示素子６１，１２１，１３１，１５１，１７１は、基準方向に平行に隣合って並ぶ２つの画素電極６４に相互に逆極性の信号を供給可能な構成であれば、他の構成であってもよい。表示素子を利用する表示装置は、投射型のものに限らず、他の構成の表示装置であってもよい。たとえば表示素子の背面に光源が設けられて表示素子の前面を表示面として用いる透過型の表示装置に、本発明の表示素子６１，１２１，１３１，１５１，１７１が利用されてもよい。
【０１０６】
【発明の効果】
本発明に従えば、表示素子は、複数の画素を有するアクティブマトリクス型の表示素子であり、基準方向に平行に並んで隣合う画素電極に、相互に逆極性の信号が供給されている。このような表示素子において、基準方向に平行に並んで隣合う画素電極間の領域に付加容量部用配線が配置されているので、表示素子は、該領域上および該画素電極の基準方向の端部上の電界の乱れに基づく表示媒体の表示に関する状態の乱れに起因する表示品位の低下を防止することができる。また本発明によれば、信号線は、基準方向に平行に並んで隣合う画素電極間の領域にかつ前記基準方向に直交して配置され、付加容量部用配線は、信号線の近傍にかつ信号線と平行に配置されている。これによって表示素子は、電界の乱れに起因する表示品位の低下を、確実に防止することができる。さらにまた本発明によれば、表示素子内の表示媒体は液晶である。これによって表示素子は、リバースチルトドメインに起因する表示品位の低下を防止することができる。
【０１０８】
さらにまた本発明によれば、表示素子において、付加容量部用配線と信号線との間に間隙がある場合、該間隙に遮光部が配置されている。これによって表示素子のコントラストが向上する。また本発明によれば、遮光部は、スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されている。これによって表示素子は、遮光部のない表示素子の製造プロセスよりも製造プロセスを増加させることなく、製造することが可能になる。さらにまた本発明によれば、画素電極のピッチは３０μｍ以下になっている。これによって本発明の表示素子は、表示品位が良く高精細な小型の表示素子になる。
【０１０９】
また以上のように本発明によれば、投射型表示装置は、上述の表示素子と光源とを含み、表示素子の各画素が電界に応じて光源からの光を透過または遮断する構成になっている。表示媒体の表示にかかわる状態の乱れに起因する表示品位の低下を表示素子が防止しているので、表示品位を保ったまま、投射型表示装置の小型化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である表示素子６１の主基板９３表面の１画素分の領域の拡大平面図である。
【図２】図１の表示素子６１を備えた投射型表示装置８１の概略構成を示す図である。
【図３】図１の表示素子６１の主基板９３の１画素分の領域のＢ−Ｂ端面図である。
【図４】図１の表示素子６１の信号線６７に供給される信号の極性を示す図である。
【図５】図１の表示素子６１の製造工程において、ゲート電極７５が形成された時点の主基板９３の１画素分の領域の端面図である。
【図６】図１の表示素子６１の製造工程において、３つのコンタクトホールが形成された時点の主基板９３の１画素分の領域の端面図である。
【図７】図１の表示素子６１の製造工程において、第２層間絶縁膜が形成された時点の主基板９３の１画素分の領域の端面図である。
【図８】本発明の第１の実施の形態において、遮光部を有する表示素子１２１の主基板９３の１画素分の領域の拡大平面図である。
【図９】本発明の第２の実施の形態である表示素子１３１の主基板９３の１画素分の領域の拡大平面図である。
【図１０】図９の表示素子１３１の主基板９３の１画素分の領域のＣ−Ｃ端面図である。
【図１１】図９の表示素子１３１の製造工程において、ゲート電極７５が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１２】図９の表示素子１３１の製造工程において、２つのコンタクトホールが形成された時点の主基板９３の１画素分の領域の端面図である。
【図１３】図９の表示素子１３１の製造工程において、第３層間絶縁膜が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１４】本発明の第３の実施の形態である表示素子１５１の主基板９３表面の１画素分の領域の拡大平面図である。
【図１５】図１４の表示素子１５１の主基板９３の１画素分の領域のＤ−Ｄ端面図である。
【図１６】図１４の表示素子１５１の製造工程において、ゲート電極７５が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１７】図１４の表示素子１５１の製造工程において、３つのコンタクトホールが形成された時点の主基板９３の１画素分の領域の端面図である。
【図１８】図１４の表示素子１５１の製造工程において、第２層間絶縁膜が形成された時点の主基板９３の１画素分の領域の端面図である。
【図１９】図１４の表示素子１５１の製造工程において、付加容量部用配線が形成された時点の主基板９３の１画素分の領域の端面図である。
【図２０】本発明の第３の実施の形態において、付加容量部用配線が信号線を覆う構成の表示素子１７１の主基板９３表面の１画素分の領域の拡大平面図である。
【図２１】従来技術のドライバ一体型の表示素子１の概略構成を示す図である。
【図２２】図２１の表示素子１の主基板３表面の１画素分の領域の拡大平面図である。
【図２３】図２１の表示素子１の主基板３の１画素分の領域のＡ−Ａ端面図である。
【符号の説明】
６１，１２１，１３１，１５１，１７１ 表示素子
６３ 表示媒体層
６４ 画素電極
６５ 対向電極
６６，１５３ スイッチング素子
６７ 信号線
６８，１３２，１５４ 付加容量部
６９，１３３，１５５，１７２ 付加容量部用配線
７０ 基準方向
７３ スイッチング素子の第１端子
７４ スイッチング素子の第２端子
７７ 付加容量部の一方電極
７８ 付加容量部の他方電極
８１ 投射型表示装置
８２ 光源
９９ 走査線
１２２ 遮光部
ＳＤ スイッチング素子の第１端子から第２端子に向かう方向
Claims (8)
- 複数の画素電極と、
電界の変化に応じて表示に関する状態が変化する表示媒体層と、
表示媒体層を介して各画素電極とそれぞれ対向する対向電極と、
画素電極に供給されるべき信号が与えられる信号線と、
各画素電極と信号線との間に介在されるスイッチング素子と、
一対の電極をそれぞれ有する複数の付加容量部と、
付加容量部のいずれか一方の電極に接続されるまたは付加容量部のいずれか一方の電極を兼ねる付加容量部用配線と、
光を遮光する遮光部とを含み、
予め定める基準方向に平行に並んで隣合う画素電極に供給される信号の極性は、相互に逆転しており、
付加容量部用配線は、基準方向に平行に並んで隣合う画素電極の間に、前記信号線との間に間隙を空けて配置されており、
遮光部は、前記付加容量部用配線と信号線との間の間隙に配置され、前記スイッチング素子の構成部品および付加容量部の構成部品のうち、遮光性を有するいずれかの部品と同じ材料によって形成されていることを特徴とする表示素子。 - 前記信号線は、前記基準方向に平行に並んで隣合う画素電極の間に配置され、
前記付加容量部用配線は、信号線と平行に、かつ信号線の近傍に配置されることを特徴とする請求項１記載の表示素子。 - 前記表示媒体層は、液晶から形成されていることを特徴とする請求項１記載の表示素子。
- 前記画素電極の前記基準方向の両端部のうちの一方端部が、前記信号線に重畳されており、
前記画素電極の前記両端部のうちの他方端部が、前記付加容量部用配線に重畳されていることを特徴とする請求項１記載の表示素子。 - 前記スイッチング素子は、前記信号線に接続される第１端子と、前記画素電極に接続される第２端子とを有し、
第１端子から第２端子へ向かう方向は、前記付加容量部用配線の長手方向と略平行であることを特徴とする請求項１〜４のいずれかに記載の表示素子。 - 前記付加容量部は、前記画素電極に個別に対応しており、
前記各画素電極の付加容量部は、前記スイッチング素子を介して該各画素電極に接続される信号線の近傍に配置されることを特徴とする請求項１〜５のいずれかに記載の表示素子。 - 前記画素電極のピッチは、３０μｍ以下であることを特徴とする請求項１〜６のいずれかに記載の表示素子。
- 請求項１〜７のうちのいずれかに記載の表示素子と、
表示素子に向かって光を放射する光源とを含み、
相互に対向する画素電極および対向電極と画素電極および対向電極間の表示媒体とを含んで構成される表示素子の各画素は、該画素電極および対向電極の間の電界に応じて、光源からの光を透過または遮光することを特徴とする投射型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18014999A JP3829028B2 (ja) | 1999-06-25 | 1999-06-25 | 表示素子および投射型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18014999A JP3829028B2 (ja) | 1999-06-25 | 1999-06-25 | 表示素子および投射型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013906A JP2001013906A (ja) | 2001-01-19 |
| JP3829028B2 true JP3829028B2 (ja) | 2006-10-04 |
Family
ID=16078266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18014999A Expired - Fee Related JP3829028B2 (ja) | 1999-06-25 | 1999-06-25 | 表示素子および投射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3829028B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803168B1 (ko) * | 2001-07-20 | 2008-02-14 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조방법 |
| KR100802445B1 (ko) * | 2001-07-30 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP5242894B2 (ja) * | 2006-06-02 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
| JP5028906B2 (ja) * | 2006-08-11 | 2012-09-19 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
| JP2008122504A (ja) * | 2006-11-09 | 2008-05-29 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
| JP5764185B2 (ja) * | 2013-11-22 | 2015-08-12 | 株式会社Ｊｏｌｅｄ | Ｅｌ表示装置 |
-
1999
- 1999-06-25 JP JP18014999A patent/JP3829028B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013906A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI285781B (en) | LCD device | |
| KR101133761B1 (ko) | 액정 표시 장치 | |
| US9529237B2 (en) | Display device and driving method thereof | |
| US5247289A (en) | Liquid crystal display device with commonly connected capacitor electrodes | |
| TWI289818B (en) | Optoelectronic device and electronic machine providing the device | |
| US7557886B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100211008B1 (ko) | 액정표시패널 | |
| TWI329229B (en) | Liquid crystal display apparatus which performs display by using electric field in direction substantially parallel with substrate surfaces to control alignment direction of liquid crystal molecules | |
| JP5511911B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| CN101211891B (zh) | 连接结构、电光装置及其制造方法 | |
| US20060050220A1 (en) | Liquid crystal display device | |
| US8223287B2 (en) | Electrooptic device and electronic device | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| KR20060101944A (ko) | 액정 표시 장치 | |
| EP0566408A1 (en) | Liquid crystal display | |
| US20090279010A1 (en) | Liquid crystal display | |
| US7872720B2 (en) | Liquid crystal device and projector | |
| TW569073B (en) | Active matrix liquid crystal display device | |
| JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JP2006023744A (ja) | 多重ドメイン液晶表示装置及びそれに用いられる表示板 | |
| JPH08328036A (ja) | 液晶表示装置 | |
| KR101435133B1 (ko) | 액정 표시 장치 | |
| KR20020009144A (ko) | 액정 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |