JP2001013906A

JP2001013906A - 表示素子および投射型表示装置

Info

Publication number: JP2001013906A
Application number: JP18014999A
Authority: JP
Inventors: Yasuhiro Matsushima; 康浩松島; 裕 ▲高▼藤; Yutaka Takato
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-06-25
Filing date: 1999-06-25
Publication date: 2001-01-19
Anticipated expiration: 2019-06-25
Also published as: JP3829028B2

Abstract

(57)【要約】【課題】ソース反転駆動法を用いた表示素子の表示品
位を向上させる。【解決手段】アクティブマトリクス型の表示素子６１
において、予め定める基準方向に平行に並んで隣合う画
素電極６４に供給される信号の極性が、相互に逆転して
いる。表示素子６１は、一対の電極をそれぞれ有する複
数の付加容量部６８と、付加容量部内のいずれか一方の
電極に接続される付加容量部用配線６９とを含む。付加
容量部用配線６９は、基準方向に平行に並んで隣合う画
素電極の間に配置される。これによって表示素子６１
は、開口率を低下させることなく、表示品位を向上させ
ることができる。投射型の表示装置は、このような構成
の表示素子６１と光源とを備える。表示素子６１内の各
画素は、光源からの光を透過または反射する。これによ
って投射型表示装置は、画素電極のピッチを３０μｍに
した場合、表示品位が良く高精細な小型の表示装置にな
る。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、液晶表示素子に代
表される表示素子、および投射型の表示装置に関する。

【０００２】

【従来の技術】近年、薄膜トランジスタ（Thin Film Tr
ansistor:以後「ＴＦＴ」と略称する）を液晶駆動用の
スイッチング素子として用いる液晶表示素子の開発が、
活発に行われている。図２１は、従来技術の液晶表示素
子の１種類であるドライバ一体型の液晶表示素子１の平
面模式図である。ドライバ一体型の液晶表示素子１は、
主基板３、対向基板４、ゲートドライバ５、ソースドラ
イバ６、ビデオ信号線７、およびＴＦＴアレイ部８を含
む。ゲートドライバ５は、シフトレジスタ１１とバッフ
ァ１２とから構成される。ソースドライバ６は、シフト
レジスタ１５とバッファ１６と複数のアナログスイッチ
１７とから構成される。ＴＦＴアレイ部８は、複数本の
走査線２１、複数本の信号線２２、複数のＴＦＴ２５、
複数の画素２６、複数の付加容量部３７、および付加容
量部用配線４３とを含む。画素２６は、液晶と、画素電
極３１と、対向電極３２とを含む。

【０００３】主基板３は、硝子または石英から構成され
る。主基板３と対向基板４とは、間隔を空けて相互に対
向配置されている。ゲートドライバ５とソースドライバ
６とビデオ信号線７とは、主基板３の上に配置されてい
る。ソースドライバ６のアナログスイッチ１７は、ビデ
オ信号線７によって伝達される映像信号のサンプリング
に用いられる。ＴＦＴアレイ部８は、主基板３と対向基
板４との間に配置されている。

【０００４】ＴＦＴアレイ部８において、走査線２１
は、相互に平行に、主基板３上に配設されている。全走
査線２１の一端は、ゲートドライバ５に接続されてい
る。信号線２２は、走査線２１に直交して、主基板３上
に配置されている。付加容量部用配線２３は、走査線２
１に平行に、主基板３上に配設されている。２本の信号
線２２および２本の走査線２１に囲まれた主基板３上の
矩形の領域内に、画素２６が１つずつ割当てられ、ＴＦ
Ｔ２５、画素２６の画素電極３１、および付加容量部２
７が該矩形領域内にそれぞれ１つずつ配設されている。
対向電極３２は、対向基板４上に配設される。液晶は、
画素電極３１と対向電極３２との間に封入されている。
ＴＦＴ２５のゲート電極３５は走査線２１に接続され、
ソース電極３６は信号線２２に接続され、ドレイン電極
３７は画素電極３１に接続されている。付加容量部２７
は、ＴＦＴ２５のドレイン電極３７と付加容量部用配線
２３との間に介在される。付加容量部用配線２３には、
対向電極と同じ電位の電圧が印加されている。付加容量
部２７は、付加容量部用配線２３に接続される一方電極
３８と、一方電極３８に対向する他方電極３９とを含
む。

【０００５】図２２は、図２１の構成の液晶表示素子１
の主基板３表面内の画素１個分の領域の拡大平面図であ
る。図２３は、図２２の主基板３のＡ−Ａ断面図であ
る。図２２と図２３とを合わせて、液晶表示素子１の具
体的な製造工程を説明する。なお図２２では、後述する
各種の絶縁膜は省略しており、かつ画素電極３１を仮想
的に示している。

【０００６】最初に、絶縁性の主基板３の上に、４０ｎ
ｍ〜６０ｎｍの厚さの多結晶シリコンの薄膜片が形成さ
れる。次いで、８０ｎｍ〜１５０ｎｍの厚さのゲート絶
縁膜４２が、スパッタリング法またはＣＶＤ法を用いて
形成される。ゲート絶縁膜形成後、後に付加容量部２７
の他方電極３９となるべき多結晶シリコン薄膜片内の一
部分に、リンイオンが１×１０¹⁵ｃｍ^-2の濃度でイオン
注入される。イオン注入をゲート電極３５および付加容
量部２７の一方電極３８の形成前に行うのは、以下の理
由に基づく。ゲート電極３５および一方電極３８形成後
にイオン注入を行う場合、ゲート電極３５および一方電
極３８があるので、多結晶シリコン薄膜片内のゲート電
極３５および一方電極３８の下方の部分にイオンが注入
されない。多結晶シリコン薄膜片内のゲート電極３５お
よび一方電極３８の下方の部分にイオンを注入するため
に、イオン注入は、ゲート電極３５および一方電極３８
の形成前に行われている。

【０００７】次に、走査線２１、ゲート電極３５、付加
容量部用配線２３、および付加容量部２７の一方電極３
８が、ゲート絶縁層４６の上に形成される。これらの配
線２１，２３および電極３５，３８の形成工程は、金属
または低抵抗の多結晶シリコンからなる薄膜の成膜工程
と、該薄膜を所定形状にパターニングする工程とを含
む。付加容量部用配線２３は、表示素子完成後に画素電
極３１の中央部と重なる位置に、配置されている。次
に、ＴＦＴ２５の導電型の決定のために、ゲート電極３
５の上方から、１×１０¹⁵ｃｍ^-2の濃度でリンイオンが
イオン注入される。この結果ゲート電極３５の下に、Ｔ
ＦＴ２５のチャンネル部４５が形成される。

【０００８】チャンネル部形成後、シリコン酸化膜また
はシリコン窒化膜から成る第１層間絶縁膜４６が、チャ
ンネル部形成後の主基板３の全表面に重ねて形成され
る。次いで、第１層間絶縁膜４６およびゲート絶縁膜４
２を貫く２つのコンタクトホール４７，４８が形成され
る。次いで、信号線２２、ソース電極３６、およびドレ
イン電極３７が、アルミニウムなどの低抵抗の金属を用
いて形成される。この結果ＴＦＴ２５が完成する。次
に、第２層間絶縁膜４９が、ＴＦＴ完成後の主基板３の
全表面に重ねて形成され、さらに第２層間絶縁膜を貫く
コンタクトホール５０が形成される。コンタクトホール
形成後、ＩＴＯ等の透明導電膜からなる画素電極３１
が、第２層間絶縁膜４９上に形成される。以上の処理に
よって、液晶表示素子１の主基板３上の部品が完成す
る。

【０００９】図２１に示すドライバ一体型の液晶表示素
子には、フリッカの問題がある。フリッカの軽減のため
の対策として、ソース反転駆動法が知られている。ソー
ス反転駆動法では、隣合う信号線２２に相互に逆極性の
信号を供給することによって、液晶を駆動する。本件出
願人は、特開平７−１６０２２８号公報において、ソー
ス反転駆動法を用いた表示素子を提案している。前記表
示素子では、１本の信号線にＴＦＴを介して接続された
全画素電極に対向する対向電極が一体化されて、短冊状
の電極になっている。さらに前記表示素子では、画素電
極に供給される信号と逆極性の信号が、該画素電極に対
向する短冊状の電極に供給されている。

【００１０】近年、液晶表示素子の画素ピッチは、縮小
されつつある。１画素の画素ピッチが３０μｍ以下の液
晶表示素子、さらには画素ピッチが２０μｍ以下の液晶
表示素子の開発が進んでいる。特に携帯用のプロジェク
タ、すなわち携帯用の投射型の表示装置には、表示装置
の小型化のために、表示領域の対角が１インチ以下であ
りかつ画素配列が高精細な液晶表示素子が用いられる。
このような高精細の液晶表示素子は、開口率の向上のた
めに、信号線２２と直交する方向に並んで隣合う画素電
極３１間の間隔を４μｍ以下とし、図２２および図２３
で示したように、画素電極３１の分離を信号線２２上で
行っている。

【００１１】ソース反転駆動法を用いた液晶表示素子で
は、信号線２２と直交する方向に並んで隣合う画素電極
３１に印加される電圧の極性が異なるので、画素電極３
１間の間隔が狭くなるほど、画素電極３１の該直交する
方向の両端部において、電界の乱れが生じる。電界が乱
れている部分には、液晶のリバースチルトドメインが発
生する。なお図２２では、リバースチルトドメインが発
生する領域に、斜線を付している。

【００１２】

【発明が解決しようとする課題】以上説明した従来技術
のソース反転駆動型の液晶表示素子１において、液晶の
リバースチルトドメインは、液晶表示素子の表示品位の
低下の一因になっている。リバースチルトドメインに起
因する表示品位低下の防止のために、従来技術の液晶表
示素子１は、液晶層内のリバースチルトドメインが発生
する部分を覆う遮光部をさらに有し、該部分に入射する
光または該部分から射出する光を遮蔽している。遮光膜
が設けられる場合、液晶表示素子１の実質的な開口率が
低下してしまうので、好ましくない。従来技術のソース
反転駆動型の液晶表示素子１の実質的な開口部は、走査
線２１と信号線２２とＴＦＴ２５と付加容量部２７と付
加容量部用配線２３とが配置された領域、および液晶の
リバースチルトドメインが発生する領域を、全画素２６
が配置された領域から除いた残余領域だけになってい
る。画素ピッチが３０μｍ以下になった場合、液晶表示
素子の実質的な開口部は、特に小さくなる。

【００１３】本発明の目的は、ソース反転駆動法を用い
た表示素子において、実質的な開口率を低下させること
なく表示品位を向上させることが可能な表示素子、およ
び小型化が容易な投射型表示装置を提供することであ
る。

【００１４】

【課題を解決するための手段】本発明は、複数の画素電
極と、電界の変化に応じて表示に関する状態が変化する
表示媒体層と、表示媒体層を介して各画素電極とそれぞ
れ対向する対向電極と、画素電極に供給されるべき信号
が与えられる信号線と、各画素電極と信号線との間に介
在されるスイッチング素子と、一対の電極をそれぞれ有
する複数の付加容量部と、付加容量部のいずれか一方の
電極に接続されるまたは付加容量部のいずれか一方の電
極を兼ねる付加容量部用配線とを含み、予め定める基準
方向に平行に並んで隣合う画素電極に供給される信号の
極性は、相互に逆転しており、付加容量部用配線は、基
準方向に平行に並んで隣合う画素電極の間に配置される
ことを特徴とする表示素子である。

【００１５】本発明に従えば、表示素子は、複数の画素
を有するアクティブマトリクス型の表示素子になってい
る。各画素は、相互に対向する画素電極および対向電極
と、両電極間に介在される表示媒体とを含む。表示素子
において、基準方向に平行に並んで隣合う画素電極に
は、信号線からスイッチング素子を介して、相互に逆極
性の信号が供給されるので、該隣合う画素電極の基準方
向の両端部に電界の乱れが生じる。乱れた電界内にある
表示媒体の状態は、画素電極および対向電極に供給され
る電気信号によって規定される状態と異なる状態にな
る。ゆえに基準方向に平行に並んで隣合う画素電極間の
領域上、および該画素電極の基準方向の端部上の電界の
乱れは、表示素子の表示品位の低下の原因になる。基準
方向に平行に並んで隣合う画素電極間の領域に付加容量
部用配線が配置されているので、表示素子は、該領域上
および該画素電極の基準方向の端部上の電界の乱れに起
因する表示品位の低下を防止することができる。

【００１６】また本発明の表示素子は、前記信号線は、
前記基準方向に平行に並んで隣合う画素電極の間に配置
され、前記付加容量部用配線は、信号線と平行に、かつ
信号線の近傍に配置されることを特徴とする。

【００１７】本発明に従えば、表示素子では、付加容量
部用配線が信号線の近傍にかつ信号線と平行に配置され
ているので、基準方向に平行に並んで隣合う画素電極の
間の領域に、信号線および付加容量部用配線が配置され
る。これによって表示素子は、基準方向に平行に並んで
隣合う画素電極間の領域上および該画素電極の基準方向
の端部上の電界の乱れに起因する表示品位の低下を、防
止することができる。

【００１８】また本発明の表示素子は、前記表示媒体層
は、液晶から形成されていることを特徴とする。

【００１９】本発明に従えば、表示素子は、液晶表示素
子になっている。液晶表示素子において、画素電極の基
準方向の端部上の電界の乱れに起因して、該端部上にあ
る液晶、および基準方向に平行に並んで隣合う画素電極
の間の領域上にある液晶に、リバースチルトドメインが
生じる。付加容量部用配線は、基準方向に平行に並んで
隣合う画素電極の間の領域に配置されているので、表示
媒体層内のリバースチルトドメインが生じている部分へ
の光の入射またはリバースチルトドメインが生じている
部分からの光の射出を防止する。これによって表示素子
は、リバースチルトドメインに起因する表示品位の低下
を防止することができる。

【００２０】また本発明の表示素子は、前記画素電極の
前記基準方向の両端部のうちの一方端部が、前記信号線
に重畳されており、前記画素電極の前記両端部のうちの
他方端部が、前記付加容量部用配線に重畳されているこ
とを特徴とする。

【００２１】本発明に従えば、表示素子において、画素
電極の基準方向の両端部が、信号線および付加容量部用
配線にそれぞれ重畳されている。これによって表示品位
の低下の原因となる表示媒体の表示に関する状態の乱れ
が生じる領域が、信号線および付加容量部用配線の配置
領域とほぼ重なるので、表示に関する状態の乱れに起因
する表示素子の表示品位の低下が防止される。

【００２２】また本発明の表示素子は、前記付加容量部
用配線の一部分が、前記信号線の一部分に重畳されてい
ることを特徴とする。

【００２３】本発明に従えば、表示素子において、付加
容量部用配線と信号線とは、平面的に一部重なりを有す
る。これによって本発明の表示素子は、付加容量部用配
線と信号線との間に遮光手段を設ける必要がなくなるの
で、付加容量部用配線と信号線とが重なっていない構成
の従来技術の表示素子よりも、部品点数が削減される。
また付加容量部用配線と信号線とが平面的に一部重なっ
ている場合、付加容量部用配線と信号線とが重なってい
ない構成の従来技術の表示素子よりも、本発明の表示素
子は画素電極を大きくすることができるので、開口率が
向上する。

【００２４】また本発明の表示素子は、前記画素電極の
前記基準方向の両端部のうちの一方端部が、前記信号線
に重畳されており、前記付加容量部用配線の一部分が、
前記画素電極と前記信号線との間に介在されて、前記信
号線を覆っていることを特徴とする。

【００２５】本発明に従えば、表示素子において、付加
容量部用配線は、信号線をほぼ覆っている。これによっ
て付加容量部用配線が信号線を覆っていない従来技術の
表示素子よりも、本発明の表示素子のほうが、画素電極
と信号線との間の容量が低減する。画素電極と信号線と
の間の容量が低減されているので、基準方向に平行に隣
合う画素電極に逆極性の信号が供給される場合であって
も、画素電極の電位は信号線の電位の影響を受けないた
め、表示品位がさらに向上する。

【００２６】また本発明の表示素子は、前記スイッチン
グ素子は、前記信号線に接続される第１端子と、前記画
素電極に接続される第２端子とを有し、第１端子から第
２端子へ向かう方向は、前記付加容量部用配線の長手方
向と略平行であることを特徴とする。

【００２７】本発明に従えば、表示素子において、スイ
ッチング素子における第１端子から第２端子への方向
は、付加容量部用配線および信号線の長手方向と平行に
なっている。これによってスイッチング素子は、表示媒
体の表示に関する状態の乱れが生じる領域内に、たとえ
ば信号線近傍に、信号線と平行に配置可能になる。表示
に関する状態の乱れが生じる領域内にスイッチング素子
が配置された場合、スイッチング素子における第１端子
から第２端子への方向が信号線の長手方向と直交してい
る構成の従来技術の表示素子よりも、第１端子から第２
端子への方向が信号線の長手方向と平行である構成の本
発明の表示素子のほうが、開口率が向上する。これによ
って本発明の表示素子は、従来の表示素子よりも明るい
表示を行うことができる。

【００２８】また本発明の表示素子は、前記付加容量部
は、前記画素電極に個別に対応しており、前記各画素電
極の付加容量部は、前記スイッチング素子を介して該各
画素電極に接続される信号線の近傍に配置されることを
特徴とする。

【００２９】本発明に従えば、表示素子において、各画
素電極の付加容量部は、スイッチング素子を介して該各
画素電極に接続される信号線の近傍に配置されている。
このために付加容量部と信号線とが、基準方向に平行に
並んで隣合う画素電極間の領域に配置されるので、付加
容量部と信号線とを接続する部材を該領域の外に配置す
る必要が無くなり、該部材の配置領域を覆う遮光層を設
ける必要がなくなる。これによって各画素電極の付加容
量部がスイッチング素子を介して該各画素電極に接続さ
れる信号線の近傍にある構成である本発明の表示素子
は、各画素電極の付加容量部がスイッチング素子を介し
て該各画素電極に接続される信号線から離れている構成
である従来技術の表示素子よりも、表示が明るくなる。

【００３０】また本発明の表示素子は、光を遮光する遮
光部をさらに含み、前記付加容量部用配線は、前記信号
線との間に間隙を空けて配置されており、遮光部は、前
記付加容量部用配線と信号線との間の間隙に配置される
ことを特徴とする。

【００３１】本発明に従えば、表示素子において、付加
容量部用配線と信号線との間に間隙がある場合、該間隙
に遮光部が配置されている。表示媒体層の中の画素電極
および対向電極に挟まれていない部分、すなわち電界に
よって状態が制御されていない部分に入射または該部分
から射出する光が遮光部によって遮光されるので、本発
明の表示素子のコントラストは、遮光部の無い表示素子
よりも向上する。

【００３２】また本発明の表示素子は、前記遮光部は、
前記スイッチング素子の構成部品および付加容量部の構
成部品のうち、遮光性を有するいずれかの部品と同じ材
料によって形成されていることを特徴とする。

【００３３】本発明に従えば、表示素子において、遮光
部は、スイッチング素子の構成部品および付加容量部の
構成部品のうち、遮光性を有するいずれかの部品と同じ
材料によって形成されている。これによって表示素子の
製造工程において、遮光部の形成のためだけの工程を必
要としない。本発明の表示素子は、遮光部のない表示素
子の製造プロセスよりも製造プロセスを増加させること
なく、製造することが可能になる。

【００３４】また本発明の表示素子は、前記画素電極の
ピッチは、３０μｍ以下であることを特徴とする。

【００３５】本発明に従えば、表示素子において、画素
電極のピッチは３０μｍ以下になっている。表示媒体の
表示に関わる状態の乱れに起因する表示品位の低下が防
止されているので、本発明の表示素子は、画素電極のピ
ッチが３０μｍ以下になった場合、表示品位が良く高精
細な小型の表示素子を実現することができる。

【００３６】本発明は、上述の表示装置と、表示素子に
向かって光を放射する光源とを含み、相互に対向する画
素電極および対向電極と画素電極および対向電極間の表
示媒体とを含んで構成される表示素子の各画素は、該画
素電極および対向電極の間の電界に応じて、光源からの
光を透過または遮光することを特徴とする投射型表示装
置である。

【００３７】本発明に従えば、投射型表示装置は、表示
素子に含まれる複数の各画素が、光源から放射された光
を透過または遮断させている。表示素子通過後の光をス
クリーンに投射すれば、スクリーンに画像が表示され
る。表示媒体の表示にかかわる状態の乱れに起因する表
示品位の低下を表示素子が防止しているので、表示品位
を保ったまま、投射型表示装置の小型化が可能になる。

【００３８】

【発明の実施の形態】図１は、本発明の第１の実施の形
態である表示素子６１の主基板９３の１画素分の領域の
拡大平面図である。図２は、図１の表示素子６１を用い
た投射型の表示装置８１の概略的な平面模式図である。
図３は、図１の表示素子６１の主基板９３の１画素分の
領域のＢ−Ｂ端面図である。図１〜図３を合わせて説明
する。

【００３９】表示素子６１は、表示媒体層６３と、複数
の画素電極６４と、画素電極６４と同数の対向電極６５
と、画素電極６４と同数のスイッチング素子６６と、複
数本の信号線６７と、画素電極６４と同数の付加容量部
６８と、付加容量部用配線６９とを少なくとも含む。表
示素子６１の表示領域には、複数の画素７１が並んでい
る。単一の画素７１は、単一の画素電極６４および単一
の対向電極６５と、両電極６４，６５間に介在される表
示媒体とによって構成される。なお図２では、１種類の
構成部品が複数ある場合、そのうちの一部だけに参照符
を付している。画素７１の配列は、たとえば行列状であ
る。

【００４０】表示媒体層６３は、電界の変化に応じて表
示に関する状態が変化する表示媒体から構成される。各
画素電極６４は、表示媒体層６３を介して、各対向電極
６５と１対１で対向する。各スイッチング素子６６は、
信号線６７と各画素電極６４との間に介在される。画素
電極６４に供給されるべき信号は信号線６７に与えら
れ、信号線６７からスイッチング素子６６を介して画素
電極６４に供給される。各画素電極６４に供給される信
号の極性は、該各画素電極６４と予め定める基準方向に
平行に並んで隣合う他の画素電極６４に供給される信号
の極性の逆極性になっている。スイッチング素子６６
は、少なくとも２つの端子を有する。スイッチング素子
６６の第１端子７３は、信号線６７に接続される。各ス
イッチング素子６６の第２端子７４は、各画素電極６４
に接続される。

【００４１】各付加容量部６８は、画素７１毎に１つず
つ設けられている。各付加容量部６８は一対の電極７
７，７８を有し、一方電極７７は、付加容量部用配線６
９に接続される。付加容量部用配線６９は、予め定める
基準方向７０に平行に並んで隣合う画素電極６４の間の
領域に配置される。画素電極６４間の領域内に、信号線
６７が長手方向を基準方向７０と直交させて配置されて
いる場合、付加容量部用配線６９は、信号線６７と平行
に、かつ信号線６７の近傍に配置されている。

【００４２】画素電極６４は、好ましくは、該画素電極
６４の基準方向７０の両端部のうちの一方端部６４Ａ
が、信号線６７に重畳され、かつ該両端部のうちの他方
端部６４Ｂが、付加容量部用配線６９に重畳されてい
る。なお画素電極６４の両端部６４Ａ，６４Ｂのうちの
いずれか一方だけが、信号線６７または付加容量部用配
線６９に重畳されていてもよい。

【００４３】第１の実施の形態の表示素子６１は、たと
えば、投射型表示装置８１のライトバルブとして用いら
れる。投射型表示装置８１は、表示素子６１の他に、光
源８２を含む。光源８２は表示素子６１に向かって光を
放射する。投射型表示装置８１の外部から表示素子６１
に対して、映像を表す信号が与えられる。表示素子６１
の各画素７１内の画素電極６４および対向電極６５間の
電界は、与えられた信号に応じて規定される。各画素７
１の表示媒体の表示に関する状態は、規定された電界に
応じて定まり、この結果画素７１は光源８２からの光を
透過または遮断する。光源８２から放射されて表示素子
６１を通過した光をスクリーンに投射すれば、映像信号
に応じた映像がスクリーンに表示される。スクリーン
は、投射型表示装置８１に組込まれていても良く、投射
型表示装置８１とは別個に用意されていても良い。

【００４４】第１の実施の形態では、表示媒体層６３は
液晶から形成されている。すなわち本実施の形態の表示
素子６１は、ソース反転駆動方式のアクティブマトリク
ス型の液晶表示素子になっている。なお図２は、表示素
子６１がドライバ一体型であり、スイッチング素子６６
がＴＦＴである例を示している。図２では、表示素子６
１が有する多数の画素７１のうち、２行２列の４つの画
素７１および該４つの画素の周辺の部品だけを示し、対
向基板９４を仮想線で描いている。なお図１では、表示
媒体層６３、対向電極６５、対向基板９４、および後述
する各種の絶縁層の記載が省略されており、画素電極６
４を仮想的に示し、かつ付加容量部用配線６９に斜線を
付している。

【００４５】ＴＦＴを用いたドライバ一体型の表示素子
６１の構成は以下の通りである。表示素子６１は、主基
板９３、対向基板９４、ゲートドライバ９５、ソースド
ライバ９６、ビデオ信号線９７、およびＴＦＴアレイ部
９８を含む。画素７１、付加容量部６８、付加容量部用
配線６９、スイッチング素子であるＴＦＴ６６、および
信号線６７は、ＴＦＴアレイ部９８に含まれる。ＴＦＴ
アレイ部９８は、さらに複数本の走査線９９を含む。ゲ
ートドライバ９５は、シフトレジスタ１０１とバッファ
１０２を含む。ソースドライバ９６は、シフトレジスタ
１０５とバッファ１０６とサンプリング用の複数のアナ
ログスイッチ１０７とを含む。アナログスイッチ１０７
は、たとえばＴＦＴによって実現される。

【００４６】主基板９３は、絶縁性を有する基板であ
り、たとえば硝子または石英から構成される。主基板９
３と対向基板９４とは、間隔を空けて相互に対向配置さ
れている。ゲートドライバ９５およびソースドライバ９
６は、主基板９３の上に配置される。ＴＦＴアレイ部９
８は、主基板９３と対向基板９４との間に配置される。

【００４７】ＴＦＴアレイ部９８において、全信号線６
７は、相互に平行に、かつ相互に間隔を空けて、主基板
９３上に配設されている。各信号線６７は、各アナログ
スイッチ１０７を介して、ビデオ信号線９７に接続され
ている。アナログスイッチ１０７の開閉制御用の端子
は、ソースドライバ９６のバッファ１０６を介して、ソ
ースドライバ９６のシフトレジスタ１０５に接続されて
いる。全走査線９９は、信号線６７と直交し、かつ相互
に間隔を空けて、主基板９３上に配設されている。全走
査線９９の一端は、ゲートドライバ９５のバッファ１０
２を介して、ゲートドライバ９５のシフトレジスタ１０
１に接続されている。主基板９３の表面内の２本の信号
線６７および２本の走査線９９に囲まれた矩形の領域
に、画素７１が１つずつ割当てられ、ＴＦＴ６６、付加
容量部６８、および画素電極６４がそれぞれ１つずつ配
置されている。付加容量部用配線６９は、主基板９３表
面の信号線６９の近傍に、長手方向が信号線６７の長手
方向と平行になるように、配設されている。

【００４８】ＴＦＴ６６において、ソース電極がスイッ
チング素子の第１端子７３を兼ね、ドレイン電極がスイ
ッチング素子の第２端子７４を兼ね、ゲート電極がスイ
ッチング素子の開閉制御用の端子７５を兼ねている。ソ
ース電極７３は信号線６７に接続され、ドレイン電極７
４は画素電極６４に接続され、ゲート電極７５は走査線
９９に接続されている。ＴＦＴ６６は、３つの電極７３
〜７５の他に、半導体材料から成る活性層１１１を含
む。ゲート電極７５と活性層１１１内のチャンネル部１
１２とは、ゲート絶縁膜１１３を挟んで対向している。
付加容量部６８は、ＴＦＴ６６のドレイン電極７４と付
加容量部用配線６９との間に介在される。付加容量部６
８の１対の電極７７，７８は、ゲート絶縁膜１１３を挟
んで対向している。なお図３のＢ−Ｂ端面は、ＴＦＴ６
６のソース電極７３、ゲート電極７５、ドレイン電極７
４、および付加容量部６８を、この順で通っている。。

【００４９】各対向電極６５は、対向基板９４の表面の
各画素電極６４に対向する位置に配設される。対向基板
９４上において、全画素７１の対向電極６５が一体化さ
れて１枚の共通電極になっていてもよく、走査線９９に
平行に並ぶ複数の画素の対向電極６５が一体化されて１
本の帯状の電極になっていても良く、信号線６７に平行
に並ぶ複数の画素の対向電極６５が一体化されて１本の
帯状の電極になっていても良い。ビデオ信号線９７に
は、投射型表示装置８１がスクリーンに表示させるべき
映像の信号が、装置８１の外部から供給されている。ソ
ースドライバ９６のアナログスイッチ１０７は、ビデオ
信号線９７に供給された映像信号のサンプリングに用い
られる。ソースドライバ９６は、アナログスイッチ１０
７の開閉制御を行う。ゲートドライバ９５は、各画素７
１のＴＦＴ６６の開閉制御のための信号を、走査線９９
に供給する。付加容量部用配線６９には、対向電極６５
と同じ電位が印加されている。

【００５０】図４（Ａ）は、映像の１フレームが２つの
フィールドから構成される場合、奇数フィールドにおい
て、表示素子６１の信号線６７に供給される信号の極性
を示す模式図である。図４（Ｂ）は、図４（Ａ）と同じ
場合、偶数フィールドにおいて、表示素子６１の信号線
６７に供給される信号の極性を示す模式図である。なお
図４（Ａ）および図４（Ｂ）の例では、表示素子６１の
画素７１の配列が６行６列になっている。信号線６７に
対応する細長い矩形において楕円内に記載された「＋」
および「−」は、該信号線６７に供給される映像信号が
正極性および負極性であることを示す。全信号線６７に
は、基準方向７０に順次並べられた順に、端から通し番
号が付してある。

【００５１】図４（Ａ）に示すように、奇数フィールド
においては、全信号線６７のうちの奇数番目の信号線
に、正極性の映像信号が印加され、全信号線６７のうち
の偶数番目の信号線に、負極性の映像信号が印加されて
いる。図４（Ｂ）に示すように、偶数フィールドにおい
ては、全信号線６７のうちの奇数番目の信号線に、負極
性の映像信号が印加され、全信号線６７のうちの偶数番
目の信号線に、正極性の映像信号が印加されている。各
フィールドにおいて、各走査線９９は１回ずつ走査さ
れ、走査された走査線９９に接続されたＴＦＴ６６を介
して、信号線６７から画素電極６４に映像信号が供給さ
れる。表示素子６１の１垂直走査期間毎に、各信号線６
７に供給される映像信号の極性が逆転するので、１垂直
走査期間毎に、各画素電極６４に印加される電圧の極性
が逆転する。以上説明したように、基準方向に平行に並
んで隣合う２つの画素電極に供給される信号の極性は、
常に相互に逆転している。

【００５２】第１の実施の形態の表示素子６１の製造工
程を、図３および図５〜図７の端面図を参照して以下に
説明する。なお図５〜図７は、製造中の表示素子１の主
基板９３において、Ｂ−Ｂ端面と同じ位置の端面を示し
ている。

【００５３】最初に、半導体材料である多結晶シリコン
から成る薄い膜片が、活性層１１１および該活性層の延
在部として、絶縁性の主基板９３の表面上の所定の位置
に、所定形状に形成される。多結晶シリコンの膜片は、
４０ｎｍ以上６０ｎｍ以下の厚さに形成される。多結晶
シリコンの膜片は、活性層１１１となる部分と、該部分
から延在された部分とを含み、延在部分は付加容量部６
８の他方電極７８として用いられる。膜片形成後、多結
晶シリコンの膜片の延在部分に、リンイオンが導入され
る。これによって延在部分の抵抗率が、他方電極７８と
して利用可能な程度に低減されて、低抵抗膜になる。リ
ンイオンは、たとえばイオン注入法を用いて、１×１０
¹⁵ｃｍ^-2の濃度で導入される。活性層形成後、主基板９
３の表面全体に、活性層１１１および付加容量部他方電
極７８に重ねて、ゲート絶縁膜１１３が形成される。ゲ
ート絶縁膜１１３は、スパッタリング法またはＣＶＤ法
を用いて、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成さ
れる。

【００５４】ゲート絶縁膜形成後、導電性材料から成る
走査線９９およびゲート電極７５が、ゲート絶縁膜１１
３の表面に形成される。走査線９９およびゲート電極７
５は、金属から形成されてもよく、低抵抗の多結晶シリ
コンから形成されてもよい。走査線９９およびゲート電
極７５の形成工程は、導電性材料からなる薄膜をゲート
絶縁膜に重ねて成膜する工程と、該薄膜を所定形状にパ
ターニングする工程とを含む。ゲート電極７５は、走査
線９９から延在された部分になっている。

【００５５】またゲート電極７５と同一の材料によっ
て、付加容量部６８の一方電極７７が、ゲート絶縁膜１
１３の表面に形成される。一方電極７７は、好ましく
は、走査線９９およびゲート電極７５と同一の工程で形
成される。このように形成された一方電極７７と他方電
極７８とがゲート絶縁層１１３を介して重なっている部
分が、画素７１の付加容量を形成するための付加容量部
７８となる。図１の例では、任意の単一の画素７１の画
素電極６４に接続された付加容量部６８は、該画素７１
の画素電極６４にＴＦＴ６６を介して接続された信号線
６７の隣の信号線６７の近傍に、配置されている。

【００５６】付加容量部７８の完成後、ＴＦＴ６６の導
電型の決定のために、ゲート電極７７の上方から、１×
１０¹⁵ｃｍ^-2の濃度で、活性層１１１に不純物であるリ
ンイオンが導入される。活性層１１１内のゲート電極７
５と重なる部分には、リンイオンが導入されない。この
結果活性層１１１内のゲート電極７５と重なる部分に、
ＴＦＴ７８のチャンネル部１１２が形成される。図５
は、チャンネル部形成後の状態を示す主基板９３の端面
図である。

【００５７】チャンネル部形成後、主基板９３の表面全
体に、走査線９９とゲート電極７５と一方電極７７とに
重ねて、第１層間絶縁膜１１４が形成される。第１層間
絶縁膜１１４は、シリコン酸化膜で実現されている。第
１層間絶縁膜形成後、第１コンタクトホール１１５と第
２コンタクトホール１１６と第３コンタクトホール１１
７とがそれぞれ形成される。第１コンタクトホール１１
５は、活性層１１１の基準方向７０の両端部のうちの一
方端部の上に設けられ、ゲート絶縁膜１１３および第１
層間絶縁膜１１４を貫通している。第２コンタクトホー
ル１１６は、活性層１１１の基準方向７０の両端部のう
ちの他方端部の上に設けられ、ゲート絶縁膜１１３およ
び第１層間絶縁膜１１４を貫通している。第３コンタク
トホール１１７は、付加容量部６８の一方電極７７の上
に設けられ、第１層間絶縁膜１１４を貫通している。図
６は、コンタクトホール形成後の状態を示す主基板９３
の端面図である。

【００５８】コンタクトホール形成後、信号線６７とソ
ース電極７３とドレイン電極７４と付加容量部用配線６
９とが、第１層間絶縁膜１１４の表面に、導電性材料を
用いて形成される。これらの配線６７，６９および電極
７３，７４には、たとえばアルミニウム（Ａｌ）などの
低抵抗の金属が用いられる。ソース電極７３と信号線６
７とは一体化されており、信号線６７内の活性層１１１
と重なる部分が、ソース電極７３を兼ねる。ソース電極
７３は、第１コンタクトホール１１５を介して、活性層
１１１と接触する。ドレイン電極７３は、第２コンタク
トホール１１５を介して、活性層１１１と接触する。こ
の結果ＴＦＴ６６が完成する。

【００５９】図１の例では、ＴＦＴ６６のソース電極７
３からゲート電極を経てドレイン電極７４に向かう方向
（以後「ソースドレイン方向」と称する）ＳＤは、基準
方向７０と略平行になっている。付加容量部用配線６９
は、第３コンタクトホール１１６を介して、一方電極７
７に接続される。任意の単一の画素７１の画素電極６４
に接続された付加容量部６８に接続された付加容量部用
配線６９は、該画素７１の画素電極６４にＴＦＴ６６を
介して接続された信号線６７の隣の信号線６７の近傍
に、配置されている。基準方向に平行に並んで隣合う２
つの画素電極６４間に配設された信号線６７および付加
容量部用配線６９の間には、画素電極６４の法線方向か
ら見て、間隙が空けられている。

【００６０】次いで、主基板９３の表面全体に、信号線
６７とソース電極７３とドレイン電極７４と付加容量部
用配線６９とに重ねて、アクリル樹脂から成る第２層間
絶縁膜１１８が形成される。第２層間絶縁膜１１８は、
画素電極６４と主基板９３上の他の部品とを絶縁するた
めの絶縁膜の役割の他に、画素電極６４を配置するべき
面を平滑化するための平滑化膜の役割をもつ。図７は、
第２層間絶縁膜形成後の状態を示す主基板９３の端面図
である。第２層間絶縁膜形成後、第４コンタクトホール
１１９が形成される。第４コンタクトホール１１９は、
ドレイン電極７４の上に設けられ、第２層間絶縁膜１１
８だけを貫通している。

【００６１】第４コンタクトホール形成後、画素電極６
４が、第２層間絶縁膜１１８の表面に、透明な導電性材
料を用いて形成される。画素電極６４の材料には、たと
えばＩＴＯ（インジウム−錫酸化物）が用いられる。画
素電極６４は、第４コンタクトホール１１９を介して、
ドレイン電極７３に接続される。ドレイン電極７４がア
ルミニウムから形成され、画素電極６４がＩＴＯから形
成される場合、ドレイン電極７４と画素電極６４とのオ
ーミックコンタクトを取るために、ドレイン電極７４と
画素電極６４との間になる位置に、図示しないバリアメ
タル層がさらに形成される。バリアメタル層は、チタン
（Ｔｉ）、ＴｉＷ、Ｍｏ、またはＭｏＳｉから形成され
る。以上の処理によって、図３に示すように、主基板９
３上に配置される全構成部品が完成する。

【００６２】画素電極６４形成後、主基板９３の表面全
体に、画素電極６４に重ねて、配向膜が形成される。主
基板９３上の構成部品の製造の前後、または該構成部品
の製造と平行して、対向基板９４の一方表面に全対向電
極６５が形成され、さらに対向基板９４の表面全体に、
対向電極６５に重ねて、配向膜が形成される。配向膜形
成後、主基板９３と対向基板９４とが、配向膜を最近接
させてつつ、所定の間隔を空けて対向配置され、両基板
９３，９４の配向膜の間に表示媒体である液晶が封入さ
れる。以上の処理によって、表示素子６１が完成する。

【００６３】なお図３、図５〜図７によって説明した表
示素子６１の構成において、表示素子６１の構成部品の
具体的な材質、形状、配置、製造方法等は、製造工程の
最適例の１つであり、最適例に基づき製造された構成部
品と同じ特徴を有する部品が製造可能であれば、他の材
質、形状、配置、製造方法が用いられてもよい。

【００６４】以上説明したように、第１の実施の形態の
表示素子６１では、基準方向７０に平行に並んで隣合う
画素電極６４間の領域、または画素電極６４の基準方向
７０の両端部６４Ａ，６４Ｂの近傍の位置に、付加容量
部用配線６９が配置されている。これは以下の理由に基
づく。表示素子６１において、基準方向７０に平行に並
んで隣合う画素電極６４に相互に逆極性の信号が供給さ
れる場合、画素電極６４の基準方向７０の両端部６４
Ａ，６４Ｂ、および該端部６４Ａ，６４Ｂ近傍の領域上
の電界に乱れが生じる。乱れた電界内にある表示媒体の
状態は、画素電極６４および対向電極６５に供給される
電気信号によって規定される状態と異なる状態になる。
表示媒体が液晶であれば、乱れた電界内の液晶層にリバ
ースチルトドメインが生じる。このような電界の乱れに
基づく表示媒体の状態の乱れは、表示素子の表示品位の
低下の原因になる。

【００６５】第１の実施の形態の表示素子６１は、付加
容量部用配線６９が、信号線６７と平行に、かつ信号線
６７の近傍に配置されている。付加容量部用配線６９を
挟んで隣合う２つの画素電極６４に相互に逆極性の信号
が供給された場合、リバースチルトドメインが発生する
領域が、付加容量部用配線６９が配置された領域とほぼ
一致する。ゆえに第１の実施の形態の表示素子６１は、
リバースチルトドメインに起因する表示品位の低下を防
止することができる。

【００６６】第１の実施の形態の表示素子６１におい
て、画素電極６４の基準方向７０の両端部６４Ａ，６４
Ｂのうちの少なくとも一方が、信号線６７および付加容
量部用配線７６のうちの少なくとも一方に重畳されてい
る。このような構成の表示素子６１では、リバースチル
トドメインが発生したとしても、リバースチルトドメイ
ンが発生する領域は信号線６７および付加容量部用配線
７６の配置された領域に重なる。これによって第１の実
施の形態の表示素子６１では、リバースチルトドメイン
に起因する表示品位の低下が起こらない。

【００６７】第１の実施の形態の表示素子６１におい
て、ＴＦＴ６６、信号線６７、付加容量部６８、および
付加容量部用配線６９が遮光性を有する場合、表示素子
６１の実質的な開口部は、全画素７１が配置された領域
の中から、ＴＦＴ６６、信号線６７、付加容量部６８、
および付加容量部用配線６９を配置した領域とリバース
チルトドメインの発生領域とを除いた残余領域に相当す
る。第１の実施の形態の表示素子６１では、リバースチ
ルトドメインの発生領域と信号線６７および付加容量部
用配線７６の配置領域とがほぼ一致しているので、表示
素子６１の実質的な開口部は従来技術の表示素子よりも
拡大する。

【００６８】図１の構成の表示素子６１を画素電極６４
の法線方向から見た場合、信号線６７と該信号線近傍の
付加容量部用配線６９との間には、間隙１２０が空いて
いる。間隙１２０には画素電極６４が存在しないので、
表示媒体層６３の該間隙１２０に対向する部分内の液晶
に対して、光透過および遮光の切換え制御は行われてい
ない。間隙１２０に対向する表示媒体層６３からの光漏
れを防止するために、光を遮断する遮光部が、信号線６
７と該信号線近傍の付加容量部用配線６９との間にさら
に配置されていることが好ましい。

【００６９】図８は、遮光部１２２が形成された表示素
子１２１の主基板９３表面の中の１画素分の領域の拡大
平面図である。図８で説明する表示素子１２１の遮光部
１２１以外の構成は、図１〜図７で説明した表示素子６
１と等しい。図８の表示素子１２１では、信号線６７と
該信号線近傍の付加容量部用配線６９との間に、遮光部
１２２が設けられている。これによって、付加容量部用
配線６９および信号線６７の間の間隙１２０からの光漏
れが防止されるので、表示素子１２１のコントラストが
向上する。付加容量部用配線６９および信号線６７が遮
光性を有するならば、表示媒体層６３の中の画素電極６
４および対向電極６５に挟まれていない部分、すなわち
両電極６４，６５間の電界によって表示に関する状態が
制御されていない部分から射出する光または該部分に入
射する光が、遮光部１２２と付加容量部用配線６９と信
号線６７とによって遮光される。これによって表示素子
１２１のコントラストがさらに向上する。

【００７０】図８の表示素子１２１において、好ましく
は、遮光部１２２は、ＴＦＴ６６の構成部品および付加
容量部６８の構成部品のうち、遮光性を有するいずれか
の部品と同じ材料によって形成されている。たとえば付
加容量部用配線６９が信号線６７と同一の材料によって
形成される場合、遮光部１２２は、ゲート電極の材料ま
たはバリアメタル層の材料から形成可能になる。これら
の理由に基づき、表示素子１２１の製造工程において、
遮光部１２２と前記いずれかの部品とを単一工程によっ
て同時に形成することができる。ゆえに遮光部のない表
示素子の製造プロセスよりも製造プロセスを増加させる
ことなく、遮光部を有する表示素子１２１を製造するこ
とが可能になる。図８の例では、遮光部１２２は、走査
線９９の延在部になっているので、走査線９９と同じ形
成工程において形成される。以上のように図８の表示素
子１２１は、製造工程を増加させることなく、付加容量
部用配線６９および信号線６７の間の間隙１２０を遮光
することができる。

【００７１】図９は、本発明の第２の実施の形態である
表示素子１３１の１画素分の領域の拡大平面図である。
図１０は、図９の表示素子１３１の１画素分の領域のＣ
−Ｃ端面図である。図９と図１０とを合わせて説明す
る。第２の実施の形態の表示素子１３１の構成部品のう
ち、第１の実施の形態の表示素子６１の構成部品と等し
いものには同じ参照符を付し、説明は省略する。なお第
２の実施の形態の表示素子１３１において、以下に説明
する主基板９３上の部品構成以外の他の構成は、第１の
実施の形態の表示素子６１の構成と等しい。

【００７２】表示素子１３１は、表示媒体層６３と、複
数の画素電極６４と、画素電極６４と同数の対向電極６
５と、画素電極６４と同数のスイッチング素子６６と、
複数本の信号線６７と、画素電極６４と同数の付加容量
部１３２と、付加容量部用配線１３３とを少なくとも含
む。表示素子１３１内の画素７１とスイッチング素子６
６と信号線６７との構成および電気的な接続関係は、図
１の表示素子６１と等しい。各画素電極６４に供給され
る信号の極性は、該各画素電極６４と基準方向７０に平
行に並んで隣合う他の画素電極６４に供給される信号の
極性の逆極性になっている。

【００７３】各付加容量部１３２は、画素７１毎の１つ
ずつ設けられている。各付加容量部１３２は２つの電極
１３５，１３６を有し、一方電極１３５は付加容量部用
配線１３３に接続される。付加容量部用配線１３３は、
基準方向７０に平行に並んで隣合う画素電極６４の間の
領域に配置される。付加容量部用配線１３３の一部分
は、信号線６９の一部分に重畳されている。信号線６７
が画素電極６４間の領域に長手方向を基準方向と直交さ
せて配置されている場合、付加容量部用配線１３３は、
信号線６７と平行に配置され、かつ画素電極６４の法線
方向から見て、付加容量部用配線１３３の幅方向の一方
端部が、信号線６７の幅方向の一方端部に重なってい
る。

【００７４】画素電極６４は、好ましくは、該画素電極
６４の基準方向７０の両端部のうちの一方端部６４Ａ
が、信号線６７に重畳され、かつ該両端部のうちの他方
端部６４Ｂが、付加容量部用配線１３３に重畳されてい
る。第２の実施の形態では、表示媒体層６３は液晶から
形成されており、スイッチング素子６６がＴＦＴで実現
されている。図１０のＣ−Ｃ端面は、ソース電極７３、
ゲート電極７５、ドレイン電極７４、付加容量部１３２
の中央部、および後述する第５コンタクトホールを、こ
の順で通る。なお図９では、表示媒体層６３、対向電極
６５、対向基板９４、および後述する各種の絶縁層の記
載が省略されており、付加容量部用配線１３３およびそ
の延在部ならびに画素電極６４を仮想的に示し、付加容
量部用配線１３３およびその延在部に斜線を付してい
る。

【００７５】第２の実施の形態の表示素子１３１の製造
工程を、図１０〜図１３の端面図を参照して以下に説明
する。なお図１１〜図１３は、製造中の表示素子１３１
の主基板９３において、Ｃ−Ｃ端面と同じ位置の端面を
示している。

【００７６】最初に、活性層１１１として用いられる多
結晶シリコンから成る薄い膜片が、絶縁性の主基板９３
の表面上に形成される。多結晶シリコンの膜片は、４０
ｎｍ以上６０ｎｍ以下の厚さに形成される。活性層形成
後、主基板９３の表面全体に、活性層１１１に重ねて、
ゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３
は、スパッタリング法またはＣＶＤ法を用いて、８０ｎ
ｍ以上１５０ｎｍ以下の膜厚に形成される。ゲート絶縁
膜形成後、導電性材料から成る走査線９９およびゲート
電極７５が、ゲート絶縁膜１１３の表面に、薄膜形成工
程とパターニング工程とによって形成される。走査線９
９およびゲート電極７５は、金属から形成されてもよ
く、低抵抗の多結晶シリコンから形成されてもよい。

【００７７】ゲート電極７５形成後、ＴＦＴ６６の導電
型の決定のために、ゲート電極７５の上方から、１×１
０¹⁵ｃｍ^-2の濃度で、不純物であるリンイオンが活性層
１１１に導入される。この結果活性層１１１内のゲート
電極７５と重なる部分に、ＴＦＴ２５のチャンネル部１
１２が形成される。図１１は、チャンネル部形成後の状
態を示す主基板９３の端面図である。チャンネル部形成
後、主基板９３の表面全体に、走査線９９とゲート電極
７５とに重ねて、シリコン酸化膜である第１層間絶縁膜
１１４が形成される。第１層間絶縁膜形成後、第１コン
タクトホール１１５と第２コンタクトホール１１６とが
形成される。図１２は、２つのコンタクトホール形成後
の状態を示す主基板９３の端面図である。

【００７８】コンタクトホール形成後、信号線６７とソ
ース電極７３とドレイン電極７４と付加容量部他方電極
１３６とが、導電性材料、たとえばアルミニウム（Ａ
ｌ）などの低抵抗の金属を用いて、第１層間絶縁膜１１
４の表面に形成される。ドレイン電極７４と付加容量部
他方電極１３６とは一体化されており、ドレイン電極７
４内の付加容量部一方電極１３５と重なる部分が、他方
電極１３６を兼ねる。ソース電極７３は、第１コンタク
トホール１１５を介して、活性層１１１と接触する。ド
レイン電極７３は、第２コンタクトホール１１５を介し
て、活性層１１１と接触する。この結果ＴＦＴ６６が完
成する。図９の例では、ＴＦＴ６６のソースドレイン方
向ＳＤは、基準方向７０と略平行になっている。次い
で、主基板９３の表面全体に、信号線６７とソース電極
７３とドレイン電極７４と付加容量部他方電極１３６と
に重ねて、第３層間絶縁膜１３７が形成される。第３層
間絶縁膜１３７は、シリコン窒化膜で実現される。図１
３は、第３層間絶縁膜形成後の状態を示す主基板９３の
端面図である。

【００７９】第３層間絶縁膜形成後、付加容量部一方電
極１３５と付加容量部用配線１３３とが、第３層間絶縁
膜１３７の表面に、導電性材料を用いて形成される。付
加容量部一方電極１３５は、付加容量部用配線１３３の
延在部になっている。付加容量部一方電極１３５はドレ
イン電極７５の一部分と重なるように配置されており、
付加容量部一方電極１３５とドレイン電極７５の一部分
とが第３層間絶縁膜１３７を介して対向する部分が、付
加容量部１３２となる。

【００８０】図９の例では、任意の単一の画素７１の画
素電極６４に接続された付加容量部６８に接続された付
加容量部用配線６９は、該画素７１の画素電極６４にＴ
ＦＴ６６を介して接続された信号線６７の隣の信号線６
７の近傍に、配置されている。また任意の単一の画素７
１の画素電極６４に接続された付加容量部６８は、該画
素７１の画素電極６４にＴＦＴ６６を介して接続された
信号線６７の隣の信号線６７の近傍に、配置されてい
る。付加容量部用配線１３３は、遮光性の材料から形成
されていて、ＴＦＴ６６に重なる遮光用の延在部１３３
Ａをさらに有する。遮光用延在部１３３Ａは、画素電極
６４側からＴＦＴ６６に照射される光を遮光している。

【００８１】付加容量部形成後、主基板９３の表面全体
に、付加容量部一方電極１３５と付加容量部用配線６９
とに重ねて、アクリル樹脂から成る第２層間絶縁膜１１
８が形成される。第２層間絶縁膜１１８は、平滑化膜を
兼ねる。第２層間絶縁膜形成後、第５コンタクトホール
１３８が形成される。第５コンタクトホール１３８は、
ドレイン電極７４上に形成されて、第３層間絶縁膜１３
７と第２層間絶縁膜１１８とを貫通する。第５コンタク
トホール形成後、画素電極６４が、第２層間絶縁膜１１
８の表面に、透明な導電性材料、たとえばＩＴＯを用い
て形成される。画素電極６４は、第５コンタクトホール
１３８を介して、ドレイン電極７４に接続される。ドレ
イン電極７４がアルミニウから形成され、画素電極６４
がＩＴＯから形成される場合、ドレイン電極７４と画素
電極６４とのオーミックコンタクトを取るために、ドレ
イン電極７４と画素電極６４との間に、図示しないバリ
アメタル層が形成される。以上の処理によって、図１０
に示すように、主基板９３上に配置される全構成部品が
完成する。

【００８２】画素電極６４形成後の第２の実施の形態の
表示素子１３１の製造工程は、第１の実施の形態の表示
素子６１の画素電極６４形成後の製造工程と等しい。以
上の処理によって、表示素子１３１が完成する。なお図
１０〜図１３を用いて説明した表示素子１３１の構成に
おいて、表示素子１３１の構成部品の具体的な材質、形
状、配置、製造方法等は、製造工程の最適例の１つであ
り、最適例に基づき製造された構成部品と同じ特徴を有
する部品が製造可能であれば、他の材質、形状、配置、
製造方法が用いられてもよい。なお図９の表示素子１３
１では、付加容量部１３２の一対の電極１３５，１３６
は第３層間絶縁層１３７を介して対向している。これに
限らず、付加容量部１３２は、一方電極１３５と他方電
極１３６とが、ゲート絶縁層１１３を介して対向するよ
うに構成されてもよい。

【００８３】以上説明したように、第２の実施の形態の
表示素子１３１は、基準方向７０に平行に並んで隣合う
画素電極６４間の領域または画素電極６４の基準方向７
０の端部の近傍の領域に、付加容量部用配線６９が配置
されている。これによって第２の実施の形態の表示素子
１３１は、第１の実施の形態の表示素子６１と同じ理由
に基づき、リバースチルトドメイン等の表示に関する状
態の乱れに起因する表示品位の低下を防止することがで
きる。画素電極６４の基準方向の両端部のうちの少なく
とも一方が、信号線６７および付加容量部用配線７６の
うちの少なくとも一方に、それぞれ重畳されているの
で、第２の実施の形態の表示素子１３１は、第１の実施
の形態の表示素子６１と同じ理由に基づき、表示に関す
る状態の乱れに起因する表示品位の低下をさらに防止し
ている。

【００８４】第２の実施の形態の表示素子１３１におい
て、ＴＦＴ６６、信号線６７、付加容量部６８、および
付加容量部用配線６９が遮光性を有する場合、リバース
チルトドメインの発生領域と信号線６７および付加容量
部用配線７６の配置領域とがほぼ一致しているので、表
示素子１３１の実質的な開口部は従来技術の表示素子よ
りも拡大する。付加容量部用配線１３３と信号線６７と
が一部重なり合っているので、付加容量部用配線と信号
線とが重なっていない構成の従来技術の表示素子より
も、画素電極６４を大きく形成することができる。これ
によって第２の実施の形態の表示素子１３１の実質的な
開口率がさらに向上する。付加容量部用配線１３３と信
号線６７とが一部重なり合っているので、付加容量部用
配線１３３と信号線６７との間に遮光部を設ける必要が
なくなるため、部品点数が削減され、表示素子１３３の
構成が簡略化される。

【００８５】図１４は、本発明の第３の実施の形態であ
る表示素子１５１の１画素分の領域の拡大平面図であ
る。図１５は、図１４の表示素子１５１の１画素分の領
域のＤ−Ｄ端面図である。図１４と図１５とを合わせて
説明する。第３の実施の形態の表示素子１５１の構成部
品のうち、第１および第２の実施の形態の表示素子６
１，１３１の構成部品と等しいものには同じ参照符を付
し、説明は省略する。なお第３の実施の形態の表示素子
１５１において、以下に説明する主基板９３上の部品構
成以外の他の構成は、第１の実施の形態の表示素子６１
の構成と等しい。

【００８６】表示素子１５１は、表示媒体層６３と、複
数の画素電極６４と、画素電極６４と同数の対向電極６
５と、画素電極６４と同数のスイッチング素子１５３
と、複数本の信号線６７と、画素電極６４と同数の付加
容量部１５４と、付加容量部用配線１５５とを少なくと
も含む。表示素子１５１内の画素７１と信号線６７との
構成および電気的な接続関係は、図１と等しい。各画素
電極６４に供給される信号の極性は、該各画素電極６４
と予め定める基準方向に平行に並んで隣合う他の画素電
極６４に供給される信号の極性の逆極性になっている。

【００８７】各スイッチング素子１５３は、信号線６７
と各画素電極６４との間に介在される。各スイッチング
素子１５３は少なくとも２つの端子を有する。スイッチ
ング素子１５３の第１端子７３は、信号線６７に接続さ
れる。各スイッチング素子１５３の第２端子７４は、各
画素電極６４に接続される。スイッチング素子１５３の
第１端子７３から第２端子７４へ向かう方向ＳＤは、付
加容量部用配線６４の長手方向と略平行になっている。

【００８８】付加容量部用配線１５５は、基準方向７０
に並んで隣合う画素電極６４間の領域に配置される。付
加容量部用配線１５５の一部分は、好ましくは、信号線
６９の一部分に重畳されている。各付加容量部１５４
は、画素７１毎に１つずつ設けられている。各付加容量
部１５４は一対の電極７７，７８を有し、一方電極７７
は付加容量部用配線１５５に接続される。付加容量部１
５４は、基準方向７０に並んで隣合う画素電極６４間の
領域に配置される。好ましくは、各画素７１の付加容量
部１５４は、該画素７１の画素電極６４がスイッチング
素子１５３を介して接続される信号線６７の近傍に配置
される。

【００８９】画素電極６４は、好ましくは、該画素電極
６４の基準方向７０の両端部のうちの一方端部６４Ａ
が、信号線６７に重畳され、かつ該両端部のうちの他方
端部６４Ｂが、付加容量部用配線１５５に重畳されてい
る。第３の実施の形態では、表示媒体層６３は液晶から
形成されており、スイッチング素子１５３がＴＦＴで実
現されている。図１５のＤ−Ｄ端面は、ＴＦＴのソース
電極７３、ゲート電極７５、ドレイン電極７４、および
付加容量部１５４を、この順で通る。なお図１４では、
表示媒体層６３、対向電極６５、対向基板９４、および
後述する各種絶縁層の記載が省略されており、画素電極
６４および付加容量部用配線１５５を仮想線で示し、付
加容量部用配線１５５に斜線を付している。

【００９０】第３の実施の形態の表示素子１５１の製造
工程を、図１５〜図１９の端面図を参照して以下に説明
する。なお図１６〜図１９は、製造中の表示素子１５１
の主基板９３において、Ｄ−Ｄ端面と同じ位置の端面を
示している。

【００９１】最初に、半導体材料である多結晶シリコン
から成る薄い膜片が、活性層１６１および該活性層の延
在部として、絶縁性の主基板９３の表面上の所定の位置
に形成される。多結晶シリコンの膜片は、４０ｎｍ以上
６０ｎｍ以下の厚さに形成される。活性層１６１の基準
方向７０に直交する方向の一端部は、２本の走査線９９
と２本の信号線６７とで区切られる矩形領域の外に延伸
されている。膜片形成後、多結晶シリコンの膜片の延在
部の抵抗率低減のために、延在部にリンイオンが導入さ
れる。リンイオン導入後の延在部が、付加容量部１５４
の他方電極７８として用いられる。活性層形成後、主基
板９３の表面全体に、活性層１６１と他方電極７８とに
重ねて、ゲート絶縁膜１１３が形成される。ゲート絶縁
膜１１３は、スパッタリング法またはＣＶＤ法を用い
て、８０ｎｍ以上１５０ｎｍ以下の膜厚に形成される。

【００９２】ゲート絶縁膜形成後、導電性材料から成る
走査線９９およびゲート電極７５が、ゲート絶縁膜１１
３の表面に、薄膜形成工程とパターニング工程とによっ
て形成される。走査線９９およびゲート電極７５は、金
属から形成されてもよく、低抵抗の多結晶シリコンから
形成されてもよい。ゲート電極７５は、走査線９９と一
体化されており、走査線９９内の活性層１６１と重なる
部分が、ゲート電極７５を兼ねる。ゲート電極７５と同
一の材料によって、付加容量部１５４の一方電極７７
が、ゲート絶縁膜１１３の表面に形成される。一方電極
７７は、好ましくは、走査線９９およびゲート電極７５
と同一の工程で形成される。このように形成された一方
電極７７と他方電極７８とがゲート絶縁層１１３を介し
て重なっている部分が、画素７１の付加容量部１５４と
なる。

【００９３】付加容量部完成後、ＴＦＴ１５３の導電型
の決定のために、ゲート電極７７の上方から、１×１０
¹⁵ｃｍ^-2の濃度で、活性層１６１に不純物であるリンイ
オンが導入される。この結果活性層１６１内のゲート電
極７５と重なる部分に、ＴＦＴ１５３のチャンネル部１
１２が形成される。ゲート電極７５と活性層１６１内の
チャンネル部１１２とは、ゲート絶縁膜１１３を挟んで
対向している。図１６は、チャンネル部形成後の状態を
示す主基板９３の端面図である。チャンネル部形成後、
主基板９３の表面全体に、走査線９９とゲート電極７５
と一方電極７７とに重ねて、シリコン酸化膜である第１
層間絶縁膜１１４が形成される。第１層間絶縁膜形成
後、第１コンタクトホール１１６と第２コンタクトホー
ル１１６と第３コンタクトホール１１７とがそれぞれ形
成される。図１７は、第１〜第３コンタクトホール形成
後の状態を示す主基板９３の端面図である。

【００９４】３つのコンタクトホール形成後、信号線６
７とソース電極７３とドレイン電極７４と接続用導電部
材１６２とが、導電性材料、たとえばアルミニウム（Ａ
ｌ）などの低抵抗の金属を用いて、第１層間絶縁膜１１
４の表面に形成される。ソース電極７４は信号線６７と
一体化されており、信号線６７内の矩形領域外部に延伸
された活性層１６１の一端部と重なる部分が、ソース電
極７４を兼ねる。ソース電極７３は、第１コンタクトホ
ール１１５を介して、活性層１６１に接続される。ドレ
イン電極７４は、第２コンタクトホール１１６を介し
て、活性層１６１に接続される。接続用導電部材１６２
は、第３コンタクトホール１１７を介して、付加容量部
一方電極７７に接続される。

【００９５】次いで、主基板９３の表面全体に、信号線
６７とソース電極７３とドレイン電極７４と接続用導電
部材１６２とに重ねて、アクリル樹脂から成る第２層間
絶縁膜１１８が形成される。第２層間絶縁膜１１８は平
滑化膜を兼ねる。図１８は、第２層間絶縁膜形成後の状
態を示す主基板９３の端面図である。第２層間絶縁膜形
成後、第６コンタクトホール１６３が形成される。第６
コンタクトホール１６３は、接続用導電部材１６２の上
に形成され、第２層間絶縁膜１１８だけを貫通する。第
６コンタクトホール形成後、付加容量部用配線１５５
が、第２層間絶縁膜１１８の表面に、少なくとも第６コ
ンタクトホールを覆って形成される。付加容量部用配線
１５５は、導電性材料の薄膜の成膜工程と、該薄膜のパ
ターニング工程とによって形成される。付加容量部用配
線１５５は、第６コンタクトホール１６３を介して、接
続用導電部材１６２に接続される。この結果付加容量部
用配線１５５は、接続用導電部材１６２を介して一方電
極７７に接続され、一方電極７７の電位は付加容量部用
配線１５５と同電位になる。付加容量部用配線１５５の
一部分は、ＴＦＴ１５３の一部分と重なっている。付加
容量部用配線１５５が遮光性を有する場合、付加容量部
用配線１５５は、画素電極６４側からＴＦＴ１５３に向
かって照射される光を遮光する。図１９は、付加容量部
用配線形成後の状態を示す主基板９３の端面図である。

【００９６】付加容量部用配線形成後、主基板９３の表
面全体に、付加容量部用配線１５５に重ねて、第４層間
絶縁膜１６４が形成される。第４層間絶縁膜形成後、第
７コンタクトホール１６５が形成される。第７コンタク
トホール１６５は、ドレイン電極７４上に形成され、第
２層間絶縁膜１１８と第４層間絶縁膜１６４とを貫通す
る。第７コンタクトホール形成後、画素電極６４が、第
４層間絶縁膜１６４の表面に、透明な導電性材料、たと
えばＩＴＯを用いて形成される。ドレイン電極７４がア
ルミニウから形成され、画素電極６４がＩＴＯから形成
される場合、ドレイン電極７４と画素電極６４とのオー
ミックコンタクトを取るために、画素電極６４の形成に
先立ち、ドレイン電極７４と画素電極６４との間にに、
図示しないバリアメタル層が形成される。バリアメタル
層は、チタン（Ｔｉ）、ＴｉＷ、Ｍｏ、またはＭｏＳｉ
から形成される。以上の処理によって、図１５に示すよ
うに、主基板９３上に配置される全構成部品が完成す
る。

【００９７】画素電極６４形成後の第３の実施の形態の
表示素子１５１の製造工程は、第１の実施の形態の表示
素子６１の画素電極６４形成後の製造工程と等しい。以
上の処理によって、表示素子１５１が完成する。なお図
１５〜図１９を用いて説明した表示素子１５１の構成に
おいて、表示素子１５１の構成部品の具体的な材質、形
状、配置、製造方法等は、製造工程の最適例の１つであ
り、最適例に基づき製造された構成部品と同じ特徴を有
する部品が製造可能であれば、他の材質、形状、配置、
製造方法が用いられてもよい。

【００９８】以上説明したように、第３の実施の形態の
表示素子１５１は、基準方向７０に平行に並んで隣合う
画素電極６４間の領域または画素電極６４の基準方向７
０の端部近傍の領域に、付加容量部用配線１５５が配置
されている。これによって第３の実施の形態の表示素子
１５１は、第１の実施の形態の表示素子６１と同じ理由
に基づき、リバースチルトドメインに起因する表示品位
の低下を防止することができる。画素電極６４の基準方
向７０の両端部６４Ａ，６４Ｂのうちの少なくとも一方
が、信号線６７および付加容量部用配線１５５のうちの
少なくとも一方に、それぞれ重畳されているので、第３
の実施の形態の表示素子１５１は、第１の実施の形態の
表示素子６１と同じ理由に基づき、表示品位の低下をさ
らに防止している。ＴＦＴ１５３、信号線６７、付加容
量部１５４、および付加容量部用配線１５５が遮光性を
有する場合、第３の実施の形態の表示素子１５１の実質
的な開口部は従来技術の表示素子よりも拡大する。付加
容量部用配線１５５と信号線６７とが一部重なり合って
いる場合、実質的な開口率がさらに向上し、かつ表示素
子１５５の構成が簡略化される。

【００９９】第３の実施の形態の表示素子１５１におい
て、スイッチング素子１５３における第１端子７３から
第２端子７４への方向、すなわちソースドレイン方向Ｓ
Ｄは、付加容量部用配線１５５および信号線６７の長手
方向と略平行になっている。これによってスイッチング
素子１５３を信号線６７の近傍に信号線６７と略平行に
配置することが可能になるので、スイッチング素子１５
３をリバースチルトドメインの発生領域内に配置するこ
とができる。スイッチング素子１５３がリバースチルト
ドメインの発生領域に配置された場合、表示素子１５１
の実質的な開口率がさらに向上する。これによって第３
の実施の形態の表示素子１５１は、スイッチング素子１
５３におけるソースドレイン方向ＳＤが信号線６７と略
直交する構成の従来技術の表示素子よりも明るい表示を
行うことができる。

【０１００】付加容量部１５４は、基準方向に平行に並
んで隣合う画素電極６４間の領域に配置されていること
が好ましい。これによって、表示媒体の表示に関する状
態の乱れが生じる領域内、すなわちリバースチルトドメ
インの発生領域に付加容量部１５４が配置されるので、
付加容量部１５４が配置される領域と表示に関する状態
の乱れが配置される領域は一致する。ゆえに付加容量部
１５４が信号線６７から離れた位置に配置されている構
成の従来技術の表示素子よりも、第３の実施の形態の表
示素子１５１のほうが開口率が向上するので、第３の実
施の形態の本発明の表示素子１５１は、従来の表示素子
よりも明るい表示を行うことができる。

【０１０１】第３の実施の形態の表示素子１５１では、
各画素の付加容量部１５４は、スイッチング素子１５３
を介して該各画素電極６４に接続される信号線６７の近
傍に配置されている。これは以下の理由に基づく。たと
えばスイッチング素子１５３がトランジスタである場
合、付加容量部１５４と信号線６７とは、トランジスタ
１５３を介して接続される。従来技術の表示素子では、
各画素７１の付加容量部は、スイッチング素子を介して
各画素電極に接続される信号線から離れているので、ト
ランジスタは走査線と平行に形成されている。このため
に従来技術の表示素子では、信号線と平行な遮光層だけ
でなく、走査線と平行な遮光層がさらに形成されてトラ
ンジスタを覆っている必要がある。第３の実施の形態の
表示素子１５１では、各画素電極６４の付加容量部１５
４は、スイッチング素子１５３を介して該各画素電極６
４に接続される信号線６７の近傍に配置されているの
で、付加容量部１５４は、ソースドレイン方向ＳＤが信
号線６７に平行なトランジスタ１５３を介して、または
直接、信号線６７に接続される。このために第３の実施
の形態の表示素子１５１では、信号線６７と平行な遮光
層だけを有するだけで良いので、従来技術の表示素子よ
りも開口率が向上する。また第３の実施の形態では、付
加容量部用配線１５５が、スイッチング素子１５３およ
び付加容量部１５４の配置領域を遮光する遮光層を兼ね
ているので、表示品位が向上するとともに、部品点数が
減少して構成が簡略化されている。

【０１０２】画素電極６３が信号線６７に重なっている
場合、画素電極６４と信号線６７との重なり部分におい
て、画素電極６４および信号線６７がコンデンサの電極
として作用するので、該重なり部分に容量が生じる。容
量が生じた場合、画素電極６４の電位が、信号線６７の
電位の影響を受けて変動する。画素電極６４と信号線６
７とが重なり合う場合、付加容量部用配線６９、１３
３、１５５は、信号線６７全体を覆うように形成されて
いることが好ましい。

【０１０３】図２０は、信号線６７を覆う構成の付加容
量部用配線１７２が形成された表示素子１７１の主基板
９３表面の中の１画素分の領域の拡大平面図である。図
２０で説明する表示素子１７１の付加容量部用配線１７
２の平面形状以外の構成は、図１４〜図１９で説明した
第３の実施の形態の表示素子１５１と等しい。付加容量
部用配線１７２の平面形状は、画素電極６４の法線方向
から見て、隣にある信号線６７を覆う形状になってい
る。付加容量部用配線１７２は、画素電極６４と信号線
６７との間に介在される。これによって付加容量部用配
線が信号線を覆っていない従来技術の表示素子よりも、
図２０の表示素子１７１のほうが、画素電極６４と信号
線６７との間の容量が低減する。したがって、基準方向
に平行に隣合う画素電極に逆極性の信号が供給される場
合であっても、画素電極６４の電位は信号線６７の電位
の影響を受けないため、表示品位がさらに向上する。

【０１０４】以上のように図１〜図２０によって説明し
た表示素子６１，１２１，１３１，１５１，１７１は、
電界の乱れに基づく表示媒体の表示に関する状態の乱れ
に起因する表示品位の低下および開口率の低下が防止さ
れている。このような表示素子６１，１２１，１３１，
１５１，１７１が図２で説明した投射型表示装置８１の
ライトバルブとして用いられる場合、投射型表示装置８
１の表示品位を保ちつつ、該投射型表示装置８１を小型
化することができる。図１〜図２０の表示素子６１，１
２１，１３１，１５１，１７１が投射型表示装置８１に
用いられる場合、画素電極６４のピッチＷＰは１５μｍ
より大きく３０μｍ以下になってことが好ましい。表示
媒体の表示に関する状態の乱れに起因する表示品位の低
下が防止されているので、画素電極６４のピッチＷＰが
３０μｍ以下になった場合でも、投射型表示装置８１
は、表示品位が良く高精細な表示が可能になる。

【０１０５】第１〜第３の実施の形態の表示素子６１，
１２１，１３１，１５１，１７１ならびに投射型表示装
置８１は、本発明の表示素子ならびに投射型表示装置の
例示であり、主要な構成が等しければ、他の様々な形で
実施することができる。特に各構成部品の詳細な構成
は、同じ効果が得られれば、上記の構成に限らず他の構
成によって実現されてもよい。スイッチング素子６６
は、ＴＦＴに限らず、他の構成のスイッチング素子、た
とえばＭＩＭ素子に代表される２端子素子によって実現
されてもよい。表示媒体層６３は、電界の変化に応じて
表示に関する状態が変化する表示媒体であれば、液晶以
外の他の表示媒体によって実現されてもよい。表示素子
６１，１２１，１３１，１５１，１７１は、基準方向に
平行に隣合って並ぶ２つの画素電極６４に相互に逆極性
の信号を供給可能な構成であれば、他の構成であっても
よい。表示素子を利用する表示装置は、投射型のものに
限らず、他の構成の表示装置であってもよい。たとえば
表示素子の背面に光源が設けられて表示素子の前面を表
示面として用いる透過型の表示装置に、本発明の表示素
子６１，１２１，１３１，１５１，１７１が利用されて
もよい。

【０１０６】

【発明の効果】本発明に従えば、表示素子は、複数の画
素を有するアクティブマトリクス型の表示素子であり、
基準方向に平行に並んで隣合う画素電極に、相互に逆極
性の信号が供給されている。このような表示素子におい
て、基準方向に平行に並んで隣合う画素電極間の領域に
付加容量部用配線が配置されているので、表示素子は、
該領域上および該画素電極の基準方向の端部上の電界の
乱れに基づく表示媒体の表示に関する状態の乱れに起因
する表示品位の低下を防止することができる。また本発
明によれば、信号線は、基準方向に平行に並んで隣合う
画素電極間の領域にかつ前記基準方向に直交して配置さ
れ、付加容量部用配線は、信号線の近傍にかつ信号線と
平行に配置されている。これによって表示素子は、電界
の乱れに起因する表示品位の低下を、確実に防止するこ
とができる。さらにまた本発明によれば、表示素子内の
表示媒体は液晶である。これによって表示素子は、リバ
ースチルトドメインに起因する表示品位の低下を防止す
ることができる。

【０１０７】また本発明によれば、表示素子において、
画素電極の基準方向の両端部が、信号線および付加容量
部用配線にそれぞれ重畳されている。これによって表示
素子は、表示に関する状態の乱れに起因する表示品位の
低下をさらに防止する。さらにまた本発明によれば、付
加容量部用配線と信号線とは、平面的に一部重なりを有
する。これによって表示素子は、部品点数が削減されて
構成が簡略化され、かつ開口率が向上する。また本発明
によれば、付加容量部用配線は、信号線をほぼ覆ってい
る。これによって表示素子の表示品位がさらに向上す
る。さらにまた本発明によれば、表示素子において、ス
イッチング素子の第１端子から第２端子への方向は、付
加容量部用配線および信号線の長手方向と平行になって
いる。これによって表示素子の開口率が向上するので、
より明るい表示を行うことができる。また本発明によれ
ば、各画素電極の付加容量部は、スイッチング素子を介
して該各画素電極に接続される信号線の近傍に配置され
ている。これによって本発明の表示素子における表示が
明るくなる。

【０１０８】さらにまた本発明によれば、表示素子にお
いて、付加容量部用配線と信号線との間に間隙がある場
合、該間隙に遮光部が配置されている。これによって表
示素子のコントラストが向上する。また本発明によれ
ば、遮光部は、スイッチング素子の構成部品および付加
容量部の構成部品のうち、遮光性を有するいずれかの部
品と同じ材料によって形成されている。これによって表
示素子は、遮光部のない表示素子の製造プロセスよりも
製造プロセスを増加させることなく、製造することが可
能になる。さらにまた本発明によれば、画素電極のピッ
チは３０μｍ以下になっている。これによって本発明の
表示素子は、表示品位が良く高精細な小型の表示素子に
なる。

【０１０９】また以上のように本発明によれば、投射型
表示装置は、上述の表示素子と光源とを含み、表示素子
の各画素が電界に応じて光源からの光を透過または遮断
する構成になっている。表示媒体の表示にかかわる状態
の乱れに起因する表示品位の低下を表示素子が防止して
いるので、表示品位を保ったまま、投射型表示装置の小
型化が可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態である表示素子６１
の主基板９３表面の１画素分の領域の拡大平面図であ
る。

【図２】図１の表示素子６１を備えた投射型表示装置８
１の概略構成を示す図である。

【図３】図１の表示素子６１の主基板９３の１画素分の
領域のＢ−Ｂ端面図である。

【図４】図１の表示素子６１の信号線６７に供給される
信号の極性を示す図である。

【図５】図１の表示素子６１の製造工程において、ゲー
ト電極７５が形成された時点の主基板９３の１画素分の
領域の端面図である。

【図６】図１の表示素子６１の製造工程において、３つ
のコンタクトホールが形成された時点の主基板９３の１
画素分の領域の端面図である。

【図７】図１の表示素子６１の製造工程において、第２
層間絶縁膜が形成された時点の主基板９３の１画素分の
領域の端面図である。

【図８】本発明の第１の実施の形態において、遮光部を
有する表示素子１２１の主基板９３の１画素分の領域の
拡大平面図である。

【図９】本発明の第２の実施の形態である表示素子１３
１の主基板９３の１画素分の領域の拡大平面図である。

【図１０】図９の表示素子１３１の主基板９３の１画素
分の領域のＣ−Ｃ端面図である。

【図１１】図９の表示素子１３１の製造工程において、
ゲート電極７５が形成された時点の主基板９３の１画素
分の領域の端面図である。

【図１２】図９の表示素子１３１の製造工程において、
２つのコンタクトホールが形成された時点の主基板９３
の１画素分の領域の端面図である。

【図１３】図９の表示素子１３１の製造工程において、
第３層間絶縁膜が形成された時点の主基板９３の１画素
分の領域の端面図である。

【図１４】本発明の第３の実施の形態である表示素子１
５１の主基板９３表面の１画素分の領域の拡大平面図で
ある。

【図１５】図１４の表示素子１５１の主基板９３の１画
素分の領域のＤ−Ｄ端面図である。

【図１６】図１４の表示素子１５１の製造工程におい
て、ゲート電極７５が形成された時点の主基板９３の１
画素分の領域の端面図である。

【図１７】図１４の表示素子１５１の製造工程におい
て、３つのコンタクトホールが形成された時点の主基板
９３の１画素分の領域の端面図である。

【図１８】図１４の表示素子１５１の製造工程におい
て、第２層間絶縁膜が形成された時点の主基板９３の１
画素分の領域の端面図である。

【図１９】図１４の表示素子１５１の製造工程におい
て、付加容量部用配線が形成された時点の主基板９３の
１画素分の領域の端面図である。

【図２０】本発明の第３の実施の形態において、付加容
量部用配線が信号線を覆う構成の表示素子１７１の主基
板９３表面の１画素分の領域の拡大平面図である。

【図２１】従来技術のドライバ一体型の表示素子１の概
略構成を示す図である。

【図２２】図２１の表示素子１の主基板３表面の１画素
分の領域の拡大平面図である。

【図２３】図２１の表示素子１の主基板３の１画素分の
領域のＡ−Ａ端面図である。

【符号の説明】

６１，１２１，１３１，１５１，１７１表示素子６３表示媒体層６４画素電極６５対向電極６６，１５３スイッチング素子６７信号線６８，１３２，１５４付加容量部６９，１３３，１５５，１７２付加容量部用配線７０基準方向７３スイッチング素子の第１端子７４スイッチング素子の第２端子７７付加容量部の一方電極７８付加容量部の他方電極８１投射型表示装置８２光源９９走査線１２２遮光部ＳＤスイッチング素子の第１端子から第２端子に向か
う方向

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA25 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KA16 KA18 KB25 MA05 MA07 MA13 MA17 MA35 MA37 MA41 NA25 NA27 NA29 PA02 PA06 PA07 5C006 AA16 AC11 AC21 AC26 AF43 BB16 BC13 BF03 FA41 5C080 AA10 BB05 DD03 DD22 EE29 FF11 GG12 JJ02 JJ06 5C094 AA03 AA05 AA10 AA15 AA45 AA48 BA03 BA16 BA43 CA19 DA13 DB01 DB04 DB10 EA04 EA05 EA07 EB02 ED15 FA01 FA02 FB12 FB14 FB15 GA10 GB10 JA08

Claims

【特許請求の範囲】

【請求項１】複数の画素電極と、電界の変化に応じて表示に関する状態が変化する表示媒
体層と、表示媒体層を介して各画素電極とそれぞれ対向
する対向電極と、画素電極に供給されるべき信号が与えられる信号線と、各画素電極と信号線との間に介在されるスイッチング素
子と、一対の電極をそれぞれ有する複数の付加容量部と、付加容量部のいずれか一方の電極に接続されるまたは付
加容量部のいずれか一方の電極を兼ねる付加容量部用配
線とを含み、予め定める基準方向に平行に並んで隣合う
画素電極に供給される信号の極性は、相互に逆転してお
り、付加容量部用配線は、基準方向に平行に並んで隣合う画
素電極の間に配置されることを特徴とする表示素子。
【請求項２】前記信号線は、前記基準方向に平行に並
んで隣合う画素電極の間に配置され、前記付加容量部用配線は、信号線と平行に、かつ信号線
の近傍に配置されることを特徴とする請求項１記載の表
示素子。
【請求項３】前記表示媒体層は、液晶から形成されて
いることを特徴とする請求項１記載の表示素子。
【請求項４】前記画素電極の前記基準方向の両端部の
うちの一方端部が、前記信号線に重畳されており、前記画素電極の前記両端部のうちの他方端部が、前記付
加容量部用配線に重畳されていることを特徴とする請求
項１記載の表示素子。
【請求項５】前記付加容量部用配線の一部分が、前記
信号線の一部分に重畳されていることを特徴とする請求
項１または４記載の表示素子。
【請求項６】前記画素電極の前記基準方向の両端部の
うちの一方端部が、前記信号線に重畳されており、前記付加容量部用配線の一部分が、前記画素電極と前記
信号線との間に介在されて、前記信号線を覆っているこ
とを特徴とする請求項１記載の表示素子。
【請求項７】前記スイッチング素子は、前記信号線に
接続される第１端子と、前記画素電極に接続される第２
端子とを有し、第１端子から第２端子へ向かう方向は、前記付加容量部
用配線の長手方向と略平行であることを特徴とする請求
項１〜６のいずれかに記載の表示素子。
【請求項８】前記付加容量部は、前記画素電極に個別
に対応しており、前記各画素電極の付加容量部は、前記
スイッチング素子を介して該各画素電極に接続される信
号線の近傍に配置されることを特徴とする請求項１〜７
のいずれかに記載の表示素子。
【請求項９】光を遮光する遮光部をさらに含み、前記付加容量部用配線は、前記信号線との間に間隙を空
けて配置されており、遮光部は、前記付加容量部用配線
と信号線との間の間隙に配置されることを特徴とする請
求項１〜４のいずれかに記載の表示素子。
【請求項１０】前記遮光部は、前記スイッチング素子
の構成部品および付加容量部の構成部品のうち、遮光性
を有するいずれかの部品と同じ材料によって形成されて
いることを特徴とする請求項９記載の表示素子。
【請求項１１】前記画素電極のピッチは、３０μｍ以
下であることを特徴とする請求項１〜１０のいずれかに
記載の表示素子。
【請求項１２】請求項１〜１１のうちのいずれかに記
載の表示素子と、表示素子に向かって光を放射する光源とを含み、相互に対向する画素電極および対向電極と画素電極およ
び対向電極間の表示媒体とを含んで構成される表示素子
の各画素は、該画素電極および対向電極の間の電界に応
じて、光源からの光を透過または遮光することを特徴と
する投射型表示装置。