CN103390606B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN103390606B CN103390606B CN201210357013.5A CN201210357013A CN103390606B CN 103390606 B CN103390606 B CN 103390606B CN 201210357013 A CN201210357013 A CN 201210357013A CN 103390606 B CN103390606 B CN 103390606B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- pattern
- semiconductor devices
- secondary pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种半导体器件。该半导体器件包括：衬底；第一导电层，位于衬底上并且包括主图案和从主图案的两侧延伸的大致上对称的副图案；绝缘层，位于衬底和第一导电层上；和第二导电层，位于绝缘层上并且叠盖主图案和副图案的至少一部分。
Description
相关申请的交叉引用
本申请要求2012年5月7日在韩国知识产权局提交的韩国专利申请No.10-2012-0048086的优先权和权益，该韩国专利申请的全部内容通过引用并入本申请。
技术领域
本发明的实施例涉及半导体器件。
背景技术
半导体器件包括薄膜晶体管、电容器和/或类似物，其可以包括至少两个作为有源层或电极使用的导电层。导电层在制造过程中通过光刻工艺和蚀刻工艺来图案化。在光刻工艺中，使用掩膜通过曝光工艺和显影工艺形成光刻胶图案，并且在蚀刻工艺中，导电层具有使用光刻胶图案形成的图案。
薄膜晶体管和电容器的两个导电层分别位于上面和下面，并且应当彼此叠盖（至少部分叠盖）。然而，由于在对上面的导电层图形化的过程中未对准的原因，上面的导电层叠盖下面导电层的面积可能缩小。当这两个导电层叠盖的面积缩小时，上面的导电层和下面的导电层之间的电容减小，并且与这些导电层有关的电气特性改变。
当像素电路中包含的存储电容器的电容减小时（例如在液晶显示设备中或者在有机发光显示设备中），驱动该像素的电流改变，使得颜色的均匀度变差，并且可能产生低灰度级的斑点，从而使该设备的显示面板的质量下降。
发明内容
本发明的实施例的一方面是提供一种半导体器件，其具有尽管出现未对准仍相对来说未改变的电气特性。
本发明的实施例的另一方面是提供一种用于提高显示面板的质量的半导体器件。
根据本发明的示例性实施例，提供一种半导体器件，包括：衬底；第一导电层，位于所述衬底上并且包括主图案和从所述主图案的两侧延伸的大致上对称的副图案；绝缘层，位于所述衬底和所述第一导电层上；和第二导电层，位于所述绝缘层上并且叠盖所述主图案和所述副图案的至少一部分。
所述副图案中的至少一个可以联接至布线。
所述第一导电层和所述第二导电层中的至少一个可以包括半导体层。
所述第一导电层和所述第二导电层中的至少一个可以包括金属层。
所述半导体器件可以包括薄膜晶体管。
所述半导体器件可以包括电容器。
根据本发明的另一示例性实施例，提供一种半导体器件，包括：衬底；第一导电层，位于所述衬底上并且包括主图案、从所述主图案的两侧延伸的大致上对称的第一副图案和从所述主图案的其它两侧延伸的大致上对称的第二副图案；绝缘层，位于所述衬底和所述第一导电层上；和第二导电层，位于所述绝缘层上并且叠盖所述主图案、所述第一副图案和所述第二副图案的至少一部分。
所述第一导电层和所述第二导电层中的至少一个可以包括半导体层。
所述第一导电层和所述第二导电层中的至少一个可以包括金属层。
所述半导体器件可以包括薄膜晶体管。
所述半导体器件可以包括电容器。
附图说明
附图与说明书一起图示本发明的示例性实施例，并且与描述一起用来说明本发明的实施例的各方面。
图1A是描述根据本发明示例性实施例的半导体器件的平面图；
图1B是沿图1A的线I1-I2截取的剖面图；
图2和图3是描述图1A和图1B中示出的根据本发明示例性实施例的半导体器件的效果的平面图；
图4A是描述根据本发明另一示例性实施例的半导体器件的平面图；
图4B是沿图4A的线I11-I12截取的剖面图；以及
图5和图6是描述根据本发明另一示例性实施例的半导体器件的效果的平面图。
具体实施方式
下文中，将对照附图描述根据本发明的一些示例性实施例。本文中，当第一要素被描述为与第二要素联接时，第一要素可以与第二要素直接联接，或者可以通过一个或多个其它要素与第二要素间接联接。此外，为了清楚，省略对完全理解本发明不重要的一些要素。另外，在全文中相同的附图标记表示相同要素。
下文中，将对照附图详细地描述本发明的示例性实施例。本发明的下面的示例性实施例可以以多种不同形式修改，使得本领域的技术人员可以容易地实现本发明的精神，并且本发明的范围不应局限于下面描述的实施例。
图1A是描述根据本发明示例性实施例的半导体器件的平面图，并且图1B是沿图1A的线I1-I2截取的剖面图。参考图1A和图1B，该半导体器件包括第一导电层12、绝缘层14和第二导电层16。
第一导电层12形成在衬底10上并且包括主图案12a和副图案12b，副图案12b从主图案12a的至少两侧延伸并且以对称结构互相面对（例如，第一导电层12或副图案12b关于图1A中的水平轴线对称）。主图案12a可以以例如矩形形状形成，并且副图案12b可以以矩形对称结构形成，在该矩形对称结构中副图案12b从主图案12a的两侧中的每一侧向外延伸。副图案12b中的至少一个可以通过布线12c与另一器件（例如薄膜晶体管或电容器）电联接。副图案12b的宽度W2不受限制，但是可以小于主图案12a的宽度W1，或者可以考虑到布线12c的宽度而等于布线12c的宽度。此外，副图案12b的位置不受限制，而是可以考虑到与布线12c的连接关系而确定。
绝缘层14形成在衬底10和第一导电层12上，并且第二导电层16形成在绝缘层14上，以便叠盖第一导电层12的主图案12a和副图案12b的至少一部分。
第一导电层12和第二导电层16中的一个可以由用掺杂的多晶硅和氧化物半导体制成的半导体层构成，另一个由金属层构成。例如，第一导电层12可以由半导体层构成并且第二导电层16可以由金属层构成，或者第一导电层12可以由金属层构成并且第二导电层16可以由半导体层构成。绝缘层14可以由电介质膜，例如氧化硅膜和氮化硅膜构成。
当半导体器件可以作为薄膜晶体管使用时，例如第一导电层12可以作为提供源区、漏区和沟道区的有源层使用，绝缘层14可以作为栅绝缘膜使用，并且第二导电层16可以作为栅电极使用。可替代地，当半导体器件可以作为电容器使用时，第一导电层12可以作为下电极使用，绝缘层14可以作为电介质膜使用，并且第二导电层16可以作为上电极使用。
在如上所述配置的半导体器件中，即便在形成第二导电层16时可能出现未对准，电气特性相对来说不变。
第一导电层12和第二导电层16在其制造过程中通过光刻工艺和蚀刻工艺来图案化。光刻工艺包括使用掩膜的曝光工艺，其中掩膜可以在竖直方向（例如沿Y轴）不对准。
图2示出第二导电层16由于掩膜未对准的原因沿Y轴（例如朝上的方向）移位+Δy的状态，并且图3示出第二导电层16由于掩膜未对准的原因沿Y轴（例如朝下的方向）移位-Δy的状态。
在省略副图案12b的结构中，即在主图案12a通过布线12c与另一器件电联接的结构中，当未对准出现时（如图2或图3中所示），由于布线12c叠盖第二导电层16的面积增大或减小，所以第一导电层12和第二导电层16之间的电容改变。然而，根据本示例性实施例，尽管出现未对准，但是由于第一导电层12叠盖第二导电层16的面积几乎未被以对称结构从主图案12a两侧延伸的副图案12b改变，所以电容相对来说未改变。
为了提高或最大化根据本实施例的方面的效果，考虑到未对准的可预见的范围，可以确定副图案12b的尺寸和形状，其中副图案12b的尺寸可以设置成具有充分大的尺寸。
图4A是描述根据本发明另一示例性实施例的半导体器件的平面图，并且图4B是沿图4A的线I11-I12截取的剖面图。参考图4A和图4B，半导体器件包括第一导电层22、绝缘层24和第二导电层26。
第一导电层22形成在衬底20上并且包括主图案22a、第一副图案22b和第二副图案22d，第一副图案22b以对称结构从主图案22a的两个相对侧延伸，第二副图案22d以对称结构从主图案22a的另一对相对侧延伸。
第一主图案22a可以是例如矩形的，第一副图案22b和第二副图案22d可以是矩形的并且以对称结构形成，在该对称结构中第一副图案22b和第二副图案22d从主图案22a的分别成对的侧向外延伸。第一副图案22b和第二副图案22d中的至少一个可以通过布线22c与另一器件（例如薄膜晶体管或电容器）电联接。第一副图案22b的宽度可以设置成与图1A中示出的实施例的副图案12b的宽度相同。此外，第二副图案22d的宽度W12不受限制，而是可以小于主图案22a的宽度W11或者可以等于布线22c的宽度。另外，第二副图案22d的位置不受限制。
绝缘层24形成在衬底20和第一导电层22上，并且第二导电层26形成在绝缘层24上来叠盖第一导电层22的主图案22a、第一副图案22b和第二副图案22d的至少一部分。
第一导电层22或第二导电层26可以由用掺杂的多晶硅和氧化物半导体制成的半导体层构成，而另一个可以由金属层构成。例如，第一导电层22可以由半导体层构成，并且第二导电层26可以由金属层构成。可替代地，第一导电层22可以由金属层构成，并且第二导电层26可以由半导体层构成。绝缘层24可以由电介质膜构成，例如氧化硅膜和氮化硅膜。
当半导体器件作为薄膜晶体管使用时，例如第一导电层22可以作为提供源区、漏区和沟道区的有源层使用，则绝缘层24可以作为栅绝缘膜使用，并且第二导电层26可以作为栅电极使用。可替代地，当半导体器件作为电容器使用时，例如第一导电层22可以作为下电极使用，绝缘层24可以作为电介质膜使用，并且第二导电层26可以作为上电极使用。
在如上所述配置的半导体器件中，即便在形成第二导电层26的过程中在水平方向（例如沿X轴的方向）上掩膜可能未对准，电气特性也不变。
图5示出第二导电层26由于掩膜未对准的原因沿X轴（例如向左）移位-Δx的状态，并且图6示出第二导电层26由于掩膜未对准的原因沿X轴（例如向右）移位+Δx的状态。
尽管出现未对准，但是由于第一导电层22叠盖第二导电层26的面积几乎未被以对称结构从主图案22a两侧延伸的第一副图案22b改变，所以电容相对来说未改变。
虽然未详细地描述，但是在根据本发明示例性实施例的半导体器件中，即便在竖直方向上可能出现未对准（如图2和图3中所示），第一导电层22叠盖第二导电层26的面积几乎未被以对称结构从主图案22a的两侧延伸的第一副图案22b改变。也就是说，仅当掩膜在竖直方向上（例如相对于水平方向的方向）未对准时，图1A的半导体器件的电气特性可能相对未改变。然而，即便在掩膜在竖直方向和/或水平方向上未对准的情况下，图4A的半导体器件也可以获得效果。
为利用本实施例的方面，考虑到可能产生未对准的范围，可以确定第一副图案22b和第二副图案22d的尺寸和形状。优选地，第一副图案22b和第二副图案22d的尺寸被设置成具有足够大的尺寸。
通过根据本发明示例性实施例的半导体器件，即便在形成上面的第二导电层的过程中产生未对准，由于上面的第二导电层叠盖第一导电层22的下面部分的面积未变化，所以电气特性也不改变。
当将根据本示例性实施例的半导体器件应用于液晶显示设备或有机发光显示设备的像素电路时，即便在形成薄膜晶体管或存储电容器的过程中产生未对准，电容也相对来说未改变，使得像素电路可以被电流（例如预定量的电流）稳定地驱动。因此，提高了颜色的均匀度并且避免了由低灰度级导致的点，从而使提高显示面板的质量成为可能。
尽管已关于某些示例性实施例描述了本发明的实施例，但是应明白本发明不局限于所公开的实施例，而是相反旨在涵盖在所附权利要求的精神和范围内包括的多种修改和等同构造及其等同物。
Claims (10)
1.一种半导体器件，包括：
衬底；
第一导电层，位于所述衬底上并且包括：
主图案，和
从所述主图案的两侧延伸的对称的副图案，所述副图案中的一个联接至布线；
绝缘层，位于所述衬底和所述第一导电层上；以及
第二导电层，位于所述绝缘层上并且叠盖所述主图案和所述副图案的至少一部分，
其中所述副图案的宽度等于所述布线的宽度。
2.根据权利要求1所述的半导体器件，其中所述第一导电层和所述第二导电层中的至少一个包括半导体层。
3.根据权利要求1所述的半导体器件，其中所述第一导电层和所述第二导电层中的至少一个包括金属层。
4.根据权利要求1所述的半导体器件，其中所述半导体器件包括薄膜晶体管。
5.根据权利要求1所述的半导体器件，其中所述半导体器件包括电容器。
6.一种半导体器件，包括：
衬底；
第一导电层，位于所述衬底上并且包括，
主图案，
从所述主图案的两侧延伸的对称的第一副图案，和
从所述主图案的其它两侧延伸的对称的第二副图案；
绝缘层，位于所述衬底和所述第一导电层上；以及
第二导电层，位于所述绝缘层上并且叠盖所述主图案、所述第一副图案和所述第二副图案的至少一部分，
其中所述第一副图案和所述第二副图案中的一个联接至布线；
其中所述第一副图案和所述第二副图案的宽度等于所述布线的宽度。
7.根据权利要求6所述的半导体器件，其中所述第一导电层和所述第二导电层中的至少一个包括半导体层。
8.根据权利要求6所述的半导体器件，其中所述第一导电层和所述第二导电层中的至少一个包括金属层。
9.根据权利要求6所述的半导体器件，其中所述半导体器件包括薄膜晶体管。
10.根据权利要求6所述的半导体器件，其中所述半导体器件包括电容器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120048086A KR101970783B1 (ko) | 2012-05-07 | 2012-05-07 | 반도체 장치 |
| KR10-2012-0048086 | 2012-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390606A CN103390606A (zh) | 2013-11-13 |
| CN103390606B true CN103390606B (zh) | 2017-11-17 |
Family
ID=49511897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210357013.5A Active CN103390606B (zh) | 2012-05-07 | 2012-09-21 | 半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9659970B2 (zh) |
| KR (1) | KR101970783B1 (zh) |
| CN (1) | CN103390606B (zh) |
| TW (1) | TWI570872B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6486660B2 (ja) * | 2013-11-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9941489B2 (en) | 2014-09-01 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
| TW201622158A (zh) | 2014-12-10 | 2016-06-16 | 中華映管股份有限公司 | 薄膜電晶體以及其製作方法 |
| KR102250805B1 (ko) | 2015-01-26 | 2021-05-13 | 삼성디스플레이 주식회사 | 액정 표시장치 |
| CN206711895U (zh) * | 2017-06-02 | 2017-12-05 | 京东方科技集团股份有限公司 | 一种阵列基板、电致发光显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323490B1 (en) * | 1998-03-20 | 2001-11-27 | Kabushiki Kaisha Toshiba | X-ray semiconductor detector |
| CN101179084A (zh) * | 2006-11-09 | 2008-05-14 | 三菱电机株式会社 | 显示装置及其制造方法 |
| CN101243481A (zh) * | 2005-09-22 | 2008-08-13 | 夏普株式会社 | 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3403807B2 (ja) * | 1994-06-02 | 2003-05-06 | 松下電器産業株式会社 | 薄膜トランジスタおよび液晶表示装置 |
| US6774397B2 (en) | 2000-05-12 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20050184324A1 (en) * | 2001-11-01 | 2005-08-25 | Yuan-Liang Wu | Storage capacitor structure and liquid crystal display device having the same |
| EP1497867A2 (en) * | 2002-04-24 | 2005-01-19 | E Ink Corporation | Electronic displays |
| KR100539833B1 (ko) | 2002-10-21 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP3851910B2 (ja) * | 2004-03-26 | 2006-11-29 | 株式会社東芝 | 半導体装置 |
| KR100658615B1 (ko) | 2004-04-29 | 2006-12-15 | 삼성에스디아이 주식회사 | 발광 표시 패널 및 발광 표시 장치 |
| KR100637432B1 (ko) | 2004-04-29 | 2006-10-20 | 삼성에스디아이 주식회사 | 발광 표시 장치 |
| KR100570762B1 (ko) | 2004-05-20 | 2006-04-12 | 삼성에스디아이 주식회사 | 발광 표시 장치 |
| KR100641935B1 (ko) | 2004-06-16 | 2006-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 형성 방법 |
| KR100636483B1 (ko) | 2004-06-25 | 2006-10-18 | 삼성에스디아이 주식회사 | 트랜지스터와 그의 제조방법 및 발광 표시장치 |
| JP2007258675A (ja) | 2006-02-21 | 2007-10-04 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法 |
| KR20070117079A (ko) * | 2006-06-07 | 2007-12-12 | 삼성전자주식회사 | 액정 표시 패널 및 그 제조 방법 |
| KR101366162B1 (ko) | 2007-03-20 | 2014-02-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 패널 및 이의 제조방법 |
| TW200910600A (en) * | 2007-08-24 | 2009-03-01 | Au Optronics Corp | TFT array substrate |
| TWI387822B (zh) * | 2008-07-01 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 薄膜電晶體陣列基板及其製造方法 |
| KR101056233B1 (ko) | 2010-03-16 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 화소 및 이를 구비한 유기전계발광 표시장치 |
-
2012
- 2012-05-07 KR KR1020120048086A patent/KR101970783B1/ko active IP Right Grant
- 2012-08-20 US US13/590,079 patent/US9659970B2/en active Active
- 2012-09-10 TW TW101132973A patent/TWI570872B/zh active
- 2012-09-21 CN CN201210357013.5A patent/CN103390606B/zh active Active
-
2017
- 2017-05-19 US US15/600,330 patent/US10121803B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323490B1 (en) * | 1998-03-20 | 2001-11-27 | Kabushiki Kaisha Toshiba | X-ray semiconductor detector |
| CN101243481A (zh) * | 2005-09-22 | 2008-08-13 | 夏普株式会社 | 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法 |
| CN101179084A (zh) * | 2006-11-09 | 2008-05-14 | 三菱电机株式会社 | 显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390606A (zh) | 2013-11-13 |
| TW201347133A (zh) | 2013-11-16 |
| US10121803B2 (en) | 2018-11-06 |
| US20170256566A1 (en) | 2017-09-07 |
| US20130292795A1 (en) | 2013-11-07 |
| KR20130124736A (ko) | 2013-11-15 |
| TWI570872B (zh) | 2017-02-11 |
| US9659970B2 (en) | 2017-05-23 |
| KR101970783B1 (ko) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403705B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| US8350792B2 (en) | Display device | |
| US11751442B2 (en) | Display panel and display device | |
| CN104022126B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN103390606B (zh) | 半导体器件 | |
| EP3306648B1 (en) | Film transistor and manufacturing method therefor, array substrate and manufacturing method therefor, and display apparatus | |
| US9450103B2 (en) | Thin film transistor, method for manufacturing the same, display device and electronic product | |
| KR20140048459A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| TWI567950B (zh) | 顯示面板 | |
| CN107910376B (zh) | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 | |
| TWI575577B (zh) | 畫素結構及畫素結構的製造方法 | |
| US9429804B2 (en) | Display device and manufacturing method thereof | |
| CN108807422B (zh) | 阵列基板制作方法及阵列基板、显示面板 | |
| KR102019191B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| CN104952882A (zh) | 主动元件阵列基板 | |
| CN104698691A (zh) | 液晶显示器及其制造方法 | |
| US11488982B2 (en) | Display panel and organic light emitting display panel | |
| JP2019047026A (ja) | 表示装置 | |
| EP3088952B1 (en) | Mask group, pixel unit and manufacturing method therefor, array substrate and display device | |
| US10381379B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN206301805U (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
| KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
| JP2005223015A (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| TWI655477B (zh) | 主動元件基板的製造方法 | |
| KR102526612B1 (ko) | 신호 배선들의 교차 영역을 포함하는 유기 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |