TWI570872B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI570872B
TWI570872B TW101132973A TW101132973A TWI570872B TW I570872 B TWI570872 B TW I570872B TW 101132973 A TW101132973 A TW 101132973A TW 101132973 A TW101132973 A TW 101132973A TW I570872 B TWI570872 B TW I570872B
Authority
TW
Taiwan
Prior art keywords
conductive layer
semiconductor device
layer
pattern
auxiliary pattern
Prior art date
Application number
TW101132973A
Other languages
English (en)
Other versions
TW201347133A (zh
Inventor
卞昌洙
高珉虎
方鉉喆
金光民
郭源奎
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201347133A publication Critical patent/TW201347133A/zh
Application granted granted Critical
Publication of TWI570872B publication Critical patent/TWI570872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置
相關申請案的交互參照。
本申請案主張於2012年5月7日申請之韓國專利申請號10-2012-0048086之優先權與效益，其所有內容於此納入作為參考。
本發明之實施例係有關一半導體裝置。
半導體裝置包含一薄膜電晶體、一電容或類似元件，其可包含作為主動層或電極之至少二導電層。於製造過程中，導電層於製造中藉由微影製程及蝕刻製程係圖案化。於微影製程中，使用遮罩以曝光製程及顯影製程形成一光抗蝕劑圖案；於蝕刻製程中，導電層具使用光抗蝕劑圖案形成之圖案。
薄膜電晶體及電容之二導電層分別位於上部及下部，且應相互重疊(至少一部分)。然，上導電層重疊下導電層之區域可能會在上導電層圖案化的過程中由於錯位而減少。當二導電層重疊之區域減少，則上導電層與下導電層之間之電容值減少，且與之相關之電氣特性改變。
當包含於像素電路之儲存電容之電容值減少(例如，於液晶顯示裝置或有機發光顯示裝置中)，驅動像素之電流被改變，使顏色均勻性 變差，且可能產生低灰階之斑點，進而降低裝置顯示面板之品質。
本發明之實施例之態樣樣係提供具有儘管錯位卻相對不變之電氣特性之半導體裝置。
本發明之實施例之另一態樣係提供用以提升顯示面板之品質之半導體裝置。
根據本發明之示例性實施例，提供一半導體裝置，其包含一基板；設於該基板之上且包含一主圖案及由該主圖案之兩側延伸之實質上對稱之輔助圖案之一第一導電層；設於該基板及該第一導電層上之一絕緣層；以及設於該絕緣層上且重疊於該主圖案及該輔助圖案之至少一部份之一第二導電層。
至少一輔助圖案可耦合一配線。
至少一第一導電層及第二導電層可包含一半導體層。
至少一第一導電層及第二導電層可包含一金屬層。
半導體裝置可包含一薄膜電晶體。
半導體裝置可包含一電容。
根據本發明之另一示例性實施例，係提供一半導體裝置，其包含一基板；設於該基板之上且包含一主圖案、由該主圖案之兩側延伸，實質上對稱之第一輔助圖案、及由該主圖案之另一兩側延伸，實質上對稱之第二輔助圖案之一第一導電層；設於該基板及該第一導電層之上之一絕緣層；以及設於該絕緣層之上且重疊於該主圖案、該第一輔助圖案及該第 二輔助圖案之至少一部份之一第二導電層。
至少一第一導電層及第二導電層可包含一半導體層。
至少一第一導電層及第二導電層可包含一金屬層。
半導體裝置可包含一薄膜電晶體。
半導體裝置可包含一電容。
10、20‧‧‧基板
12、22‧‧‧第一導電層
12a、22a‧‧‧主圖案
12b‧‧‧輔助圖案
12c、22c‧‧‧配線
14、24‧‧‧絕緣層
16、26‧‧‧第二導電層
22b‧‧‧第一輔助圖案
22d‧‧‧第二輔助圖案
W1、W11、W12、W2‧‧‧寬度
第1A圖係為描繪根據本發明之示例性實施例所述半導體裝置之俯視圖。
第1B圖係為沿第1A圖之線I1-I2之剖面圖。
第2及3圖係為描繪根據本發明之示例性實施例揭示於第1A及1B圖之半導體裝置之效用之俯視圖。
第4A圖係為描繪根據本發明之另一示例性實施例所述半導體裝置之俯視圖。
第4B圖係為沿第4A圖之線I11-I12之剖面圖。
第5及6圖係為描繪根據本發明之另一示例性實施例之半導體裝置之效用之俯視圖。
下述中，根據本發明之某些示例性實施例將參照附圖描述。在這裡，當第一元件被描述為耦合第二元件，第一元件可能直接耦合第二 元件或可能經一或多個元件間接耦合第二元件。此外，為清楚起見，刪除一些完整了解本發明中非必要之元件。另外，全文中相似的附圖元件係指相似的元件。
下述中，本發明之示例性實施例將參照附圖詳細描述。下述本發明之示例性實施例可以不同形式更改以便對於本領域技術人員可以很容易地實施本發明的精神，且在本發明之範圍不應該受限於下面描述的實施例。
第1A圖係為根據本發明之示例性實施例所述半導體裝置之俯視圖；而第1B圖係為沿第1A圖之線I1-I2之剖面圖。參照第1A及第1B圖，半導體裝置包含第一導電層12、絕緣層14及第二導電層16。
第一導電層12形成於基板10上且包含主圖案12a及由主圖案12a之至少二側延伸並以對稱結構相互面對之輔助圖案12b(例如，第一導電層12或輔助圖案12b在第1A圖中以一水平軸線對稱)。例如，主圖案12a可形成為矩形形狀，且輔助圖案12b可形成為各從主圖案12a之兩側向外延伸之對稱矩形結構。藉由配線12c，至少一輔助圖案12b可電耦合至其他裝置，如薄膜電晶體或電容。輔助圖案12b之寬度W2沒有限定，但可小於主圖案12a之寬度W1，或可考慮配線12c之寬度而等於配線12c之寬度。另外，輔助圖案12b之位置沒有限定，但可考慮與配線12c之連接關係而確定。
絕緣層14形成於基板10及第一導電層12上，且第二導電層16形成於絕緣層14上以重疊於第一導電層12之主圖案12a及輔助圖案12b之至少一部份。
第一導電層12及第二導電層16其中之一可由摻雜多晶矽及氧化物半導體之半導體層形成，而另一由金屬層形成。例如，第一導電 層12可由半導體層形成，而第二導電層16可由金屬層形成；或第一導電層12可由金屬層形成，而第二導電層16可由半導體層形成。絕緣層14可由介電膜，例如氧化矽膜及氮化矽膜形成。
當半導體裝置可作為薄膜電晶體，例如，第一導電層12可作為提供源極區、汲極區及通道區之主動層，絕緣層14可作為閘極絕緣膜，而第二導電層16可作為閘極電極。或者，當半導體裝置可作為電容，第一導電層12可作為下電極，絕緣層14可作為介電膜，而第二導電層16可作為上電極。
在如上述之半導體裝置結構中，即使形成第二導電層16時可能發生錯位，電氣特性相對地不變。
第一導電層12及第二導電層16於其製造過程中藉由微影製程及蝕刻製程圖案化。微影製程包含使用遮罩之曝光製程，遮罩可能在垂直方向錯位，例如，沿著Y軸。
第2圖揭示第二導電層16因為遮罩錯位而沿著Y軸偏移+△y(例如，在向上的方向)之狀態，及第3圖揭示第二導電層16因為遮罩錯位而沿著Y軸偏移-△y(例如，在向下的方向)之狀態。
在省略了輔助圖案12b之結構中，就是說，當如第2及3圖所揭示之錯位發生，在此結構中主圖案12a藉由配線12c電耦合至另一裝置，因為配線12c重疊於第二導電層16之區域增加或減少，第一導電層12及第二導電層16之間之電容值被改變。然而，根據本示例性實施例，雖然錯位，但藉由以對稱結構由主圖案12a之兩側延伸之輔助圖案12b使第一導電層12重疊第二導電層16之區域幾乎不變，電容值相對不變。
為改善或最大化根據本實施例之一態樣之效用，輔助圖案12b之尺寸及形狀可參考可預見範圍之錯位而被確定，其中輔助圖案12b 之尺寸可被設置為充份大的尺寸。
第4A圖係為根據本發明之另一示例性實施例之所述半導體裝置之俯視圖，而第4B圖係為沿第4A圖之線I11-I12之剖面圖。參照第4A及第4B圖，半導體裝置包含第一導電層22、絕緣層24及第二導電層26。
第一導電層22形成於基板20上，且包含主圖案22a、以對稱結構由主圖案22a之相對兩側延伸之第一輔助圖案22b及以對稱結構由主圖案22a之另一相對兩側延伸之第二輔助圖案22d。
例如，主圖案22a可為矩形形狀，且第一輔助圖案22b及第二輔助圖案22d可為矩形且分別由主圖案22a之各對之相對兩側向外延伸以對稱結構形成。至少一第一輔助圖案22b及第二輔助圖案22d可藉由配線22c電耦合至另一裝置，如薄膜電晶體或電容。第一輔助圖案22b之寬度W11可設為與第1A圖所揭示之輔助圖案12b之寬度相同。此外，不限定第二輔助圖案22d之寬度W12，但可小於主圖案22a之寬度W11，或可相等於配線22c之寬度。另外，不限定第二輔助圖案22d之位置。
絕緣層24設於基板20及第一導電層22上，且第二導電層26設於絕緣層24上以重疊第一導電層22之主圖案22a、第一輔助圖案22b及之第二輔助圖案22d之一部分。
第一導電層22或第二導電層26可由摻雜多晶矽及氧化物半導體製成之半導體層形成，而同時另一可由金屬層形成。例如，第一導電層22可由半導體層形成，而第二導電層26可由金屬層形成。或者第一導電層22可由金屬層形成，而第二導電層26可由半導體層形成。絕緣層24可由介電層，例如氧化矽膜及氮化矽膜形成。
當半導體裝置作為薄膜電晶體，例如，第一導電層22可作 為提供源極區、汲極區及通道區之主動層，絕緣層24可作為閘極絕緣膜，以及第二導電層26可作為閘極電極。或者，當半導體裝置作為電容，例如，第一導電層22可作為下電極，絕緣層24可作為介電膜，以及第二導電層26可作為上電極。
在上述之半導體裝置結構中，即使在形成第二導電層26之過程中，遮罩錯位於水平方向，例如沿著X軸方向，電氣特性不變。
第5圖揭示第二導電層26因為遮罩錯位而沿著X軸偏移-△x(例如偏左)之狀態，而第6圖揭示第二導電層26因為遮罩錯位而沿著X軸偏移+△x(例如偏右)之狀態。
儘管錯位，藉由以對稱結構由主圖案22a之兩側延伸之第一輔助圖案22b，第一導電層22重疊第二導電層26之區域幾乎不變，電容相對不變。
雖然未詳細描述，於根據本發明之示例性實施例之半導體裝置中，即使可能如在第2及3圖所示，在垂直方向發生錯位，藉以對稱結構由主圖案22a之兩側延伸之第一輔助圖案22b，第一導電層22重疊第二導電層26之區域幾乎不變。就是說，僅於遮罩於垂直方向錯位(例如，相對至垂直方向)時，第1A圖所示之半導體裝置之電氣特性可相對地不變。 然而，第4A圖所示之半導體裝置即使在遮罩於垂直方向或水平方向錯位之情況下仍可達到效果。
為了利用本發明之實施例之一態樣，第一輔助圖案22b及第二輔助圖案22d之尺寸及形狀可參考可能發生錯位之範圍而被確定。第一輔助圖案22b及第二輔助圖案22d之較佳尺寸可設置為充份大之尺寸。
藉由根據本發明之示例性實施例之半導體裝置，即使於第二導電層26形成過程中產生錯位，因第二導電層26重疊第一導電層22之 下部之區域不變，電氣特性不變。
當本示例性實施例之半導體裝置係應用至液晶顯示裝置或有機發光顯示裝置之像素電路，即使於薄膜電晶體或儲存電容之形成過程中產生錯位，電容值係相對不變，使得像素電路可由一電流(例如，預定量之電流)穩定驅動。從而，顏色之均勻性得到改善，且避免因為低灰階之斑點，因此能夠提高顯示面板之品質。
雖然結合一些示例性實施例描述本發明，仍須理解本發明並不限定於所揭露之實施例，但，與此相反的是，其意在涵蓋包含於所附申請專利範圍及其相等物之精神及範圍內之各種修改及等效設置。
10‧‧‧基板
12‧‧‧第一導電層
14‧‧‧絕緣層
16‧‧‧第二導電層

Claims (10)

  1. 一種半導體裝置，其包含：一基板；一第一導電層，位於該基板上且包含：一主圖案；以及複數個實質上對稱之輔助圖案，係由該主圖案之兩側延伸，其中一個該對稱之輔助圖案耦合至一配線，另一個該對稱之輔助圖案具有一隔絕的尾端；一絕緣層，位於該基板及該第一導電層上；以及一第二導電層，位於該絕緣層上且重疊於該主圖案，該第二導電層重疊於該輔助圖案之至少一部份。
  2. 如申請專利範圍第1項所述之半導體裝置，其中至少一該第一導電層及該第二導電層包含一半導體層。
  3. 如申請專利範圍第1項所述之半導體裝置，其中至少一該第一導電層及該第二導電層包含一金屬層。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置包含一薄膜電晶體。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置包含一電容。
  6. 一種半導體裝置，其包含：一基板；一第一導電層，位於該基板上且包含： 一主圖案；複數個實質上對稱之第一輔助圖案，係由該主圖案之兩側延伸，其中一個該對稱之第一輔助圖案耦合一配線，另一個該對稱之第一輔助圖案具有一隔絕的尾端；以及複數個實質上對稱之第二輔助圖案，係由該主圖案之另一兩側延伸；一絕緣層，位於該基板及該第一導電層上；以及一第二導電層，位於該絕緣層上且重疊於該主圖案，該第二導電層重疊於該第一輔助圖案及該第二輔助圖案之至少一部份。
  7. 如申請專利範圍第6項所述之半導體裝置，其中至少一該第一導電層及該第二導電層包含一半導體層。
  8. 如申請專利範圍第6項所述之半導體裝置，其中至少一該第一導電層及該第二導電層包含一金屬層。
  9. 如申請專利範圍第6項所述之半導體裝置，其中該半導體裝置包含一薄膜電晶體。
  10. 如申請專利範圍第6項所述之半導體裝置，其中該半導體裝置包含一電容。
TW101132973A 2012-05-07 2012-09-10 半導體裝置 TWI570872B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048086A KR101970783B1 (ko) 2012-05-07 2012-05-07 반도체 장치

Publications (2)

Publication Number Publication Date
TW201347133A TW201347133A (zh) 2013-11-16
TWI570872B true TWI570872B (zh) 2017-02-11

Family

ID=49511897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132973A TWI570872B (zh) 2012-05-07 2012-09-10 半導體裝置

Country Status (4)

Country Link
US (2) US9659970B2 (zh)
KR (1) KR101970783B1 (zh)
CN (1) CN103390606B (zh)
TW (1) TWI570872B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
TW201622158A (zh) 2014-12-10 2016-06-16 中華映管股份有限公司 薄膜電晶體以及其製作方法
KR102250805B1 (ko) 2015-01-26 2021-05-13 삼성디스플레이 주식회사 액정 표시장치
CN206711895U (zh) * 2017-06-02 2017-12-05 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403807B2 (ja) * 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
US6774397B2 (en) 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20050184324A1 (en) * 2001-11-01 2005-08-25 Yuan-Liang Wu Storage capacitor structure and liquid crystal display device having the same
KR100867286B1 (ko) * 2002-04-24 2008-11-06 이 잉크 코포레이션 전자 표시장치
KR100539833B1 (ko) 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP3851910B2 (ja) * 2004-03-26 2006-11-29 株式会社東芝 半導体装置
KR100637432B1 (ko) 2004-04-29 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
KR100658615B1 (ko) 2004-04-29 2006-12-15 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
KR100570762B1 (ko) 2004-05-20 2006-04-12 삼성에스디아이 주식회사 발광 표시 장치
KR100641935B1 (ko) 2004-06-16 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성 방법
KR100636483B1 (ko) 2004-06-25 2006-10-18 삼성에스디아이 주식회사 트랜지스터와 그의 제조방법 및 발광 표시장치
CN100555366C (zh) 2005-09-22 2009-10-28 夏普株式会社 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
JP2008122504A (ja) 2006-11-09 2008-05-29 Mitsubishi Electric Corp 表示装置とその製造方法
KR101366162B1 (ko) 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
TW200910600A (en) * 2007-08-24 2009-03-01 Au Optronics Corp TFT array substrate
TWI387822B (zh) * 2008-07-01 2013-03-01 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板及其製造方法
KR101056233B1 (ko) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector

Also Published As

Publication number Publication date
CN103390606A (zh) 2013-11-13
US10121803B2 (en) 2018-11-06
CN103390606B (zh) 2017-11-17
TW201347133A (zh) 2013-11-16
US9659970B2 (en) 2017-05-23
KR101970783B1 (ko) 2019-04-23
US20170256566A1 (en) 2017-09-07
KR20130124736A (ko) 2013-11-15
US20130292795A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
US10121803B2 (en) Semiconductor device having auxiliary patterns
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
TWI489191B (zh) 畫素結構及薄膜電晶體
WO2017071233A1 (zh) 制作阵列基板的方法和阵列基板
CN111584516B (zh) 阵列基板及其制备方法、显示面板
TWI479245B (zh) 畫素結構
US8455871B2 (en) Thin film transistor array panel and method for manufacturing the same
US20240049539A1 (en) Display substrate, method for fabricating the same, and display panel
TWI570905B (zh) 顯示裝置及其製造方法
US9741861B2 (en) Display device and method for manufacturing the same
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
US8557621B2 (en) Method for manufacturing thin film transistor array panel
JP2019047026A (ja) 表示装置
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device
WO2011066699A1 (zh) 像素结构
US10600692B2 (en) Semiconductor device
KR102516656B1 (ko) 박막 트랜지스터 기판
TWI662526B (zh) 半導體結構及畫素結構
KR101593395B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
TWI566024B (zh) 薄膜電晶體
TWI446449B (zh) 半導體元件及其製作方法
KR20130072691A (ko) 반도체 소자