JP2019047026A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2019047026A JP2019047026A JP2017170331A JP2017170331A JP2019047026A JP 2019047026 A JP2019047026 A JP 2019047026A JP 2017170331 A JP2017170331 A JP 2017170331A JP 2017170331 A JP2017170331 A JP 2017170331A JP 2019047026 A JP2019047026 A JP 2019047026A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- display device
- tft
- angle
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 claims description 35
- 239000010410 layer Substances 0.000 description 163
- 239000010408 film Substances 0.000 description 112
- 239000011229 interlayer Substances 0.000 description 15
- 238000002161 passivation Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】TFTを有する表示装置において、TFTのVg−Id特性における変曲点を解消し、かつ、半導体層の上に形成される絶縁膜の段切れを防止する。【解決手段】TFTが形成されたTFT基板を有する表示装置であって、前記TFTはチャネル幅とチャネル長を有し、ゲート電極105の上にゲート絶縁膜104が形成され、その上に半導体層103が形成された構成であり、前記ゲート電極105は前記チャネル幅方向の断面において、端部付近は第1のテーパ角θ1を有する第1の傾斜面1051を有し、前記半導体層103は、前記チャネル幅方向の断面における端部は、平面で視て、前記第1の傾斜面1051と重畳して形成されていることを特徴とする表示装置。【選択図】図9
Description
本発明は表示装置に係り、画素スイッチングあるいは駆動回路に使用される薄膜トランジスタの特性を安定させた液晶表示装置あるいは有機EL表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ(TFT、Thin Film Transistor)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
また、有機EL表示装置は発光素子及び駆動TFTを有する画素がマトリクス状に形成されたTFT基板を保護膜で覆った構成となっている。液晶表示装置も有機EL表示装置も薄型で軽量であることから、色々な分野で用途が広がっている。液晶表示装置も有機EL表示装置も表示領域の周辺にTFTで構成した駆動回路を配置したものが増えている。
TFTの特性で重要な特性の一つはON電流が大きいことである。ON電流を大きくする手段の一つはチャネル幅を大きくすることであるが、画面が高精細になるにしたがって、TFTの占めることができる面積も限られてくる。特許文献1には、TFTのチャネルを突起およびその傾斜部に形成することによって、チャネル幅を実質的に大きくすることが記載されている。
また、TFTは、ある電圧(閾値電圧)に達するとONして電流が流れる。この閾値電圧はTFTのチャネルの不純物等によって影響を受ける。閾値の変動の原因の一つは、チャネルを構成する半導体の両サイドにおいて、テーパ状に半導体層の厚さが小さくなっており、不純物の影響がチャネルの幅方向において異なることである。特許文献1には、半導体層の中央と周辺とで、不純物のドープの量を変化させることによって、閾値電圧がチャネル中央とチャネル両脇で同じ値になるようにした構成が記載されている。
TFTにおいては、チャネル中央とチャネルの両脇では、不純物の影響を受ける度合いが異なる。すなわち、チャネルを構成する半導体層への不純物の影響は、半導体層の表面付近において大きい。半導体層は、チャネルの両サイドでは、テーパ状に膜厚が小さくなっている。つまり、チャネルの両サイドにおいては、不純物の影響が大きくなる。
不純物の影響が異なると、閾値電圧が中央とチャネル両サイドで異なってくる。図6はこの様子を示すTFTの特性を示すグラフの例である。図6の実線は、半導体層のサイドのテーパ角θが10度の場合の特性であり、半導体層のサイドの影響によって、閾値電圧V2であり、低い。一方、半導体層の中央付近を流れる電流は、より高い閾値電圧V1によって制御される。
ある電圧以上になると、チャネル中央を流れる電圧が主になるので、TFTのVg−Id特性は図6のQに示すような変曲点(一般には「こぶ」と言われている)が発生する。この変曲点の存在はTFTの特性のばらつきの原因になる。
本発明の課題は、TFTのVg−Id特性に変曲点が生じない、あるいは、変曲点の影響が小さいTFTを実現することである。同時に半導体層を覆う絶縁膜のステップカバレッジを良好に保つことである。これによって、信頼性の高い、高画質の表示装置を実現することである。
本発明は上記課題を解決するものであり、主な具体的な手段は次のとおりである。
(1)TFTが形成されたTFT基板を有する表示装置であって、前記TFTはチャネル幅とチャネル長を有し、ゲート電極の上にゲート絶縁膜が形成され、その上に半導体層が形成された構成であり、前記ゲート電極は前記チャネル幅方向の断面において、端部付近は第1のテーパ角を有する第1の傾斜面を有し、前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第1の傾斜面と重畳して形成されていることを特徴とする表示装置。
(2)TFTが形成されたTFT基板を有する表示装置であって、前記TFTはチャネル幅とチャネル長を有し、遮光膜の上に第1の絶縁膜を有し、前記第1の遮光膜の上に半導体層が形成され、前記半導体層の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された構成であり、前記遮光膜は前記チャネル幅方向の断面において、端部付近は第1のテーパ角を有する第1の傾斜面を有し、前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第1の傾斜面と重畳して形成されていることを特徴とする表示装置。
以下に実施例を用いて本発明を詳細に説明する。以下の説明では、主として液晶表示装置について説明するが、本発明は、有機EL表示装置等の他のディスプレイにも適用することが出来る。
図1は本発明が適用される液晶表示装置の平面図である。図1において、TFT基板100と対向基板200がシール材150によって接着し、TFT基板100と対向基板200の間に液晶が挟持されている。TFT基板100は対向基板200よりも大きく形成されており、TFT基板100と対向基板200が重なっていない部分は端子部170となっている。端子部170には、液晶表示パネルを駆動するICドライバ160が搭載され、また、液晶表示パネルに電源、映像信号、走査信号等を供給するためのフレキシブル配線基板を接続するための端子等が形成されている。本明細書では、液晶表示装置は液晶表示パネルとバックライトを含んだものを言うが、液晶表示装置と液晶表示パネルを区別なく使用する場合もある。
図1において、表示領域500には走査線10が横方向に延在し、縦方向に配列している。また、映像信号線20が縦方向に延在し、横方向に配列している。隣り合う走査線10と隣り合う映像信号線20とで囲まれた領域が画素30となっている。各画素30には画素電極とTFTが形成されている。高精細画面においては、走査線10方向の画素ピッチは、30μm程度まで小さくなっている。TFT基板100の背面にはバックライトが配置している。
図1の表示領域500の両外側には、走査線駆動回路が形成されている。走査線駆動回路はTFTで構成されている。TFTは画素領域にも駆動回路にも使用されているので、TFTの特性の安定化は、画像に大きな影響がある。
図2は画素の平面図である。図2のx方向が横方向であり、y方向が縦方向である。図2はIPS(In Plane Switching)方式の液晶表示装置の例である。図2において、走査線10が横方向に延在し、縦方向に配列している。また、映像信号線20が縦方向に延在して横方向に配列している。走査線10と映像信号線20に囲まれた領域に画素電極112とTFTが形成されている。
図2に示すTFTはボトムゲート方式のTFTである。但し、本発明は後で説明するように、トップゲート方式のTFTについても適用することが出来る。図2において、TFTのアクティブ層としての半導体層103の一方にドレイン電極107が積層され、半導体層103の他方にソース電極108が積層されている。図2において、走査線10が分岐してTFTのゲート電極105を構成している。また、映像信号線20が分岐してTFTのドレイン電極107を構成している。
ソース電極108は画素のx方向の中央方向に延在し、スルーホール130を介して画素電極112と接続している。画素電極112はストライプ状である。図2は画素の横幅が30μm程度と小さいので、画素電極112はストライプ状であるが、画素の横幅が大きい場合、画素電極112は内側にスリットを有する櫛歯状であることが多い。
図3は図2のA−A断面に相当する液晶表示装置の断面図である。図2において、ガラス等で形成されたTFT基板100の上にゲート電極105が形成されている。ゲート電極105は、走査線が分岐したものである。ゲート電極105を覆ってゲート絶縁膜104が形成されている。ゲート絶縁膜104の上で、かつ、ゲート電極105の上方に半導体層103が形成されている。図3に示すように、ゲート電極105にはパターニングの時に、端部にテーパが形成されている。また、後で説明するように、半導体層103の端部は、ゲート電極105のテーパ部分に配置するようにしている。
半導体層103の一方にドレイン電極107が積層されている。ドレイン電極107は映像信号線が分岐したものである。また、半導体層103の他方にはソース電極108が積層されている。ドレイン電極107とソース電極108の間がチャネル領域になっている。ソース電極108は右方向に延在してスルーホール130において、画素電極112と接続する。
半導体層103、ドレイン電極107、ソース電極108を覆って層間絶縁膜106が例えば酸化シリコン(SiO)によって形成される。TFTを保護するためである。層間絶縁膜106を覆って、有機パッシベーション膜109が形成されている。有機パッシベーション膜109はアクリル等の感光性樹脂で形成されている。有機パッシベーション膜109は平坦化膜としての役割も有しているので、2乃至4μm程度と、厚く形成される。有機パッシベーション膜109の上にコモン電極110が平面状に形成されている。
コモン電極110を覆って容量絶縁膜111が例えば窒化シリコン(SiN)によって形成されている。容量絶縁膜111の上には画素電極112が形成される。画素電極112とコモン電極110との間に容量絶縁膜111を介して保持容量が形成される。画素電極112は図2に示すように、ストライプ状である。
TFTのソース電極108と画素電極112を接続するために、有機パッシベーション膜109にスルーホール130を形成し、さらに、スルーホール130内において、容量絶縁膜111にスルーホールを形成してソース電極108と画素電極112を接続している。
画素電極112および容量絶縁膜111を覆って、液晶を初期配向させるための配向膜113が形成されている。配向膜113の配向処理はラビング処理による場合もあるし、紫外線を用いた光配向による場合もある。画素電極112に電圧が印加されると、図3の矢印で示すような電気力線が発生し、これによって液晶分子301を回転させ、画素毎にバックライトからの光の透過率を制御することによって画像を形成する。
図3において、液晶層300を挟んで対向基板200が配置している。対向基板200の内側には、画素毎にカラーフィルタ201が形成され、カラー表示を可能にしている。また、カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。オーバーコート膜203は、主として、カラーフィルタ201からの顔料が液晶を汚染することを防止することである。オーバーコート膜203を覆って液晶を初期配向させるために配向膜204が形成される。この配向膜204の配向処理もラビング処理による場合もあるし、紫外線を用いた光配向による場合もある。
図4は、図2におけるTFT部分の拡大平面図である。図4において、ゲート電極105が形成され、その上に半導体層103が形成されている。半導体層103の一方には、映像信号線から分岐したドレイン電極107が半導体層103に積層されている。また、半導体層103の他方には、画素電極と接続するソース電極108が積層されている。
図4には特に記載していないが、半導体層103がa−Si等で形成される場合は、半導体層103とドレイン電極107の間あるいは半導体層103とソース電極108の間にはオーミックコンタクトをとるためのn+層が形成される。半導体層103は、平面で視て、ゲート電極105よりもやや小さく島状に形成されている。
図4において、ドレイン電極107とソース電極108の間の半導体層103がチャネル部になっている。すなわち、ON電流は図のy方向に流れる。図4において、ゲート電極105の周辺はテーパ形状になっており、半導体層103の端部は、平面で視て、ゲート絶縁膜104を挟んで、ゲート電極105のテーパ部分に存在している。
図4において、ドレイン電極107およびソース電極108は、例えば、塩素系のドライエッチングでパターニングされる。このとき、半導体層103の表面はドライエッチングに使用されるガスに汚染されたり、イオンによってダメージを受けたりして、半導体層103の本来の特性から異なった特性を持つようになる。
図5はこの様子を示す半導体層の断面図である。図5は、図4のB−B断面における半導体層103の断面図である。半導体層103は一般にはウェットエッチングでパターニングされる。半導体層103の両脇のテーパ部1031のテーパ角θ3はエッチング条件によって制御することが出来る。
図5において、半導体層103の表面層1035はドレイン電極およびソース電極のドライエッチング時に汚染あるいはダメージを受けた部分(以後汚染層という)である。汚染層1035は半導体層103の表面から深さdまで存在している。
半導体層103の特性は、本来の半導体層103の特性と汚染層1035の特性の組み合わさったものになる。問題は、この組み合わさった半導体層103の特性が半導体層103の中央と両脇とで異なるということである。つまり、図5における両脇の半導体層103は汚染層1035の割合が中央部分よりも大きい。したがって、TFTの閾値が小さくなる。
図5において、半導体層103のテーパ角θ3が90度であれば、中央と周辺では特性の差は生じない。テーパ角θ3が小さくなるにしたがって、中央と両脇の半導体層の特性の差が大きくなる。
図6は、図5における半導体層103のテーパ角10°の場合と90度の場合のTFTのゲート電極Vgとドレイン電流Idの関係を示すグラフである。テーパ角θ3が小さい場合、半導体層103の中央付近で形成されるTFTと半導体層103の両脇のテーパ部分で形成されるTFTが存在することになる。そうすると、閾値の異なるTFTが2個存在した形になる。図6における実線は、θ3が10度の場合である。この場合、Qで示すような変曲点が存在することになる。
一方、図5における半導体層のテーパ角θ3が90度の場合は、図6に点線で示すように、変曲点Qは現れない。半導体層の中央と両脇とで特性に差がないからである。図5における変曲点Qは半導体層103の両脇におけるテーパ角θ3が原因であり、θ3が大きくなるにつれて、変曲点は現れなくなる。
ところで、半導体層は図7に示すように、例えばSiOで形成された層間絶縁膜106によって覆われる。図7は半導体層103のテーパ角θ3が小さいので、層間絶縁膜106によるステップカバレッジの問題は生じない。しかし、図8に示すように、半導体層103のテーパ角θ3が大きくなると、半導体層103を覆う層間絶縁膜106が半導体層103の端部において段切れを生ずる。そうすると、半導体層103の保護が十分でなくなり、TFTの特性が不安定になる。
つまり、TFTの特性の変曲点Qを無くしようとして半導体層103のテーパ角θ3を大きくすると、半導体層103を覆う層間絶縁膜106のステップカバレッジが不十分になり、TFTの信頼性を損ねるというジレンマが生ずる。
本発明は、このジレンマを解決するものである。図9は本発明の構成を示す断面図である。図9は図4のB−B断面に相当する断面図である。図9において、ゲート電極105の上にゲート絶縁膜104が形成されている。ゲート電極105の端部はテーパ角θ1を有する斜面となっている。ゲート電極105の厚さは例えば、600nmである。ゲート絶縁膜104の厚さは例えば300nmであり、ゲート電極105よりも薄いので、ゲート絶縁膜104表面形状は、ゲート電極105の表面形状とほぼ一致している。
図9において、ゲート絶縁膜104の上に半導体層103が形成されている。半導体層103は、厚さが例えば150nm程度なので、ゲート電極105の表面形状にほぼ一致したものになる。つまり、半導体層103もゲート電極105の斜面に沿って屈曲する。半導体層103の上に層間絶縁膜106が形成される。
図9において、半導体層103をパターニングしたときに、テーパ角θ2が生ずる。このテーパ角θ2は、半導体層103の上を覆う層間絶縁膜106に段切れが生じない程度の角度に抑える。図9の特徴は、半導体層103の端部をゲート電極105の斜面1051部分に設定することである。
半導体層103のテーパ部1031が、水平面、すなわち、x軸方向となす角θ3はゲート電極105のテーパ角θ1と半導体層をパターニングしたときのテーパ角θ2の和になる。すなわち、半導体層103のテーパ部1031がx軸方向となす角θ3が大きくなるので、TFT特性における変曲点の影響が軽減されることになる。一方、半導体層103を覆う層間絶縁膜106の段切れは、半導体層103をパターニングしたときのテーパ角θ2で決められるので、層間絶縁膜106のステップカバレッジの問題も同時に解決することが出来る。
図9に示すように、半導体層103の端部付近では、ゲート電極105の斜面1051と同じ角度のテーパを有する第2の斜面1032と、第1の傾斜θ1に本来の半導体層103の端部の傾斜θ2を加えた第3の傾斜θ3を有する。TFTの変曲点、すなわち、閾値の変動は、第3の傾斜θ3で決まり、ステップカバレッジの問題は第2の傾斜θ2で決まる。
図10は、ゲート電極105のテーパ角θ1に半導体層103をパターニングしたときの第2の傾斜(テーパ角θ2)を加えた第3の傾斜θ3を90度にした場合の本発明を示す断面図である。図10は、図4に示すドレイン電極107およびソース電極108をドライエッチングによって除去しているところである。ドライエッチングには塩素系のガスとArが使用される。図10において、矢印ArはAr原子の進行方向を示し、矢印Clは塩素原子の進行方向を示す。この時半導体層103の表面は厚さdにわたってドライエッチングガスによって汚染される。
図10では、半導体層103の端部、すなわち、第3の斜面1031のテーパ角θ3は90度であり、汚染層1035の割合は、半導体層103全体にわたって同じなので、図6に示す変曲点Qは現れない。一方、半導体層103をカバーする層間絶縁膜106がカバーすることになる半導体層103のテーパ角は90度よりも角度θ1だけ小さいθ2なので、段切れが生ずることは無い。
本発明では、図10に示すように、半導体層103の端部をゲート電極105の傾斜面1051の範囲内に設定する必要がある。ゲート電極105において、傾斜が生じている範囲w1はゲート電極105の厚さをtとすると、w1=t/tanθ1である。ゲート電極105の厚さtを600nm、θ1を20度とすると、w1は1648nmとなる。フォトリソグラフィにおけるマスク合わせの精度は1μm程度であるので、ゲート電極105と半導体層103のマスク合わせは可能である。
図11は、ゲート電極105のテーパ角θ1が図10の場合よりも大きくなった場合の例である。この場合、半導体層103の第1の傾斜1031のx軸に対する角度θ3を90度にするために、半導体層103自体のフォトリソグラフィのときのテーパ角θ2は小さくすることが出来る。したがって、半導体層103の上に形成される層間絶縁膜106の段切れの危険は小さくなる。しかし、ゲート電極105と半導体層103のマスク合わせの精度は厳しくなる。すなわち、ゲート電極105の端部における傾斜部1051の幅がw2のように小さくなるからである。
図12および図13はこの問題を対策するプロセスの例である。図12において、ゲート電極105をパターニングした後、ゲート絶縁膜104を形成し、さらに半導体層103を形成する。半導体層103を覆ってフォトリソグラフィのためのレジスト400をコートする。図12では、レジスト400を露光する際、通常のマスクを使用せずに、ゲート電極105をマスクにして、背面から露光する。図12のLは露光の光を示す。この場合、露光の光は、レジスト104に対しては、散乱により、ゲート電極の端部よりも若干内側に達する。すなわち、レジストは、ゲート電極105の端部よりも若干内側まで露光される。なお、この場合のレジストはポジ型である。
図13は、図12に示すような露光を行った後、レジスト400を現像した状態を示す断面図である。図13に示すように、レジスト400の端部は、ゲート電極105の端部よりも、w3だけ内側に形成される。この状態で半導体層103をエッチングすると、半導体層103の端部は、ゲート電極105の傾斜面1051にあり、かつ、ゲート電極105の端部よりも若干内側に形成される。
このように、ゲート電極105のテーパ角θ1が比較的大きい場合でも、半導体層103の端部をゲート電極105の傾斜部1051に形成することが出来る。ゲート電極105の傾斜部1051のテーパ角θ1は、例えば、10度乃至60度とすることが出来るが、より好ましくは、15度乃至40度である。
図14はTFT基板100の画素内における位置を図2とは若干異ならせた場合の例を示す平面図である。図14において、映像信号線20が縦方向(y方向)に延在し、走査線10が横方向(x方向)に延在している。映像信号線20と走査線10の交点付近にTFTが形成されている。
図14において、映像信号線20がドレイン電極107を兼用している。ソース電極108はドレイン電極107と対向して半導体層103の上に積層して形成されている。ドレイン電極107とソース電極108の間がチャネル部になっている。ゲート電極105は走査線10が兼ねている。半導体層103は島状に、ゲート絶縁膜を挟んで走査線10の上に形成されている。
走査線10の端部は幅w1にわたってテーパが形成され、半導体層103の端部は、平面で視て、ゲート電極105のテーパ部に存在している。したがって、半導体層103は図14の上下端付近においては、ゲート電極105のテーパと同じ角度でテーパが形成されている。つまり、図14のC−C断面は、図9乃至図10と同じ形状となっている。したがって、TFTのON電流の変曲点Qを無くし、あるいは変曲点Qの影響を小さくし、かつ、半導体層103の上に形成される絶縁膜の段切れを防止することが出来る。
図15はTFTの画素における位置を図2とは若干異ならせた場合のさらに他の例を示す平面図である。図15において、映像信号線20が縦方向(y方向)に延在し、走査線10が横方向(x方向)に延在している。映像信号線20と走査線10の交点付近にTFTが形成されている。
図15において、映像信号線20が分岐してドレイン電極107を形成している。また、走査線10が分岐してゲート電極105を形成している。ソース電極108はドレイン電極107と対向して半導体層103の上に積層して形成されている。ドレイン電極107とソース電極108の間がチャネル部になっている。半導体層103は島状に、ゲート絶縁膜104を挟んでゲート電極105及び走査線10の上に形成されている。
図15の特徴は、半導体層103はゲート電極105および走査線10の上に島状に形成されているが、TFTのON電流に寄与する領域、すなわち、チャネル部はドレイン電極107とソース電極108が対向している部分である。図15のような構成とするのは、ドレイン電極107と走査線10、ソース電極107と走査線10とのオーバーラップを無くし、TFTにおける不用な寄生容量を小さくするためである。一方、半導体層103をドレイン電極107およびソース電極108が存在していない領域の走査線10の端部付近まで延在させるのは、半導体層103の端部を走査線10の端部のテーパ部に配置するためである。
図15において、ゲート電極105および走査線10の端部は幅w1にわたってテーパが形成され、半導体層103の端部は、平面で視て、ゲート電極105のテーパ部に存在している。したがって、半導体層103は図15の上下端付近(y方向)においては、ゲート電極105のテーパと同じ角度でテーパが形成されている。つまり、図15のD−D断面も、図9乃至図10と同じ形状となっている。したがって、TFTのON電流の変曲点Qを無くし、あるいは変曲点Qの影響を小さくし、かつ、半導体層103の上に形成される絶縁膜の段切れを防止することが出来る。このように、TFTの位置等が異なっていても本発明を適用することが出来る。
実施例1ではボトムゲート型のTFTについて本発明を適用した例を説明した。本発明はトップゲート型TFTの場合についても適用することが出来る。図16はトップゲート型TFTを用いた場合の画素部の平面図である。図16において、走査線10が横方向(x方向)に延在し、映像信号線20が縦方向(y方向)に延在している。走査線10と映像信号線20に囲まれた領域に画素電極112が形成されている。図16において、映像信号線20と半導体層103はスルーホール121で接続し、走査線10の下側を2回通過してスルーホール122および130を介して画素電極112と接続している。
半導体層103はコの字型に延在しているが、走査線10の下以外は、イオンインプランテーションによって導電性が付与されている。図16において、半導体層103に導電性が付与された部分はドレイン領域、ソース領域になっている。図16において、走査線10がゲート電極105を兼用しており、半導体層103が走査線10を通過する2か所がTFTのチャネル領域となっている。すなわち、図16のTFTはダブルゲート構成となっている。このような場合の半導体層はpoly−Siで形成される場合が多い。
図16において、ゲート電極105(走査線10)の下側で、かつ、半導体層103の下側には、遮光膜101が金属あるいは合金で形成されている。すなわち、液晶は、自らは発光しないので、バックライトをTFT基板の背面から照射し、各画素毎にバックライトの光の透過を制御して画像を形成している。しかし、バックライトがチャネル部の半導体層103に当たると光電流が発生し、これがリーク電流になるので、遮光膜101によってバックライトを遮光している。図15のその他の構成は図2で説明したのと同様である。
図17は、図16のE−E断面に相当する断面図である。図17において、TFT基板100の上に遮光膜101が金属によって形成されている。遮光膜101の材料はゲート電極105あるいは走査線10と同じ材料で形成される場合が多い。遮光膜101は後で形成される半導体層103のチャネル部を下から覆うように形成され、チャネル部をバックライトからの光に対して遮光する。
遮光膜101を覆って、下地膜102が形成されている。下地膜102は通常は、SiO膜とSiN膜の積層構造になっている。下地膜102の役割は、ガラス等の基板からの不純物が半導体層103等を汚染することを防止することである。
下地膜102の上にTFTのための半導体層103が形成される。半導体層103は映像信号線20とスルーホール121で接続し、ソース電極107とスルーホール122で接続している。半導体層103を覆ってTEOS(Tetraethyl orthosilicate)によるSiO膜でゲート絶縁膜104が形成される。ゲート絶縁膜104の上にゲート電極105が形成されるが、このゲート電極105は走査線が兼ねている。
なお、ゲート電極105形成後、イオンインプランテーションによってP(リン)、B(ボロン)等をドープして、ゲート電極105の下以外の半導体層103に導電性を付与する。これによって半導体層にドレイン領域1037及びソース領域1038を形成する。その後、ゲート電極105を覆って層間絶縁膜106が形成される。その後、層間絶縁膜106とゲート絶縁膜104にスルーホール121を形成して映像信号線20と半導体層103を接続し、スルーホール122を形成して、ソース電極107と半導体層103を接続する。
その後、ドレイン電極107及びソース電極108を覆って有機パッシベーション膜109が形成される。有機パッシベーション膜109は平坦化膜を兼ねているので、2乃至4μmというように、厚く形成される。有機パッシベーション膜109より上側の構成は図3と同様であるので、説明を省略する。
図18は図16におけるA部の詳細平面図である。すなわち、半導体層103と走査線10が交差する部分、つまり、TFTが形成される部分の平面図である。図18において、走査線10が横方向(x方向)に延在し、半導体層103が縦方向(y方向)に延在している。走査線10と半導体層103の間にはゲート絶縁膜が存在している。走査線10と半導体層103がオーバーラップしている部分はTFTのチャネル部になっており、走査線と半導体層がオーバーラップしていない部分には、P(リン)、B(ボロン)等がイオンインプランテーションによって打ち込まれ、TFTのドレイン領域あるいはソース領域を形成している。
半導体層103のチャネル部に相当する部分の下側には、SiOあるいはSiNで形成された下地膜102を挟んで、金属による遮光膜101が形成されている。遮光膜101は例えば、走査線10と同じ金属で形成される。図18において、遮光膜101は島状に形成され、端部はテーパを有している。半導体層103のx方向の端部は、遮光膜101のテーパ部に位置するようにパターニングされている。
図19は、図18のF−F断面図である。図19において、ガラス等で形成されたTFT基板100の上に遮光膜101が形成されている。遮光膜101の端部はテーパ角θ1の傾斜面1011となっている。遮光膜101を覆って下地膜102が形成されている。下地膜102は、SiO膜、SiN膜の2層構造である場合が多いが、図19では省略して1層で記載している。
下地膜102の上に半導体層103が形成されている。半導体層103の端部は遮光膜101の傾斜部1011に配置するように設定されている。したがって、半導体層103の両側の表面1032は、遮光膜101のテーパ角θ1に沿ってテーパが形成される。半導体層103は下地膜102に対してテーパ角θ2のテーパを持ってエッチングされる。θ2は、半導体層103の上に形成されるゲート絶縁膜104が段切れを生じないような角度に設定される。
そうすると、図19に示すように、半導体層103の端部の表面1031は水平方向、すなわち、x軸方向に対してθ3の角度を持つことになる。したがって、実施例1で説明したように、TFTのVg−Id特性に変曲点Qが生じないようにできる、あるいは、変曲点Qが生じてもその影響を小さくすることが出来る。
図19において、半導体層103を覆ってゲート絶縁膜104が形成されている。ゲート絶縁膜104の半導体層103に対するステップカバレッジに関係する角度は、半導体層103の端部のテーパ角θ2であり、θ2はゲート絶縁膜104が段切れを生じない角度に選定されている。ゲート絶縁膜104の上には、走査線10が横方向(x方向)に延在している。
このように、トップゲートタイプのTFTにおいても、半導体層103の下側に形成される遮光膜101のテーパ角θ1を利用してTFT特性における変曲点Qの問題と半導体層103に対するゲート絶縁膜104のステップカバレッジの問題を同時に解決することが出来る。
図20は有機EL表示装置の平面図である。図20において、表示領域500には縦方向(y方向)に映像信号線20が延在し、また、上側から下側に向かって電源線40が延在している。電源線40は各画素における有機EL層に電流を供給するものである。また、表示領域500の横方向(x方向)には走査線10が延在している。走査線10は表示領域500の左右に形成された走査線駆動回路60から互い違いに延在している。映像信号線20、電源線40、および、走査線10で囲まれた領域に画素が形成されている。
表示領域500の左右には走査線駆動回路60が形成され、表示領域500のy方向上側には電源線49に電流を供給するために、コンタクトホール群50が形成されている。図20では、映像信号線20は端子部170に配置したドライバIC160から供給される。
図20に示す有機EL表示装置において、画素30にはスイッチングのためのTFTと有機EL層を駆動するための駆動TFTが形成されている。表示領域500における断面構成は、有機パッシベーション膜を形成するまでは、図3あるいは図17で説明した液晶表示装置と同様な構成となっている。有機EL表示装置が液晶表示装置と異なる主な点は、図3あるいは図17等に示す有機パッシベーション膜109より上側の構成である。すなわち、有機EL表示装置では、画素電極、コモン電極、液晶層等の代わりに、アノード、有機EL層、カソード等が形成されている。したがって、実施例1および実施例2で説明したTFT部分の構成は有機EL表示装置についても同様なので、本発明を適用することが出来る。
以上の説明では、液晶表示装置についても、有機EL表示装置についても画素領域の断面について説明したが、駆動回路に形成されるTFTについても同様に適用することが出来る。
また、以上の説明では、半導体層としてa−Siあるいはpoly−Siを用いたものについて説明したが、本発明はこれに限らず、酸化物半導体を用いたTFTについても適用することが出来る。
さらに、以上の説明では、液晶表示装置と有機EL表示装置について説明したが、他に、電気泳動の原理を用いたフラットディスプレイ等の、TFTを用いた表示装置についても本発明を適用することが出来る。
10…走査線、 20…映像信号線、 30…画素、 40…電源線、 50…コンタクトホール群、 60…走査線駆動回路、 100…TFT基板、 101…遮光膜、 102…下地膜、 103…半導体層、 104…ゲート絶縁膜、 105…ゲート電極、 106…層間絶縁膜、 107…ドレイン電極、 108…ソース電極、 109…有機パッシベーション膜、 110…コモン電極、 111…容量絶縁膜、 112…画素電極、 113…配向膜、 121…スルーホール、 122…スルーホール、 130…スルーホール、 150…シール材、 160…ICドライバ、170…端子部、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 204…配向膜、 300…液晶層、 301…液晶分子、 300…レジスト、 500…表示領域、 1011…遮光膜の傾斜面、 1031…半導体層の傾斜面、 1032…半導体層の端部傾斜面、 1035…汚染層、 1037…ドレイン領域、 1038…ソース領域、 1051…ゲート電極傾斜面
Claims (20)
- TFTが形成されたTFT基板を有する表示装置であって、
前記TFTはチャネル幅とチャネル長を有し、ゲート電極の上にゲート絶縁膜が形成され、その上に半導体層が形成された構成であり、
前記ゲート電極は前記チャネル幅方向の断面において、端部付近は第1のテーパ角を有する第1の傾斜面を有し、
前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第1の傾斜面と重畳して形成されていることを特徴とする表示装置。 - 前記第1のテーパ角は10度乃至60度であることを特徴とする請求項1に記載の表示装置。
- 前記第1のテーパ角は15度乃至40度であることを特徴とする請求項1に記載の表示装置。
- 前記半導体層は、前記チャネル幅方向の断面において、前記ゲート電極の前記第1の斜面に沿った第1の角度を有する第2の斜面と、その外側に形成され、前記第1の斜面に対して第2の角度を有する第3の斜面を有することを特徴とする請求項1に記載の表示装置。
- 前記第2の角度は前記第1の角度よりも大きいことを特徴とする請求項4に記載の表示装置。
- 前記第3の斜面の前記TFT基板の主面に対する角度は、前記第1の角度と前記第2の角度を加えた第3の角度であることを特徴とする請求項4に記載の表示装置。
- 前記第3の角度は90度であることを特徴とする請求項6に記載の表示装置。
- 前記TFTは表示領域に形成されていることを特徴とする請求項1乃至7のいずれか1項に記載の表示装置。
- 前記表示装置は液晶表示装置であることを特徴とする請求項1乃至8のいずれか1項に記載の表示装置。
- 前記表示装置は有機EL表示装置であることを特徴とする請求項1乃至8のいずれか1項に記載の表示装置。
- TFTが形成されたTFT基板を有する表示装置であって、
前記TFTはチャネル幅とチャネル長を有し、遮光膜の上に第1の絶縁膜を有し、前記第1の絶縁膜の上に半導体層が形成され、前記半導体層の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された構成であり、
前記遮光膜は前記チャネル幅方向の断面において、端部付近は第1のテーパ角を有する第1の傾斜面を有し、
前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第1の傾斜面と重畳して形成されていることを特徴とする表示装置。 - 前記第1のテーパ角は10度乃至60度であることを特徴とする請求項11に記載の表示装置。
- 前記第1のテーパ角は15度乃至40度であることを特徴とする請求項11に記載の表示装置。
- 前記半導体層は、前記チャネル幅方向の断面において、前記ゲート電極の前記第1の斜面に沿った第1の角度を有する第2の斜面と、その外側に形成され、前記第1の斜面に対して第2の角度を有する第3の斜面を有することを特徴とする請求項11に記載の表示装置。
- 前記第2の角度は前記第1の角度よりも大きいことを特徴とする請求項14に記載の表示装置。
- 前記第3の斜面の前記TFT基板の主面に対する角度は、前記第1の角度と前記第2の角度を加えた第3の角度であることを特徴とする請求項14に記載の表示装置。
- 前記第3の角度は90度であることを特徴とする請求項16に記載の表示装置。
- 前記TFTは表示領域に形成されていることを特徴とする請求項11乃至17のいずれか1項に記載の表示装置。
- 前記表示装置は液晶表示装置であることを特徴とする請求項11乃至18のいずれか1項に記載の表示装置。
- 前記表示装置は有機EL表示装置であることを特徴とする請求項11乃至18のいずれか1項に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017170331A JP2019047026A (ja) | 2017-09-05 | 2017-09-05 | 表示装置 |
US16/109,175 US10964724B2 (en) | 2017-09-05 | 2018-08-22 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017170331A JP2019047026A (ja) | 2017-09-05 | 2017-09-05 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019047026A true JP2019047026A (ja) | 2019-03-22 |
Family
ID=65518672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017170331A Pending JP2019047026A (ja) | 2017-09-05 | 2017-09-05 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10964724B2 (ja) |
JP (1) | JP2019047026A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021206084A1 (ja) * | 2020-04-06 | 2021-10-14 | 凸版印刷株式会社 | 液晶表示装置 |
JP7410261B1 (ja) | 2022-12-08 | 2024-01-09 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
JP7494538B2 (ja) | 2020-04-06 | 2024-06-04 | Toppanホールディングス株式会社 | 液晶表示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110797353A (zh) * | 2019-11-12 | 2020-02-14 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4575621B2 (ja) | 2001-05-21 | 2010-11-04 | シャープ株式会社 | 薄膜トランジスタ |
JP2010103141A (ja) | 2008-10-21 | 2010-05-06 | Seiko Epson Corp | 薄膜トランジスタ及び電気光学装置、並びに電子機器 |
US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
KR102295477B1 (ko) * | 2014-02-17 | 2021-08-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
CN104576761B (zh) * | 2015-02-06 | 2018-05-08 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
CN105511177A (zh) * | 2016-02-02 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种阵列基板和液晶显示装置 |
-
2017
- 2017-09-05 JP JP2017170331A patent/JP2019047026A/ja active Pending
-
2018
- 2018-08-22 US US16/109,175 patent/US10964724B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021206084A1 (ja) * | 2020-04-06 | 2021-10-14 | 凸版印刷株式会社 | 液晶表示装置 |
JP7494538B2 (ja) | 2020-04-06 | 2024-06-04 | Toppanホールディングス株式会社 | 液晶表示装置 |
JP7410261B1 (ja) | 2022-12-08 | 2024-01-09 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10964724B2 (en) | 2021-03-30 |
US20190074298A1 (en) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297650B2 (en) | Organic light emitting diode display device | |
JP4485559B2 (ja) | 液晶表示装置 | |
TWI559061B (zh) | 液晶顯示器及其製造方法 | |
US11003003B2 (en) | Display device | |
JP5418421B2 (ja) | 液晶表示素子 | |
US7994505B2 (en) | Liquid crystal display device | |
US10503038B2 (en) | Display device | |
JP2018025670A (ja) | 液晶表示装置 | |
JP2019047026A (ja) | 表示装置 | |
US7932522B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
US8867003B2 (en) | Liquid crystal display device | |
US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
KR20130077900A (ko) | Tft 기판 및 tft 기판의 제조 방법 | |
JP5090133B2 (ja) | 液晶表示装置 | |
JP4722538B2 (ja) | 表示装置 | |
US20230378192A1 (en) | Display device including a patterned conductive layer | |
JP4910706B2 (ja) | 電気光学装置の製造方法 | |
KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR102544941B1 (ko) | 유기발광표시장치 | |
JP4631300B2 (ja) | 表示装置の製造方法 | |
KR20080039194A (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 액정표시 장치 및 유기 발광 다이오드 표시 장치 | |
JP2007114808A (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
KR20070025327A (ko) | 액정표시장치 및 그 제조방법 | |
JP2009099592A (ja) | 表示装置 |