TWI559061B - 液晶顯示器及其製造方法 - Google Patents

液晶顯示器及其製造方法 Download PDF

Info

Publication number
TWI559061B
TWI559061B TW100131817A TW100131817A TWI559061B TW I559061 B TWI559061 B TW I559061B TW 100131817 A TW100131817 A TW 100131817A TW 100131817 A TW100131817 A TW 100131817A TW I559061 B TWI559061 B TW I559061B
Authority
TW
Taiwan
Prior art keywords
data line
substrate
liquid crystal
common electrode
passivation layer
Prior art date
Application number
TW100131817A
Other languages
English (en)
Other versions
TW201232131A (en
Inventor
金性勳
嚴允成
廉周錫
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110000241A external-priority patent/KR101811358B1/ko
Priority claimed from KR1020110044010A external-priority patent/KR20120126311A/ko
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201232131A publication Critical patent/TW201232131A/zh
Application granted granted Critical
Publication of TWI559061B publication Critical patent/TWI559061B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

液晶顯示器及其製造方法
本發明之實施例大體而言係關於平板顯示器。更具體言之，本發明之實施例係關於液晶顯示器組態及其製造。
為當今使用之較常見類型之平板顯示器之一的液晶顯示器通常包括其上形成有場產生電極(諸如像素電極及共同電極等)的兩片顯示面板，及插入於該兩片顯示面板之間的液晶層。
該液晶顯示器藉由將電壓施加至該等場產生電極來在液晶層中產生電場，且藉由該所產生之電場來判定該液晶層之液晶分子的方向，由此控制入射光之偏振以便顯示影像。
液晶顯示器之透射率可隨著對液晶分子之適當控制而增加。
同時，液晶顯示器之每一像素電極與開關器件連接，而該等開關器件又與諸如閘極線、資料線等之信號線連接。
為諸如薄膜電晶體或其類似者之三端子器件的開關器件經由其輸出端子將資料電壓傳輸至像素電極。
在此等液晶顯示器中的一些中，可將像素電極及共同電極提供於單一顯示面板上。在此情況下，可歸因於由資料線與像素電極之間之電容性耦合造成之場失真而在資料線之附近處發生漏光。
[先前技術]部分中所揭示之以上資訊僅用於增強對本發明之背景的理解，且因此其可含有不在先前技術中之資訊。
本發明經由一結構來增加一液晶顯示器之透射率，在該結構中一像素電極及一共同電極形成於單一顯示面板上，防止歸因於一資料線與一像素電極之間之一電容性耦合的漏光，且減少資料線之負載。
此外，進行本發明以致力於增加液晶顯示器的顯示區中之場產生效率。
本發明之一例示性實施例提供一種液晶顯示器，其包括：一第一基板及一第二基板，該第一基板與該第二基板面向彼此；一液晶層，其插入於該第一基板與該第二基板之間；一第一資料線，其安置於該第一基板上；一像素電極，其安置於該第一基板上以用於接收來自該第一資料線之一資料電壓；及一共同電極，其安置於該第一基板上且與該像素電極之至少一部分及該第一資料線重疊。該像素電極及該共同電極中之一者包括彼此間隔開的複數個分支電極，且該像素電極及該共同電極中之另一者具有一至少近似平面之形狀。
亦可包括一鈍化層，其具有一大約3.5或更小之介電常數且包括安置於該共同電極與該第一資料線之間的一第一部分。
該鈍化層之一厚度可在大約0.5 μm至大約3.0 μm之範圍中。
該鈍化層可包括一有機材料。
該液晶顯示器可進一步包括：一第二資料線，其鄰近該第一資料線且與該第一資料線安置於相同層中，其中該鈍化層可進一步包括安置於該共同電極與該第二資料線之間的一第二部分，且該第一部分與該第二部分可彼此間隔開。
該液晶顯示器可進一步包括一第二資料線，其鄰近該第一資料線且與該第一資料線安置於相同層中，其中該鈍化層可進一步包括安置於該第一資料線與該第二資料線之間的一第三部分，且該第一部分之一厚度可大於該第二部分之一厚度。
該像素電極及該共同電極中之至少一者可包括一透明導電材料。
本發明之另一例示性實施例提供一種製造一液晶顯示器的方法，其包括：在一基板上形成一資料導體，該資料導體包括一第一資料線；在該基板上形成一像素電極；及在該基板上形成一共同電極，該共同電極與該像素電極之至少一部分及該第一資料線重疊。該像素電極及該共同電極中之一者包括彼此間隔開的複數個分支電極，且該像素電極及該共同電極中之另一者具有一至少近似平面之形狀。
該鈍化層之形成可進一步包括：在該共同電極與該第一資料線之間沈積一有機材料；及藉由使用一光罩曝露該經沈積之有機材料來形成一鈍化圖案，該鈍化圖案包括與該第一資料線重疊之一第二部分及具有小於該第二部分之厚度之一厚度的一第三部分。
該光罩可包括：一透明區，其經組態以透射光；一不透明區，其經組態以阻擋光；及一半透明區，其經組態以透射入射光之一部分。
該資料導體之形成可進一步包括形成鄰近該第一資料線的一第二資料線，且該鈍化圖案之該第二部分可與該第二資料線重疊。
一液晶顯示器之製造方法可進一步包括：蝕刻該鈍化圖案且灰化該鈍化圖案。
該鈍化圖案之灰化可包括移除該第三部分。
一液晶顯示器之製造方法可進一步包括：在該鈍化層之下形成一絕緣層，其中該鈍化圖案之蝕刻可進一步包括蝕刻該絕緣層。
該鈍化層之一厚度可在大約0.5 μm至大約3.0 μm之一範圍中，且該像素電極及該共同電極中之至少一者可包括一透明導電材料。
本發明之另一例示性實施例提供一種液晶顯示器，其包含：一第一基板及一第二基板，該第一基板與該第二基板面向彼此；一液晶層，其插入於該第一基板與該第二基板之間；一第一資料線，其安置於該第一基板上；一共同電極，其安置於該第一資料線上且與該第一資料線重疊，該共同電極具有一至少近似平面之形狀；一像素電極，其安置於該共同電極上以用於接收來自該第一資料線之一資料電壓，該像素電極包括彼此間隔開之複數個分支電極；及一鈍化層，其安置於該第一基板上，該鈍化層具有一大約3.5或更小之介電常數，該鈍化層進一步具有安置於該第一資料線與該共同電極之間的一第一部分。
該鈍化層之一厚度可在大約0.5 μm至大約3.0 μm之範圍中。
該鈍化層可包括一有機材料。
該液晶顯示器可進一步包含一第二資料線，其鄰近該第一資料線且與該第一資料線安置於相同層中，其中該鈍化層進一步包括安置於該共同電極與該第二資料線之間的一第二部分，且該第一部分與該第二部分彼此間隔開。
本發明之另一例示性實施例提供一種製造一液晶顯示器的方法，其方法包含：在一基板上形成一資料導體，該資料導體包括一第一資料線；在該第一資料線上形成一共同電極，該共同電極與該第一資料線重疊；在該共同電極上形成一像素電極；形成一鈍化層，其具有安置於該第一資料線與該共同電極之間的一第一部分且具有大約3.5或更小之一介電常數，其中該像素電極包括彼此間隔開之複數個分支電極，且該共同電極具有一至少近似平面的形狀。
該形成一鈍化層可進一步包括：在該形成該共同電極之前在該第一資料線上沈積一有機材料；及藉由使用一光罩曝露該經沈積之有機材料來形成一鈍化圖案，該鈍化圖案包括與該第一資料線重疊之一第二部分及具有小於該第二部分之厚度之一厚度的一第三部分。
該形成一資料導體可進一步包括形成鄰近該第一資料線的一第二資料線，該鈍化圖案之該第二部分與該第二資料線重疊。
該方法可進一步包含蝕刻該鈍化圖案，且灰化該鈍化圖案。
該灰化該鈍化圖案可進一步包括移除該第三部分。
本發明之另一例示性實施例提供一種液晶顯示器，其包含：一第一基板及一第二基板，該第一基板與該第二基板面向彼此；一液晶層，其插入於該第一基板與該第二基板之間；一第一資料線，其安置於該第一基板上；一共同電極，其安置於該第一基板上且與該第一資料線重疊；及一像素電極，其安置於該共同電極上以用於接收來自該第一資料線之一資料電壓，該像素電極包括彼此間隔開之複數個分支電極。
該液晶顯示器可進一步包含一鈍化層，其包括安置於該第一資料線與該共同電極之間的一第一部分，該鈍化層包含一有機材料。
該鈍化層可具有一大約3.5或更小之介電常數。
該鈍化層之一厚度可在大約0.5 μm至大約3.0 μm之範圍中。
該液晶顯示器可進一步包含一第二資料線，其鄰近該第一資料線且與該第一資料線安置於相同層中，其中該鈍化層可進一步包括安置於該共同電極與該第二資料線之間的一第二部分，且該第一部分與該第二部分彼此間隔開。
該鈍化層可進一步包括一第三部分，其連接該第一部分及該第二部分以便該鈍化層可至少部分地覆蓋該第一資料線及該第二資料線。
該液晶顯示器可進一步包含一阻光部件，其安置於該第二基板上。
該阻光部件可定位於兩個鄰近像素電極之間，該兩個鄰近像素電極安置於該第一資料線的相反側上。
該阻光部件之一寬度可等於或小於該兩個鄰近像素電極之間的一距離。
該共同電極可具有實質上平行於該第一基板及該第二基板中之至少一者的一表面的一至少近似平面的形狀。
本發明之另一例示性實施例提供一種液晶顯示器，其包含：一第一基板及一第二基板，該第一基板與該第二基板面向彼此；一液晶層，其安置於該第一基板與該第二基板之間；一第一資料線，其安置於該第一基板上；一第一像素電極，其安置於該第一基板上且與該第一資料線電連通以便經組態以接收來自該第一資料線之一資料電壓；一共同電極，其安置於該第一基板上且與該像素電極及該第一資料線重疊；及一第一鈍化層，其安置於該第一資料線上且包括一有機材料，其中該第一像素電極及該共同電極中之一者包括彼此間隔開之複數個分支電極，且該第一像素電極及該共同電極中之另一者具有實質上平行於該第一基板及該第二基板中之至少一者的表面的一至少近似平面的形狀，且該第一鈍化層包括覆蓋該第一資料線的一第一部分。
該液晶顯示器可進一步包含一第二資料線，其鄰近該第一資料線，其中該第一鈍化層進一步包括覆蓋該第二資料線的一第二部分，且該第一部分與該第二部分彼此間隔開。
該第一鈍化層可安置於該第一資料線與該共同電極之間。
該液晶顯示器可進一步包含：鄰近該第一像素電極的一第二像素電極，及一阻光部件，其覆蓋一在該第一像素電極與該第二像素電極之間的區域。
定位於該第一像素電極與該第二像素電極之間的該阻光部件之一部分具有可等於或小於在該第一像素電極與該第二像素電極之間之一距離的一寬度。
該第一像素電極可安置於該共同電極上，且該第一像素電極可包括複數個分支電極，且該共同電極具有一近似平面的形狀。
該第一部分之厚度可厚於該第三部分之厚度。
該第一鈍化層之厚度可在大約0.5 μm至大約3.0 μm的範圍中。
根據本發明之該等例示性實施例，藉由在單一基板上形成具有一大體上平面形狀之一電極及包括分支電極之一電極，液晶分子運動之效率可增加，藉此使增加液晶顯示器之透射率為可能的。
此外，該共同電極之一部分覆蓋該資料線以減少漏光，且藉由在該資料線與該共同電極之間插入具有低介電係數之一鈍化層或包括一有機材料之一鈍化層，該資料線及該共同電極之寄生電容可減少，藉此使減少資料線之信號延遲為可能的。
另外，該鈍化層僅安置於該資料線與該共同電極之間或，替代性地，將安置於顯示區中之鈍化層形成為薄的，藉此使得有可能增加液晶層中之場產生效率及防止歸因於由該鈍化層造成之高度之步階差異的對準層之缺陷或佈線缺陷。
在下文中將參看展示本發明之例示性實施例的隨附圖式更充分地描述本發明。如彼等熟習此項技術者將意識到，可在不背離本發明之精神或範疇的情況下以各種不同方式修改所描述之實施例。
在圖式中，為清晰起見，誇示了層、膜、面板、區域等之厚度。遍及本說明書相同參考數字指代相同元件。應理解，當一元件(諸如層、膜、區域或基板)被稱作「在」另一元件「上」時，其可直接在另一元件上或亦可存在介入元件。相對照地，當元件被稱作「直接在」另一元件「上」時，不存在介入元件。
首先，將參考圖1、圖2、圖3、圖4及圖5描述根據本發明之一例示性實施例之液晶顯示器。
圖1為根據本發明之一例示性實施例之液晶顯示器之一像素的佈局圖，圖2及圖3分別展示沿圖1之液晶顯示器之一實施例之線II-II及線III-III截取之橫截面圖，且圖4及圖5分別展示沿圖1之液晶顯示器的另一實施例之線II-II及線III-III截取之橫截面圖。
此等實施例之液晶顯示器包括面向彼此之下部顯示面板100及上部顯示面板200，以及插入於該兩個顯示面板100與200之間的液晶層3。
首先，下文將描述下部顯示面板100。
包括複數個閘極線121及複數個共同電壓線125之複數個閘極導體形成於絕緣基板110上。
閘極線121傳輸閘極信號且實質上在水平方向上延伸。每一閘極線121包括實質上向上突出之複數個閘電極124。
共同電壓線125可傳輸預定電壓(諸如，共同電壓Vcom)，可實質上在水平方向上延伸，且可實質上與該閘極線121平行。
每一共同電壓線125可包括複數個延伸件126。
閘極絕緣層140形成於閘極導體121及125上。閘極絕緣層140可由無機絕緣材料或其類似者製成，實例為氮化矽(SiNx)、氧化矽(SiOx)，或其類似者。
複數個線性半導體151形成於閘極絕緣層140上。每一線性半導體151實質上在一垂直方向上延伸，且複數個半導體突出物154自每一線性半導體151朝向閘電極124延伸。
複數個線性歐姆接點161及複數個島狀歐姆接點165形成於線性半導體151上。該線性歐姆接點161具有朝向閘電極124延伸之複數個突出物163。突出物163及島狀歐姆接點165在閘電極124上方成對形成且面向彼此，且安置於半導體突出物154上。歐姆接點161及165由摻雜有高濃度n型雜質(諸如，磷等)之材料(諸如，n+氫化非晶矽等)製成，或可由矽化物製成。
包括複數個資料線171及複數個汲電極175之資料導體形成於歐姆接點161及165上。
資料線171傳輸資料信號且實質上在一垂直方向上延伸以與閘極線121及共同電壓線125相交。每一資料線171包括朝向閘電極124延伸之複數個源電極173。
汲電極175包括面向源電極173之大體上條狀端及具有比該條狀端更寬之面積之另一端。
閘電極124、源電極173及汲電極175連同半導體突出物154一起共同形成開關器件，亦即薄膜電晶體(TFT)。
除了其上安置有薄膜電晶體之半導體突出物154以外，線性半導體151可與資料線171、汲電極175及安置於其下之歐姆接點161及165具有實質上相同之平面形狀。貫穿本描述及申請專利範圍，「平面形狀」可意謂所論及之元件在實質上平行於絕緣基板110之表面之平面中具有一特定形狀。換言之，「平面形狀」可意謂相關元件在實質上平行於包括兩個資料線171之平面、包括兩個閘極線121之平面或包括資料線171及閘極線121兩者之平面的平面中具有一特定形狀。
像素電極191形成於資料導體171及175以及曝露的半導體突出物154上。
像素電極191可由諸如ITO、IZO或其類似者之透明導電材料製成。
像素電極191安置於薄膜電晶體之汲電極175上以覆蓋並直接接觸該汲電極175之一部分，且亦包括接觸閘極絕緣層140的一部分。像素電極191接收來自汲電極175之資料電壓。
或者，由無機材料或有機材料製成之鈍化層(未圖示)可進一步安置於資料導體171及175以及曝露的半導體突出物154上，且像素電極191可安置於該鈍化層上。在此情況下，像素電極191可經由該鈍化層中之接觸孔(未圖示)而接收來自汲電極175之資料電壓。
像素電極191具有一平面形狀，其填充由閘極線121及資料線171圍繞之大部分區域。
像素電極191之大體形狀可為四邊近似與閘極線121及資料線171平行之矩形形狀。像素電極191之位於薄膜電晶體附近的邊緣可為斜切的，但像素電極191之形狀不限於此。
第一鈍化層180a形成於像素電極191、資料導體171及175以及曝露的半導體突出物154上。第一鈍化層180a可由無機絕緣材料或有機絕緣材料製成。
若干接觸孔182形成於第一鈍化層180a及閘極絕緣層140上以便曝露共同電壓線125之一部分，例如延伸件126之一部分。
參看圖2及圖3，第二鈍化層180c形成於第一鈍化層180a上。根據例示性實施例之第二鈍化層180c沿資料線171形成，覆蓋資料線171。
第二鈍化層180c可由有機材料或無機材料製成，且其相對介電常數可為大約3.5或更小。根據所使用之量測方法，第二鈍化層180c之相對介電常數中可存在大約10%之偏差。當第二鈍化層180c包括諸如用於彩色濾光片之材料之有色材料時，考慮到包括於該有色材料中之顏料或染料之相對介電常數，第二鈍化層180c之相對介電常數可增加至大約4.5。尤其，第二鈍化層180c之介電常數最好低於第一鈍化層180a之介電常數。比較相對介電係數，第二鈍化層180c之介電常數可低於下部第一鈍化層180a或閘極絕緣層140之介電常數。
第二鈍化層180c之厚度可在大約0.5 μm至大約3.0 μm之範圍中。第二鈍化層180c之介電常數愈低，則其厚度可愈薄。
或者，參看圖4及圖5，第二鈍化層180b形成於第一鈍化層180a上。
第二保護層180b形成於第一鈍化層180a之整個表面上，且因此，其亦安置於兩個鄰近資料線171之間。
此外，第一鈍化層180a及閘極絕緣層140之接觸孔182延伸至第二鈍化層180b以便穿過該閘極絕緣層140、該第一鈍化層180a及該第二鈍化層180b形成該接觸孔182。
第二鈍化層180b覆蓋資料線171，且包括沿該資料線171安置之較厚部分180c'。
在圖4及圖5中所展示之例示性實施例中，可省略第一鈍化層180a。
另外，第二鈍化層180b之特性大體上與上文所描述之圖2及圖3所示的第二鈍化層180c之特性相同。
複數個共同電極131形成於第二鈍化層180c及180b上。
共同電極131可由諸如ITO、IZO或其類似者之透明導電材料製成。
每一共同電極131包括：垂直部分135，其覆蓋資料線171及第二鈍化層180c及180b；複數個分支電極133，其在安置於該兩個垂直部分135之間的同時彼此間隔開；以及下部水平部分132a及上部水平部分132b，該下部水平部分132a及該上部水平部分132b連接該複數個分支電極133之末端。
垂直部分135實質上與資料線171平行且與資料線171重疊以便覆蓋該資料線171。下部及上部水平部分132a及132b可實質上與閘極線121平行。
複數個分支電極133可實質上彼此平行且相對於閘極線121之延伸方向形成一斜角，其中該斜角可為45度或更多。
上部分支電極133及下部分支電極133可大體上具有相對於共同電極131之虛擬水平中心線之彼此反對稱性。
鄰近共同電極131經由垂直部分135彼此連接。
共同電極131部分地與像素電極191重疊。特定言之，共同電極131之至少兩個鄰近分支電極133與像素電極191重疊。
共同電極131經由接觸孔182接收來自共同電壓線125之預定電壓，諸如共同電壓Vcom。
緊接著，將描述上部顯示面板200。阻光部件220及彩色濾光片230形成於絕緣基板210上。
阻光部件220安置於鄰近像素電極191之間且防止該等像素電極191之間的漏光，且界定一面向像素電極191之開口區域。阻光部件220包括覆蓋安置於資料線171之任一側上之兩個鄰近像素電極191之間的區域的一部分。因此，阻光部件220可覆蓋沿該兩個鄰近像素電極191之間之區域延伸之資料線171。阻光部件220之寬度可大體上等於或小於該兩個鄰近像素電極191之間的距離。舉例而言，阻光部件220之一邊緣與鄰近像素電極191之一邊緣之間的距離可為0(零)或更多(在沿基板110之上部表面之法線檢視時)，且可小於該兩個鄰近像素電極191之間的距離。阻光部件220防止光在鄰近像素電極191之間漏出。
彩色濾光片230形成於由阻光部件220圍繞之區域中，且可沿像素電極191之行延伸很長。每一彩色濾光片230可顯示原色(諸如，紅色、綠色及藍色)中之一者，或其類似者。
塗飾層250可進一步形成於阻光部件220及彩色濾光片230上。
對準層11及21可塗覆於兩個顯示面板100及200之內表面上(亦即，塗覆於面板100、200之面向彼此的表面上)，且可為水平對準層。
在圖1中所展示之例示性實施例中，共同電極131之分支電極133為傾斜的以便較接近垂直方向，亦即，資料線171沿著延伸之方向。對準層11及21之對準方向可為垂直方向。
插入於下部顯示面板100與上部顯示面板200之間的液晶層3包括液晶分子31，其中液晶分子31可為對準的以便在電場不存在時其長軸經形成為相對於該兩個顯示面板100及200之表面大體上水平。
當將資料電壓施加至像素電極191且將共同電壓Vcom施加至共同電極131時，在液晶層3中產生電場，藉此判定液晶層3之液晶分子31之方向以顯示對應影像。
具體言之，像素電極191在由資料線171及閘極線121圍繞之顯示區中為實質上平面的，以使得其可藉由由圖3中之箭頭表示之電場來控制大部分顯示區(除了共同電極131之分支電極133之中心線周圍的部分以外)中之液晶分子31的方向，藉此增加液晶顯示器之透射率。尤其，因為歸因於具有一平面形狀的像素電極191而甚至可在共同電極之分支電極133上方產生電場，因此與具有與共同電極之分支電極交替安置之分支的像素電極(IPS模式)相比，根據本發明之本實施例之液晶顯示器的透射率可進一步增加。
在本發明之例示性實施例中，共同電極131之垂直部分135與資料線171重疊以在寬度方向上覆蓋該資料線171，藉此使得可能減少在資料線171與像素電極191之間的串擾及減少歸因於資料線171與鄰近像素電極191之間之寄生電容之漏光。亦即，共同電極131之垂直部分135之至少一部分置放於像素電極191與資料線171之間，從而減少該資料線171與該像素電極191之間的串擾及漏光。
另外，根據本發明之例示性實施例，具有低介電係數之第二鈍化層180c及180b插入於資料線171與上部共同電極131之垂直部分135之間，藉此使得可能降低在該資料線171與該上部共同電極131之間的寄生電容，以便減少該資料線171之信號延遲。
具體言之，如圖2及圖3之例示性實施例中所描述，第二鈍化層180c僅形成於資料線171之上部部分上。或者，如圖4及圖5之例示性實施例中所描述，第二鈍化層180b在資料線171上方或接近資料線171處較厚，且在其他地方較薄。以此方式，安置於第二鈍化層180c及180b之下部層上的像素電極191可增加顯示器之場產生效率。
另外，當減小第二鈍化層180c及180b之介電係數時，其厚度可進一步減少，使得在顯示區中可進一步增加場產生效率，藉此使進一步增加透射率為可能的。
藉由降低第二鈍化層180c及180b之厚度，此組態亦用以防止歸因於高度上之步階差異之對準層的缺陷及諸如斷路之佈線缺陷。
在本發明之例示性實施例中，具有相對低之介電常數之第二鈍化層180c及180b的位置不限於在圖1至圖5中所描述之例示性實施例中展示的彼等位置。具體言之，其可安置於在資料線171與共同電極131之間的任一層中。
緊接著，將參考圖6、圖7及圖8描述根據本發明之另一例示性實施例之液晶顯示器。
與上文提及之例示性實施例相同之組件由相同參考數字表示，且其描述將大多被省略。
圖6為根據本發明之此例示性實施例之液晶顯示器之一像素的佈局圖，且圖7及圖8各為沿圖6之液晶顯示器之線VII-VII及線VIII-VIII截取之橫截面圖。
本發明之此例示性實施例類似於圖1至圖5中所展示之例示性實施例，但在資料線171、像素電極191、共同電極131及位於其間之層間絕緣層的結構中存在差異。
將主要描述與圖1至圖5中所展示之例示性實施例之差異。
根據本發明之例示性實施例之資料線171以週期方式彎曲，由此相對於閘極線121之延伸方向形成斜角。
資料線171與閘極線121的延伸方向之斜角可為大約45度或更多。
第一鈍化層180a形成於資料導體171及175以及曝露半導體突出物154上，且像素電極191形成於其上。
第一鈍化層180a包括曝露汲電極175之一部分的接觸孔181，且像素電極191經由該接觸孔181電連接至該汲電極175。
像素電極191具有大體上平面之形狀，其填充由閘極線121及資料線171圍繞之大部分區域，且具有幾乎與閘極線121及資料線171平行之側邊。
像素電極191之垂直側邊以類似於資料線171之方式彎曲以便大體平行於該資料線171安放，且兩側邊皆可為斜切的，但本發明未必限於此等組態。
第二鈍化層180b形成於像素電極191上，且共同電極131形成於第二鈍化層180b上。
複數個接觸孔182形成於閘極絕緣層140、第一鈍化層180a及第二鈍化層180b上以便曝露共同電壓線125之延伸件126之至少一部分。
共同電極131經由接觸孔182電連接至共同電壓線125以接收來自共同電壓線125之預定電壓，諸如共同電壓Vcom等。
共同電極131包括：垂直部分135，其在與資料線171重疊以在寬度方向上覆蓋該資料線171的同時彎曲；及複數個分支電極133，其在安置於該兩個垂直部分135之間且實質上平行於該垂直部分135延伸的同時彼此間隔開；以及下部水平部分132a及上部水平部分132b，該下部水平部分132a及該上部水平部分132b連接該複數個分支電極133之末端。
共同電極131之垂直部分135與資料線171重疊以在寬度方向上覆蓋該資料線171。
第一鈍化層180a及第二鈍化層180b安置於資料線171及共同電極131之間。此等鈍化層中之至少一者可由有機絕緣材料或無機絕緣材料(諸如，SiOC)或有機絕緣材料與無機絕緣材料之化合物等製成，且其介電常數可為大約3.5或更小。在鈍化層中之至少一者之此相對介電常數中可存在大約10%之偏差。
第一鈍化層180a或第二鈍化層180b之介電常數可低於閘極絕緣層140之介電常數。
第一鈍化層180a或第二鈍化層180b之厚度可在大約0.5 μm至大約3.0 μm之範圍中。
另外，上述圖1及圖5之例示性實施例之第二鈍化層180c及18b之任何一或多個特性及效果亦可應用於此實施例之第一鈍化層180a或第二鈍化層180b。
緊接著，將參考圖9、圖10及圖11描述根據本發明之另一實施例之液晶顯示器。
與上文提及之例示性實施例相同之組件由相同參考數字表示，且其任何冗餘描述將被省略。
圖9為本發明之此實施例之液晶顯示器之一像素的佈局圖，且圖10及圖11各為沿圖9之液晶顯示器之線X-X及線XI-XI截取之橫截面圖。
本發明之此實施例類似於圖1至圖5中所展示之例示性實施例，但在像素電極191、共同電極131及定位於其間之層間絕緣層的結構中含有差異。
將主要描述圖1至圖5中所展示之例示性實施例之間的差異。
第一鈍化層180a形成於資料導體171及175以及曝露的半導體突出物154上，且第三鈍化層180d形成於其上。第三鈍化層180d沿著資料線171形成，以覆蓋該資料線171。
第三鈍化層180d之特性與上述圖1至圖3之例示性實施例之第二鈍化層180b之特性實質上相同，且因此將省略其任何詳細描述。
第三鈍化層180d可形成於基板110之實質上整個表面上以及兩個鄰近資料線171之間，類似於上述圖1、圖4及圖5之實施例之第二鈍化層180b。在此情況下，第三鈍化層180d可在其與資料線171之重疊處較厚。
共同電極131m形成於第一鈍化層180a及第三鈍化層180d上。
第一鈍化層180a及閘極絕緣層140包括接觸孔184，其曝露共同電壓線125之延伸件126之至少一部分，且共同電極131m經由該接觸孔184而與該共同電壓線125電連接以接收來自該共同電壓線125之預定電壓，諸如共同電壓Vcom。
共同電極131m具有大體平面之形狀且在複數個像素上方形成於基板110之實質上整個表面上，此與上文提及之例示性實施例不同。
第二鈍化層180b形成於共同電極131m上，且像素電極191m形成於第二鈍化層180b上。
第一鈍化層180a及第二鈍化層180b具備複數個接觸孔183以曝露汲電極175之一部分。
像素電極191m包括：複數個分支電極193m，其實質上彼此平行地延伸且彼此間隔開；以及下部及上部水平部分192m，其連接分支電極193m之末端部分。
當將資料電壓施加至像素電極191m且將共同電壓施加至共同電極131m時，在液晶層3中產生電場。
本發明之此實施例之像素電極191m至少部分地與共同電極131m重疊。特定言之，像素電極191m之至少兩個鄰近分支電極193m與平面形狀之共同電極131m重疊。
在本發明之此實施例中，像素電極191m安置於共同電極131m上，且該共同電極131m同時覆蓋若干資料線171且亦與該等資料線171重疊。
因此，如同在上述例示性實施例中，可能減少資料線171與像素電極191之間的串擾且減少歸因於資料線171與相鄰像素電極191之間之寄生電容的漏光。
另外，因為第三鈍化層180d具有相對低之介電係數且插入於資料線171與共同電極131m之間，所以資料線171與共同電極131m之間的寄生電容可減少，藉此使減小資料線171之信號延遲為可能的。
此外，第三鈍化層180d之特性及效果可實質上與上述圖1至圖5中所展示之例示性實施例之第二鈍化層180c及180b相同。
與上述幾個實施例不同，傳輸共同電壓之共同電極可直接安置於基板110上，或可安置於資料線171下的層中。即使在此情況下，該共同電極亦可經形成以與資料線重疊，以便防止液晶顯示器中之漏光。另外，絕緣層可具有相對低之介電常數且可安置於資料線與共同電極之間以減小資料線之信號延遲。
另外，藉由減小安置於資料線與共同電極之間之絕緣層的厚度，在液晶層中場產生效率可增加，且歸因於步階差異之缺陷可減小。
緊接著，將參考圖12、圖13及圖14描述根據本發明之又一實施例之液晶顯示器。
與上文提及之例示性實施例相同之組件由相同參考數字表示，且其描述將被省略。
圖12為根據本發明之此實施例之液晶顯示器之一像素的佈局圖，且圖13及圖14分別為沿圖12之液晶顯示器之線XII1-XIII及線XIV-XIV截取之橫截面圖。
根據本發明之本例示性實施例之液晶顯示器類似於圖9至圖11中所展示之例示性實施例，但在資料線171、像素電極191、共同電極131及位於其間之層間絕緣層的結構中含有差異。
將主要解釋與圖9至圖11中所展示之例示性實施例的差異。
本發明之此實施例之資料線171在每一像素區中彎曲，以相對於閘極線121形成一斜角。
資料線171之斜角可為大約45度或更多。
第一鈍化層180a形成於資料導體171及175以及曝露的半導體突出物154上，且共同電極131m形成於第一鈍化層180a上。
第一鈍化層180a及閘極絕緣層140包括接觸孔184以曝露共同電壓線125之延伸件126之至少一部分，且共同電極131m經由該接觸孔184而與該共同電壓線125電連接以接收來自該共同電壓線125之預定電壓，諸如共同電壓Vcom。
共同電極131m具有大體平面之形狀且在複數個像素上方形成於基板110之實質上整個表面上。
第二鈍化層180b形成於共同電極131m上，且像素電極191m形成於第二鈍化層180b上。
第一鈍化層180a及第二鈍化層180b具備複數個接觸孔183以曝露汲電極175之一部分，且像素電極191m經由該接觸孔183而與該汲電極175電連接以便接收資料電壓。
像素電極191m包括：複數個分支電極193m，其彼此間隔開同時實質上彼此平行地延伸；以及下部及上部水平部分192m，其連接分支電極193m之上部及下部末端。
像素電極191m之分支電極193m可沿資料線171彎曲，以便該分支電極193m與資料線171具有基本相同之形狀(亦即，電極193m在其彎曲部分中保持平行於資料線171)。
將資料電壓及共同電壓分別施加至像素電極191m及共同電極131m，以在液晶層3中產生電場。
在本例示性實施例中，像素電極191m安置於共同電極131m上，且該共同電極131m覆蓋多個資料線171。
因此，類似於上述例示性實施例，可能減少資料線171與像素電極191之間的串擾且減少歸因於資料線171與鄰近像素電極191之間之寄生電容的漏光。
另外，第一鈍化層180a(安置於資料線171與共同電極131m之間)可由介電常數可為大約3.5或更小之有機絕緣材料或無機絕緣材料製成。視所使用之量測方法而定，在第二鈍化層180a之此相對介電常數中可存在大約10%之偏差。
第一鈍化層180a之介電常數可低於閘極絕緣層140及第二鈍化層180b中之任一者或兩者之介電常數。
在本發明之例示性實施例中，第一鈍化層180a之厚度可在大約0.5 μm至大約3.0 μm之範圍中，且第一鈍化層180a之厚度可大體上與其介電常數成正比。亦即，第一鈍化層180a之介電常數愈低，則其厚度可愈薄。
如上文所描述，可藉由降低第一鈍化層180a之介電常數來減小資料線171之信號延遲。
沿資料線171延伸且覆蓋該資料線171之額外鈍化層(未圖示)可進一步形成於第一鈍化層180a上。額外鈍化層可進一步包括覆蓋兩個資料線171之間之區域的一部分。
在此情況下，覆蓋資料線171之鈍化層(未圖示)可具有大約3.5或更小之介電常數。視所使用之量測方法而定，在該鈍化層之此相對介電常數中可存在大約10%之偏差。
另外，上述圖9至圖11中所展示之例示性實施例之第三鈍化層180d的各種特性及效果可應用至本發明之例示性實施例之第一鈍化層180a。
下文中，將描述製造本發明之液晶顯示器之下部顯示面板的方法。
將參考圖15至圖30描述製造圖1至圖5中所展示的液晶顯示器之下部顯示面板100的方法。
圖15、18、21及24為依序展示圖1至圖5之液晶顯示器之在其製造之中間步驟處的佈局圖。圖16、圖19、圖22、圖25、圖27及圖29為沿圖15、圖18、圖21及圖24之液晶顯示器之線XVI-XVI、線XIX-XIX、線XXII-XXII、及線XXV-XXV截取之依序橫截面圖，且圖17、圖20、圖23、圖26、圖28及圖30為沿圖15、圖18、圖21及圖24之液晶顯示器之線XVII-XVII、線XX-XX、線XXIII-XXIII、及線XXVI-XXVI截取之依序橫截面圖。
首先，參看圖15、圖16及圖17，將複數個閘極導體121及125(包括具有閘電極124之複數個閘極線121及具有延伸件126之複數個共同電壓線125)形成於絕緣基板110上，且將閘極絕緣層140堆疊於其上。
緊接著，參看圖18、圖19及圖20，將半導體層(未圖示)、摻雜有一或多種雜質之半導體層(未圖示)及資料導電層(未圖示)依序堆疊於閘極絕緣層140上。接著，藉由曝光並經由單一遮罩蝕刻來形成複數個線性半導體151(包括半導體突出物154、複數個歐姆接點161及165及包括具有源電極173之複數個資料線171及複數個汲電極175之複數個資料導體)。
緊接著，參考圖21、圖22及圖23，將諸如ITO、IZO或其類似者之透明導電材料堆疊於資料導體上且加以蝕刻，藉此形成複數個表面型像素電極191。
緊接著，參考圖24、圖25及圖26，將可由有機絕緣材料或無機絕緣材料製成之第一鈍化層180a堆疊於像素電極191上。
接著，將具有大約3.5或更小之介電常數之有機材料堆疊於第一鈍化層180a上，且藉由曝光及顯影來形成由有機層形成之第二鈍化圖案180c1。
第二鈍化圖案180c1包括安置於資料線171之上部部分上的較厚部分，及具有比該厚部分小之厚度的較薄部分。
如上文所描述，作為使第二鈍化圖案180c1之厚度隨位置而改變的方法，可利用使用具有半透明區域之光罩的方法。
當第二鈍化圖案180c1具有負感光性(亦即，在未經光照射的部分中更容易被移除)時，光罩之區A為半透明的以透射一部分光，區B為透明的以透射光，且區C為不透明的以阻擋光。
因此，在第二鈍化圖案180c1之中，光罩之對應於區A之部分經形成以具有較低厚度，對應於區B之部分經形成以具有較高厚度，且對應於區C之部分被移除。
區A之光罩可包括諸如狹縫或格子之圖案，或半透明層，以便控制透射之光量。
若第二鈍化圖案180c1具有正感光性，則使光罩之區B及C之透明度反轉。
緊接著，參看圖27及圖28，閘極絕緣層140及第一鈍化層180a經受使用第二鈍化圖案180c1作為遮罩之乾式蝕刻，藉此形成接觸孔182以曝露共同電壓線125之一部分。
在此情況下，與在圖25及圖26中展示之步驟中的第二鈍化圖案180c1之先前厚度相比，可使在整個基板110上之第二鈍化圖案180c1之厚度較薄。
接著，將諸如ITO、IZO等之透明導電材料堆疊於第二鈍化圖案180c1上且加以蝕刻，藉此使形成複數個共同電極131為可能的。
在此情況下，第二鈍化圖案180c1可為上述圖1、圖4及圖5中所展示之第二鈍化層180b，且可由上文提及之製造方法來製造在圖1、圖4及圖5中展示之液晶顯示器之下部顯示面板100。
同時，進一步參看圖29及圖30，在圖27及圖28之步驟處，僅實質上安置於資料線171上之層180c1之較厚部分保留，其中已藉由完全灰化第二鈍化圖案180c1來移除剩餘薄部分，藉此形成第二鈍化層180c，其對應於上文解釋之圖1、圖2及圖3。
最後，參看圖1至圖3，將諸如ITO、IZO等之透明導電材料堆疊於第二鈍化層180c上且加以蝕刻，藉此形成複數個共同電極131。
可以上文提及之製造方法來製造在圖1、圖2及圖3中展示之液晶顯示器之下部顯示面板100。
在上文所描述之本發明之例示性實施例中，共同電極或像素電極之分支電極實質上以較接近垂直方向(亦即，資料線之延伸方向)而非水平之角度傾斜，但本發明之實施例不限於此。實情為，共同電極或像素電極之分支電極可傾斜成較接近水平方向(亦即，閘極線之延伸方向)。
舉例而言，如圖31中所展示，根據本發明之另一例示性實施例之共同電極或像素電極可包括在垂直方向上延伸之至少一垂直桿狀部分138，且連接至該至少一垂直桿狀部分的複數個分支電極139。
複數個分支電極139可相對於水平方向Dir1形成大於大約0度或小於大約45度之角，其中在上文提及之例示性實施例中，該水平方向Dir1可為閘極線121大體上延伸於之方向。
緊接著，將參考圖32、圖33及圖34描述根據本發明之一例示性實施例之液晶顯示器。與上文提及之例示性實施例，尤其為圖1至圖5中所展示之例示性實施例相同之組件由相同參考數字表示。因此，其大量描述將被省略。
圖32為根據本發明之一例示性實施例之液晶顯示器之一像素的佈局圖，且圖33及圖34各自分別為根據本發明之該例示性實施例之沿圖32之線XXXIII-XXXIII及線XXXIV-XXXIV截取之橫截面圖。
根據本發明之一例示性實施例之液晶顯示器包括面向彼此之下部顯示面板100及上部顯示面板200，其中液晶層3安置於該兩個顯示面板100及200之間。
首先，描述下部顯示面板100，將包括複數個閘極線121及複數個共同電壓線125之複數個閘極導體形成於絕緣基板110上。接著將閘極絕緣層140形成於閘極導體121及125上。將複數個線性半導體151形成於閘極絕緣層140上，且將複數個線性歐姆接點161及複數個島狀歐姆接點165形成於該線性半導體151上。將包括複數個資料線171及複數個汲電極175之資料導體形成於歐姆接點161及165上。
將第一鈍化層180x安置於資料導體171及175以及線性半導體151之曝露的半導體突出物154上，其中第一鈍化層180x可由有機絕緣材料、無機絕緣材料，或其類似者製成。
將第二鈍化層180y安置於第一鈍化層180x上。第二鈍化層180y包括有機材料且可形成於基板110之實質上整個表面上同時覆蓋資料線171。
第二鈍化層180y之相對介電係數可為3.5或更小。根據所使用之量測方法，在第二鈍化層180y之此相對介電常數中可存在大約10%之偏差。當第二鈍化層180y包括諸如用於彩色濾光片之材料之有色材料時，考慮到包括於該有色材料中之顏料或染料之相對介電常數，第二鈍化層180y之相對介電常數可增加至大約4.5。第二鈍化層180y之厚度可在大約0.5 μm至大約3.0 μm之範圍中。第二鈍化層180y之相對介電係數愈低，則第二鈍化層180y之厚度可變得愈薄。在本例示性實施例中，第二鈍化層180y之上部表面可近似扁平。
第一鈍化層180x及第二鈍化層180y具有穿過其形成之接觸孔181，該接觸孔曝露汲電極175之一部分。
將複數個像素電極191安置於第二鈍化層180y上。像素電極可具有近似平面之形狀以填充由閘極線121及資料線171圍繞之大部分區域。像素電極191之外部形狀可為具有近似平行於閘極線121或資料線171之側邊的多邊形，且其中該像素電極191之兩個下部拐角為斜切的。然而，像素電極191之形狀不限於此。
在操作中，自汲電極175經由接觸孔181將資料電壓施加至像素電極191。
第三鈍化層180z安置於像素電極191上。第三鈍化層180z可由無機絕緣材料、有機絕緣材料或其類似者製成。第三鈍化層180z、第二鈍化層180y、第一鈍化層180x及閘極絕緣層140共同地具有複數個接觸孔182，該等接觸孔182中之每一者曝露共同電壓線125之一部分(例如，延伸件126之一部分)。
將複數個共同電極131安置於第三鈍化層180z上。每一共同電極131包括：一對垂直部分135，其覆蓋資料線171；複數個分支電極133，其安置於該兩個垂直部分135之間且彼此間隔開；及下部水平部分132a及上部水平部分132b兩者，其連接複數個分支電極133之末端部分。垂直部分135近似平行於資料線171且與資料線171重疊(亦即，至少部分地覆蓋)。鄰近共同電極131彼此連接同時共用單一水平部分135。
緊接著，描述上部顯示面板200，將阻光部件220及彩色濾光片230安置於絕緣基板210上。
阻光部件220包括大體上在資料線171上、覆蓋在兩個鄰近像素電極191之間之區域的一部分。因此，阻光部件220可覆蓋資料線171之在兩個鄰近像素電極191之間延伸的部分。覆蓋在兩個鄰近像素電極191之間之區域的阻光部件220的寬度可等於或小於該兩個鄰近像素電極191之間的距離。舉例而言，阻光部件220之一邊緣與鄰近像素電極191之一邊緣之間的距離D1可為0或更多，且可小於兩個鄰近像素電極191之間的距離。阻光部件220防止光在鄰近像素電極191之間漏出，且界定面向像素電極191的開口區域。
可進一步將塗飾層250安置於阻光部件220及彩色濾光片230上。
不同於例示性實施例，阻光部件220及彩色濾光片230中之至少一者可安置於下部顯示面板100上。
下部顯示面板100之基板110之外側可進一步具備背光單元(未圖示)，其產生光且將光提供至兩個顯示面板100及200。
在例示性實施例中，將由有機層形成之第二鈍化層180y插入於資料線171與上部共同電極131之重疊垂直部分135之間。因此，資料線171及共同電極131之寄生電容可減少，藉此使減小資料線171之信號延遲為可能的。
圖35及圖36各為根據本發明之另一例示性實施例之分別沿圖32之線XXXIII-XXXIII及線XXXIV-XXXIV截取之橫截面圖。
除了第二鈍化層180y之結構以外，根據圖32、圖35及圖36中所展示之例示性實施例之液晶顯示器與如上述圖32、圖33及圖34中所展示之例示性實施例近似相同。舉例而言，如圖35及圖36中所展示，第二鈍化層180y並未形成於基板110之實質上整個表面上，而是沿著資料線171延伸同時覆蓋該資料線171。在此情況下，如上述之接觸孔181或接觸孔182可不形成於第二鈍化層180y中。如在本實施例中，可藉由僅在資料線171上形成第二鈍化層180y來降低資料線171及共同電極131之寄生電容，藉此使減小資料線171之信號延遲為可能的。
如在本發明之該例示性實施例中，第二鈍化層180y僅在資料線171上形成且不形成於顯示區(例如，像素區，或在兩個資料線171之間像素電極191形成的區)中，使得可減小歸因於有機第二鈍化層180y之對來自背光之光之吸收，藉此使防止透射率之減小為可能的。
第一鈍化層180x與第二鈍化層180y之層位置可交換。亦即，層180x可改為形成於層180y上。
圖37及圖38各為根據本發明之另一例示性實施例之分別沿圖32之線XXXIII-XXXIII及線XXXIV-XXXIV截取之橫截面圖。
除了第二鈍化層180y之結構以外，根據圖32、圖37及圖38中所展示之例示性實施例之液晶顯示器與如上述圖32、圖33及圖34中所展示之例示性實施例近似相同。舉例而言，如圖37及圖38中所展示，第二鈍化層180y之厚度可隨位置而改變。更詳細言之，第二鈍化層180y之沿資料線171延伸之部分的厚度可厚於其他部分。當第二鈍化層180y之介電係數降低時，第二鈍化層180y之厚度可進一步減小，且因此，可防止歸因於第二鈍化層180y中之步階之在對準層11中之缺陷或諸如斷路之佈線缺陷。
根據本發明之例示性實施例，當第二鈍化層180y之沿資料線171延伸之部分的厚度經形成為厚於其他部分時，可減小歸因於在資料線171及共同電極131之間或在資料線171與像素電極191之間的寄生電容之資料信號中之延遲。此外，藉由減小第二鈍化層180y之在沿資料線171延伸之彼等部分之外之部分的厚度，可減小有機第二鈍化層180y之光吸收。舉例而言，可使形成有像素電極191的所安置部分變薄，藉此使防止透射率之減小為可能的。
在圖32至圖38中所展示之本發明之各種例示性實施例中，第二鈍化層180y之位置不限於所展示之位置，而是可在第二鈍化層180安置於資料線171與共同電極131之間的情況下安置於任何層中。舉例而言，第一鈍化層180x與第二鈍化層180y之層位置可交換。
緊接著，將參考圖39、圖40及圖41描述根據本發明之一例示性實施例之液晶顯示器。上文提及之例示性實施例中之相同組件由相同參考數字表示，且其詳細描述將被省略。
圖39為根據本發明之一例示性實施例之液晶顯示器之一像素的佈局圖，且圖40及圖41各為分別沿圖39之線XL-XL及線XLI-XLI截取之橫截面圖。
除了資料線171、像素電極191及共同電極131之結構以外，本例示性實施例與圖32至圖34中所展示之例示性實施例近似相同。因此，論述主要集中於與上述圖32至圖34之例示性實施例之差異。
根據本發明之本例示性實施例之資料線171週期性地彎曲(亦即，在某些位置彎曲)且與閘極線121之延伸方向形成斜角。若需要，資料線171相對於閘極線121之延伸方向之斜角可為45°或更多。
將第一鈍化層180x及第二鈍化層180y安置於資料導體171及175以及曝露的半導體突出物154上。第一鈍化層180x、第二鈍化層180y及閘極絕緣層140包括分別曝露共同電壓線125之部分的接觸孔184。第二鈍化層180y可包括有機材料且具有3.5或更小之相對介電係數。視所使用之量測方法而定，在第二鈍化層180y之此相對介電常數中可存在大約10%之偏差。第二鈍化層180y之代表性特性可與上述圖32至圖34中所展示之例示性實施例之第二鈍化層180y之彼等特性相同。
將共同電極131m安置於第二鈍化層180y上。共同電極131m經由接觸孔184電連接至共同電壓線125，待施加以預定電壓，諸如來自共同電壓線125之共同電壓Vcom。在本例示性實施例中，具有近似平面形狀之共同電極131m可作為單一片狀結構形成於基板110之實質上整個表面上。
第三鈍化層180z安置於共同電極131m上，且像素電極191m安置於第三鈍化層180z上。將分別曝露汲電極175之部分的複數個接觸孔183形成於第一鈍化層180x、第二鈍化層180y及第三鈍化層180z中。像素電極191m經由接觸孔183電連接至汲電極175，以便被供應有資料電壓。像素電極191m包括：複數個分支電極193m，其實質上彼此平行地延伸且彼此間隔開；及下部及上部水平部分192m，其連接分支電極193m之頂部或底部末端部分。如所示，像素電極191m之分支電極193m可與資料線171一起彎曲。
當將資料電壓施加至像素電極191m時，其與共同電極131m(其被施加有共同電壓)一起在液晶層3中產生電場。
共同電極131m同時覆蓋複數個資料線171且與資料線171重疊。因此，可減小資料線171與像素電極191之間的串擾，且亦可減小歸因於資料線171與鄰近像素電極191之間之寄生電容之漏光。
另外，將有機第二鈍化層180y安置於資料線171與共同電極131m之間以降低資料線171與共同電極131m之間的寄生電容，藉此使減小資料線171之信號延遲為可能的。第二鈍化層180y之厚度可進一步變薄，且藉由降低第二鈍化層180y之相對介電係數，可減小資料線171之信號延遲。
圖32至圖34中所展示之前述例示性實施例之各種特性及效果亦可應用至本例示性實施例。
圖42及圖43各為根據本發明之另一例示性實施例之分別沿圖39之液晶顯示器之線XL-XL及線XLI-XLI截取之橫截面圖。
除了第二鈍化層180y之結構以外，根據圖39、圖42及圖43中所展示之例示性實施例之液晶顯示器與如上述圖39、圖40及圖41中所展示之例示性實施例近似相同。舉例而言，如圖42及圖43中所展示，第二鈍化層180y並未形成於基板110之實質上整個表面上，而是沿著資料線171延伸同時覆蓋該資料線171。在此情況下，上述之接觸孔181或接觸孔183可不形成於第二鈍化層180y中。因此，可藉由僅在資料線171上形成第二鈍化層180y來降低資料線171與共同電極131之間的寄生電容，藉此使減小資料線171之信號延遲為可能的。
圖44及圖45各為根據本發明之另一例示性實施例之分別沿圖39之液晶顯示器之線XL-XL及線XLI-XLI截取之橫截面圖。
根據圖39、圖44及圖45中所展示之本例示性實施例之液晶顯示器與如上述圖39、圖40及圖41中所展示之例示性實施例近似相同，但第二鈍化層180y之厚度可隨位置而改變。舉例而言，第二鈍化層180y之沿資料線171延伸之部分的厚度可比其他部分相對較厚。
在圖39至圖45中所展示之本發明之各種例示性實施例中，第二鈍化層180y之位置不限於已展示之彼等位置。舉例而言，第一鈍化層180x與第二鈍化層180y之層位置可交換。
上述例示性實施例之各種特性及效果亦可應用於具有相同組件的例示性實施例。
圖46、圖47、圖48、圖49及圖50各為根據本發明之一例示性實施例之液晶顯示器之佈局圖。
首先參看圖46，根據本發明之本例示性實施例之液晶顯示器與上述圖39至圖45中所展示之液晶顯示器近似相同。
如所示，根據本例示性實施例之液晶器件之資料線171及像素電極191m可在兩個鄰近閘極線121之間至少彎曲一次。詳言之，參看圖46，資料線171及像素電極191m之分支電極193m可近似在兩個鄰近閘極線121之間的中間部分處彎曲且可在該中間部分之彎曲點上方及下方兩點處再次彎曲。另外，資料線171及像素電極191m之分支電極193m可在該像素電極191m之下部及上部水平部分192m附近彎曲。因此，資料線171及像素電極191m之分支電極193m分別在下部及上部水平部分192m附近中之每一者彎曲一次或在兩個鄰近閘極線121之間的中間部分處彎曲三次，藉此使得可能減小在未控制液晶分子之傾斜方向時出現的紋理。
緊接著，參看圖47，根據本例示性實施例之液晶顯示器與圖46中所展示之液晶顯示器近似相同。在根據本例示性實施例之液晶顯示器中，不同像素電極191m中之每一者可具有相同形狀。舉例而言，像素電極191m之在列方向或行方向上鄰近之分支電極193m的彎曲部分處的所有凸起點可安置於相對於像素電極191m的相同側(在圖47中分支電極193m之所有凸起點面向左)。因此，複數個資料線171可全部週期性地彎曲以使得該等資料線171在一個方向上突出。
另外，根據本例示性實施例之液晶顯示器包括位於資料線171之左邊及右邊的薄膜電晶體。可沿行方向1×1交替地配置相對於資料線171位於左側的TFT及位於右側的TFT。安置於單一列中的所有TFT可皆位於相對於資料線171之一側。
在根據本例示性實施例之液晶顯示器中，共同電極(未圖示，但與圖40至圖45中所展示之共同電極131m相同)經由接觸孔184連接至共同電壓線125。如圖47中所展示，可每三個像素電極191m配置一個或兩個接觸孔184。
緊接著，參看圖48，根據本例示性實施例之液晶顯示器與圖47中所展示之液晶顯示器近似相同。然而，不同於圖47中所展示之例示性實施例，可沿行方向2×2交替地配置相對於資料線171位於左側之TFT及位於右側之TFT。安置於一列中的所有TFT可位於相對於資料線171之一側。
緊接著，參看圖49，根據本例示性實施例之液晶顯示器與圖47中所展示之液晶顯示器近似相同。然而，在本發明之本例示性實施例中，在行方向上鄰近之像素電極191m的形狀彼此不同。詳言之，在列方向上鄰近之兩個像素電極191m之分支電極193m的彎曲方向可不同。可沿行方向1×1交替地配置在左側有分支電極193m之彎曲部分的凸起點的像素電極191m及在右側有分支電極193m之彎曲部分的凸起點的像素電極191m。因此，資料線171包括交替配置之向左彎曲之部分及向右彎曲之部分。
緊接著，參看圖50，根據本發明之本例示性實施例之液晶顯示器與圖49中所展示之液晶顯示器近似相同。然而，不同於圖49中所展示之例示性實施例，可沿行方向2×2交替地配置相對於資料線171位於左側之TFT及位於右側之TFT。在一列中的所有TFT可位於相對於資料線171之一側。
儘管已結合目前認為可實踐之例示性實施例描述了本發明，但是應瞭解本發明不限於所揭示之實施例，而相反，本發明意欲涵蓋所附申請專利範圍之精神及範疇內所包括之各種修改及等效配置。
3．．．液晶層
11．．．對準層
II-II．．．線
III-III．．．線
21．．．對準層
31．．．液晶分子
100．．．顯示面板
110．．．絕緣基板
121．．．閘極導體/閘極線
124．．．閘電極
125．．．閘極導體/共同電壓線
126．．．延伸件
131．．．共同電極
131m．．．共同電極
132a．．．下部水平部分
132b．．．上部水平部分
133．．．分支電極
135．．．垂直部分
138．．．垂直桿狀部分
139．．．分支電極
140．．．閘極絕緣層
151．．．線性半導體
154．．．半導體突出物
161．．．線性歐姆接點
163．．．突出物
165．．．島狀歐姆接點
171．．．資料導體/資料線
173．．．源電極
175．．．資料導體/汲電極
180a．．．第一鈍化層
180b．．．第二鈍化層
180c．．．第二鈍化層
180c'．．．第二鈍化層之較厚部分
180c1．．．第二鈍化圖案
180d．．．第三鈍化層
180x．．．第一鈍化層
180y．．．第二鈍化層
180z．．．第三鈍化層
181．．．接觸孔
182．．．接觸孔
183．．．接觸孔
184．．．接觸孔
191．．．像素電極
191m．．．像素電極
192m．．．下部及上部水平部分
193m．．．分支電極
200．．．顯示面板
210．．．絕緣基板
220．．．阻光部件
230．．．彩色濾光片
250．．．塗飾層
A．．．區
B．．．區
C．．．區
Dir 1．．．方向
VII-VII．．．線
VIII-VIII．．．線
X-X．．．線
XI-XI．．．線
XIII-XIII．．．線
XIV-XIV．．．線
XIX-XIX．．．線
XL-XL．．．線
XLI-XLI．．．線
XVI-XVI．．．線
XVII-XVII．．．線
XX-XX．．．線
XXII-XXII．．．線
XXIII-XXIII．．．線
XXV-XXV．．．線
XXVI-XXVI．．．線
XXXIII-XXXIII．．．線
XXXIV-XXXIV．．．線
XXXIII-XXXIII．．．線
XXXIV-XXXIV．．．線
圖1為根據本發明之一例示性實施例之液晶顯示器之一像素的佈局圖；
圖2及圖3各展示沿圖1之液晶顯示器之線II-II及線III-III截取之橫截面圖的一例示性實施例；
圖4及圖5各展示沿圖1之液晶顯示器之線II-II及線III-III截取之橫截面圖的另一例示性實施例；
圖6為根據本發明之例示性實施例之液晶顯示器之一像素的佈局圖；
圖7及圖8各為沿圖6之液晶顯示器之線VII-VII及線VIII-VIII截取之橫截面圖；
圖9為根據本發明之例示性實施例之液晶顯示器之一像素的佈局圖；
圖10及圖11各為沿圖9之液晶顯示器之線X-X及線XI-XI截取之橫截面圖；
圖12為根據本發明之例示性實施例之液晶顯示器之一像素的佈局圖；
圖13及圖14各為沿圖12之液晶顯示器之線XII1-XIII及線XIV-XIV截取之橫截面圖；
圖15、圖18、圖21及圖24為依序展示根據本發明之一例示性實施例之在圖1至圖5中所展示的液晶顯示器製造方法之中間步驟處的液晶顯示器的佈局圖；
圖16、圖19、圖22、圖25、圖27及圖29為沿圖15、圖18、圖21及圖24之液晶顯示器之線XVI-XVI、線XIX-XIX、線XXII-XXII、及線XXV-XXV截取之依序橫截面圖；
圖17、圖20、圖23、圖26、圖28及圖30為沿圖15、圖18、圖21及圖24之液晶顯示器之線XVII-XVII、線XX-XX、線XXIII-XXIII、及線XXVI-XXVI截取之依序橫截面圖；
圖31為根據本發明之另一例示性實施例之像素電極或共同電極之佈局圖；
圖32為根據本發明之一例示性實施例之液晶顯示器之一像素的佈局圖；
圖33及圖34各為根據本發明之例示性實施例之沿圖32之液晶顯示器之線XXXIII-XXXIII及線XXXIV-XXXIV截取之橫截面圖；
圖35及圖36各為根據本發明之另一例示性實施例之沿圖32之液晶顯示器之線XXXIII-XXXIII及線XXXIV-XXXIV截取之橫截面圖；
圖37及圖38各為根據本發明之另一例示性實施例之沿圖32之液晶顯示器之線XXXIII-XXXIII及線XXXIV-XXXIV截取之橫截面圖；
圖39為根據本發明之一例示性實施例之液晶顯示器之一像素的佈局圖；
圖40及圖41各為根據本發明之一例示性實施例之沿圖39之液晶顯示器之線XL-XL及線XLI-XLI截取之橫截面圖；
圖42及圖43各為根據本發明之另一例示性實施例之沿圖39之液晶顯示器之線XL-XL及線XLI-XLI截取之橫截面圖；
圖44及圖45各為根據本發明之另一例示性實施例之沿圖39之液晶顯示器之線XL-XL及線XLI-XLI截取之橫截面圖；及
圖46、圖47、圖48、圖49及圖50各為根據本發明之一例示性實施例之液晶顯示器之佈局圖。
3．．．液晶層
11．．．對準層
21．．．對準層
31．．．液晶分子
100．．．顯示面板
110．．．絕緣基板
124．．．閘電極
125．．．閘極導體/共同電壓線
131．．．共同電極
133．．．分支電極
135．．．垂直部分
140．．．閘極絕緣層
151．．．線性半導體
154．．．半導體突出物
161．．．線性歐姆接點
163．．．突出物
165．．．島狀歐姆接點
171．．．資料導體/資料線
173．．．源電極
175．．．資料導體/汲電極
180a．．．第一鈍化層
180c．．．第二鈍化層
182．．．接觸孔
191．．．像素電極
200．．．顯示面板
210．．．絕緣基板
220．．．阻光部件
230．．．彩色濾光片
250．．．塗飾層

Claims (34)

  1. 一種液晶顯示器，其包含：一第一基板及一第二基板，其面向彼此；一液晶層，其插入於該第一基板與該第二基板之間；一第一資料線及一第二資料線，其安置於該第一基板上且彼此相鄰；一像素電極，其安置於該第一基板上以用於接收來自該第一資料線之一資料電壓；一共同電極，其安置於該第一基板上且與該第一資料線以及該像素電極之至少一部分重疊；及一鈍化層，其安置於該第一基板上，該鈍化層具有一大約3.5或更小之介電常數，其中該像素電極及該共同電極中之一者包括彼此間隔開的複數個分支電極，且該像素電極及該共同電極中之另一者具有實質上平行於該第一基板或該第二基板之一表面的一至少近似平面之形狀，該鈍化層具有安置於該共同電極與該第一資料線之間的一第一部分，安置於該共同電極與該第二資料線之間且與該第一部分間隔開的一第二部分，及安置於該第一資料線與該第二資料線之間的一第三部分，且該第一部分之一厚度大於該第三部分之一厚度。
  2. 如請求項1之液晶顯示器，其中：該鈍化層之一厚度在大約0.5μm至大約3.0μm之一範圍中。
  3. 如請求項2之液晶顯示器，其中：該鈍化層包括一有機材料。
  4. 如請求項1之液晶顯示器，其中：該鈍化層包括一有機材料。
  5. 如請求項1之液晶顯示器，其中：該像素電極及該共同電極中之至少一者包括一透明導電材料。
  6. 一種製造一液晶層之方法，其包含：在一基板上形成一資料導體，該資料導體包括彼此相鄰之一第一資料線及一第二資料線；在該基板上形成一像素電極；在該基板上形成一共同電極，該共同電極與該第一資料線以及該像素電極之至少一部分重疊；及形成一鈍化層，其具有安置於該共同電極與該第一資料線之間的一第一部分，安置於該共同電極與該第二資料線之間的一第二部分，及安置於該第一資料線與該第二資料線之間的一第三部分，且具有一大約3.5或更小之介電常數，其中該像素電極及該共同電極中之一者包括彼此間隔開的複數個分支電極，且該像素電極及該共同電極中之另一者具有實質上平行於該基板之一表面的一至少近似平面的形狀，且該第一部分之一厚度大於該第三部分之一厚度。
  7. 如請求項6之方法，其中該形成一鈍化層進一步包括：在該共同電極與該第一資料線之間沈積一有機材料；及 藉由使用一光罩曝露該經沈積之有機材料來形成一鈍化圖案。
  8. 如請求項7之方法，其中：該光罩包括經組態以透射光的一透明區、經組態以阻擋光的一不透明區，及經組態以透射入射光之一部分的一半透明區。
  9. 如請求項7之方法，其進一步包含：蝕刻該鈍化圖案，及灰化該鈍化圖案。
  10. 如請求項9之方法，其中：該灰化該鈍化圖案進一步包括移除該第三部分。
  11. 如請求項9之方法，其進一步包含：在該鈍化層之下形成一絕緣層，其中該蝕刻該鈍化圖案進一步包括蝕刻該絕緣層。
  12. 如請求項6之方法，其中：該鈍化層之一厚度在大約0.5μm至大約3.0μm之一範圍中。
  13. 如請求項6之方法，其中：該像素電極及該共同電極中之至少一者包括一透明導電材料。
  14. 一種液晶顯示器，其包含：一第一基板及一第二基板，其面向彼此；一液晶層，其插入於該第一基板與該第二基板之間；一第一資料線及一第二資料線，其安置於該第一基板 上且彼此相鄰；一共同電極，其安置於該第一資料線上且與該第一資料線重疊，該共同電極具有實質上平行於該第一基板及該第二基板中之至少一者之一表面的一至少近似平面的形狀；一像素電極，其安置於該共同電極上以用於接收來自該第一資料線之一資料電壓，該像素電極包括彼此間隔開之複數個分支電極；及一鈍化層，其安置於該第一基板上，其中該鈍化層具有一大約3.5或更小之介電常數，及該鈍化層具有安置於該第一資料線與該共同電極之間的一第一部分，安置於該共同電極與該第二資料線之間且與該第一部分間隔開的一第二部分，及安置於該第一資料線與該第二資料線之間的一第三部分，且該第一部分之一厚度大於該第三部分之一厚度。
  15. 如請求項14之液晶顯示器，其中：該鈍化層之一厚度在大約0.5μm至大約3.0μm之一範圍中。
  16. 如請求項15之液晶顯示器，其中：該鈍化層包括一有機材料。
  17. 如請求項14之液晶顯示器，其中：該鈍化層包括一有機材料。
  18. 一種製造一液晶顯示器之方法，該方法包含：在一基板上形成一資料導體，該資料導體包括彼此相 鄰之一第一資料線及一第二資料線；在該第一資料線上形成一共同電極，該共同電極與該第一資料線重疊；在該共同電極上形成一像素電極；形成一鈍化層，其具有安置於該第一資料線與該共同電極之間的一第一部分，安置於該共同電極與該第二資料線之間的一第二部分，及安置於該第一資料線與該第二資料線之間的一第三部分，且具有一大約3.5或更小之介電常數，其中該像素電極包括彼此間隔開的複數個分支電極，且該共同電極具有實質上平行於該基板之一表面的一至少近似平面的形狀，及該第一部分之一厚度大於該第三部分之一厚度。
  19. 如請求項18之方法，其中該形成一鈍化層進一步包括：在該形成該共同電極之前在該第一資料線上沈積一有機材料；及藉由使用一光罩曝露該經沈積之有機材料來形成一鈍化圖案。
  20. 如請求項18之方法，其進一步包含：灰化該鈍化層。
  21. 如請求項20之方法，其中：該灰化該鈍化層進一步包括移除該第三部分。
  22. 一種液晶顯示器，其包含：一第一基板及一第二基板，其面向彼此；一液晶層，其插入於該第一基板與該第二基板之間； 一第一資料線及一第二資料線，其安置於該第一基板上且彼此相鄰；一共同電極，其安置於該第一基板上且與該第一資料線重疊；一像素電極，其安置於該共同電極上以用於接收來自該第一資料線之一資料電壓，該像素電極包括彼此間隔開之複數個分支電極；及一鈍化層，其具有安置於該共同電極與該第一資料線之間的一第一部分，安置於該共同電極與該第二資料線之間且與該第一部分間隔開的一第二部分，及安置於該第一資料線與該第二資料線之間的一第三部分，其中該第一部分之一厚度大於該第三部分之一厚度。
  23. 如請求項22之液晶顯示器，其中該鈍化層包含一有機材料。
  24. 如請求項23之液晶顯示器，其中該鈍化層具有一大約3.5或更小之介電常數。
  25. 如請求項24之液晶顯示器，其中：該鈍化層之一厚度在大約0.5μm至大約3.0μm之一範圍中。
  26. 如請求項22之液晶顯示器，其進一步包含：一阻光部件，其安置於該第二基板上。
  27. 如請求項26之液晶顯示器，其中該阻光部件定位於兩個鄰近像素電極之間，該兩個鄰近像素電極安置於該第一資料線的相反側上。
  28. 如請求項27之液晶顯示器，其中該阻光部件之一寬度等於或小於該兩個鄰近像素電極之間的一距離。
  29. 如請求項22之液晶顯示器，其中該共同電極具有實質上平行於該第一基板及該第二基板中之至少一者的一表面的一至少近似平面的形狀。
  30. 一種液晶顯示器，其包含：一第一基板及一第二基板，其面向彼此；一液晶層，其安置於該第一基板與該第二基板之間；一第一資料線及一第一資料線，其安置於該第一基板上且彼此相鄰；一第一像素電極，其安置於該第一基板上且與該第一資料線電連通以便經組態以接收來自該第一資料線之一資料電壓；一共同電極，其安置於該第一基板上且與該像素電極及該第一資料線重疊；及一第一鈍化層，其安置於該第一資料線上且包括一有機材料，其中該第一像素電極及該共同電極中之一者包括彼此間隔開的複數個分支電極，且該第一像素電極及該共同電極中之另一者具有實質上平行於該第一基板及該第二基板中之至少一者之一表面的一至少近似平面之形狀，及該第一鈍化層包括安置於該共同電極與該第一資料線之間的一第一部分，安置於該共同電極與該第二資料線 之間且與該第一部分間隔開的一第二部分，及安置於該第一資料線與該第二資料線之間的一第三部分，且該第一部分之一厚度大於該第三部分之一厚度。
  31. 如請求項30之液晶顯示器，其進一步包含：一第二像素電極，其鄰近該第一像素電極，及一阻光部件，其覆蓋在該第一像素電極與該第二像素電極之間的一區域。
  32. 如請求項31之液晶顯示器，其中定位於該第一像素電極與該第二像素電極之間的該阻光部件之一部分具有等於或小於在該第一像素電極與該第二像素電極之間的一距離的一寬度。
  33. 如請求項30之液晶顯示器，其中該第一像素電極安置於該共同電極上，及該第一像素電極包括複數個分支電極，且該共同電極具有實質上平行於該第一基板及該第二基板中之至少一者的一表面的一至少近似平面的形狀。
  34. 如請求項30之液晶顯示器，其中該第一鈍化層之一厚度在大約0.5μm至大約3.0μm之一範圍中。
TW100131817A 2011-01-03 2011-09-02 液晶顯示器及其製造方法 TWI559061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110000241A KR101811358B1 (ko) 2011-01-03 2011-01-03 액정 표시 장치 및 그 제조 방법
KR1020110044010A KR20120126311A (ko) 2011-05-11 2011-05-11 액정 표시 장치

Publications (2)

Publication Number Publication Date
TW201232131A TW201232131A (en) 2012-08-01
TWI559061B true TWI559061B (zh) 2016-11-21

Family

ID=46347828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131817A TWI559061B (zh) 2011-01-03 2011-09-02 液晶顯示器及其製造方法

Country Status (3)

Country Link
US (2) US8659734B2 (zh)
JP (3) JP6022151B2 (zh)
TW (1) TWI559061B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202351591U (zh) * 2011-12-01 2012-07-25 京东方科技集团股份有限公司 一种阵列基板及液晶显示器
JP6002478B2 (ja) * 2012-07-04 2016-10-05 株式会社ジャパンディスプレイ 液晶表示装置
WO2014054500A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 液晶表示装置
JP2014092771A (ja) * 2012-11-07 2014-05-19 Japan Display Inc 液晶表示装置
KR101980765B1 (ko) 2012-12-26 2019-08-28 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102018740B1 (ko) 2013-01-02 2019-09-06 삼성디스플레이 주식회사 터치 감지 기능을 구비한 표시 장치
CN103969902B (zh) * 2013-01-25 2017-04-12 北京京东方光电科技有限公司 阵列基板及其制作方法及液晶显示装置
CN103064224A (zh) 2013-01-28 2013-04-24 京东方科技集团股份有限公司 阵列基板及显示装置
TWI504981B (zh) * 2013-02-22 2015-10-21 Innolux Corp 液晶顯示面板
KR102045504B1 (ko) * 2013-03-27 2019-11-18 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR102095027B1 (ko) * 2013-07-12 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
KR20150015576A (ko) * 2013-07-30 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치
KR20150062186A (ko) * 2013-11-28 2015-06-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI541577B (zh) * 2014-01-07 2016-07-11 友達光電股份有限公司 顯示面板與顯示器
JP6335652B2 (ja) * 2014-05-27 2018-05-30 三菱電機株式会社 表示装置、薄膜トランジスタの製造方法
KR20150136685A (ko) * 2014-05-27 2015-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9679920B2 (en) * 2014-06-20 2017-06-13 Samsung Display Co., Ltd. Liquid crystal display
TWI548068B (zh) * 2014-08-19 2016-09-01 友達光電股份有限公司 薄膜電晶體及畫素結構
KR20160055365A (ko) * 2014-11-07 2016-05-18 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
TWI564639B (zh) * 2014-11-19 2017-01-01 友達光電股份有限公司 畫素結構
KR20160069558A (ko) * 2014-12-08 2016-06-17 삼성디스플레이 주식회사 액정 표시 장치
US10983406B2 (en) * 2017-01-06 2021-04-20 Sharp Kabushiki Kaisha Curved display panel
TWI648581B (zh) * 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
KR102596946B1 (ko) * 2018-11-15 2023-10-31 엘지디스플레이 주식회사 표시 장치
CN110082975A (zh) * 2019-04-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 阵列基板以及显示面板
US11953795B2 (en) 2021-09-29 2024-04-09 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel unit of a display panel and display panel
CN113820883A (zh) * 2021-09-29 2021-12-21 Tcl华星光电技术有限公司 显示面板的像素单元及显示面板
CN116184730B (zh) * 2023-04-27 2023-07-18 惠科股份有限公司 阵列基板及其制备方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW562982B (en) * 2001-02-28 2003-11-21 Hitachi Ltd Liquid crystal display apparatus
TW200827895A (en) * 2006-12-29 2008-07-01 Lg Philips Lcd Co Ltd Liquid crystal display panel and manufacturing method of the same
CN101614915A (zh) * 2008-06-25 2009-12-30 乐金显示有限公司 边缘场切换模式的液晶显示装置及其阵列基板

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269351B1 (ko) 1997-09-25 2000-10-16 구본준 횡전계방식 액정표시장치
KR100488934B1 (ko) 1997-12-22 2005-08-31 비오이 하이디스 테크놀로지 주식회사 초고개구율액정표시소자및그의제조방법
JP2001174818A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 液晶表示装置
KR100607145B1 (ko) 2000-02-11 2006-08-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
JP3949897B2 (ja) * 2001-01-29 2007-07-25 株式会社日立製作所 液晶表示装置
JP3792670B2 (ja) 2002-04-04 2006-07-05 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR20040038355A (ko) 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 개구율이 향상된 횡전계모드 액정표시소자
KR100899627B1 (ko) 2002-11-18 2009-05-27 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR20040056667A (ko) 2002-12-24 2004-07-01 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조방법
KR100914194B1 (ko) 2002-12-26 2009-08-27 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR20040085583A (ko) 2003-04-01 2004-10-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100710166B1 (ko) * 2003-06-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR101320493B1 (ko) 2004-06-30 2013-10-29 엘지디스플레이 주식회사 고개구율 횡전계모드 액정표시소자
JP2006084663A (ja) 2004-09-15 2006-03-30 Sanyo Electric Co Ltd 透過型液晶表示パネル
KR101107691B1 (ko) 2004-12-30 2012-01-25 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판의 제조방법
KR101137840B1 (ko) 2005-06-23 2012-04-20 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP4929432B2 (ja) 2005-07-29 2012-05-09 Ｎｌｔテクノロジー株式会社 液晶表示装置及びその製造方法
KR20070017817A (ko) 2005-08-08 2007-02-13 삼성전자주식회사 액정 표시 장치
KR20070072106A (ko) 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP5061505B2 (ja) * 2006-05-25 2012-10-31 日本電気株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR20080000012A (ko) 2006-06-26 2008-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20080039012A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 표시 패널
KR101331520B1 (ko) 2006-10-31 2013-11-26 엘지디스플레이 주식회사 횡전계형 어레이 기판 및 그의 제조 방법
KR20080075717A (ko) 2007-02-13 2008-08-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101408252B1 (ko) 2007-06-22 2014-06-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5154298B2 (ja) * 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示パネル、その製造方法
KR101432570B1 (ko) 2007-11-23 2014-08-21 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP5456980B2 (ja) * 2008-02-15 2014-04-02 三菱電機株式会社 液晶表示装置、及びその製造方法
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2009223245A (ja) * 2008-03-19 2009-10-01 Hitachi Displays Ltd 液晶表示装置
GB2474979B (en) * 2008-06-25 2011-10-19 Lg Display Co Ltd Array substrate for fringe field switching mode liquid crystal display device and fringe filed switching mode liquid crystal display device including the same
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
JP2010032768A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置およびその製造方法
JP2010096796A (ja) 2008-10-14 2010-04-30 Seiko Epson Corp 液晶表示装置及び電子機器
KR101287968B1 (ko) * 2008-11-25 2013-07-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW562982B (en) * 2001-02-28 2003-11-21 Hitachi Ltd Liquid crystal display apparatus
TW200827895A (en) * 2006-12-29 2008-07-01 Lg Philips Lcd Co Ltd Liquid crystal display panel and manufacturing method of the same
CN101614915A (zh) * 2008-06-25 2009-12-30 乐金显示有限公司 边缘场切换模式的液晶显示装置及其阵列基板

Also Published As

Publication number Publication date
JP2016006539A (ja) 2016-01-14
US9588385B2 (en) 2017-03-07
JP6404379B2 (ja) 2018-10-10
US20140104531A1 (en) 2014-04-17
JP6022151B2 (ja) 2016-11-09
TW201232131A (en) 2012-08-01
JP2012141579A (ja) 2012-07-26
JP6100851B2 (ja) 2017-03-22
CN102540596A (zh) 2012-07-04
JP2017090937A (ja) 2017-05-25
US8659734B2 (en) 2014-02-25
US20120169985A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
TWI559061B (zh) 液晶顯示器及其製造方法
US10365524B2 (en) Liquid crystal display
US8854588B2 (en) Liquid crystal display
US7417694B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US9385146B2 (en) Rework method of array substrate for display device and array substrate formed by the method
US20130033654A1 (en) In-plane switching mode liquid crystal display device
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
KR101254828B1 (ko) 액정표시장치
KR20100024640A (ko) 박막 트랜지스터 표시판
KR20110042668A (ko) 표시 장치
JP2015099287A (ja) 液晶表示パネルおよび液晶表示パネルの製造方法
US20150021630A1 (en) Display device and manufacturing method thereof
EP2472310B1 (en) Fringe field switching liquid crystal display and manufacturing method thereof
US20080316400A1 (en) Liquid crystal display apparatus
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
TWI413258B (zh) 薄膜電晶體基板及其製造方法
TWI696866B (zh) 陣列基板
KR20090099301A (ko) 박막 트랜지스터 기판과 이의 제조 방법
KR20120126311A (ko) 액정 표시 장치
KR20110029282A (ko) 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees