KR101107691B1 - Ｔｆｔ 어레이 기판의 제조방법 - Google Patents

Ｔｆｔ 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101107691B1
KR101107691B1 KR1020040116985A KR20040116985A KR101107691B1 KR 101107691 B1 KR101107691 B1 KR 101107691B1 KR 1020040116985 A KR1020040116985 A KR 1020040116985A KR 20040116985 A KR20040116985 A KR 20040116985A KR 101107691 B1 KR101107691 B1 KR 101107691B1
Authority
KR
South Korea
Prior art keywords
layer
protective film
gate
array substrate
forming
Prior art date
Application number
KR1020040116985A
Other languages
English (en)
Other versions
KR20060078673A (ko
Inventor
신광훈
이동훈
정영섭
강원석
채정헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040116985A priority Critical patent/KR101107691B1/ko
Publication of KR20060078673A publication Critical patent/KR20060078673A/ko
Application granted granted Critical
Publication of KR101107691B1 publication Critical patent/KR101107691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 계열의 저유전율 무기절연막을 보호막으로 형성하여 고개구율을 구현하고자 하는 TFT 어레이 기판의 제조방법에 관한 것으로서, 특히 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선 및 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 저유전율의 무기절연물질을 증착하여 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
저유전율 무기절연막, 고개구율, 백채널 산화방식

Description

ＴＦＴ 어레이 기판의 제조방법{Method For Fabricating TFT Array Substrate}
도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ' 선상에서의 절단면도.
도 3은 또다른 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.
도 4는 도 3의 Ⅱ-Ⅱ' 선상에서의 절단면도.
도 5는 본 발명에 의한 횡전계방식 액정표시소자의 평면도.
도 6은 도 5의 Ⅲ-Ⅲ' 선상에서의 절단면도.
도 7은 본 발명에 의한 액정표시소자의 평면도.
도 8은 도 7의 Ⅳ-Ⅳ' 선상에서의 절단면도.
도 9는 본 발명에 의한 TFT 어레이 기판의 단면도.
도 10a 내지 도 10e는 본 발명에 의한 TFT 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
211 : TFT 어레이 기판 212 : 게이트 배선
213 : 게이트 절연막 214 : 반도체층
215 : 데이터 배선 216 : 보호막
217 : 화소전극 224 : 공통전극
224a: 최외곽 공통전극 225 : 공통배선
230 : 투명차폐막 231 : 콘택홀
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)의 제조방법에 관한 것으로, 특히 공정을 간소화하고 개구율을 향상시키고자 하는 TFT 어레이 기판의 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트 비(contrast ratio)가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다. 또한, 소형 패널로 제작되어 휴대폰 디스플레이로도 사용되고 있어 그 활용이 다양하다.
이와 같은 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터, 화소전극, 스토리지 커패시터가 형성된 박막트랜지스터 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터 어레이 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
이러한 액정표시소자는 액정의 성질과 전극의 구조에 따라서 여러 가지 다양한 모드가 가능한데, 특히, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)의 연구가 활발하게 진행되고 있다.
이중, 상기 횡전계방식 액정표시소자는 빛샘을 방지하기 위한 블랙 매트릭스 및 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성되어 있는 컬러필터층 어레이 기판과, 단위 화소를 정의하는 게이트 배선 및 데이터 배선, 두 배선의 교차 지점에 형성된 스위칭소자, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성되어 있는 박막트랜지스터 어레이 기판으로 구성된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 박막트랜지스터 어레이 기판에 대해 구체적으로 설명하면 다음과 같다. 이하에서는 주로 횡전계방식 액정표시소자의 TFT 어레이 기판에 대해서 서술하는 것으로 한다.
도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 선상에서의 절단면도이다. 그리고, 도 3은 또다른 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ' 선상에서의 절단면도이다.
종래 기술에 의한 박막트랜지스터 어레이 기판에는, 도 1 및 도 2에 도시된 바와 같이, 게이트 절연막(13)을 사이에 두고 서로 수직 교차되어 화소영역을 정의 하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 두 배선의 교차 지점에서 게이트 전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)으로 적층된 박막트랜지스터(TFT)와, 상기 게이트 배선(12)과 평행하는 공통배선(25)과, 상기 공통배선(25)에서 분기되어 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 보호막(16)을 관통하여 상기 드레인 전극(15b)에 연결되고 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교차 배치되는 다수개의 화소전극(17)이 형성되어 있다.
이와같이 구성된 박막트랜지스터 어레이 기판에는, 빛의 누설을 방지하는 블랙 매트릭스(22) 및 각 화소영역에서 색상을 표현하는 R,G,B의 컬러필터층(23)이 구비된 컬러필터 어레이 기판(21)을 대향합착하고 두 기판 사이에 액정층(31)을 형성한다.
이 때, 상기 게이트 절연막(13) 및 보호막(16)은 플라즈마를 이용한 증착 방법을 이용하여, 유전율이 6.7 이상인 실리콘 질화물(SiNx) 등의 무기재료를 증착하여 1500∼5000Å 정도 두께로 형성한다.
이와같이, 횡전계방식 액정표시소자는 액정 분자를 기판에 대해서 수평을 유지한 상태로 회전시키기 위하여 공통전극(24) 및 화소전극(17)이 모두 동일한 기판 상에 형성되는데, 상기 2개의 전극 사이에 전압을 걸어 기판에 대해서 수평방향의 횡전계(E1)가 발생되도록 하여 액정분자의 배열을 제어한다.
이때, 데이터 배선(15)으로 흐르는 교류신호에 의해서 공통전극과 화소전극 사이의 횡전계가 간섭되는 현상이 발생하는데, 이를 차폐하기 위해 화소영역의 최 외곽에 직류신호가 흐르는 공통전극(24)을 반드시 구비한다. 즉, 화소영역의 최외곽에 위치하는 공통전극은 인접하는 화소전극과의 사이에서 횡전계(E1)를 발생시킴과 동시에, 인접하는 데이터 배선의 간섭(E2)을 차폐하는 역할을 수행한다.
또한, 화소전극(17)과 데이터 배선(15) 사이에는 유전율이 높은 보호막(16)이 개재되어 있어서, 그 거리가 가까우면 Cdp(데이터 배선과 화소전극 사이의 기생 커패시턴스)에 의해 크로스토크(crosstalk) 등이 초래되어 화질이 저하되므로, 데이터 배선과 화소전극 사이의 간격을 충분히 떨어뜨려 형성하거나 또는 최외곽 공통전극으로 차폐시킬 필요가 있다.
따라서, 도 1에 도시된 바와 같이, 최외곽 공통전극(24a)의 면적을 크게 하여 데이터 배선의 간섭을 차폐하고 데이터 배선과 화소전극 사이를 충분히 떨어뜨려 형성한다.
그러나, 이 경우 불투명물질인 최외곽 공통전극(24a)에 의해 차광영역(B1)이 넓어져서, 화소의 개구영역이 상대적으로 축소됨에 따라, 개구율을 증가시키는 데에 한계가 있었다.
이와같은 문제점을 극복하고자, 보호막으로 저유전율의 유기절연막을 사용하는 고개구율 구조가 제안되었다.
구체적으로, 도 3 및 도 4에 도시된 바와 같이, 기판(111) 상의 동일 평면 상에 형성된 게이트 배선(112), 공통배선(125) 및 공통전극(124)과, 그 위의 게이트 절연막(113) 상에 형성된 데이터 배선(115)과, 박막트랜지스터(TFT) 및 데이터 배선(115)을 포함한 전면에 유전율 2.6∼3.4정도의 BCB(Benzocyclobutene), 아크릴 계 물질과 같은 유기재료를 3㎛의 두께로 형성하여 보호막(116)과, 상기 보호막(116) 상에서 드레인 전극(115b)에 연결되고 상기 공통전극에 평행하는 화소전극(117)으로 구성된다.
이와같이, 데이터 배선(115)과 화소전극(117) 사이에 저유전율의 유기절연막을 형성하여 Cdp값을 줄여, 데이터 배선(115)과 최외곽 공통전극(124a) 사이의 거리를 줄이거나 오버랩시킴으로써 개구영역을 확보하는 것을 특징으로 한다.
즉, 화소전극과 공통전극 사이의 횡전계(E1)를 간섭하는 데이터 배선의 전계영향(E2)을 차폐하기 위해서, 데이터 배선(115) 상부의 보호막(116) 상에 투명차폐막(130)을 더 구비할 수 있게 되고, 더불어 최외곽 공통전극(124a)의 마진폭을 최소화할 수 있게 된다. 따라서, 공통전극의 폭을 포함하는 차광영역(B2)이 최소화된 만큼의 개구영역을 확보할 수 있다.
이 때, 상기 투명차폐막(130)에 직류신호를 인가하기 위해 게이트 절연막(113) 및 보호막(116)을 제거하여 형성된 콘택홀(130)을 통해 상기 공통전극(124) 또는 공통배선(125)에 접속시킨다. 참고로, 도 4의 미설명 부호인 'W2'는 투명차폐막(130)의 폭이다.
그러나 이경우에도 다음과 같은 문제점이 있다.
첫째, 유기절연막을 형성한후 대기중에 방치하면 그 재료 특성상 점도가 변하는 등 경시변화가 생기게 되는데, 이는 스크린 상에서 얼룩으로 나타나게 된다. 두께 균일성 등의공정관리가 어렵다.
둘째, 유기절연막을 형성하는 경우, 코팅 후 경화를 해주어야 하는 등 제조 공정이 추가되어 생산성을 떨어뜨리게 된다.
셋째, 무기절연물질은 투과율이 99%이상으로 높은 반면, 유기절연물질의 투과율은 92∼93%로 낮으므로 소자의 투과특성이 저하된다.
넷째, 유기절연물질의 단가가 무기절연물질보다 높아 공정단가가 상승된다.
다섯째, 무기절연물질로 형성되는 보호막은 3000Å정도의 두께로 형성되나, 유기절연물질로 형성되는 보호막은 3㎛정도의 두께로 그 두께가 10배정도 차이가 나므로, 소자의 박형화에 한계가 있다.
여섯째, 보호막으로 유기절연물질을 사용하는 경우 탄소 알갱이가 쉽게 떨어져나가 공정장비를 오염시키게 되고, 공정장비를 오염시킨 탄소 알갱이가 원하지 않게 다른 기판에 부착되어 소자에 불량을 유발할 수 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해, 산화계열의 저유전율 무기절연막을 보호막으로 형성하여 고개구율을 구현하고자 하는 TFT 어레이 기판의 제조방법을 제공하는데 그 목적이 있다.
또한, 보호막을 산화물 계열의 저유전율 무기절연막을 형성하는 경우 오믹콘택층의 백채널(Back channel)을 플라즈마 산화처리하는 공정을 동시에 수행함으로써, 공정을 간소화 하고자 하는 TFT 어레이 기판의 제조방법을 제공하는데 또다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 TFT 어레이 기판의 제조 방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선 및 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 저유전율의 무기절연물질을 증착하여 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이와같이, 본발명은 산화계열 등의 저유전율의 무기절연물질을 사용하여 보호막을 형성함으로써, 화소전극과 데이터 배선 사이의 Cdp를 줄이는 구조를 제안하여 고개구율을 확보하고자 함을 특징으로 한다.
그리고, 상기의 또다른 목적을 달성하기 위한 본 발명에 의한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 a-Si 및 n+a-Si을 연속증착한후 패터닝하여 반도체층 및 오믹콘택층을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선 및 상기 오믹콘택층 양끝에 각각 배치되는 소스/드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극 사이의 오믹콘택층에 비활성 가스를 주입하여 백채널을 비도전층으로 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 상기 비활성 가스를 포함한 증착가스를 사용하여 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이 때, 상기 비활성 기체로 산소(O2)를 사용할 수 있는데, 채널영역을 플라즈마 처리하여 산화시키고 기존의 실리콘 질화물(SiNx) 대신에 SiO2 또는 SiON을 사용하여 보호막을 형성함으로써, 백-채널(Back channel) 산화공정과 보호막 형성공정을 동일한 공정챔버 내에서 연속적으로 수행하는 것을 특징으로 한다.
실리콘 질화물로써 보호막을 형성하기 원한다면, 백-채널에 대한 플라즈마 공정과 보호막 형성공정을 연속적으로 수행하기 위해서, 상기 백-채널에 대한 플라즈마 공정시 질소를 사용하여 채널영역을 비도전화시키면 될것이다.
이하, 각 실시예를 통해 본 발명에 의한 TFT 어레이 기판의 제조방법을 살펴보면 다음과 같다.
제 1 실시예
제 1 실시예는 본 발명의 기술적 사상을 횡전계방식 액정표시소자의 TFT 어레이 기판에 적용한 것이다.
도 5는 본 발명에 의한 횡전계방식 액정표시소자의 평면도이고, 도 6은 도 5의 Ⅲ-Ⅲ' 선상에서의 절단면도이다.
본 발명에 의한 횡전계방식 액정표시소자의 TFT 어레이 기판(211)에는, 도 5 및 도 6에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(212)과, 상기 게이트 배선(212)에 평행하도록 동일층에 구비되는 공통배선(225)과, 상기 공통배선으로부터 분기되는 공통전극(224)과, 상기 게이트 배선(212)을 포함한 전면에 형성되는 게이트 절연막(213)과, 상기 게이트 배선(212)에 수직 교차하여 각 화소에 대응한 각 화소영역을 정의하는 복수개의 데이터 배선(215)과, 상기 두 배선의 교차 지점에 형성되어 전압을 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 산화물 계열의 저유전율 무기절연물질로 형성되는 보호막(216)과, 상기 박막트랜지스터의 드레인 전극(215b)에 콘택되고 상기 공통전극에 평행하게 형성되어 횡전계를 발생시키는 화소전극(217)이 형성되어 있다. 이때, 게이트배선(212), 게이트배선(212)에서 분기되는 게이트전극(212a), 게이트배선(212)과 평행하는 공통배선(225) 및 공통배선(225)에서 분기되는 공통전극(224)은 모두 기판 상에 형성된다. 그리고, 기판 상의 공통전극(224)과, 보호막(216) 상의 화소전극(217)은 화소영역 내에서 서로 교번하도록 배치되어, 횡전계를 발생시킨다.
상기 박막트랜지스터(TFT)는 상기 게이트 배선(212)에서 분기되는 게이트 전극(212a)과, 상기 게이트 전극(212a)을 포함한 전면에 형성된 게이트 절연막(213)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층(214)과, 상기 데이터 배선(215)에서 분기되어 상기 반도체층(214) 양 끝에 각각 형성되는 소스 전극(215a) 및 드레인 전극(215b)으로 구성된다. 이때, 반도체층(214)는 게이트절연막(213) 상에 게이트 전극(212a)과 적어도 일부 오버랩하도록 형성된다.
이때, 상기 보호막(216)은 유전율 6.7이상이고 두께가 3000Å 내외인 실리콘 질화물 또는 유전율 2.6∼3.4정도이고 두께가 3㎛내외인 유기절연물질로 형성하는 종래와 달리, 유전율 2.3∼5.0정도이고 두께가 2000Å(0.2㎛)∼1㎛ 정도인 SiON, SiO2 등의 산화계열 물질을 사용하는 것을 특징으로 한다.
이와같이, 산화계열 물질로써 보호막을 형성하면, 재료특성상 경시변화가 없고 경화공정 등의 추가공정이 없으며 99%이상의 높은 투과율을 나타내며, 특히 유전율이 낮아 데이터 배선과 이에 오버랩되는 공통전극 사이의 Cdc도 줄일 수 있게 된다.
즉, 화소전극과 공통전극 사이의 횡전계(E1)를 간섭하는 데이터 배선의 전계 영향(E2)을 차폐하기 위해서, 데이터 배선(215) 상부의 보호막(216) 상에 투명차폐막(230)을 더 구비할 수 있게 되고, 더불어 최외곽 공통전극(224a)의 마진폭을 최소화할 수 있게 된다. 따라서, 공통전극의 폭을 포함하는 차광영역(B3)이 최소화된 만큼의 개구영역을 확보할 수 있다.
이 때, 상기 투명차폐막(230)은 화소전극(217)과 동일층에 형성하며, 직류신호를 인가하기 위해 게이트 절연막(213) 및 보호막(216)을 제거하여 형성된 콘택홀(230)을 통해 상기 공통전극(224) 또는 공통배선(225)에 접속시킨다.
한편, 보호막으로 산화계열 무기절연물질을 사용하는 경우, 그 표면이 평탄해지지 않고 하부층의 단차에 따라서 그 표면이 콘포멀(conformal)해지고 횡전계를 간섭하는 데이터 배선의 전기력선 차단 효과가 커진다. 실험결과, 데이터 배선 상부에 동일한 두께의 절연막을 형성하고 그 위에 동일 면적의 투명차폐막을 형성한 경우, 그 표면이 평탄한 경우보다 데이터 배선의 단차에 따라서 그 표면이 콘포멀한 경우에 있어서, 데이터 배선으로부터 나오는 전기력선의 차단 효과가 큼을 확인할 수 있었다.
또한, 보호막의 두께가 커질수록 데이터 배선의 전기력선을 차단하는 투명차폐막(230)의 면적을 크게 형성해야 하는데, 유기절연물질을 형성한 경우와 산화계열의 무기절연물질을 형성한 경우의 보호막 두께가 10배 정도의 차이가 나므로 투명차폐막의 폭(W3(＜W2))도 그만큼 작아진다.
따라서, 투명차폐막에 의한 투과율 손실을 줄일 수 있으므로 산화계열의 무기절연물질을 보호막으로 형성한 경우에, 소자의 휘도를 증가시킬 수 있다.
구체적으로, 산화계열의 무기절연물질의 보호막은 SiO2의 단일층, SiO2/SiNx의 이중층, SiNx/SiO2의 이중층, SiNx/SiO2/SiNx의 삼중층 또는, SION의 단일층 등 다양하게 형성할 수 있다.
SiO2층으로 형성하는 경우에는 SiH4와 N2O를 증착가스로 사용하고, 보호막을 SiON층으로 형성하는 경우에는 SiH4, N2O 및 NH3을 증착가스로 사용한다.
보호막을 SiO2층으로 형성하기 위해서는, SiH4는 100∼400sccm의 유량으로 흘려보내고, N2O는 2000∼5000sccm의 유량으로 흘려보낸다. 공정챔버가 커지면 SiH4 및 N2O의 유량도 증가시키는데, 그 비율은 SiH4/N2O가 1/5∼1/50이 되도록 유지시켜 준다. 이 때, 공정챔버 내부의 압력은 500∼1500mtorr로 하고 RF파워는 800∼1500W로 한다. 공정챔버가 커지면 RF파워도 그에 비례해서 커져야 하는데 기판의 사이즈가 (300*350)㎟인 경우 공정챔버는 800∼1500W의 RF파워를 가지도록 한다.
한편, 보호막을 SiON층으로 형성하기 위해서는, SiH4는 50∼80sccm의 유량으로 흘려보내고, N2O는 1300∼2200sccm의 유량으로 흘려보내며, NH3은 500∼1500sccm의 유량으로 흘려보낸다. 공정챔버가 커지면 SiH4, N2O 및 NH3의 유량도 증가시키는데, 그 비율은 SiH4/N2O가 1/44∼8/130이 되고 SiH4/NH3이 1/30∼8/50이 되도록 유지시켜 준다. 이 때, 공정챔버 내부의 압력은 500∼1500mtorr로 하고 RF파워는 800∼1500W로 한다. 공정챔버가 커지면 RF파워도 그에 비례해서 커지는데, 기판의 사이 즈가 (300*350)㎟인 경우 공정챔버는 800∼1500W의 RF 파워를 가지게 한다.
상기에서와 같이 형성된 박막트랜지스터 어레이 기판에는, 빛의 누설을 방지하는 블랙 매트릭스(222) 및 각 화소영역에서 색상을 표현하는 R,G,B의 컬러필터층(223)이 구비된 컬러필터 어레이 기판(221)을 대향합착하고 두 기판 사이에 액정층(231)을 형성한다.
제 2 실시예
제 2 실시예는 본 발명의 기술적 사상을 일반적인 액정표시소자의 TFT 어레이 기판에 적용한 것이다.
도 7은 본 발명에 의한 액정표시소자의 평면도이고, 도 8은 도 7의 Ⅳ-Ⅳ' 선상에서의 절단면도이다.
본 발명에 의한 액정표시소자의 TFT 어레이 기판(511)에는, 도 7 및 도 8에 도시된 바와 같이, 게이트 절연막(513)을 사이에 두고 서로 수직교차하여 각 화소에 대응한 각 화소영역을 정의하는 게이트 배선(512) 및 데이터 배선(515)과, 상기 게이트 배선(512) 및 데이터 배선(515)의 교차 지점에서 게이트 전극(512a), 게이트 절연막(513), 반도체층(514), 소스/드레인 전극(515a,515b)이 적층되어 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 산화물 계열의 저유전율 무기절연물질로 형성되는 보호막(516)과, 상기 보호막(516)을 제거하여 형성된 콘택홀(518)을 통해 상기 박막트랜지스터의 드레인 전극(515b)과 전기적으로 연결되는 화소전극(517)이 형성되어 있다.
이때, 상기 보호막(516)은 유전율 6.7이상이고 두께가 3000Å 내외인 실리콘 질화물 또는 유전율 2.6∼3.4정도이고 두께가 3㎛내외인 유기절연물질로 형성하는 대신에, 유전율 2.3∼5.0정도이고 두께가 2000Å∼1㎛인 SiON, SiO2 등의 산화계열 물질을 사용하는 것을 특징으로 한다.
이와같이, 산화계열 물질로써 보호막을 형성하면, 재료특성상 경시변화가 없고 경화공정 등의 추가공정이 없으며 99%이상의 높은 투과율을 나타내며, 특히 유전율이 낮아 데이터 배선과 화소전극 사이의 Cdp도 줄일 수 있어 데이터 배선(515) 모서리에 화소전극(517)을 오버랩시킬 수 있게 된다.
따라서, 화소전극이 구비되는 영역 만큼 개구영역이 되므로 종래보다 개구영역을 보다 확보할 수 있게 되고 유기절연물질보다 두께가 얇아 소자의 박형화가 가능하게 된다.
구체적으로, 산화계열의 무기절연물질의 보호막은 SiO2의 단일층, SiO2/SiNx의 이중층, SiNx/SiO2의 이중층, SiNx/SiO2/SiNx의 삼중층 또는, SION의 단일층 등 다양하게 형성할 수 있다.
SiO2층으로 형성하는 경우에는 SiH4와 N2O를 증착가스로 사용하고, 보호막을 SiON층으로 형성하는 경우에는 SiH4, N2O 및 NH3을 증착가스로 사용한다.
보호막을 SiO2층으로 형성하기 위해서는, SiH4는 100∼400sccm의 유량으로 흘려보내고, N2O는 2000∼5000sccm의 유량으로 흘려보낸다. 공정챔버가 커지면 SiH4 및 N2O의 유량도 증가시키는데, 그 비율은 SiH4/N2O가 1/5∼1/50이 되도록 유지시켜 준다. 이 때, 공정챔버 내부의 압력은 500∼1500mtorr로 하고 RF파워는 800∼1500W로 한다. 공정챔버가 커지면 RF파워도 그에 비례해서 커져야 하는데 기판의 사이즈가 (300*350)㎟인 경우 공정챔버는 800∼1500W의 RF파워를 가지도록 한다.
한편, 보호막을 SiON층으로 형성하기 위해서는, SiH4는 50∼80sccm의 유량으로 흘려보내고, N2O는 1300∼2200sccm의 유량으로 흘려보내며, NH3은 500∼1500sccm의 유량으로 흘려보낸다. 공정챔버가 커지면 SiH4, N2O 및 NH3의 유량도 증가시키는데, 그 비율은 SiH4/N2O가 1/44∼8/130이 되고 SiH4/NH3이 1/30∼8/50이 되도록 유지시켜 준다. 이 때, 공정챔버 내부의 압력은 500∼1500mtorr로 하고 RF파워는 800∼1500W로 한다. 공정챔버가 커지면 RF파워도 그에 비례해서 커지는데, 기판의 사이즈가 (300*350)㎟인 경우 공정챔버는 800∼1500W의 RF 파워를 가지게 한다.
상기에서와 같이 형성된 박막트랜지스터 어레이 기판(511)에는, 빛의 누설을 방지하는 블랙 매트릭스(522), 각 화소영역에서 색상을 표현하는 R,G,B의 컬러필터층(523) 및 상기 화소전극(517)과 더불어 수직전계를 형성하는 공통전극(524)이 구비된 컬러필터 어레이 기판(521)을 대향합착하고 두 기판 사이에 액정층(531)을 형성한다.
이 때, 데이터 배선(515)의 모서리에 화소전극(517)이 오버랩되므로, 데이터 배선과 화소전극 사이에 발생하는 빛샘을 제거할 수 있고, 또한, 해당 부분에서의 빛샘을 차광하기 위해 형성했던 블랙 매트릭스(522)의 면적도 줄일 수 있으므로 개구영역이 커진다.
제 3 실시예
도 9는 본 발명에 의한 TFT 어레이 기판의 단면도이고, 도 10a 내지 도 10e는 본 발명에 의한 TFT 어레이 기판의 공정단면도이다.
박막트랜지스터는 게이트 배선 및 데이터 배선의 교차 지점에 형성되어 화소영역에 대해 전류를 온(on) 또는 오프(off)로 스위칭하는 역할을 하는데, 게이트가 소스와 드레인의 밑에 놓인 버텀-게이트(bottom-gate)형 TFT와 게이트가 소스와 드레인 보다 위에 있는 탑-게이트(top-gate)형 TFT로 구분할 수 있다.
현재 대부분의 TFT는 역-스태거드형으로 만들며, 채널을 보호하는 절연막인 에치스토퍼(etch stopper)가 있느냐 없느냐에 따라서 ES(Etch Stopper)형과 BCE(Back Channel Etch)형으로 다시 나눌 수 있다. 그러나 에치스토퍼를 형성하기 위해서는 별도의 공정이 추가되어야 하는바, 최근에는 에치스토퍼를 형성하지 않고 오믹콘택층을 산화하여 에치스토퍼 역할을 수행하도록 하고 있다.
구체적으로, 도 9에 도시된 바와 같이, 게이트 전극(612) 상부의 게이트 절연막(613) 상에 반도체층(614) 및 오믹콘택층(614a)이 형성되고, 그 위에 소스/드레인 전극(615a,615b)이 구비되는데, 이때 소스전극(615a) 및 드레인 전극(615b) 사이의 오믹콘택층(614a)의 백-채널(618)을 식각하는 대신 플라즈마 처리를 하여 비도전성 특성을 가지도록 하여 백-채널이 에치스토퍼의 역할을 하게 하는 것이다.
그러나, 상기 오믹콘택층의 백-채널을 산화하기 위해서는, 소스/드레인 전극을 형성한 후 오믹콘택층을 산화하는 플라즈마 공정이 추가되어야 하는데, 본 발명에서는 보호막(616)으로 산화물 계열의 저유전율 무기절연물질을 사용하여 형성하 는 것을 특징으로 하는바, 백-채널 산화공정과 보호막 형성공정을 하나의 공정챔버 내에서 동시에 수행할 수 있게 되므로 공정을 간소화할 수 있다.
구체적으로, 본 발명의 제3 실시예에 의한 TFT 어레이 기판(611) 상에는, 도 9에 도시된 바와 같이, 게이트 전극(612)과, 상기 게이트 전극(612)을 포함한 전면에 형성되는 게이트 절연막(613)과, 상기 게이트 전극(612) 상부의 게이트 절연막(613) 상에 형성된 비정질 실리콘(a-Si)의 반도체층(614)과, 상기 반도체층(614) 상부의 양 에지에 각각 오버랩되는 소스전극(615a) 및 드레인 전극(615b)과, 상기 반도체층(614)과 소스/드레인 전극(615a,615b) 사이에 형성되고 상기 소스 전극(615a)과 드레인 전극(615b) 사이의 채널영역에 비도전영역(618)을 포함하는 n+a-Si의 오믹콘택층(614a)으로 구성된다.
즉, 박막트랜지스터(TFT)는 기판 상에 게이트 배선에서 분기되어 형성된 게이트 전극(612), 게이트 전극(612)을 포함한 기판 상의 전면에 형성된 게이트 절연막(613), 게이트 절연막(613) 상에 게이트전극(612)과 적어도 일부 오버랩하도록 비정질 실리콘(a-Si)으로 형성된 반도체층(614), 반도체층(614) 상에 n형으로 도핑된 비정질 실리콘(n+a-Si)으로 형성되고, 반도체층(614)의 채널영역에 대응한 비도전영역(618)을 포함하는 오믹콘택층(614a), 오믹콘택층(614a) 상에 비도전영역(618)을 사이에 두고 서로 이격하여 형성된 소스/드레인 전극(615a, 615b)을 포함한다. 이때, 게이트전극(612)은 게이트배선과 동일층에 게이트배선에서 분기되어 형성되고, 소스전극(615a)은 데이터 배선과 동일층에 데이터 배선에서 분기되어 형성되며, 드레인전극(615b)은 데이터 배선 및 소스전극(615a)과 동일층에 형성된다. 그리고, 본 발명의 제3 실시예는 박막트랜지스터가 비도전영역(618) 및 오믹콘택층(614a)을 포함한다는 것을 제외하면, 제1 실시예 또는 제2 실시예와 동일하다.
상기 오믹콘택층(614a)은 상기 반도체층(614)과 소스/드레인 전극(615a,615b) 사이의 콘택 특성을 향상시키기 위해 마련한 것으로, 도전특성을 가지므로 소스 전극(615a) 및 드레인 전극(615b) 사이의 오믹콘택층은 식각하여 제거한다. 그렇지 않으면 반도체층(614)의 채널영역을 통해 커런트가 흐를 때, 오믹콘택층(614a)을 통해서도 흘러버리기 때문이다.
그러나, 본 발명의 제3 실시예에서는 채널영역에 상응하는 오믹콘택층(614a)을 식각하지 않고 소스 전극(615a)과 드레인 전극(615b) 사이의 오믹콘택층(614a)에 비활성 가스를 주입하여 비도전영역(618)을 형성하는 것을 특징으로 한다.
상기 비활성 가스로는 산소(O2) 등 다양한 가스를 사용하여 플라즈마 공정을 수행할 수 있다. 즉, 소스 전극(615a)과 드레인 전극(615b)을 마스크로 하여 오믹콘택층(614a)에 산소를 주입하여 비도전영역(618)을 SiO2영역으로 만든다.
상기와 같이 형성된 박막트랜지스터 위에는 보호막(616)을 더 구비하고, 상기 보호막(616) 상에는 상기 드레인 전극(615b)과 콘택하는 화소전극(617)을 더 구비한다. 이때, 화소전극(617)은 게이트배선과 동일층에 형성되는 공통전극과 화소영역에서 서로 교번하도록 형성될 수 있다.
상기 비도전영역(618)이 SiO2인 경우, 상기 보호막(616)을 SiO2층 또는 SiON층으로 형성하는데, 이경우 오믹콘택층에 산소를 주입하여 비도전영역(618)을 형성하는 공정과 보호막을 형성하는 공정을 동일한 공정챔버 내에서 연속적으로 수행할 수 있다.
즉, 보호막(616)을 SiO2층으로 형성하는 경우에는 SiH4와 N2O를 증착가스로 사용하고, 보호막을 SiON층으로 형성하는 경우에는 SiH4, N2O 및 NH3을 증착가스로 사용하는데, 이 때 산소를 포함하는 플라즈마를 공급하여 오믹콘택층의 백채널을 비도전화시키므로 오믹콘택층의 산화공정과 보호막 형성공정을 동일한 공정챔버 내에서 수행할 수 있다.
참고로, 오믹콘택층의 비도전영역을 형성하기 위한 플라즈마 공정을 질소를 사용하여 수행하는 경우, 보호막으로 SiNx층으로 형성하면 비도전영역을 형성하는 공정과 보호막을 형성하는 공정을 동일한 공정챔버 내에서 연속적으로 수행할 수 있을 것이다.
이하에서, TFT 어레이 기판의 제조방법을 통해 구체적으로 살펴보기로 한다.
먼저, 도 10a에 도시된 바와 같이, 기판(611) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 게이트 배선(도시하지 않음) 및 게이트 전극(612)을 형성한다.
이후, 상기 게이트 전극(612a)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막(613)을 형성한다.
계속하여, 상기 게이트 절연막(613) 상에 비정질 실리콘(a-Si)을 고온에서 500Å이하의 얇은 두께로 증착하여 반도체층(614)을 형성한 후, 도 10b에 도시된 바와 같이, n형 불순물을 주입함과 동시에 비정질 실리콘(a-Si)을 고온에서 300∼700Å 정도의 두께로 증착하여 n+a-Si의 오믹콘택층을 형성한다. 상기 a-Si증착과 n+a-Si증착은 동일 공정챔버 내에서 연속적으로 이루어진다.
다음, 기판 전면에 증착되어 있는 상기 반도체층(614) 및 오믹콘택층(614a)이 상기 게이트 전극(612) 상부에 섬(island) 모양으로 형성되도록 일괄적으로 패터닝한다.
그리고, 도 10c에 도시된 바와 같이, 상기 오믹콘택층(614a)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮 은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 데이터 배선(도시하지 않음) 및 소스/드레인 전극(615a,615b)을 형성한다.
이때, 반도체층(614)이 원하지 않게 식각되는 것을 방지하기 위해서 소스 전극(615a) 및 드레인 전극(615b) 사이의 오믹콘택층(614a)은 식각하지 않는다. 따라서, 반도체층(614)을 500Å이하의 얇은 두께로 증착하는 것도 가능하므로 TFT의 온-커런트(on current) 특성이 좋아진다.
다만, 상기 소스 전극(615a) 및 드레인 전극(615b)을 마스크로 하여 두 전극 사이의 오믹콘택층(614a)에 비활성 기체를 주입하여 해당영역을 비도전영역(618)으로 전환시킨다. 상기 비활성 기체는 다양하게 사용할 수 있으나, 바람직하게는 산소를 사용하여 오믹콘택층(614a)을 소정영역을 산화시켜 비도전영역으로 전환시킨다.
이로써, 서로 수직교차하여 화소를 정의하는 게이트 배선과 데이터 배선이 형성되고, 두 배선의 교차지점에는 게이트전극(612), 게이트 절연막(613), 반도체층(614), 비도전영역(618)을 구비한 오믹콘택층(614a) 및 소스/드레인 전극(615a,615b)으로 이루어진 박막트랜지스터(TFT)가 구비된다.
상기와 같이, 오믹콘택층의 채널영역에 산소 플라즈마 처리를 한 이후에는, 공정챔버를 바꾸지 않고 증착 가스만 바꾸고 조절하여, 도 10d에 도시된 바와 같이, 보호막(616)을 형성한다.
삭제
상기 비도전영역(618)이 SiO2인 경우에는 보호막을 SiO2층 또는 SiON층으로 형성하는데, 이경우 공정챔버를 바꾸지 않고 동일한 공정챔버 내에서 연속적으로 공정을 수행할 수 있고, 오믹콘택층과 보호막이 접촉하는 경계면이 동일물질이므로 접촉 특성도 향상되고 TFT의 오프(off) 특성도 향상된다.
그리고, 상기 보호막(616)으로 SiO2층 또는 SiON층을 사용함으로써 개구율을 향상시킬 수 있고, 공정 장비도 기존 그대로 사용할 수 있다. 즉, 상기 보호막으로 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기재료를 사용하는 경우 투과율이 90%에 지나지 않아 개구율이 떨어진다. 또한, 상기 유기재료는 고가의 재료이고 기존의 SiNx 증착 장비와는 다른 고가의 장비로 작업을 수행하여야 하므로 장비 교체 비용이 소모되는 단점이 있다. 그에 비해, 보호막으로 SiO2, SiON와 같은 무기재료를 사용하게 되면 투과율이 100%이므로 개구율을 향상시킬 수 있고 유기재료보다 저가이므로 원료비를 절감할 수 있으며 또한 기존의 SiNx 증착장비를 그대로 사용할 수 있으므로 별도의 장비 비용이 써지지 않는 장점이 있다.
구체적으로, 보호막을 SiO2층으로 형성하기 위해서는, SiH4는 100∼400sccm의 유량으로 흘려보내고, N2O는 2000∼5000sccm의 유량으로 흘려보낸다. 공정챔버가 커지면 SiH4 및 N2O의 유량도 증가시키는데, 그 비율은 SiH4/N2O가 1/5∼1/50이 되도록 유지시켜 준다. 이 때, 공정챔버 내부의 압력은 500∼1500mtorr로 하고 RF파워는 800∼1500W로 한다. 공정챔버가 커지면 RF파워도 그에 비례해서 커져야 하는데 기판의 사이즈가 (300*350)㎟인 경우 공정챔버는 800∼1500W의 RF파워를 가지도록 한다.
한편, 보호막을 SiON층으로 형성하기 위해서는, SiH4는 50∼80sccm의 유량으로 흘려보내고, N2O는 1300∼2200sccm의 유량으로 흘려보내며, NH3은 500∼1500sccm의 유량으로 흘려보낸다. 공정챔버가 커지면 SiH4, N2O 및 NH3의 유량도 증가시키는데, 그 비율은 SiH4/N2O가 1/44∼8/130이 되고 SiH4/NH3이 1/30∼8/50이 되도록 유지시켜 준다. 이 때, 공정챔버 내부의 압력은 500∼1500mtorr로 하고 RF파워는 800∼1500W로 한다. 공정챔버가 커지면 RF파워도 그에 비례해서 커지는데, 기판의 사이즈가 (300*350)㎟인 경우 공정챔버는 800∼1500W의 RF 파워를 가지게 한다.
상기와 같이, 보호막을 형성한 후에는, 도 10e에 도시된 바와 같이, 상기 드레인 전극(615b)의 일부가 노출되도록 보호막(616)을 제거하여 콘택홀을 형성하고, 상기 콘택홀을 포함한 보호막(616) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)의 투명도전물질을 증착하고 패터닝하여 상기 드레인 전극(615b)에 콘택되는 화소전극(617)을 형성한다.
이로써, TFT 어레이 기판이 완성되는데, 상기 TFT 어레이 기판은 액정층을 사이에 두고 블랙 매트릭스, 컬러필터층이 구비된 대향기판, 또는 공통전극이 더 구비된 대향기판에 대향합착시켜 액정표시소자를 완성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에게 있어 명백할 것이다.
이와같은 기술적 사상은 TN(Twisted Nematic), IPS(Inplane Swtiching) 뿐만 아니라, OCB(Optically Compensated Birefringence), VA(Vertical Alighnment) 모드 등 다양한 모드의 박막트랜지스터 어레이 기판에 적용 가능할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
첫째, 저유전율의 산화계열 무기절연물질을 보호막으로 사용함으로써, 화소전극과 데이터 배선의 거리를 가깝게 하거나 또는 오버랩시킴으로 해서 고개율을 구현할 수 있게 된다.
둘째, 횡전계방식 액정표시소자의 경우, 보호막의 두께가 얇고 표면이 콘포멀(conformal)하게 형성되므로 데이터 배선의 간섭을 차단하는 투명차폐막의 면적을 줄이고 차폐 효과를 높일 수 있게 된다.
셋째, 산화계열 물질로써 보호막을 형성하면, 재료특성상 경시변화가 없고 경화공정 등의 추가공정이 없으며 99%이상의 높은 투과율을 나타내어, 기존에 유기절연물질을 사용함으로써 발생하는 문제점들을 극복할 수 있다.
넷째, 오믹콘택층을 플라즈마 처리하여 비도전영역을 형성하고 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiO2)을 사용하여 보호막을 형성함으로써, 백-채널(Back channel) 산화공정과 보호막 형성공정을 동일한 공정챔버 내에서 연속적으로 수행할 수 있게 된다.
다섯째, 오믹콘택층과 보호막이 접촉하는 경계면이 동일물질이므로 접촉 특성도 향상되고 TFT의 오프(off) 특성도 향상된다.
여섯째, 투과율이 높은 SiO2층 또는 SiON층을 사용하여 보호막을 형성함으로써 개구율을 향상시킬 수 있고, 공정 장비도 기존의 실리콘 질화물 증착 장비를 그대로 사용할 수 있으므로 별도의 장비 비용이 써지지 않는 장점이 있다.
일곱째, 오믹콘택층의 백채널을 식각하지 않음으로 반도체층을 500Å이하의 얇은 두께로 증착할 수 있게 되며, 이로써 TFT의 온-커런트(on current) 특성이 좋아진다.

Claims (27)

  1. 기판 상에, 게이트 배선, 상기 게이트 배선에서 분기된 게이트 전극, 상기 게이트 배선에 평행한 공통배선 및 상기 공통배선에서 분기되는 공통전극을 형성하는 단계;
    상기 게이트 배선, 게이트 전극, 공통배선 및 공통전극을 포함한 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에, 게이트 전극과 적어도 일부 오버랩하는 반도체층을 형성하는 단계;
    상기 게이트 절연막 상에, 각 화소에 대응한 각 화소영역을 정의하도록 상기 게이트 배선에 교차하는 데이터 배선 및 상기 반도체층의 양끝에 접하는 소스/드레인 전극을 형성하는 단계;
    상기 데이터 배선 및 상기 소스/드레인 전극을 포함한 상기 게이트 절연막 상의 전면에, 유전율이 2.3~5.0인 산화계열 무기절연물질을 증착하여, 0.2~1um 두께의 보호막을 형성하는 단계; 및
    상기 보호막 상에, 상기 공통전극에 평행하고, 상기 드레인 전극에 콘택되는 화소전극 및 상기 데이터 배선에 오버랩하는 투명차폐막을 형성하는 단계를 포함하여 이루어지고,
    상기 화소전극과 상기 공통전극은 상기 각 화소영역에서 서로 교번하도록 배치되어, 횡전계를 발생시키는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 보호막은 하부층의 단층에 따라 형성되어 콘포멀(conformal)한 표면을 가지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  5. 제 1 항에 있어서,
    보호막은 SiO2의 단일층, SiO2/SiNx의 이중층, SiNx/SiO2의 이중층, SiNx/SiO2/SiNx의 삼중층 또는, SION의 단일층 중 어느 하나로 하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 보호막을 SiO2층으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 보호막 형성시, 1/5∼1/50 비율의 SiH4 및 N2O를 사용하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  8. 제 6 항에 있어서,
    상기 보호막 형성시,
    100∼400sccm의 SiH4 및 2000∼5000sccm의 N2O을 증착가스로 하고, 500∼1500mtorr의 압력 및 800∼1500W의 RF파워 하에서 공정을 수행하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 보호막을 SiON층으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 보호막 형성시, SiH4, N2O 및 NH3를 증착가스로 사용하되, SiH4 /N2O의 비율은 1/44∼8/130이 되도록 하고 SiH4/NH3의 비율은 1/30∼8/50이 되도록 하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  11. 제 9 항에 있어서,
    상기 보호막 형성시, 50∼80sccm의 SiH4, 1300∼2200sccm의 N2O 및 500∼1500sccm의 NH3을 증착가스로 하고, 500∼1500mtorr의 압력 및 800∼1500W의 RF파워 하에서 공정을 수행하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 투명차폐막은 상기 공통전극에 접속되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  15. 삭제
  16. 삭제
  17. 기판 상에, 게이트 배선 및 상기 게이트 배선에서 분기된 게이트 전극을 형성하는 단계;
    상기 게이트 배선 및 게이트 전극을 포함한 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 a-Si 및 n+a-Si을 연속증착한후 패터닝하여, 상기 게이트 전극과 적어도 일부 오버랩하는 반도체층 및 상기 반도체층 상의 오믹콘택층을 형성하는 단계;
    상기 게이트 절연막 상에, 상기 게이트 배선에 교차하는 데이터 배선, 및 상기 오믹콘택층 양끝에 각각 배치되는 소스/드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 사이의 오믹콘택층에 산소(O2)의 비활성 가스를 주입하여 백채널을 비도전층으로 형성하는 단계;
    상기 산소(O2)의 비활성 가스를 포함한 증착가스를 사용하여, 상기 데이터 배선 및 상기 소스/드레인 전극을 포함한 상기 게이트 절연막 상의 전면에, 유전율이 2.3~5.0인 산화계열 무기절연물질로 보호막을 형성하는 단계; 및
    상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  18. 삭제
  19. 제 17 항에 있어서,
    상기 비활성 가스가 주입된 백채널은 SiO2층이 되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  20. 제 17 항에 있어서,
    상기 보호막을 SiO2층으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  21. 제 20 항에 있어서,
    상기 보호막 형성시, 1/5∼1/50 비율의 SiH4 및 N2O를 사용하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  22. 제 20 항에 있어서,
    상기 보호막 형성시,
    100∼400sccm의 SiH4 및 2000∼5000sccm의 N2O을 증착가스로 하고, 500∼1500mtorr의 압력 및 800∼1500W의 RF파워 하에서 공정을 수행하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  23. 제 17 항에 있어서,
    상기 보호막을 SiON층으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  24. 제 23 항에 있어서,
    상기 보호막 형성시, SiH4, N2O 및 NH3를 증착가스로 사용하되, SiH4 /N2O의 비율은 1/44∼8/130이 되도록 하고 SiH4/NH3의 비율은 1/30∼8/50이 되도록 하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  25. 제 23 항에 있어서,
    상기 보호막 형성시, 50∼80sccm의 SiH4, 1300∼2200sccm의 N2O 및 500∼1500sccm의 NH3을 증착가스로 하고, 500∼1500mtorr의 압력 및 800∼1500W의 RF파워 하에서 공정을 수행하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  26. 제 17 항에 있어서,
    상기 오믹콘택층에 상기 산소(O2)의 비활성 가스를 주입하는 단계와, 상기 산소(O2)의 비활성 가스를 포함한 증착가스를 사용하여 보호막을 형성하는 단계를, 동일한 공정 챔버내에서 연속적으로 수행하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  27. 제 17 항에 있어서,
    상기 반도체층은 500Å이하의 두께로 증착하는 것을 특징으로 하는 TFT 어레 이 기판의 제조방법.
KR1020040116985A 2004-12-30 2004-12-30 Ｔｆｔ 어레이 기판의 제조방법 KR101107691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116985A KR101107691B1 (ko) 2004-12-30 2004-12-30 Ｔｆｔ 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116985A KR101107691B1 (ko) 2004-12-30 2004-12-30 Ｔｆｔ 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060078673A KR20060078673A (ko) 2006-07-05
KR101107691B1 true KR101107691B1 (ko) 2012-01-25

Family

ID=37170534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116985A KR101107691B1 (ko) 2004-12-30 2004-12-30 Ｔｆｔ 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101107691B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086587B2 (en) 2012-11-01 2015-07-21 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659734B2 (en) 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028110A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030057230A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028110A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030057230A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086587B2 (en) 2012-11-01 2015-07-21 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
KR20060078673A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
KR101030545B1 (ko) 액정표시소자
US7989807B2 (en) Thin-film transistor substrate, method of manufacturing same and display apparatus having same
US7880845B2 (en) Liquid crystal display with a control electrode partially overlapping slits forming domains with a pixel electrode and a protrusion pattern providing higher position for the control electrode than the pixel electrode
US7978294B2 (en) Liquid crystal display device
US8300166B2 (en) Display panel and method of manufacturing the same
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
US20080042135A1 (en) Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same
KR20080001980A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101109978B1 (ko) 고개구율 액정표시소자
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
TW201327643A (zh) 一種液晶顯示面板陣列基板的製作方法
KR20090054210A (ko) 액정표시장치의 어레이 기판 및 그의 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
US9304364B2 (en) Liquid crystal display having multiple patterned subpixel electrodes
KR101107691B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
US20080137019A1 (en) Liquid crystal display device and method of manufacture
KR20080073573A (ko) 액정패널과 이의 제조방법
KR20090009713A (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조 방법
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR20060000821A (ko) 횡전계모드 액정표시소자 및 그 제조방법
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR101894552B1 (ko) 폭이 다른 화소전극이 형성된 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9