CN103969902B - 阵列基板及其制作方法及液晶显示装置 - Google Patents

阵列基板及其制作方法及液晶显示装置 Download PDF

Info

Publication number
CN103969902B
CN103969902B CN201310030582.3A CN201310030582A CN103969902B CN 103969902 B CN103969902 B CN 103969902B CN 201310030582 A CN201310030582 A CN 201310030582A CN 103969902 B CN103969902 B CN 103969902B
Authority
CN
China
Prior art keywords
layer
film transistor
electrode
passivation protection
public electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310030582.3A
Other languages
English (en)
Other versions
CN103969902A (zh
Inventor
许睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310030582.3A priority Critical patent/CN103969902B/zh
Priority to US14/106,948 priority patent/US9093329B2/en
Publication of CN103969902A publication Critical patent/CN103969902A/zh
Application granted granted Critical
Publication of CN103969902B publication Critical patent/CN103969902B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制作方法及液晶显示装置，本发明的阵列基板包括：栅线、数据线、以及由栅线和数据线交叉形成的像素单元，所述像素单元内形成第一薄膜晶体管和像素电极，所述像素电极具有狭缝结构，其特征在于，所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管包括第一公共电极和第二公共电极，且所述第二薄膜晶体管设置为当数据线信号为高电平时开启，并将第一公共电极的信号传输至第二公共电极。本发明的阵列基板在现有设计的基础上增加另外的薄膜晶体管设计，使公共电极电压平稳的输出，从而提高显示屏的整体显示效果。

Description

阵列基板及其制作方法及液晶显示装置
技术领域
本发明涉及液晶显示技术，具体涉及液晶显示技术中的阵列基板及其制作方法及采用该阵列基板制作的液晶显示装置。
背景技术
随着各种显示器材的不断更新换代，显示屏的精细化设计已经成为平板显示行业的重要趋势，各大手机及平板公司陆续推出高解析度的显示屏。新兴的显示技术使用超高分辨率，高像素密度（PPI）技术，以达到文字清晰、画质生动鲜活的效果。300PPI是人眼能够看到的极限分辨率，当像素密度超过300PPI时，人眼就无法区分出单独的像素，不会再出现颗粒感，可以使人在看显示屏时达到看纸制品的感觉。由于其分辨率已经超出了人眼所能看到的极限，因此得名视网膜显示技术。但高PPI对像素设计提出了挑战，在保证像素透过率的同时还要保证显示屏整体的显示效果，其中显示屏的公共电极（Vcom）信号的均一性对显示屏的闪烁及串扰等有重要影响，显示屏的尺寸越大，公共电极信号的稳定性对显示屏整体显示效果的影响越大。
现有的阵列基板设计中，一般只包含一个薄膜晶体管（TFT），集成电路（IC）只提供一个公共电极电压。如图1所示，在数据线信号电压（曲线A）开始和关闭的瞬间，公共电极电压（曲线B）受数据线信号电压影响出现波动（如图1中圆圈所示的区域），被数据线信号电压拉低或拉高，提拉的幅值大约在0.5V左右，公共电极电压的不稳定引起屏幕的闪烁。
因此，如何提供一种阵列基板设计，使公共电极电压保持稳定，提高液晶显示器在高PPI下的显示效果，成为本领域亟待解决的问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板及其制作方法及液晶显示装置，通过在阵列基板中增加另外的薄膜晶体管设计，补偿由于数据线信号的反转导致的公共电极信号的波动，使公共电极电压平稳的输出，从而提高显示屏的整体显示效果。
为达到上述目的，本发明提供一种阵列基板，所述阵列基板包括：栅线、数据线、以及由栅线和数据线交叉形成的像素单元，所述像素单元内形成第一薄膜晶体管和像素电极，所述像素电极具有狭缝结构，其特征在于，所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管包括第一公共电极和第二公共电极，且所述第二薄膜晶体管设置为当数据线信号为高电平时开启，并将第一公共电极的信号传输至第二公共电极。
进一步地，所述第二薄膜晶体管的栅极与所述数据线同层，且连接，所述第一公共电极和所述第二公共电极分别形成所述第二薄膜晶体管的源极和漏极。
进一步地，所述第一薄膜晶体管的栅极与所述栅线同层，且连接，所述第一薄膜晶体管的源极和漏极与所述数据线同层，且所述第一薄膜晶体管的源极与所述数据线连接，所述第一薄膜晶体管的源极与漏极之间形成沟道，所述第一薄膜晶体管的漏极与所述数据线不连接。
进一步地，所述阵列基板具体包括：
栅线和第一薄膜晶体管的栅极，形成于所述基板的上方；
栅绝缘层，覆盖所述栅线和所述第一薄膜晶体管的栅极及所述基板；
第一公共电极，形成于所述栅绝缘层上方；
第一钝化保护层，覆盖所述栅绝缘层及所述第一公共电极；
第二公共电极，形成于所述第一钝化保护层上方；
有源层，形成于与所述第一薄膜晶体管的栅极和所述数据线对应的第一钝化保护层的上方；
第二钝化保护层，覆盖与所述第二薄膜晶体管对应的有源层；
数据线及第一薄膜晶体管的源极和漏极，所述数据线形成于所述第一钝化保护层的上方，所述第一薄膜晶体管的源极和漏极形成于与所述第一薄膜晶体管对应的有源层的上方，且与所述数据线同层，所述第一薄膜晶体管的源极与漏极之间形成有沟道；
第三钝化保护层，覆盖所述数据线、所述第一薄膜晶体管的源极和漏极、所述第二公共电极、所述有源层及所述第一钝化保护层；
像素电极，形成于所述第三钝化保护层上方；
其中，所述第一钝化保护层上形成有第一过孔，所述第一过孔中填充有源层，所述第一公共电极与所述第二公共电极通过所述第一过孔中的有源层连接；所述第三钝化保护层上形成有第二过孔，所述第二薄膜晶体管的漏极与所述像素电极通过所述第二过孔连接。
进一步地，所述栅线的膜层厚度为200-400nm，所述栅绝缘层的膜层厚度为300-500nm。
进一步地，所述第一公共电极的膜层厚度为30-70nm，所述第一钝化保护层的膜层厚度为300-600nm，所述有源层的膜层厚度为140-300nm，所述第二公共电极的膜层厚度为300-500nm。
本发明进一步提供一种阵列基板的制作方法，所述方法包括：在基板上形成栅线和数据线，使所述栅线和所述数据线交叉形成像素单元，所述像素单元内形成第一薄膜晶体管和像素电极，所述像素电极具有狭缝结构，其特征在于，所述制作方法还包括：在所述基板上形成第二薄膜晶体管，所述第二薄膜晶体管包括第一公共电极和第二公共电极，且所述第二薄膜晶体管设置为当数据线信号为高电平时开启，并将第一公共电极的信号传输至第二公共电极。
进一步地，所述制作方法具体包括：
步骤1：在基板上沉积金属层，采用第一掩膜板，形成包含栅线和第一薄膜晶体管的栅极的第一层图形；
步骤2：在完成步骤1处理后的基板上沉积栅绝缘层，使所述栅绝缘层覆盖所述栅线和所述第一薄膜晶体管的栅极及所述基板；
步骤3：在完成步骤2处理后的基板上沉积第一公共电极层，采用第二掩膜板，形成包含第一公共电极的第二层图形，使所述第一公共电极形成于所述栅绝缘层上方；
步骤4：在完成步骤3处理后的基板上沉积一层钝化保护层，采用第三掩膜板，形成包含第一钝化保护层的第三层图形，使所述第一钝化保护层覆盖所述栅绝缘层及所述第一公共电极，且所述第一钝化保护层上形成有第一过孔；
步骤5：在完成步骤4处理后的基板上沉积第二公共电极层，采用第四掩膜板，形成包含第二公共电极的第四层图形，使所述第二公共电极形成于所述第一钝化保护层上方；
步骤6：在完成步骤5处理后的基板上沉积有源层，采用第五掩膜板，形成包含有源层的第五层图形，使所述有源层形成于与所述第一薄膜晶体管的栅极和所述数据线对应的第一钝化保护层的上方，所述第一过孔中填充有源层，所述第一公共电极与所述第二公共电极通过所述第一过孔中的有源层连接；
步骤7：在完成步骤6处理后的基板上沉积一层钝化保护层，采用第六掩模板，形成包含第二钝化保护层的第六层图形，使所述第二钝化保护层覆盖与所述第二薄膜晶体管对应的有源层；
步骤8：在完成步骤7处理后的基板上沉积数据线层，采用第七掩膜板，形成包含数据线及第一薄膜晶体管的源极和漏极的第七层图形，使所述数据线形成于所述第一钝化保护层的上方，所述第一薄膜晶体管的源极和漏极形成于与所述第一薄膜晶体管对应的有源层的上方，且与所述数据线同层，并在所述第一薄膜晶体管的源极与漏极之间形成沟道；
步骤9：在完成步骤8处理后的基板上沉积一层钝化保护层，采用第八掩膜板，形成包含第三钝化保护层的第八层图形，使所述第三钝化保护层覆盖所述数据线、所述第一薄膜晶体管的源极和漏极、所述第二公共电极、所述有源层及所述第一钝化保护层，且所述第三钝化保护层上形成有第二过孔；
步骤10：在完成步骤9处理后的基板上沉积像素电极层，采用第九掩膜板，形成包含像素电极的第九层图形，所述像素电极形成于所述第三钝化保护层上方，所述数据线与所述像素电极通过所述第二过孔连接。
本发明进一步提供一种液晶显示装置，所述液晶显示装置采用如上所述的阵列基板制作。
与现有技术相比，本发明采用9层掩膜（Mask）工艺制作的阵列基板，在现有阵列基板的基础上引入顶栅结构的薄膜晶体管的设计，分别以第一公共电极和第二公共电极作为新引入的薄膜晶体管的源极和漏极，且薄膜晶体管的栅极与数据线同层设置，利用薄膜晶体管开关的作用使得当数据线信号或其他信号通过时，打开像素中的公共电极开关，消除因数据线信号或其他信号的变动对公共电极电压的影响，从而使新引入的薄膜晶体管可补偿由于数据线信号的反转导致的公共电极电压的波动，使公共电极电压平稳的输出，提高显示屏的整体显示效果。
附图说明
图1为现有的阵列基板中公共电极电压和数据线信号电压随时间变化的曲线图；
图2为本发明的阵列基板的平面图；
图3为本发明的阵列基板的制作方法中形成栅线及第一薄膜晶体管的栅极后的平面图；
图4为本发明的阵列基板的制作方法中形成第一公共电极后的平面图；
图5为本发明的阵列基板的制作方法中形成第一钝化保护层后的平面图；
图6为本发明的阵列基板的制作方法中形成第二公共电极后的平面图；
图7为本发明的阵列基板的制作方法中形成有源层后的平面图；
图8为本发明的阵列基板的制作方法中形成数据线及第一薄膜晶体管的源极和漏极后的平面图；
图9为本发明的阵列基板的制作方法中形成第三钝化保护层后的平面图；
图10为本发明的阵列基板的制作方法中形成像素电极后的平面图；
图11为本发明的阵列基板中第一薄膜晶体管的剖面图；
图12为本发明的阵列基板中第二薄膜晶体管的剖面图；以及
图13为本发明的阵列基板中公共电极电压和数据线信号电压随时间变化的曲线图。
附图标记说明
10基板
11栅线
11A第一薄膜晶体管的栅极
12栅绝缘层
13第一公共电极
14第一钝化保护层
14a第一过孔
15第二公共电极
16有源层
17第二钝化保护层
18数据线
18A第一薄膜晶体管的源极
18B第一薄膜晶体管的漏极
19第三钝化保护层
19a第二过孔
20像素电极
A公共电极电压
B数据线信号电压
TFT1第一薄膜晶体管
TFT2第一薄膜晶体管
具体实施方式
以下结合附图及具体实施例对本发明作进一步详细的描述。
本发明提供一种阵列基板设计，图2为本发明的阵列基板的平面图，如图2所示，本发明的阵列基板包括：栅线11、数据线18、以及由栅线11和数据线18交叉形成的像素单元，所述像素单元内形成第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。具体地，本发明的阵列基板包括：基板10、栅线11、第一薄膜晶体管的栅极11A（参见图11）、栅绝缘层12、第一公共电极13、第一钝化保护层14（参见图11及图12）、第二公共电极15、有源层16、第二钝化保护层17（参见图12）、数据线18、第一薄膜晶体管的源极18A和漏极18B（参见图11）、第三钝化保护层19（参见图11）及像素电极20；其中：栅线11和第一薄膜晶体管的栅极11A形成于基板10的上方，其中栅线11和第一薄膜晶体管的栅极11A同层设置，并连接；栅绝缘层12覆盖栅线11和第一薄膜晶体管的栅极11A及基板10；第一公共电极13形成于栅绝缘层12上方；第一钝化保护层14覆盖栅绝缘层12及第一公共电极13；第二公共电极15形成于第一钝化保护层14上方；有源层16形成于与所述第一薄膜晶体管的栅极11A和数据线18对应的第一钝化保护层14的上方；第二钝化保护层17覆盖与第二薄膜晶体管TFT2对应的有源层16；数据线18形成于第一钝化保护层14的上方，所述第一薄膜晶体管的源极18A和漏极18B形成于与第一薄膜晶体管TFT1对应的有源层16的上方，且与数据线18同层设置，第一薄膜晶体管的源极18A与漏极18B之间形成有沟道，数据线18与第一薄膜晶体管的源极18A连接，与第一薄膜晶体管的漏极18B不连接（这里需要说明的是数据线18还可覆盖部分或整个第二公共电极15或不覆盖第二公共电极15，附图中示出了数据线18覆盖部分第二公共电极15的情形）；第三钝化保护层19覆盖数据线18、所述第一薄膜晶体管的源极18A和漏极18B、第二公共电极15、有源层16及第一钝化保护层14；像素电极20形成于第三钝化保护层19上方，且具有狭缝结构。第一钝化保护层14上形成有第一过孔14a，第一过孔14a中填充有源层16，使第一公共电极13与第二公共电极15通过第一过孔14a中的有源层16连接，如图12所示，这里需要说明的是图12只是示意性地示出了第一公共电极13、第二公共电极15及第一过孔14a的结构及形状，本发明阵列基板中第一公共电极13、第二公共电极15及第一过孔14a的结构及形状并不仅局限于此，可采用本领域常用的结构及形状制作本发明第二薄膜晶体管TFT2中的第一公共电极13、第二公共电极15及第一过孔14a；第三钝化保护层19上形成有第二过孔19a，使第一薄膜晶体管的漏极18B与像素电极20通过第二过孔19a连接，其中第二过孔19a位于第一薄膜薄膜晶体管TFT1的漏极处。
本发明的阵列基板中，栅线的膜层厚度为200-400nm；栅绝缘层的膜层厚度为300-500nm；第一公共电极的膜层厚度为30-70nm；第一钝化保护层的膜层厚度为300-600nm；有源层的膜层厚度为140-300nm；第二公共电极的膜层厚度为300-500nm。
本发明的阵列基板中，可形成2个薄膜晶体管，即第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管为现有技术中常用的薄膜晶体管设计，如薄膜晶体管的栅极11A与栅线11同层设置，且相连接，薄膜晶体管的源极18A和漏极18B与数据线18同层设置，且数据线18与源极18A相连接，数据线18与漏极18B不连接（如图2中方框TFT1所示），图11为本发明的阵列基板中第一薄膜晶体管TFT1的剖面图。另外，本发明的阵列基板中还形成了另外的薄膜晶体管，即第二薄膜晶体管TFT2（如图2中方框TFT2所示），图12为第二薄膜晶体管的剖面图。其中引入的第二薄膜晶体管TFT2为顶栅结构，第一公共电极13和第二公共电极15分别形成第二薄膜晶体管TFT2的源极和漏极，且数据线18与第二薄膜晶体管TFT2的栅极同层设置，其中第二薄膜晶体管的栅极与数据线18连接。由于第二薄膜晶体管TFT2为公共电极信号补偿性设计，因此第二薄膜晶体管的沟道宽长比（w/l）可以设计的比较大，这样会使开态电流增大，从而加快充电速度，w/l的比值范围约为0.5-1。当数据线信号为低电压（优选的低电压数值范围为-4v-0v）时，第二薄膜晶体管TFT2不打开，公共电极由第二公共电极15提供，公共电极电压一般为介于在0V与数据线信号电压差之间的中间值；当数据线信号电压为高电压（优选的高电压数值范围为0-8v）时，第二薄膜晶体管TFT2打开，由第一公共电极13提供的公共电极与第二公共电极15提供的公共电极导通，第一公共电极13可补偿由于数据线信号的反转导致的第二公共电极电压的波动，使公共电极电压平稳的输出。其中第一公共电极与第二公共电极电压均由集成电路（IC）分别提供。其中第一公共电极公共电压幅值在-0.5v-0v之间。图13为采用本发明的阵列基板得到的数据线信号电压和公共电极电压随时间变化的曲线图，如图13所示，采用本发明的阵列基板时，在数据线信号（曲线B）开始和关闭的瞬间，公共电极电压（曲线A）并没有出现波动，由于引入的薄膜晶体管可补偿由于数据线信号的反转导致的第二公共电极电压的波动，使公共电极电压能够平稳的输出，从而提高了显示屏的整体显示效果。
本发明阵列基板中的各层膜结构可采用本领域常用的膜层材料、工艺及设备制作，此处不再赘述。
本发明进一步提供一种上述阵列基板的制作方法，所述制作方法包括：在基板上形成栅线、第一薄膜晶体管的栅极、栅绝缘层、第一公共电极、第一钝化保护层、第二公共电极、有源层、第二钝化保护层、数据线、第一薄膜晶体管的源极和漏极、第三钝化保护层及像素电极；其中使上述各层形成第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的栅极与栅线同层，且相连接，第一薄膜晶体管的源极和漏极与数据线同层，且数据线与第一薄膜晶体管的源极相连接，与第一薄膜晶体管的漏极不连接，数据线与第二薄膜晶体管的栅极同层，且相连接，第一公共电极和第二公共电极分别形成第二薄膜晶体管的源极和漏极。本发明阵列基板的制作方法具体包括以下步骤：
步骤1：在基板10上沉积金属层，采用第一掩膜板，经曝光、显影、刻蚀后，形成包含栅线11和第一薄膜晶体管的栅极11A的第一层图形，刻蚀后形成的图形如图3及图11所示，刻蚀后形成的栅线的膜层厚度为200-400nm；
步骤2：在完成步骤1处理后的基板10上沉积栅绝缘层12，使栅绝缘层12覆盖栅线11和所述第一薄膜晶体管的栅极11A及基板10，沉积的绝缘层的膜层厚度为300-500nm；
步骤3：在完成步骤2处理后的基板10上沉积第一公共电极层，采用第二掩膜板，经曝光、显影、刻蚀后，形成包含第一公共电极13的第二层图形，使第一公共电极13形成于栅绝缘层12上方，刻蚀后形成的图形如图4所示，刻蚀后形成的第一公共电极形成第二薄膜晶体管的源极，其膜层厚度为30-70nm；
步骤4：在完成步骤3处理后的基板10上沉积一层钝化保护层，采用第三掩膜板，经曝光、显影、刻蚀后，形成包含第一钝化保护层14的第三层图形，使所述第一钝化保护层14覆盖栅绝缘层12及第一公共电极13，且在第一钝化保护层14上形成第一过孔14a，刻蚀后形成的图形如图5所示，刻蚀后形成的第一钝化保护层的膜层厚度为300-600nm；
步骤5：在完成步骤4处理后的基板10上沉积第二公共电极层，采用第四掩膜板，经曝光、显影、刻蚀后，形成包含第二公共电极15的第四层图形，使第二公共电极15形成于第一钝化保护层14的上方，刻蚀后形成的图形如图6所示，刻蚀后形成的第二公共电极形成第二薄膜晶体管的漏极，其膜层厚度为300-500nm；
步骤6：在完成步骤5处理后的基板10上沉积有源层，采用第五掩膜板，经曝光、显影、刻蚀后，形成包含有源层16的第五层图形，使有源层16形成于与第一薄膜晶体管的栅极11A和数据线18对应的第一钝化保护层14的上方，第一过孔14a中填充有源层16，第一公共电极13与第二公共电极15通过第一过孔14a中的有源层16连接，刻蚀后形成的图形如图7所示，刻蚀后形成的有源层的膜层厚度为140-300nm；
步骤7：在完成步骤6处理后的基板上沉积一层钝化保护层，采用第六掩模板，经曝光、显影、刻蚀后，形成包含第二钝化保护层17的第六层图形，使所述第二钝化保护层17覆盖与所述第二薄膜晶体管对应的有源层16（如图12所示）；
步骤8：在完成步骤7处理后的基板10上沉积数据线层，采用第七掩膜板，经曝光、显影、刻蚀后，形成包含数据线18、及第一薄膜晶体管的源极18A和漏极18B的第七层图形，使数据线形成于第一钝化保护层14的上方，第一薄膜晶体管的源极18A和漏极18B形成于与所述第一薄膜晶体管对应的有源层16的上方，且与所述数据线18同层，并在所述第一薄膜晶体管的源极18A与漏极18B之间形成沟道。这里需要说明的是数据线18还可覆盖部分或整个第二公共电极15或不覆盖第二公共电极15，附图中示出了数据线18覆盖部分第二公共电极15的情形，刻蚀后得到的数据线与第一薄膜晶体管的源极和漏极同层，且第一薄膜晶体管的源极与数据线连接，源极与漏极之间形成沟道，第一薄膜晶体管的漏极与数据线不连接，以及第二薄膜晶体管的栅极与数据线同层，且连接，第二薄膜晶体管的栅极是数据线的一部分，沟道区域的数据线层被完全刻蚀掉，并刻蚀掉部分厚度的有源层，刻蚀后形成的图形如图8、图11及图12所示；
步骤9：在完成步骤8处理后的基板10上沉积一层钝化保护层，采用第八掩膜板，经曝光、显影、刻蚀后，形成包含第三钝化保护层19的第八层图形，使第三钝化保护层19覆盖数据线18、所述第一薄膜晶体管的源极18A和漏极18B、第二公共电极15、有源层16及第一钝化保护层14，且第三钝化保护层19上形成有第二过孔19a，其中第二过孔19a位于第一薄膜薄膜晶体管的漏极处，刻蚀后形成的图形如图9所示；
步骤10：在完成步骤9处理后的基板10上沉积像素电极层，采用第九掩膜板，经曝光、显影、刻蚀后，形成包含像素电极20的第九层图形，数据线18与像素电极20通过第二过孔19a连接，刻蚀后形成的图形如图10所示。
上述步骤1-10中，可采用本领域常用的曝光、显影、刻蚀工艺及设备制作上述各层膜结构。
本发明进一步提供一种采用上述阵列基板制作的液晶显示装置。
综上，本发明采用9层掩膜工艺制作阵列基板，在现有的阵列基板基础上增加另外的薄膜晶体管结构设计，利用薄膜晶体管开关的作用使得当数据线信号或其他信号通过时，打开像素中的公共电极开关，使第二薄膜晶体管导通，消除由于数据线信号或其他信号的变动对公共电极电压的影响，使公共电极电压平稳的输出，从而保证显示屏整体的显示效果。
应当注意，本发明提供的阵列基板中各膜层的平面图及剖面图仅为示意图，并不代表阵列基板中各个部件的真实尺寸、形状及比例。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种阵列基板，包括：栅线、数据线、以及由栅线和数据线交叉形成的像素单元，所述像素单元内形成第一薄膜晶体管和像素电极，所述像素电极具有狭缝结构，其特征在于，所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管包括第一公共电极和第二公共电极，且所述第二薄膜晶体管设置为当数据线信号为高电平时开启，并将第一公共电极的信号传输至第二公共电极；
其中，所述第一薄膜晶体管和第二薄膜晶体管形成于所述像素单元内；所述第二薄膜晶体管的栅极与所述数据线同层，且连接；所述第一公共电极和所述第二公共电极分别形成所述第二薄膜晶体管的源极和漏极。
2.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极与所述栅线同层，且连接，所述第一薄膜晶体管的源极和漏极与所述数据线同层，且所述第一薄膜晶体管的源极与所述数据线连接，所述第一薄膜晶体管的源极与漏极之间形成沟道，所述第一薄膜晶体管的漏极与所述数据线不连接。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板具体包括：
栅线和第一薄膜晶体管的栅极，形成于基板的上方；
栅绝缘层，覆盖所述栅线和所述第一薄膜晶体管的栅极及所述基板；
第一公共电极，形成于所述栅绝缘层上方；
第一钝化保护层，覆盖所述栅绝缘层及所述第一公共电极；
第二公共电极，形成于所述第一钝化保护层上方；
有源层，形成于与所述第一薄膜晶体管的栅极和所述数据线对应的第一钝化保护层的上方；
第二钝化保护层，覆盖与所述第二薄膜晶体管对应的有源层；
数据线及第一薄膜晶体管的源极和漏极，所述数据线形成于所述第一钝化保护层的上方，所述第一薄膜晶体管的源极和漏极形成于与所述第一薄膜晶体管对应的有源层的上方，且与所述数据线同层，所述第一薄膜晶体管的源极与漏极之间形成有沟道；
第三钝化保护层，覆盖所述数据线、所述第一薄膜晶体管的源极和漏极、所述第二公共电极、所述有源层及所述第一钝化保护层；
像素电极，形成于所述第三钝化保护层上方；
其中，所述第一钝化保护层上形成有第一过孔，所述第一过孔中填充有源层，所述第一公共电极与所述第二公共电极通过所述第一过孔中的有源层连接；所述第三钝化保护层上形成有第二过孔，所述第二薄膜晶体管的漏极与所述像素电极通过所述第二过孔连接。
4.如权利要求3所述的阵列基板，其特征在于，所述栅线的膜层厚度为200-400nm，所述栅绝缘层的膜层厚度为300-500nm。
5.如权利要求3所述的阵列基板，其特征在于，所述第一公共电极的膜层厚度为30-70nm，所述第一钝化保护层的膜层厚度为300-600nm，所述有源层的膜层厚度为140-300nm，所述第二公共电极的膜层厚度为300-500nm。
6.一种阵列基板的制作方法，包括：在基板上形成栅线和数据线，使所述栅线和所述数据线交叉形成像素单元，所述像素单元内形成第一薄膜晶体管和像素电极，所述像素电极具有狭缝结构，其特征在于，所述制作方法还包括：在所述基板上形成第二薄膜晶体管，所述第二薄膜晶体管包括第一公共电极和第二公共电极，且所述第二薄膜晶体管设置为当数据线信号为高电平时开启，并将第一公共电极的信号传输至第二公共电极；
其中，所述第一薄膜晶体管和第二薄膜晶体管形成于所述像素单元内；所述第二薄膜晶体管的栅极与所述数据线同层，且连接；所述第一公共电极和所述第二公共电极分别形成所述第二薄膜晶体管的源极和漏极。
7.如权利要求6所述的制作方法，其特征在于，所述制作方法具体包括：
步骤1：在基板上沉积金属层，采用第一掩膜板，形成包含栅线和第一薄膜晶体管的栅极的第一层图形；
步骤2：在完成步骤1处理后的基板上沉积栅绝缘层，使所述栅绝缘层覆盖所述栅线和所述第一薄膜晶体管的栅极及所述基板；
步骤3：在完成步骤2处理后的基板上沉积第一公共电极层，采用第二掩膜板，形成包含第一公共电极的第二层图形，使所述第一公共电极形成于所述栅绝缘层上方；
步骤4：在完成步骤3处理后的基板上沉积一层钝化保护层，采用第三掩膜板，形成包含第一钝化保护层的第三层图形，使所述第一钝化保护层覆盖所述栅绝缘层及所述第一公共电极，且所述第一钝化保护层上形成有第一过孔；
步骤5：在完成步骤4处理后的基板上沉积第二公共电极层，采用第四掩膜板，形成包含第二公共电极的第四层图形，使所述第二公共电极形成于所述第一钝化保护层上方；
步骤6：在完成步骤5处理后的基板上沉积有源层，采用第五掩膜板，形成包含有源层的第五层图形，使所述有源层形成于与所述第一薄膜晶体管的栅极和所述数据线对应的第一钝化保护层的上方，所述第一过孔中填充有源层，所述第一公共电极与所述第二公共电极通过所述第一过孔中的有源层连接；
步骤7：在完成步骤6处理后的基板上沉积一层钝化保护层，采用第六掩模板，形成包含第二钝化保护层的第六层图形，使所述第二钝化保护层覆盖与所述第二薄膜晶体管对应的有源层；
步骤8：在完成步骤7处理后的基板上沉积数据线层，采用第七掩膜板，形成包含数据线及第一薄膜晶体管的源极和漏极的第七层图形，使所述数据线形成于所述第一钝化保护层的上方，所述第一薄膜晶体管的源极和漏极形成于与所述第一薄膜晶体管对应的有源层的上方，且与所述数据线同层，并在所述第一薄膜晶体管的源极与漏极之间形成沟道；
步骤9：在完成步骤8处理后的基板上沉积一层钝化保护层，采用第八掩膜板，形成包含第三钝化保护层的第八层图形，使所述第三钝化保护层覆盖所述数据线、所述第一薄膜晶体管的源极和漏极、所述第二公共电极、所述有源层及所述第一钝化保护层，且所述第三钝化保护层上形成有第二过孔；
步骤10：在完成步骤9处理后的基板上沉积像素电极层，采用第九掩膜板，形成包含像素电极的第九层图形，所述像素电极形成于所述第三钝化保护层上方，所述数据线与所述像素电极通过所述第二过孔连接。
8.一种液晶显示装置，其特征在于，所述液晶显示装置采用权利要求1-5中任一项所述的阵列基板制作。
CN201310030582.3A 2013-01-25 2013-01-25 阵列基板及其制作方法及液晶显示装置 Expired - Fee Related CN103969902B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310030582.3A CN103969902B (zh) 2013-01-25 2013-01-25 阵列基板及其制作方法及液晶显示装置
US14/106,948 US9093329B2 (en) 2013-01-25 2013-12-16 Array substrate and fabrication method thereof, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310030582.3A CN103969902B (zh) 2013-01-25 2013-01-25 阵列基板及其制作方法及液晶显示装置

Publications (2)

Publication Number Publication Date
CN103969902A CN103969902A (zh) 2014-08-06
CN103969902B true CN103969902B (zh) 2017-04-12

Family

ID=51221997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310030582.3A Expired - Fee Related CN103969902B (zh) 2013-01-25 2013-01-25 阵列基板及其制作方法及液晶显示装置

Country Status (2)

Country Link
US (1) US9093329B2 (zh)
CN (1) CN103969902B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870130B (zh) * 2016-04-14 2018-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109659327B (zh) * 2019-02-27 2021-02-05 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110113482B (zh) * 2019-04-18 2021-05-07 惠州Tcl移动通信有限公司 显示屏供电方法、装置、存储介质及移动终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311455A (ja) * 2001-04-17 2002-10-23 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法
CN101109882A (zh) * 2007-04-05 2008-01-23 友达光电股份有限公司 像素结构及其制造方法
CN101290408A (zh) * 2007-04-17 2008-10-22 北京京东方光电科技有限公司 一种薄膜晶体管显示器
CN203133455U (zh) * 2013-01-25 2013-08-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
KR100480332B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널
KR101263512B1 (ko) * 2006-06-12 2013-05-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN101320172B (zh) * 2007-06-08 2010-04-07 群康科技(深圳)有限公司 液晶显示面板
JP5573182B2 (ja) * 2010-01-18 2014-08-20 富士ゼロックス株式会社 表示媒体及び表示装置
CN102347327A (zh) * 2010-08-04 2012-02-08 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶面板
US8659734B2 (en) * 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311455A (ja) * 2001-04-17 2002-10-23 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法
CN101109882A (zh) * 2007-04-05 2008-01-23 友达光电股份有限公司 像素结构及其制造方法
CN101290408A (zh) * 2007-04-17 2008-10-22 北京京东方光电科技有限公司 一种薄膜晶体管显示器
CN203133455U (zh) * 2013-01-25 2013-08-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置

Also Published As

Publication number Publication date
CN103969902A (zh) 2014-08-06
US20140210006A1 (en) 2014-07-31
US9093329B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
CN104915052B (zh) 触控显示装置及其制备方法、电子设备
US9448445B2 (en) Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN105226068B (zh) 一种双面显示基板及其制备方法和显示装置
CN103353699A (zh) 一种阵列基板、其制备方法及显示装置
CN105137672B (zh) 阵列基板及其制造方法
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104319277B (zh) 一种coa基板及其制作方法
CN106971980A (zh) 一种阵列基板的制作方法及阵列基板
WO2016078133A1 (zh) 液晶显示面板及其彩膜阵列基板
CN104345511B (zh) 像素结构及其制造方法、显示面板
DE112015007141T5 (de) Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren
CN103969902B (zh) 阵列基板及其制作方法及液晶显示装置
CN106876330A (zh) 一种阵列基板及其制备方法、显示面板及显示装置
CN107561804A (zh) 阵列基板及其制作方法与液晶显示装置
WO2014146349A1 (zh) 阵列基板及显示装置
CN107170752A (zh) 一种阵列基板制备方法、阵列基板和显示装置
CN102629608A (zh) 一种阵列基板及其制造方法和显示装置
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN104076550A (zh) 彩膜阵列基板、显示装置及彩膜阵列基板的制作方法
CN104597647B (zh) 一种液晶显示面板及其制作方法
CN103943684B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN105137645A (zh) 一种彩膜阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20220125