TWI696866B - 陣列基板 - Google Patents
陣列基板 Download PDFInfo
- Publication number
- TWI696866B TWI696866B TW108108859A TW108108859A TWI696866B TW I696866 B TWI696866 B TW I696866B TW 108108859 A TW108108859 A TW 108108859A TW 108108859 A TW108108859 A TW 108108859A TW I696866 B TWI696866 B TW I696866B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- spacer
- layer
- protrusion
- insulating layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 193
- 125000006850 spacer group Chemical group 0.000 claims description 127
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 252
- 239000011241 protective layer Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 36
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 12
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- -1 region Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一種陣列基板包括，基板、第一主動元件設置於基板上以及第一絕緣層設置於基板上。第一主動元件包括第一半導體層以及與第一半導體層電性連接之第一源極與第一汲極。第一絕緣層包括第一凸起物以及多個第二凸起物。第一凸起物於基板上的垂直投影部分重疊於第一汲極於基板上的垂直投影。這些第二凸起物的高度大於第一凸起物的高度。
Description
本發明是有關於一種陣列基板，且特別是有關於一種具有屬於同一膜層的第一凸起物及第二凸起物之陣列基板。
隨著顯示技術的蓬勃發展，液晶顯示器（Liquid Crystal Display，LCD）、發光二極體顯示器（Light Emitting Diode Display，LED）、有機發光二極體顯示器（Organic Light Emitting Diode Display，OLED）、電泳顯示器等顯示面板（Electro-Phoretic Display，EPD）已逐漸地成為未來顯示器之主流。
近年來，為了提高畫素密度並避免陣列基板與對向基板組立時所產生的對位誤差（misalignment），而提出了將彩色濾光層直接製作於薄膜電晶體陣列基板上（Color Filter on Array，COA）的技術。然而，將彩色濾光層整合至薄膜電晶體陣列基板的製程需要搭配額外的光罩進行微影蝕刻製程。因此，製程步驟繁複，導致製程時間增加，且製作成本高。
本發明提供一種陣列基板，可以簡化製程、減少製程時間、降低製作成本，並提供優良的顯示品質。
本發明的陣列基板，包括基板、第一主動元件設置於基板上以及第一絕緣層設置於基板上。第一主動元件包括第一半導體層以及與第一半導體層電性連接之第一源極與第一汲極。第一絕緣層包括第一凸起物以及多個第二凸起物。第一凸起物設置於基板上。第一凸起物於基板上的垂直投影部分重疊於第一汲極於基板上的垂直投影。第二凸起物設置於基板上其中第二凸起物的高度大於第一凸起物的高度。
基於上述，本發明一實施方式的陣列基板可透過一道圖案化製程而形成包括高度不同的第一凸起物以及第二凸起物的第一絕緣層，藉此製造過程中所使用的光罩之數量可減少，達成簡化製程、減少製程時間並降低製作成本的功效。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。
以下將以圖式揭露本發明的多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意地方式為之。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1為本發明一實施方式的陣列基板的上視示意圖。圖2A為圖1沿剖面線A-A’的局部剖面示意圖。圖2B為圖1沿剖面線B-B’的局部剖面示意圖。圖2C為圖1沿剖面線C-C’的局部剖面示意圖。請參考圖1及圖2A，在本實施方式中，陣列基板10可包括基板100、第一主動元件TFT1以及第一絕緣層160，其中第一絕緣層160包括第一凸起物162以及多個第二凸起物164。另外，在本實施方式中，陣列基板10可更包括遮蔽層110、絕緣層120、掃描線SL、資料線DL、閘絕緣層130、層間絕緣層140、第三主動元件TFT3、彩色濾光層CF、遮光層BM、第二絕緣層260、共用電極層COM、第一導電層170、第二導電層172、第一保護層191、第二保護層192及畫素電極180。為了方便說明及觀察，圖1僅示意性地繪示部分構件，而省略繪示基板100、絕緣層120、閘絕緣層130、層間絕緣層140、第二絕緣層260、共用電極層COM、第一保護層191及第二保護層192。
如圖2A所示，陣列基板10包括基板100。在本實施方式中，基板100的材質可以是玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、晶圓、陶瓷、或其它可適用的材料）、或是其它可適用的材料，本發明不以此為限。
如圖2A所示，基板100上可設置絕緣層120。在本實施方式中，絕緣層120的材質包括無機材料、有機材料或上述材料的組合或其他合適的材料。上述無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。上述有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
如圖1及圖2A所示，遮蔽層110可設置於基板100上位於基板100與絕緣層120之間。在本實施方式中，遮蔽層110的材質例如包括金屬、樹脂、石墨或其他合適的材料。遮蔽層110例如可以改善第一主動元件TFT1產生光漏電的問題，但本發明不以此為限。
在本實施方式中，第一主動元件TFT1、掃描線SL以及多條資料線DL設置於基板100上。在此需說明的是，圖1為陣列基板10的局部上視示意圖，僅示意性地繪示一個第一主動元件TFT1以及一條掃描線SL交錯兩條資料線DL，然而本發明不以此為限。任何所屬技術領域中具有通常知識者應當能理解，第一主動元件TFT1、掃描線SL以及資料線DL的數量是依據使用者的需求而設置，不以圖1所示的數量為限。第一主動元件TFT1分別電性連接至一條掃描線SL及一條資料線DL。詳細而言，如圖1及2A所示，第一主動元件TFT1包括第一半導體層CH1以及與第一半導體層CH1電性連接之第一源極S1與第一汲極D1。第一主動元件TFT1還包括第一閘極G1。如圖1、圖2B及圖2C所示，於垂直基板100的方向上，第一閘極G1與第一半導體層CH1重疊，且第一閘極G1與第一半導體層CH1之間夾有閘絕緣層130。第一閘極G1與掃描線SL電性連接，且屬於同一膜層，但本發明不以此為限。如圖2A、圖2B及圖2C所示，層間絕緣層140設置於閘絕緣層130上。第一源極S1以及第一汲極D1設置於層間絕緣層140上。如圖1及圖2C所示，第一源極S1與資料線DL電性連接，且屬於同一膜層，但本發明不以此為限。第一源極S1通過接觸窗134與第一半導體層CH1電性連接。第一汲極D1通過接觸窗132與第一半導體層CH1電性連接。在本實施方式中，第一源極S1、第一汲極D1以及資料線DL屬於同一膜層，但本發明不以此為限。
在本實施方式中，第一主動元件TFT1是以頂部閘極型薄膜電晶體（top gate TFT）為例說明，但本發明不限於此。根據其他實施方式，上述第一主動元件TFT1也可為底部閘極型薄膜電晶體（bottom gate TFT）或其他適合之薄膜電晶體。在本實施方式中，第一主動元件TFT1例如為低溫多晶矽薄膜電晶體（low temperature poly-Si，LTPS）或非晶矽薄膜電晶體（amorphous Si，a-Si），但本發明不以此為限。
請參考圖1及圖2A，掃描線SL與資料線DL交錯設置且位於不同平面。如圖2A所示，掃描線SL設置於閘絕緣層130與層間絕緣層140之間。資料線DL設置於層間絕緣層140的表面141上。在本實施方式中，基於導電性的考量，掃描線SL、資料線DL、第一閘極G1、第一源極S1以及第一汲極D1的材質一般是使用金屬材料，但本發明不以此為限。
在本實施方式中，彩色濾光層CF設置於基板100上。如圖1、圖2A、圖2B及圖2C所示，彩色濾光層CF可包括彩色濾光圖案CF1、彩色濾光圖案CF2及彩色濾光圖案CF3。彩色濾光圖案CF1、CF2、CF3設置於層間絕緣層140上。換言之，陣列基板10是應用了將彩色濾光圖案直接整合至畫素陣列（color filter on array，COA）的技術。如圖1所示，彩色濾光圖案CF1可以對應第一主動元件TFT1設置。彩色濾光圖案CF2可以設置於彩色濾光圖案CF1的右方，而彩色濾光圖案CF3可以設置於彩色濾光圖案CF1的左方，但本發明不以此為限。如圖1、圖2A、圖2B及圖2C所示，彩色濾光圖案CF1、CF2、CF3可以於垂直基板100的方向上，部分重疊遮蔽層110、掃描線SL以及資料線DL，但本發明不以此為限。
在本實施方式中，彩色濾光圖案CF1、CF2、CF3可分別對應不同顏色的光，但本發明不以此為限。詳細而言，彩色濾光圖案CF1可對應紅色、綠色、藍色、黃色、白色或其他顏色的光。彩色濾光圖案CF2可對應紅色、綠色、藍色、黃色、白色或其他顏色的光。彩色濾光圖案CF3可對應紅色、綠色、藍色、黃色、白色或其他顏色的光。在一些實施方式中，彩色濾光圖案CF1、CF2、CF3也可部分對應相同顏色的光或全部對應相同顏色的光。
在本實施方式中，遮光層BM對應彩色濾光圖案CF1、CF2、CF3彼此之交界處設置。在本實施方式中，遮光層BM配置於彩色濾光層CF上，如圖1所示，但本發明並不限於此。在其他實施方式中，遮光層BM可配置在彩色濾光層CF下方。此外，如圖1及圖2C所示，於垂直基板100的方向上，遮光層BM部分地重疊於資料線DL。在本實施方式中，遮光層BM的材質可包括金屬、樹脂、石墨或其他合適的材料，但本發明不以此為限。在本實施方式中，如圖1所示，於垂直基板100的方向上，彩色濾光層CF以及遮光層BM僅部分的重疊遮蔽層110，而不重疊第一源極S1以及第一汲極D1。如此，第一汲極D1可與畫素電極180電性連接（於後文進行詳細描述）。
如圖1及圖2A所示，第一絕緣層160設置於層間絕緣層140的表面141上。第一絕緣層160包括第一凸起物162以及多個第二凸起物164。換言之，第一凸起物162與第二凸起物164屬於同一膜層。在本實施方式中，於垂直基板100的方向上，第一絕緣層160的第一凸起物162以及多個第二凸起物164對應地重疊遮蔽層110。第一凸起物162對應第一汲極D1設置，且多個第二凸起物164分別對應多條資料線DL設置。換言之，第一凸起物162於基板100上的垂直投影部分重疊於第一汲極D1於基板100上的垂直投影。第二凸起物164於基板100上的垂直投影部分重疊資料線DL於基板100上的垂直投影。從另一角度而言，如圖1及圖2A所示，於垂直基板100的方向上，第一凸起物162完全重疊接觸窗132並設置於第一汲極D1上，且第一凸起物162於基板100上的垂直投影會位於第一汲極D1於基板100上的垂直投影之內，以使部分第一汲極D1暴露出來。然而，本發明不以此為限，在一些實施方式中，於垂直基板100的方向上，第一凸起物162可以不完全重疊接觸窗132，而僅部分地重疊接觸窗132。如此，可以暴露出更多第一汲極D1，提升第一汲極D1與第一導電層170（於後文進行詳細描述）的接觸面積。
在本實施方式中，第一凸起物162以及這些第二凸起物164是利用同一道圖案化製程所定義出來的。詳細而言，可以在完成資料線DL以及第一汲極D1的圖案化製程後，將第一絕緣材料（未繪示）形成於層間絕緣層140的表面141上。於垂直基板100的方向上，第一絕緣材料可以重疊遮蔽層110，但本發明不以此為限。在本實施方式中，第一絕緣材料的形成方法可包括物理氣相沉積法（physical vapor deposition，PVD）或化學氣相沉積法（chemical vapor deposition，CVD），但本發明不以此為限。在本實施方式中，第一絕緣材料的材質例如包括光阻材料。第一絕緣材料可接著藉由半調式光罩（half tone mask，HTM）、相轉移光罩(phase shift mask)、或灰階光罩(gray tone mask)做為罩幕，以進行微影製程。如此一來，第一絕緣材料可以透過一道圖案化製程，便形成具有第一凸起物162以及多個第二凸起物164的第一絕緣層160。換言之，第一凸起物162與第二凸起物164屬於同一膜層（均屬於第一絕緣層160），且可以利用同一道光罩定義。因此，在製造陣列基板10的製程中，可以減少所使用的光罩之數量，故能簡化製程、減少製程時間並降低製作成本。
如圖1及圖2A所示，第一導電層170設置於層間絕緣層140上，並且覆蓋第一凸起物162以及部分第一汲極D1（例如：不重疊於第一凸起物162的部分第一汲極D1）。藉此，第一導電層170電性連接於第一汲極D1，且第一導電層170能夠順著第一凸起物162向較高的地形延伸。換言之，第一導電層170與第一凸起物162一起於層間絕緣層140上構成一較高的地形。在本實施方式中，第一導電層170的材質可包括金屬材料或透明導電材料，但本發明不以此為限。
在本實施方式中，多個第二凸起物164可以分別設置於第一凸起物162的相對兩側。如圖1及圖2A所示，這些第二凸起物164可包括第一間隙物164A以及第二間隙物164B。第一間隙物164A例如設置於第一凸起物162的右側，而第二間隙物164B例如設置於第一凸起物162的左側，但本發明不以此為限。如圖1、圖2A及圖2C所示，第一間隙物164A設置於第一凸起物162右側的資料線DL上，並於垂直基板100的方向上，重疊部分的資料線DL、第一半導體層CH1以及第一源極S1。換言之，第一間隙物164A可以對應第一主動元件TFT1設置。如圖1及圖2A所示，第二間隙物164B設置於第一凸起物162左側的資料線DL上，並於垂直基板100的方向上，重疊部分的資料線DL、第三半導體層CH3以及第三源極S3。第三半導體層CH3以及第三源極S3為第三主動元件TFT3的一部分，且第三主動元件TFT3對應第三彩色濾光圖案CF3設置。第三主動元件TFT3相似於第一主動元件TFT1，故於此相關內容不再贅述。基於前文針對第一主動元件TFT1的描述，所屬技術領域中具有通常知識者應理解，第三主動元件TFT3包括圖1未揭示的閘極與汲極。從另一觀點而言，第二間隙物164B可以對應第三主動元件TFT3設置，而與第一主動元件TFT1相鄰設置，但本發明不以此為限。
如圖2A所示，第一間隙物164A以及第二間隙物164B具有相同的高度H2。換言之，在本實施方式中，多個第二凸起物164具有相同的高度H2。在本文中，第一間隙物164A的高度H2可被定義為層間絕緣層140的表面141至第一間隙物164A的頂面1641A之間的距離。同樣地，第二間隙物164B的高度H2可被定義為層間絕緣層140的表面141至第二間隙物164B的頂面1641B之間的距離。從另一觀點而言，在本實施方式中，第一間隙物164A的頂面1641A與第二間隙物164B的頂面1641B切齊。
如圖2A所示，第一間隙物164A以及第二間隙物164B（亦即第二凸起物164）的高度H2大於第一凸起物162的高度H1。在本文中，第一凸起物162的高度H1可被定義為層間絕緣層140的表面141至第一凸起物162的頂面1621之間的距離。如此，在使陣列基板10組裝為顯示面板時，相對於第一凸起物162，高度較高的第二凸起物164可作用為提供支撐功能以及維持液晶間距（cell gap），但本發明不以此為限。
在本實施方式中，第二絕緣層260可以整面性地設置於基板100上。如圖2A所示，第二絕緣層260設置於層間絕緣層140上，並覆蓋第一凸起物162及第一導電層170。另外，如圖2A所示，第二凸起物164凸出於第二絕緣層260。換言之，在本實施方式中，第一間隙物164A的頂面1641A高於第二絕緣層260的表面，以及第二間隙物164B的頂面1641B高於第二絕緣層260的表面。如圖2A、圖2B及圖2C所示，第二絕緣層260還可以覆蓋彩色濾光圖案CF1、CF2、CF3。從另一角度而言，彩色濾光層CF（包括：彩色濾光圖案CF1、CF2、CF3）設置於基板100與第二絕緣層260之間。在本實施方式中，第二絕緣層260的形成方法包括物理氣相沉積法（physical vapor deposition，PVD）或化學氣相沉積法（chemical vapor deposition，CVD），但本發明不以此為限。在本實施方式中，第二絕緣層260的材質例如包括氧化矽、氮化矽、氮氧化矽或光阻材料或其他合適的材料。
如圖1、圖2A、圖2B及圖2C所示，第二絕緣層260具有開口262。在本實施方式中，開口262於基板100上的垂直投影重疊於第一凸起物162於基板100上的垂直投影。藉此，開口262可以暴露出第一凸起物162的頂面1621上的第一導電層170。在一些實施方式中，開口262於基板100上的垂直投影也可以僅部分地重疊於第一凸起物162於基板100上的垂直投影。任何所屬技術領域中具有通常知識者在參照上述實施方式的說明後，應當能理解，開口262的布局並不以圖1和圖2A至圖2C為限，只要開口262能暴露出第一導電層170，以達成使第一汲極D1能與畫素電極180（於後文進行詳細描述）電性連接的作用即落入本發明的範疇。在本實施方式中，開口262的形成方法可包括以微影蝕刻製程、半調式光罩製程、相轉移光罩或灰調式光罩製程對第二絕緣層260進行圖案化。當開口262的形成方法採用半調式光罩製程、相轉移光罩或灰調式光罩製程時，則第二絕緣層260的形成方法可參照前述關於第一絕緣層160的描述，故於此不再贅述。另外一提的是，於形成開口262的製程中，可一併移除第二絕緣層260對應位於第二凸起物164上的部分，以使第二凸起物164凸出於第二絕緣層260。
在本實施方式中，第二導電層172設置於第二絕緣層260上。如圖1、圖2A及圖2B所示，於垂直基板100的方向上，第二導電層172重疊第一凸起物162並位於第一間隙物164A及第二間隙物164B之間。此外，於垂直基板100的方向上，第二導電層172部份地重疊遮蔽層110以及彩色濾光層CF。需注意的是，圖1為了清楚表示及方便說明，僅繪示一個第二導電層172對應彩色濾光圖案CF1設置。任何所屬技術領域中具有通常知識者應當能理解，第二導電層172還可以對應彩色濾光圖案CF2以及彩色濾光圖案CF3設置，不以圖1所示為限。
如圖2A所示，第二導電層172通過開口262而電性連接至第一導電層170。如前文所述，電性連接於第一汲極D1的第一導電層170能夠順著第一凸起物162向較高的地形延伸，故第一凸起物162係作為第一導電層170的搭接結構，以使第一導電層170從第一汲極D1向上延伸至第二導電層172。從另一觀點而言，第二導電層172係透過第一導電層170而電性連接至第一汲極D1，以接收來自第一主動元件TFT1的電壓或驅動訊號。在本實施方式中，第二導電層172的材質包括透明導電材料，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其他合適的氧化物或者是上述至少二者之堆疊層，但本發明不以此為限。
如圖2A及圖2B所示，共用電極層COM設置於第二絕緣層260上。如圖2A及圖2B所示，於垂直基板100的方向上，共用電極層COM對應並重疊於彩色濾光層CF（包括：彩色濾光圖案CF1、CF2、CF3），但不重疊第一導電層170、第一凸起物162以及第二凸起物164。共用電極層COM部分地重疊第二導電層172、資料線DL以及掃描線SL。如圖2B所示，於垂直基板100的方向上，共用電極層COM重疊於第二導電層172，且共用電極層COM與第二導電層172之間夾有第一保護層191。在本實施方式中，第一保護層191的材質例如包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。如此，第二導電層172與共用電極層COM之間會產生儲存電容（storage capacitor）。換言之，第二導電層172、第一保護層191以及共用電極層COM可形成儲存電容器的架構。如此，可以提升陣列基板10的性能及顯示品質。
在本實施方式中，畫素電極180設置於共用電極層COM上。如圖2A及圖2B所示，畫素電極180與共用電極層COM之間夾有第二保護層192。詳細而言。第二保護層192設置於第一保護層191上，且第二保護層192可以覆蓋共用電極層COM。換言之，共用電極層COM位於第一保護層191與第二保護層192之間。第二保護層192位於共用電極層COM與畫素電極180之間。藉此，共用電極層COM可與畫素電極180分離。在本實施方式中，第二保護層192的材質例如包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。在本實施方式中，第二保護層192的材料與第一保護層191的材料可相同或不同。
如圖2A所示，第一保護層191以及第二保護層192分別具有接觸窗O1以及接觸窗O2。於垂直基板100的方向上，接觸窗O1、O2可以重疊第二導電層172以及開口262。接觸窗O1、O2的形成方法例如包括對第一保護層191以及第二保護層192進行微影蝕刻製程。另外，如圖2A所示，第一保護層191以及第二保護層192未覆蓋第一間隙物164A的頂面1641A及第二間隙物164B的頂面1641B。換言之，第二凸起物164凸出於第一保護層191以及第二保護層192。另外一提的是，於形成接觸窗O1的製程中，可一併移除第一保護層191對應位於第二凸起物164上的部分，以使第二凸起物164凸出於第一保護層191。同樣地，於形成接觸窗O2的製程中，可一併移除第二保護層192對應位於第二凸起物164上的部分，以使第二凸起物164凸出於第二保護層192。然而，本發明並不限於此。在其他實施方式中，第一保護層191以及第二保護層192可以覆蓋第一間隙物164A的頂面1641A及第二間隙物164B的頂面1641B。
在本實施方式中，如圖1及圖2B所示，畫素電極180可透過第二保護層192的接觸窗O2以及第一保護層191的接觸窗O1而電性連接至第二導電層172。如前文所述，第二導電層172透過第一導電層170而電性連接至第一汲極D1，故畫素電極180透過第二導電層172及第一導電層170而電性連接至第一汲極D1，以接收來自第一主動元件TFT1的電壓或驅動訊號。在上述的設置下，共用電極COM與畫素電極180之間可以產生驅動電場。也就是說，陣列基板10可以採用邊緣場切換（Fringe Field Switching，FFS）技術或橫向電場（In-Plane-Switching，IPS）技術驅動液晶。然而，本發明不以此為限。在其他實施方式中，陣列基板10可以採用扭轉向列（Twisted Nematic，TN）技術驅動液晶。換言之，陣列基板10例如為液晶顯示面板（Liquid Crystal Display，LCD）的主動元件陣列基板（active device array substrate），但本發明不以此為限。在本實施方式中，共用電極層COM與畫素電極180的材質包括透明導電材料，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其他合適的氧化物或者是上述至少二者之堆疊層，但本發明不以此為限。
如前文所述，電性連接於第一汲極D1的第一導電層170能夠順著第一凸起物162向較高的地形延伸，且畫素電極180透過第二導電層172及第一導電層170而電性連接至第一汲極D1，藉此在陣列基板10中，畫素電極180能經由一較高的地形而與第一汲極D1電性連接。如此一來，可避免畫素電極180於形成的過程中產生缺口或斷線。從另一觀點而言，在本實施方式中，第一凸起物162可做為能使畫素電極180電性連接至第一汲極D1的搭接結構。
在一些實施方式中，陣列基板10也可以不包括第二導電層172。此時，畫素電極180可透過接觸窗O1、接觸窗O2及開口262而電性連接至第一導電層170，以接收來自第一主動元件TFT1的電壓或驅動訊號。
值得說明的是，由於陣列基板10可透過一道圖案化製程而形成包括高度不同的第一凸起物162以及第二凸起物164的第一絕緣層160，因此在陣列基板10的製造過程中所使用的光罩之數量可減少，達成簡化製程、減少製程時間並降低製作成本的功效。
此外，在陣列基板10中，第二凸起物164可作用為間隙物，且與第二凸起物164屬於同一膜層的第一凸起物162可提供一較高的地形並做為能使畫素電極180電性連接至第一汲極D1的搭接結構，藉以避免畫素電極180於形成的過程中產生缺口或斷線。如此一來，陣列基板10不但具備簡化製程、減少製程時間並降低製作成本的優勢，還適用COA的技術。
下述實施方式沿用前述實施方式的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施方式，下述實施方式中不再重複贅述。
圖3為本發明另一實施方式的陣列基板的局部剖面示意圖。本實施方式所示的陣列基板10A與圖2A所示的陣列基板10類似，主要的差異在於：第二間隙物164B’的高度H3大於第一間隙物164A’的高度H2。詳細而言，第一間隙物164A’的高度H2可被定義為層間絕緣層140的表面141至第一間隙物164A’的頂面1641A’之間的距離。第二間隙物164B’的高度H3可被定義為層間絕緣層140的表面141至第二間隙物164B’的頂面1641B’之間的距離。換言之，如圖3所示，第一間隙物164A’與第二間隙物164B’具有不同的高度。從另一觀點而言，在本實施方式中，第一間隙物164A’的頂面1641A’與第二間隙物164B’的頂面1641B’不切齊。在上述的設置下，第一間隙物164A’例如可作用為次要的間隙物，而第二間隙物164B’則可作用為主要的間隙物，但本發明不以此為限。此外，第一間隙物164A’與第二間隙物164B’的高度H2、H3均大於第一凸起物162的高度H1。如此，陣列基板10A可獲致與上述實施方式類似的技術功效。其餘部分請參考前述實施方式，在此不贅述。
圖4為本發明又一實施方式的陣列基板的局部剖面示意圖。本實施方式所示的陣列基板10B與圖2A所示的陣列基板10類似，主要的差異在於：第二絕緣層260A除了覆蓋第一凸起物162外，還可以覆蓋第一間隙物164A以及第二間隙物164B。在本實施方式中，於垂直基板100的方向上，第二絕緣層260具有對應重疊第一間隙物164A的第一頂面263A以及對應重疊第二間隙物164B的第二頂面264A。如圖4所示，第一頂面263A與第一間隙物164A之間的距離k1以及第二頂面264A與第二間隙物164B之間的距離k2相同。詳細而言，距離k1可被定義為，於垂直基板100的方向上，第一頂面263A至第一間隙物164A的頂面1641A之間的距離。距離k2可被定義為，於垂直基板100的方向上，第二頂面264A至第二間隙物164B的頂面1641B之間的距離。從另一觀點而言，在本實施方式中，第一頂面263A與第二頂面264A切齊。如此，陣列基板10B可獲致與上述實施方式類似的技術功效。其餘部分請參考前述實施方式，在此不贅述。
圖5為本發明又一實施方式的陣列基板的局部剖面示意圖。本實施方式所示的陣列基板10C與圖4所示的陣列基板10B類似，主要的差異在於：對應重疊第一間隙物164A的第一頂面263A與第一間隙物164A之間的距離k1以及對應重疊第二間隙物164B的第二頂面264B與第二間隙物164B之間的距離k2’不同。詳細而言，距離k1可被定義為，於垂直基板100的方向上，第一頂面263A至第一間隙物164A的頂面1641A之間的距離。距離k2’可被定義為，於垂直基板100的方向上，第二頂面264B至第二間隙物164B的頂面1641B之間的距離。從另一觀點而言，在本實施方式中，第一頂面263A與第二頂面264B不切齊。在上述的設置下，即使第一間隙物164A與第二間隙物164B的高度相同，第一間隙物164A仍可透過第二絕緣層260B而作用為次要的間隙物。第二間隙物164B則可透過第二絕緣層260B而作用為主要的間隙物，但本發明不以此為限。如此，陣列基板10C可獲致與上述實施方式類似的技術功效。其餘部分請參考前述實施方式，在此不贅述。
圖6為本發明再一實施方式的陣列基板的局部剖面示意圖。本實施方式所示的陣列基板10D與圖3所示的陣列基板10A類似，主要的差異在於：第二絕緣層260C可以覆蓋第一間隙物164A’以及第二間隙物164B’。在本實施方式中，於垂直基板100的方向上，第二絕緣層260C具有對應重疊第一間隙物164A’的第一頂面263C以及對應重疊第二間隙物164B’的第二頂面264C。如圖6所示，第一頂面263C與第一間隙物164A’之間的距離k1以及第二頂面264C與第二間隙物164B’之間的距離k2相同。詳細而言，距離k1可被定義為，於垂直基板100的方向上，第一頂面263C至第一間隙物164A’的頂面1641A’之間的距離。距離k2可被定義為，於垂直基板100的方向上，第二頂面264C至第二間隙物164B’的頂面1641B’之間的距離。從另一觀點而言，在本實施方式中，第一間隙物164A’與第二間隙物164B’具有不同的高度，且第一頂面263C與第二頂面264C位於不同的水平面上。因此第一頂面263C與第二頂面264C不切齊。在上述的設置下，即使在分別具有不同高度的第一間隙物164A’與第二間隙物164B’上設置第二絕緣層260C，第一間隙物164A仍可被應用為次要的間隙物。第二間隙物164B則可被應用為主要的間隙物，但本發明不以此為限。如此，陣列基板10D可獲致與上述實施方式類似的技術功效。其餘部分請參考前述實施方式，在此不贅述。
圖7A為本發明另一實施方式的陣列基板的上視示意圖。圖7B為圖7A沿剖面線D-D’的局部剖面示意圖。為了方便說明及觀察，圖7A僅示意性地繪示部分構件，而省略繪示基板100、絕緣層120、閘絕緣層130、層間絕緣層140、第二絕緣層260、共用電極層COM、第一保護層191及第二保護層192。本實施方式所示的陣列基板10E與圖1所示的陣列基板10類似，主要的差異在於：第二主動元件TFT2設置於基板100上，且與第一主動元件TFT1相鄰設置。詳細而言，如圖7A及圖7B所示，第二主動元件TFT2設置於第一主動元件TFT1的右側，並對應彩色濾光圖案CF2設置，但本發明不以此為限。在本實施方式中，第一絕緣層160’的第一凸起物162’於基板100上的垂直投影部分重疊多條資料線DL中的至少一者於基板100上的垂直投影。藉此，第一凸起物162’可以橫跨資料線DL，並同時重疊第一主動元件TFT1的第一汲極D1以及第二主動元件TFT2的第二汲極D2。
如圖1及圖7A所示，第二主動元件TFT2與第一主動元件TFT1的材料及結構相似，故不多贅述。簡單而言，第二主動元件TFT2與第一主動元件TFT1可以電性連接至相同的掃描線SL。第二主動元件TFT2與第一主動元件TFT1則分別電性連接至不同的資料線DL。第二主動元件TFT2包括第二閘極G2、第二半導體層CH2以及與第二半導體層CH2電性連接之第二源極S2與第二汲極D2。如圖7A及圖7B所示，第二閘極G2與第二半導體層CH2重疊，且第二閘極G2與第二半導體層CH2之間夾有閘絕緣層130。第二閘極G2與掃描線SL電性連接，且屬於同一膜層，但本發明不以此為限。第二源極S2以及第二汲極D2位於層間絕緣層140上。第二源極S2與資料線DL電性連接，且屬於同一膜層，但本發明不以此為限。
如圖7A及圖7B所示，第一凸起物162’橫跨資料線DL設置，而對應重疊相鄰兩個主動元件TFT1、TFT2的汲極D1、D2。詳細而言，第一凸起物162’於基板100上的垂直投影部分重疊於第一主動元件TFT1的第一汲極D1於基板100上的垂直投影以及第二主動元件TFT2的第二汲極D2於基板100上的垂直投影。另外，如圖7A及圖7B所示，於垂直基板100的方向上，第一凸起物162’部分地重疊對應第一汲極D1的接觸窗132及部分地重疊對應第二汲極D2的接觸窗132，但本發明並不限於此。在其他實施方式中，於垂直基板100的方向上，第一凸起物162’可完全重疊對應第一汲極D1的接觸窗132及完全重疊對應第二汲極D2的接觸窗132。在本實施方式中，第一凸起物162’部分地重疊接觸窗134並設置於第一源極S1上，但本發明不以此為限。
在本實施方式中，相鄰的第一導電層170A、170B可以設置於相同的第一凸起物162’上。如圖7A及圖7B所示，對應第一主動元件TFT1的第一導電層170A設置於層間絕緣層140上，並且覆蓋部分第一凸起物162’以及部分第一汲極D1。同樣地，對應第二主動元件TFT2的第一導電層170B則覆蓋部分第一凸起物162’以及部分第二汲極D2。在上述的設置下，第一導電層170A以及第一導電層170B能夠順著第一凸起物162’向較高的地形延伸。換言之，第一導電層170A、第一導電層170B與第一凸起物162’一起於層間絕緣層140上構成一較高的地形。
在本實施方式中，第一導電層170A可以電性連接至第一汲極D1，且第一導電層170B可以電性連接至第二汲極D2。如圖7A及圖7B所示，第二導電層172通過開口262而電性連接至第一導電層170A以及第一導電層170B。如前文所述，電性連接於第一汲極D1的第一導電層170A以及電性連接於第二汲極D2的第一導電層170B能夠順著第一凸起物162’向較高的地形延伸，故第一凸起物162’係作為第一導電層170A以及第一導電層170B的搭接結構，以使第一導電層170A從第一汲極D1（第一導電層170B則從第二汲極D2）向上延伸至第二導電層172。從另一觀點而言，第二導電層172係透過第一導電層170A而電性連接至第一汲極D1（透過第一導電層170B而電性連接至第二汲極D2）。換言之，第一凸起物162’可被相鄰設置的第一導電層170A以及第一導電層170B共用，但本發明不以此為限。藉此，第一凸起物162’可以應用於具有高解析度需求的陣列基板10E上，提升性能及顯示品質。在一些實施方式中，第一凸起物162’也可以重疊更多條資料線DL，被相鄰的三個、四個或更多個第一導電層170A共用。藉此，更可以進一步簡化製程、減少製程時間並降低製作成本。
另外，如圖7A所示，彩色濾光層CF以及遮光層BM不重疊遮蔽層110以及掃描線SL，但本發明不以此為限。如圖7A及圖7B所示，多個第二凸起物164可以對應地重疊資料線DL以及掃描線SL設置，但本發明不以此為限。此外，如圖7B所示，第一保護層191及第二保護層192覆蓋第二凸起物164，但本發明不以此為限。從另一觀點而言，在本實施方式中，第二凸起物164未凸出於第一保護層191以及第二保護層192。如此，陣列基板10E可獲致與上述實施方式類似的技術功效。其餘部分請參考前述實施方式，在此不贅述。
圖8為應用本發明一實施方式的陣列基板之顯示面板的局部剖面示意圖。請參考圖1及圖8，在本實施方式中，顯示面板1除了包括如圖1及圖2A所示的陣列基板10，還包括對向基板300設置於陣列基板10的對向。在本實施方式中，對向基板300的材質可以是玻璃、石英、有機聚合物、或是其它可適用的材料，本發明不以此為限。在一些實施方式中，陣列基板10與對向基板300之間還可以包括液晶分子LC，但本發明不以此為限。換言之，顯示面板1例如為液晶顯示面板，但本發明不以此為限。
在本實施方式中，對向基板300上設置有第一支撐物310以及第二支撐物320。第一支撐物310是對應於第一間隙物164A設置，而第二支撐物320是對應於第二間隙物164B設置。在本實施方式中，第一支撐物310與第二支撐物320的厚度不同。具體而言，第二支撐物320的厚度大於第一支撐物310的厚度。從另一角度而言，顯示面板1例如是將間隙物（photospacer，PS）設置於對向基板300上。如圖8所示，於垂直基板100的方向上，第一支撐物310重疊第一間隙物164A，而第二支撐物320重疊第二間隙物164B。第二間隙物164B可以抵頂至第二支撐物320，以提供顯示面板1所需的支撐以及液晶間距。第一間隙物164A則不抵頂至第一支撐物310，但本發明不以此為限。在一些實施方式中，第一間隙物164A與第二間隙物164B均可以分別抵頂至第一支撐物310及第二支撐物320。在另一些實施方式中，第一間隙物164A與第二間隙物164B也可以均不抵頂至第一支撐物310及第二支撐物320。
如前文所述，由於包括高度不同的第一凸起物162以及第二凸起物164的第一絕緣層160可透過一道圖案化製程而形成，因此在顯示面板1的製造過程中所使用的光罩之數量可減少，達成簡化製程、減少製程時間並降低製作成本的功效。
此外，在顯示面板1中，第一凸起物162可提供一較高的地形並做為能使畫素電極180電性連接至第一汲極D1的搭接結構，藉此可避免畫素電極180於形成的過程中產生缺口或斷線，並使顯示面板1提供優良的顯示品質。
在一些實施方式中，陣列基板10或對向基板300上還可以設置配向層（未繪示）。舉例而言，配向層可設置於對向基板300上，位於支撐物310、320與對向基板300之間，但不以此為限。其餘部分請參考前述實施方式，在此不贅述。
圖9為應用本發明另一實施方式的陣列基板之顯示面板的局部剖面示意圖。本實施方式所示的顯示面板2與圖8所示的顯示面板1類似，主要的差異在於：第一支撐物310與第二支撐物320A具有相同的厚度。此外，第二間隙物164B’的高度大於第一間隙物164A’的高度。從另一角度而言，顯示面板2例如是將間隙物（photospacer，PS）設置於陣列基板10A上。換言之，第一間隙物164A’例如可作用為次要的間隙物，而第二間隙物164B’則可作用為主要的間隙物。在上述的設置下，第二間隙物164B’可以抵頂至第二支撐物320A，以提供顯示面板1A所需的支撐以及液晶間距。第一間隙物164A’則不抵頂至第一支撐物310，但本發明不以此為限。在一些實施方式中，第一間隙物164A’與第二間隙物164B’均可以分別抵頂至第一支撐物310及第二支撐物320A。在另一些實施方式中，第一間隙物164A’與第二間隙物164B’也可以均不抵頂至第一支撐物310及第二支撐物320A。其餘部分請參考前述實施方式，在此不贅述。
綜上所述，本發明一實施方式的陣列基板可透過一道圖案化製程而形成包括高度不同的第一凸起物以及第二凸起物的第一絕緣層，藉此在陣列基板的製造過程中所使用的光罩之數量可減少，達成簡化製程、減少製程時間並降低製作成本的功效。
此外，在本發明一實施方式的陣列基板中，第二凸起物可作用為間隙物，且與第二凸起物屬於同一膜層的第一凸起物可提供一較高的地形並做為能使畫素電極電性連接至第一汲極的搭接結構，藉以避免畫素電極於形成的過程中產生缺口或斷線。如此一來，本發明一實施方式的陣列基板不但具備簡化製程、減少製程時間並降低製作成本的優勢，還適用COA的技術。
此外，在本發明一實施方式的陣列基板中，第一凸起物的設置使得可避免畫素電極於形成的過程中產生缺口或斷線，因此包括所述陣列基板的顯示面板得以具有優良的顯示品質。
再者，在本發明一實施方式的陣列基板中，第一凸起物可被相鄰設置的第一導電層所共用，藉此陣列基板可達成高解析度的需求。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2:顯示面板
10、10A、10B、10C、10D、10E:陣列基板
100:基板
110:遮蔽層
120:絕緣層
130:閘絕緣層
132、134、O1、O2:接觸窗
140:層間絕緣層
141:表面
160、160’:第一絕緣層
162、162’:第一凸起物
1621、1641A、1641A’、1641B、1641B’:頂面
164:第二凸起物
164A、164A’:第一間隙物
164B、164B’:第二間隙物
170、170A、170B:第一導電層
172:第二導電層
180:畫素電極
191:第一保護層
192:第二保護層
260、260A、260B、260C:第二絕緣層
262:開口
263A、263C:第一頂面
264A、264B、264C:第二頂面
300:對向基板
310:第一支撐物
320、320A:第二支撐物
A-A’、B-B’、C-C’、D-D’:剖面線
BM:遮光層
CH1:第一半導體層
CH2:第二半導體層
CH3:第三半導體層
CF:彩色濾光層
CF1、CF2、CF3:彩色濾光圖案
COM:共用電極層
D1:第一汲極
D2:第二汲極
DL:資料線
G1:第一閘極
G2:第二閘極
H1、H2、H3:高度
k1、k2、k2’:距離
LC:液晶分子
TFT1:第一主動元件
TFT2:第二主動元件
TFT3:第三主動元件
S1:第一源極
S2:第二源極
S3:第三源極
SL:掃描線
圖1為本發明一實施方式的陣列基板的上視示意圖。
圖2A為圖1沿剖面線A-A’的局部剖面示意圖。
圖2B為圖1沿剖面線B-B’的局部剖面示意圖。
圖2C為圖1沿剖面線C-C’的局部剖面示意圖。
圖3為本發明另一實施方式的陣列基板的局部剖面示意圖。
圖4為本發明又一實施方式的陣列基板的局部剖面示意圖。
圖5為本發明又一實施方式的陣列基板的局部剖面示意圖。
圖6為本發明再一實施方式的陣列基板的局部剖面示意圖。
圖7A為本發明另一實施方式的陣列基板的上視示意圖。
圖7B為圖7A沿剖面線D-D’的局部剖面示意圖。
圖8為應用本發明一實施方式的陣列基板之顯示面板的局部剖面示意圖。
圖9為應用本發明另一實施方式的陣列基板之顯示面板的局部剖面示意圖。
10:陣列基板
100:基板
110:遮蔽層
120:絕緣層
130:閘絕緣層
132、O1、O2:接觸窗
140:層間絕緣層
141:表面
160:第一絕緣層
162:第一凸起物
1621、1641A、1641B:頂面
164:第二凸起物
164A:第一間隙物
164B:第二間隙物
170:第一導電層
172:第二導電層
180:畫素電極
191:第一保護層
192:第二保護層
260:第二絕緣層
262:開口
A-A’:剖面線
CH1:第一半導體層
CH3:第三半導體層
CF2、CF3:彩色濾光圖案
COM:共用電極層
D1:第一汲極
DL:資料線
H1、H2:高度
SL:掃描線
Claims (12)
- 一種陣列基板，包括：一基板；一第一主動元件，設置於該基板上，該第一主動元件包括一第一半導體層以及與該第一半導體層電性連接之一第一源極與一第一汲極；一第一絕緣層，設置於該基板上，該第一絕緣層包括：一第一凸起物，設置於該基板上，其中該第一凸起物於該基板上的垂直投影部分重疊於該第一汲極於該基板上的垂直投影；以及多個第二凸起物，設置於該基板上，其中該些第二凸起物的高度大於該第一凸起物的高度；以及一第二絕緣層，設置於該基板上，覆蓋該第一凸起物，其中該第二絕緣層具有一開口，該開口於該基板上的垂直投影部分重疊於該第一凸起物於該基板上的垂直投影。
- 如申請專利範圍第1項所述的陣列基板，更包括多條資料線設置於該基板上，且該些第二凸起物於該基板上的垂直投影部分重疊於該些資料線於該基板上的垂直投影。
- 如申請專利範圍第1項所述的陣列基板，更包括一彩色濾光層，設置於該基板與該第二絕緣層之間。
- 如申請專利範圍第1項所述的陣列基板，更包括： 一第一導電層，覆蓋該第一凸起物，且電性連接至該第一汲極；以及一第二導電層，設置於該第二絕緣層上，且通過該開口以電性連接至該第一導電層。
- 如申請專利範圍第4項所述的陣列基板，更包括：一共用電極層，設置於該第二絕緣層上，且不重疊該第一絕緣層；以及一畫素電極，設置於該共用電極層上，且電性連接至該第二導電層。
- 如申請專利範圍第1項所述的陣列基板，其中該些第二凸起物包括一第一間隙物以及一第二間隙物，該第一間隙物的高度與該第二間隙物的高度相同。
- 如申請專利範圍第6項所述的陣列基板，更包括該第二絕緣層設置於該基板上，覆蓋該第一凸起物、該第一間隙物以及該第二間隙物，其中該第二絕緣層具有對應重疊該第一間隙物的一第一頂面以及對應重疊該第二間隙物的一第二頂面，且於垂直該基板的方向上，該第一頂面至該第一間隙物的距離與該第二頂面至該第二間隙物的距離相同。
- 如申請專利範圍第6項所述的陣列基板，更包括該第二絕緣層設置於該基板上，覆蓋該第一凸起物、該第一間隙物以及該第二間隙物，其中該第二絕緣層具有重疊該第一間隙物的一第 一頂面以及重疊該第二間隙物的一第二頂面，且於垂直該基板的方向上，該第一頂面至該第一間隙物的距離與該第二頂面至該第二間隙物的距離不同。
- 如申請專利範圍第1項所述的陣列基板，其中該些第二凸起物包括一第一間隙物以及一第二間隙物，該第一間隙物的高度與該第二間隙物的高度不同。
- 如申請專利範圍第9項所述的陣列基板，更包括該第二絕緣層設置於該基板上，覆蓋該第一凸起物、該第一間隙物以及該第二間隙物，其中該第二絕緣層具有對應重疊該第一間隙物的一第一頂面以及對應重疊該第二間隙物的一第二頂面，且於垂直該基板的方向上，該第一頂面至該第一間隙物的距離與該第二頂面至該第二間隙物的距離相同。
- 如申請專利範圍第1項所述的陣列基板，更包括：一第二主動元件，設置於該基板上，且與該第一主動元件相鄰設置，其中該第二主動元件包括一第二半導體層以及與該第二半導體層電性連接之一第二源極與一第二汲極，以及該第一凸起物於該基板上的垂直投影部分重疊於該第一汲極於該基板上的垂直投影以及部分重疊該第二汲極於該基板上的垂直投影。
- 如申請專利範圍第11項所述的陣列基板，更包括多條資料線設置於該基板上，其中該第一凸起物於該基板上的垂直投影部分重疊於該些資料線中的至少一者於該基板上的垂直投影。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108108859A TWI696866B (zh) | 2019-03-15 | 2019-03-15 | 陣列基板 |
| CN201910999710.2A CN110854128B (zh) | 2019-03-15 | 2019-10-21 | 阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108108859A TWI696866B (zh) | 2019-03-15 | 2019-03-15 | 陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI696866B true TWI696866B (zh) | 2020-06-21 |
| TW202036105A TW202036105A (zh) | 2020-10-01 |
Family
ID=69596960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108108859A TWI696866B (zh) | 2019-03-15 | 2019-03-15 | 陣列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110854128B (zh) |
| TW (1) | TWI696866B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004295016A (ja) * | 2003-03-28 | 2004-10-21 | Fujitsu Display Technologies Corp | 液晶パネルおよびその製造方法 |
| TW201537731A (zh) * | 2014-03-28 | 2015-10-01 | Au Optronics Corp | 畫素結構及顯示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080002434A (ko) * | 2006-06-30 | 2008-01-04 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 어레이 기판 및 그 제조 방법 |
| TWI657361B (zh) * | 2018-04-27 | 2019-04-21 | 友達光電股份有限公司 | 觸控顯示面板 |
-
2019
- 2019-03-15 TW TW108108859A patent/TWI696866B/zh active
- 2019-10-21 CN CN201910999710.2A patent/CN110854128B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004295016A (ja) * | 2003-03-28 | 2004-10-21 | Fujitsu Display Technologies Corp | 液晶パネルおよびその製造方法 |
| TW201537731A (zh) * | 2014-03-28 | 2015-10-01 | Au Optronics Corp | 畫素結構及顯示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110854128B (zh) | 2022-04-19 |
| TW202036105A (zh) | 2020-10-01 |
| CN110854128A (zh) | 2020-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6404379B2 (ja) | 液晶表示装置 | |
| US9158147B2 (en) | In-plane switching mode liquid crystal display device | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR102012854B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| US10809559B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20050243232A1 (en) | Array substrate for liquid crystal display device and fabricating method thereof | |
| TWI699587B (zh) | 顯示面板 | |
| KR101980774B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| US10217773B2 (en) | Array substrate and fabrication method thereof, display panel and fabrication method thereof | |
| KR20190125556A (ko) | 표시 장치 | |
| KR20080021994A (ko) | 표시 패널 및 이의 제조 방법 | |
| EP2472310B1 (en) | Fringe field switching liquid crystal display and manufacturing method thereof | |
| TWI696866B (zh) | 陣列基板 | |
| KR20140031191A (ko) | Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널 | |
| KR101222141B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101896547B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| US20190081076A1 (en) | Thin film transistor substrate and display panel | |
| JP2009169162A (ja) | 液晶表示装置 | |
| KR20160083177A (ko) | 컬러필터를 포함하는 어레이 기판 | |
| TWI413258B (zh) | 薄膜電晶體基板及其製造方法 | |
| WO2013122184A1 (ja) | 液晶ディスプレイの製造方法 | |
| KR102551694B1 (ko) | 액정표시장치용 어레이 기판 | |
| US20230367166A1 (en) | Method of manufacturing active matrix substrate and liquid crystal display device | |
| JP2012137685A (ja) | 液晶表示装置 | |
| US20220238557A1 (en) | Array substrate, method for forming the same and display device |