KR20080002434A - 액정 패널의 어레이 기판 및 그 제조 방법 - Google Patents

액정 패널의 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080002434A
KR20080002434A KR1020060061274A KR20060061274A KR20080002434A KR 20080002434 A KR20080002434 A KR 20080002434A KR 1020060061274 A KR1020060061274 A KR 1020060061274A KR 20060061274 A KR20060061274 A KR 20060061274A KR 20080002434 A KR20080002434 A KR 20080002434A
Authority
KR
South Korea
Prior art keywords
electrode
gate
pixel
liquid crystal
drain electrode
Prior art date
Application number
KR1020060061274A
Other languages
English (en)
Inventor
임종천
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060061274A priority Critical patent/KR20080002434A/ko
Publication of KR20080002434A publication Critical patent/KR20080002434A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 화질의 저하를 방지하기에 적합한 액정 패널의 어레이 기판에 관한 것이다.
액정 패널의 어레이 기판은, 기판 상에 게이트 전극이 연결됨과 아울러 인접한 화소 영역으로 돌출된 날개부를 가지게 형성된 게이트 라인; 상기 게이트 전극 상에 형성된 반도체층, 데이터 라인과 접속되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 드레인 전극의 일부가 노출되게 형성된 보호층; 및 상기 상기 드레인 전극과 전기적으로 접속되게 상기 보호층 상에 형성된 화소 전극을 포함한다.
컬럼 스페이서, 화소 전극, 정전기, 드레인 전극, 빛샘

Description

액정 패널의 어레이 기판 및 그 제조 방법{Array Substrate for Liquid Crystal Panel and Fabricating Methode thereof}
도 1 은 종래의 액정 패널을 개략적으로 도시하는 분해 사시도이다.
도 2 는 도 1의 액정패널에 포함된 화소의 평면적인 구조를 도시하는 레이-아웃이다.
도 3 은 도 1의 화소를 Ⅰ-Ⅰ'선을 따라 절단한 단면을 설명하는 단면도이다.
도 4 는 배향막의 스크래치에 의한 빛샘 현상을 도시하는 도면이다.
도 5 는 본 발명의 실시 예에 따른 액정 패널의 화소의 평면적인 구조를 도시하는 레이-아웃이다.
도 6 는 도 4에서의 화소를 Ⅱ-Ⅱ' 선을 따라 절단한 단면을 설명하는 단면도이다.
도 7a 내지 도 7d 는 본 발명의 실시 예에 따른 어레이 기판을 제조 방법을 단계별로 설명하는 단면도들이다.
<도면의 주요부분에 대한 간단한 설명>
5 : 상부 기판 6 : 블랙 매트릭스
8 : 칼라 필터 9 : 공통 전극
10,12 : 제1 및 제2 컬럼 스페이서 11 : 상부 배향막
13 : 게이트 라인 14 : 액정층
15 : 데이터 라인 17,20 : 화소 전극
18 : 게이트 전극 19 : 게이트 절연막
22 : 하부 기판 24 : 소스 전극
26 : 드레인 전극 28 : 보호층
30 : 하부 배향막 P : 화소
T : 박막 트랜지스터
본 발명은 컬럼 스페이서를 가지는 액정 패널에 관한 것으로, 특히 박막 트랜지스터들이 형성된 어레이 기판에 관한 것이다.
일반적으로, 액정 패널은 전기적 신호에 응답하여 액정층을 통과하는 광량을 화소 영역별로 조절하여 화상을 표시한다. 액정층의 일면에는 화소 전극 및 박막 트랜지스터가 각 화소 영역에 형성된 어레이 기판이 배치된다. 이 어레이 기판은 액정층에 화소 영역별로 전계가 인가되게 한다. 화소 영역들을 구분하기 위한 블랙 매트릭스가 형성된 블랙 매트릭스 기판이 액정층의 다른 일면에 배치된다. 이 블랙 매트릭스 기판은 액정층을 통과하는 광이 화소 영역별로 진행되게 한다. 블 랙 매트릭스 기판에는 칼라 화상의 표시를 가능하게 하는 칼라 필터가 포함되기도 한다.
이렇게 액정층을 기준으로 대면되는 어레이 기판 및 블랙 매트릭스 기판을 포함하는 액정 패널은 도 1에서와 같이 설명될 수 있다. 도 1을 참조하면, 액정패널(2)은 블랙매트릭스(6)와 서브 컬러 필터(R, G, B)(8)를 포함한 컬러필터(7)와, 이 컬러필터(7) 상에 투명한 공통전극(9)이 형성된 상부 기판(5)을 포함한다. 액정 패널(2)은 화소영역(P) 각각에 형성된 화소전극(17)과 박막트랜지스터(T)를 포함한 어레이 배선(13,15)이 형성된 어레이 기판(22)을 포함한다. 블랙 매트릭스 기판(5)과 하부기판(22) 사이에는 층을 이루게 액정 물질(14)이 주입된다.
액정 물질 층(14)의 두께를 일정하게 유지하기 위하여, 상부 기판(5)과 하부 기판(22)의 사이에는 스페이서들이 배열된다. 스페이서로서는, 볼 스페이서 또는 패턴 스페이서라 불리기도 하는 컬럼 스페이서가 사용된다. 컬럼 스페이서는 요구된 위치에 정확하게 배열될 수 있어 볼 스페이서 대신 보편적으로 이용되고 있다.
이러한 컬럼 스페이서를 포함하는 액정 패널(2) 상의 화소(P)는 도 2 및 도 3에 도시된 바와 같은 설명될 수 있다. 도 2 및 3에 있어서, 화소(P)는 게이트 라인(13)과 데이터 라인(15)의 교차부에 위치한 박막 트랜지스터(T)를 포함한다. 박막 트랜지스터(T)에는, 게이트 라인(13)으로부터 돌출된 게이트 전극(18), 데이터 라인(15)로부터 게이트 전극(18)의 일부분과 중첩되게 신장된 소오스 전극(24), 및 게이트 전극(18)의 일부분과 화소 전극(17)의 일부분과 중첩되게 형성된 드레인 전극(26)을 포함한다. 화소 전극(17)은 일부분이 게이트 라인(13)과 중첩되게 형성 되어 스토리지 캐패시터가 형성되게 한다. 또한, 박막 트랜지스터(T) 상에는 제1 컬럼 스페이서(10)가 배치된다. 제1 컬럼 스페이서(10)는 액정층(14)의 두께인 셀 갭이 유지되게 한다. 이에 더하여, 게이트 라인(13) 상에는 제2 컬럼 스페이서(12)가 배치된다. 제2 컬럼 스페이서(12)는 외압에도 셀 갭이 유지되게 한다.
그러나, 컬럼 스페이서(10,12)는 외압에 의하여 유동될 수 있다. 특히, 상부 기판(5)은 하부 기판(22)에 비하여 상대적으로 얇아 푸쉬 시험(Push Test) 시에 많이 휘기 때문에, 제2 컬럼 스페이서(12)는 게이트 라인(13)을 벗어나 인접 화소의 화소 영역(즉, 개구부)의 범위까지 유동된다. 이러한 제2 컬럼 스페이서(12)의 유동은 인접 화소의 개구부에 형성된 배향막(30)에 스크래치를 발생시킨다. 이 개구부 상의 배향막에 생긴 스크래치는 도 4에서의 백색 돗트와 같은 빛샘 현상이 나타나게 한다. 이로 인하여, 액정 패널(2)에 의해 표시되는 화상의 화질이 떨어지게 된다.
본 발명의 목적은 화질의 저하를 방지하기에 적합한 어레이 기판 및 그 제조 방법을 제공함에 있다.
본 발명의 다른 목적은 빛샘 현상을 방지하기에 적합한 어래이 기판 및 그 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일면에 따른 실시 예의 액정 패널의 어레이 기판은, 기판 상에 게이트 전극이 연결됨과 아울러 인접한 화소 영역으로 돌출된 날개부를 가지게 형성된 게이트 라인; 상기 게이트 전극 상에 형성된 반도체층, 데이터 라인과 접속되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 드레인 전극의 일부가 노출되게 형성된 보호층; 및 상기 상기 드레인 전극과 전기적으로 접속되게 상기 보호층 상에 형성된 화소 전극을 포함한다.
본 발명의 다른 일면에 따른 실시 예의 액정 패널의 어레이 기판 제조 방법은, 기판 상에 게이트 전극이 연결됨과 아울러 인접한 화소 영역으로 돌출된 날개부를 가지게 게이트 라인을 형성하는 단계; 상기 게이트 전극 상에 반도체층, 데이터 라인과 접속되는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 기판 상에 상기 드레인 전극의 일부가 노출되게 형성된 보호층; 및 상기 상기 드레인 전극과 콘택되게 상기 보호층 상에 형성된 화소 전극을 포함한다.
상기 목적 외에 본 발명의 다른 목적들, 다른 특징들 및 다른 이점들은 첨부한 도면과 결부된 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예들이 첨부된 도면들과 결부되어 상세하게 설명될 것이다.
도 6는 본 발명의 실시 예에 따른 액정 패널 상의 화소의 평면 구조를 설명하는 레이-아웃이고, 도 6는 도 5에 도시된 화소를 Ⅱ-Ⅱ'선을 따라 절단한 단면을 설명하는 단면도이다. 도 5 및 도 6은 게이트 라인(13)으로부터 인접 화소의 화소 전극(17) 쪽으로 돌출된 게이트 날개부(20)가 추가된 것을 제외하고는 도 2 및 도 3와 동일한 구성을 가진다. 도 2 및 도 3에서의 것과 동일한 기능 및 동일한 형태를 가지는 도 5 및 도 6에서의 구성요소는 도 2 및 도 3과 동일한 참조 번호로 인용될 것이다.
도 5 및 도 6를 참조하면, 액정 패널의 화소(P)는 게이트 라인(13)과 데이터 라인(15)의 교차부에 위치한 박막 트랜지스터(T)를 포함한다. 박막 트랜지스터(T)에는, 게이트 라인(13)으로부터 해당 화소 전극(17)쪽으로 돌출된 게이트 전극(18), 데이터 라인(15)로부터 게이트 전극(18)의 일부분과 중첩되게 신장된 소스 전극(24), 및 게이트 전극(18)의 일부분과 화소 전극(20)의 일부분과 중첩되게 형성된 드레인 전극(26)을 포함한다. 화소 전극(20)은 일부분이 게이트 라인(13)과 중첩되어 스토리지 캐패시터가 형성되게 한다. 드레인 전극(20)은 콘택(20A)에 의하여 드레인 전극(26)과 전기적으로 접속된다. 상기의 화소(P)는 게이트 라인(13)으로부터 인접 화소의 화소 전극(17) 쪽으로 신장된 게이트 날개부(20)을 포함한다. 이 게이트 날개부(20)는 하부 배향막(30)이 스크래치되어도 빛샘 현상이 방지되지 않게 한다.
소오스 전극(24) 및 화소 전극(20)의 상부에 위치하는 제1 컬럼 스페이서(10)와 그리고 게이트 라인(13)의 상부에 위치하는 제2 컬럼 스페이서(12)는 상부 기판(5) 쪽에 형성되기 때문에 외압에 의하여 하부 기판(22) 상에서 유동된다. 제1 및 제2 컬럼 스페이서들(10,12) 중 제2 컬럼 스페이서(12)의 유동은 인접 화소의 화소 전극(17)의 상부(즉, 개구부)에 위치하는 하부 배향막(30)이 제2 컬럼 스페이서(12)에 의하여 스크래치되게 한다.
이렇게 화소 전극의 영역(즉, 개구부) 상의 하부 배향막(30)이 손상되더라도, 게이트 날개부(20)에 의하여 광이 차단되어, 빛샘 현상이 나타나지 않는다. 액정 패널에 표시되는 화상의 화질이 저하되지 않게 한다. 이에 더하여, 게이트 날개부(20)은 화소 전극(17)과 대응되는 게이트 라인(13)의 면적을 증가시켜 스토리지 캐패시터의 용량값이 커지게 한다. 이렇게 커진 스토리지 캐패시터의 용량값은 화소 전극(17)에 충전되는 전하량의 변화를 안정시켜 화상이 향상되게 한다.
제1 및 제2 컬럼 스페이서(10,12)가 설치되는 하부 기판(5)에는, 화소 영역을 구분하는 블랙 매트릭스(5)가 형성된다. 이 블랙 매트릭스(6)에 의하여 구분된 각 화소 영역에는 적색, 녹색 또는 청색의 칼라 필터(8)가 형성된다. 공통 전극(9)는 칼라 필터(8) 및 그에 의하여 노출되는 블랙 매트릭스(6)의 표면상에 투명 도전 물질로 형성된다. 이 투명 전극(9) 상에 제1 및 제2 컬럼 스페이서(10,12)가 요구된 위치에 형성된 후 컬럼 스페이서들(10,12) 및 투명 전극(9)의 표면에는 상부 배향막(11)이 코팅된다.
도 7a 내지 도 7d는 본 발명의 실시 예에 따른 어레이 기판의 제조 공정을 설명하는 단면도들이다.
도 7a에 도시된 바와 같이, 하부 기판(22) 상에 게이트 라인(13) 및 게이트 전극(18)이 형성된 된 다음 게이트 라인(13) 및 게이트 전극(18)을 포함한 하부 기판(22)의 표면에 게이트 절연층(19)가 형성된다. 게이트 전극(18)의 형성 시, 하부 기판(22)의 화소 영역(즉, 개구부)에는 게이트 라인(13)으로부터 신장된 게이트 날개부(20)가 형성된다. 이 게이트 날개부(20)는 광을 차단함과 아울러 스토리지 캐패시터의 전극으로도 사용되는 게이트 라인(13)의 면적이 증가되게 한다. 이 게이트 절연층은 게이트 라인(13) 및 게이트 전극(18)이 상부의 다른 도전층과 전기적으로 단락되는 것을 방지한다.
게이트 절연층(19)이 형성된 하부 기판(22) 상에는, 도 6b에 도시된 바와 같이, 반도체층(23a) 및 오믹 콘택층(23b)을 포함하는 액티브층(23)이 형성된다. 상기 액티브층(23)이 형성된 하부 기판(22) 상에 소정 간격 이격되게 소스 전극(24)과 드레인 전극(26)이 형성된다. 게이트 전극(18), 액티브층(23), 소스 및 드레인 전극(24,26)은 박막 트랜지스터(T)를 구성한다.
연속하여, 도 6c에 도시된 바와 같이, 데이터 라인(도시하지 않음)과 소스 전극(24) 및 드레인 전극(26)이 형성된 하부 기판(22) 전면에는 보호층(28)이 형성된다. 이 보호층(28)은 데이터 라인, 소오스 전극(24) 및 드레인 전극(26)이 상상부의 원하지 않은 상부의 도전층과 전기적으로 절연되게 함과 아울러 이물질로부터 보호되게 한다. 보호층(28) 상에 드레인 전극(26)이 노출되게 하는 콘택홀이 형성된 다음, 이 컨택 홀을 포함한 화소 영역 상에 투명한 ITO 전극으로 된 화소전극(17)이 형성된다. 이 화소 전극(17)은 소스 전극(24) 및 드레인 전극(26)의 상부에 위치할 제1 컬럼 스페이서(10)의 일부와 중첩되게끔 드레임 전극의 상부를 덮을 수 있게 소스 전극(24) 쪽으로 신장된다. 바람직하게는, 화소 전극(17)은 드레인 전극(26)의 전 표면을 덮을 수 있을 정도로 드레인 전극(26)의 상부의 보호층(28) 상에 형성되는 것이 좋다. 이렇게 드레인 전극(26)의 상부를 덮는 화소 전 극(20)은 자신과 소스 전극(24)의 상부에 위치할 제1 컬럼 스페이서(10)의 유동에 의하여 발생되는 정전기를 방전시켜 박막 트랜지스터(T)의 채널의 특성 저하를 방지함으로써 화상의 화질 저하를 방지한다.
화소전극(20)이 형성된 하부 기판(22) 상에는, 도 6d에 도시된 바와 같이, ㄱ균일한 두께의 하부 배향막(30)이 형성된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 어래이 기판 및 그 제조 방법에서는, 게이트 라인으로부터 인접 화소의 화소 영역(즉, 개구부) 쪽으로 돌출되는 게이트 날개부가 게이트 라인과 전기적으로 연결되게 형성된다. 이 게이트 날개부는 광을 차단하여 컬럼 스페이서에 의하여 자신의 상부의 하부 배향막이 스크래치되더라도 빛샘 현상이 나타나지 않게 한다. 이에 따라, 본 발명의 어래이 기판은 액정 패널에 표시되는 화상의 화질이 떨어지지 않게 한다. 이에 더하여, 게이트 날개부는 화소 전극과 대면되는 게이트 라인의 면적을 증가시켜 스토리지 캐패시터의 용량값이 높아지게 한다. 이 결과, 본 발명에 따른 어레이 기판 및 그 제조 방법에서는, 액정 패널에 의하여 표시되는 화상의 화질이 향상되게 한다.
이상과 같이, 본 발명이 첨부된 도면에 도시된 실시 예들로 국한되게 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이 다. 따라서, 보호되어야 할 본 발명의 기술적 사상 및 범위는 첨부된 특허청구의 범위에 의하여 정해져야만 할 것이다.

Claims (2)

  1. 기판 상에 게이트 전극이 연결됨과 아울러 인접한 화소 영역으로 돌출된 날개부를 가지게 형성된 게이트 라인;
    상기 게이트 전극 상에 형성된 반도체층, 데이터 라인과 접속되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 드레인 전극의 일부가 노출되게 형성된 보호층; 및
    상기 상기 드레인 전극과 전기적으로 접속되게 상기 보호층 상에 형성된 화소 전극을 포함하는 하는 것을 특징으로 하는 액정 패널의 어레이 기판.
  2. 기판 상에 게이트 전극이 연결됨과 아울러 인접한 화소 영역으로 돌출된 날개부를 가지게 게이트 라인을 형성하는 단계;
    상기 게이트 전극 상에 반도체층, 데이터 라인과 접속되는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 기판 상에 상기 드레인 전극의 일부가 노출되게 형성된 보호층; 및
    상기 상기 드레인 전극과 콘택되게 상기 보호층 상에 형성된 화소 전극을 포함하는 하는 것을 특징으로 하는 액정 패널의 어레이 기판.
KR1020060061274A 2006-06-30 2006-06-30 액정 패널의 어레이 기판 및 그 제조 방법 KR20080002434A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061274A KR20080002434A (ko) 2006-06-30 2006-06-30 액정 패널의 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061274A KR20080002434A (ko) 2006-06-30 2006-06-30 액정 패널의 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080002434A true KR20080002434A (ko) 2008-01-04

Family

ID=39214219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061274A KR20080002434A (ko) 2006-06-30 2006-06-30 액정 패널의 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080002434A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894024B2 (en) 2007-07-26 2011-02-22 Beijing Boe Optoelectronics Technology Co., Ltd. Liquid crystal panel
CN110854128A (zh) * 2019-03-15 2020-02-28 友达光电股份有限公司 阵列基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894024B2 (en) 2007-07-26 2011-02-22 Beijing Boe Optoelectronics Technology Co., Ltd. Liquid crystal panel
CN110854128A (zh) * 2019-03-15 2020-02-28 友达光电股份有限公司 阵列基板
CN110854128B (zh) * 2019-03-15 2022-04-19 友达光电股份有限公司 阵列基板

Similar Documents

Publication Publication Date Title
US8421973B2 (en) Liquid crystal display device
US8400588B2 (en) Liquid crystal display
KR101404548B1 (ko) 액정 표시 장치
US8358259B2 (en) Liquid crystal display device
TWI401512B (zh) 陣列基板及其製造方法與具有該陣列基板之液晶顯示裝置
US20150092132A1 (en) Thin film transistor array panel, liquid crystal display and manufacturing method of thin film transistor array panel
US8842248B2 (en) Display device
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
US8304768B2 (en) Thin film transistor array substrate and method for manufacturing the same
US7312840B1 (en) Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof
US6288765B1 (en) Liquid crystal display device having improved thickness uniformity
US20130342780A1 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
US9494838B2 (en) Liquid crystal display device
KR20080002434A (ko) 액정 패널의 어레이 기판 및 그 제조 방법
KR101350407B1 (ko) 횡전계형 액정표시장치
JP4131520B2 (ja) 液晶表示装置
KR100484948B1 (ko) 횡전계 방식의 액정표시장치
US8451406B2 (en) Color filter array panel, manufacturing method thereof, and liquid crystal display including the same
KR20080002435A (ko) 액정 패널의 어레이 기판 및 그 제조 방법
KR20150137278A (ko) 어레이 기판 및 이를 포함하는 액정 표시 장치
KR102272422B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100857134B1 (ko) 티엔 모드 액정표시장치와 그 어레이기판 및 그액정표시장치의 제조방법
KR101221351B1 (ko) 어레이기판에 블랙매트릭스가 형성되는 액정표시소자
KR101108383B1 (ko) 액정표시패널 및 그 제조방법
KR101031760B1 (ko) 액정표시장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130702

Effective date: 20140820