JP2012137685A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2012137685A
JP2012137685A JP2010291227A JP2010291227A JP2012137685A JP 2012137685 A JP2012137685 A JP 2012137685A JP 2010291227 A JP2010291227 A JP 2010291227A JP 2010291227 A JP2010291227 A JP 2010291227A JP 2012137685 A JP2012137685 A JP 2012137685A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
crystal display
disposed
colored layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010291227A
Other languages
English (en)
Inventor
Tetsuyuki Yamada
哲行 山田
Kiyoshi Shohara
潔 庄原
Koji Inoue
浩治 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2010291227A priority Critical patent/JP2012137685A/ja
Publication of JP2012137685A publication Critical patent/JP2012137685A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】表示品位の良好な液晶表示装置を提供する。
【解決手段】所定の間隔をおいて対向配置された第1基板及び第2基板と、前記第1基板の前記第2基板と対向する側に配置され、前記第2基板を支持し前記第2基板との間にセルギャップを形成するスペーサと、前記第1基板と前記第2基板との間の前記セルギャップに保持されるとともに、前記第1基板と前記第2基板とに間に形成される縦電界が印加される液晶層と、前記第1基板の前記第2基板と対向する側において各画素の周辺に配置され、前記第2基板から離間し前記第2基板との間に空隙を形成する壁部と、前記スペーサ及び前記壁部を覆う配向膜と、を備えたことを特徴とする液晶表示装置。
【選択図】 図3

Description

本発明の実施形態は、液晶表示装置に関する。
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
近年、液晶表示装置を使用した携帯端末機器や各種モニタにおいては、液晶表示パネルの前面にタッチパネルを配置し、直接画面に触れて操作できる製品が増加している。しかしながら、液晶表示パネルに指やペンなどで押圧する圧力を加えると、その部分がムラとして視認されやすいという問題点がある。これは、圧力が加わった液晶表示パネルの基板が変形し、基板間隔が変化することに伴って、液晶材料が流動することで周辺部分との光透過率に差が生じることにより発生する現象である。
特開2008−39955号公報
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
本実施形態によれば、
所定の間隔をおいて対向配置された第1基板及び第2基板と、前記第1基板の前記第2基板と対向する側に配置され、前記第2基板を支持し前記第2基板との間にセルギャップを形成するスペーサと、前記第1基板と前記第2基板との間の前記セルギャップに保持されるとともに、前記第1基板と前記第2基板とに間に形成される縦電界が印加される液晶層と、前記第1基板の前記第2基板と対向する側において各画素の周辺に配置され、前記第2基板から離間し前記第2基板との間に空隙を形成する壁部と、前記スペーサ及び前記壁部を覆う配向膜と、を備えたことを特徴とする液晶表示装置が提供される。
図1は、本実施形態における液晶表示装置の構成を模式的に示す図である。 図2は、図1に示した液晶表示パネルのうちのアレイ基板を対向基板の側から見た概略上面図である。 図3は、図1に示した液晶表示パネルのうちの3つの画素PX1乃至PX3を含む概略断面図である。 図4は、アレイ基板に形成された第2構成例の壁部を対向基板の側から見た概略上面図である。 図5は、アレイ基板に形成された第3構成例の壁部を対向基板の側から見た概略上面図である。 図6は、アレイ基板に形成された第4構成例の壁部を対向基板の側から見た概略上面図である。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本実施形態における液晶表示装置1の構成を模式的に示す図である。
すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3などを備えている。
液晶表示パネルLPNは、所定の間隔をおいて対向配置された第1基板としてのアレイ基板AR及び第2基板としての対向基板CTと、これらのアレイ基板ARと対向基板CTとの間のセルギャップに保持された図示しない液晶層と、を備えて構成されている。これらのアレイ基板ARと対向基板CTとは、シール材5によって貼り合わせられている。
このシール材5は、アレイ基板ARと対向基板CTとの間において、略矩形枠状に形成されている。シール材5の一部は欠落しており、液晶材料を注入するための注入口6が確保されている。注入口6は、封止材7によって封止されている。
このような液晶表示パネルLPNは、シール材5によって囲まれた内側に、画像を表示する略矩形状のアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。
また、本実施形態においては、液晶表示パネルLPNは、透過表示機能を有しており、液晶表示装置1は、液晶表示パネルLPNを照明するバックライト4を備えている。このバックライト4は、図示した例では、液晶表示パネルLPNの背面側つまりアレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
さらに、本実施形態においては、液晶表示装置1は、接触を検知して検知信号を出力するタッチパネルTPを備えている。このタッチパネルTPは、図示した例では、液晶表示パネルLPNの前面側、ここでは対向基板CTの外面に配置されている。なお、アレイ基板ARの外面が液晶表示パネルLPNの前面に相当する場合、タッチパネルTPは、アレイ基板ARの外面に配置される。つまり、タッチパネルTPは、アレイ基板ARの外面または対向基板CTの外面に配置可能である。このようなタッチパネルTPとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。
図2は、図1に示した液晶表示パネルLPNのうちのアレイ基板ARを対向基板CTの側から見た概略上面図である。
まず、アクティブエリアACTの構成について説明する。ここでは、特に第1方向Xに並んだ3つの画素PX1、PX2、PX3について説明する。アレイ基板ARは、第1方向Xに沿ってそれぞれ延出したゲート線G及び補助容量線C、第1方向Xと交差する第2方向Yに沿って延出したソース線S1、S2、S3、ゲート線G及びソース線S1に電気的に接続された第1スイッチング素子SW1、ゲート線G及びソース線S2に電気的に接続された第2スイッチング素子SW2、ゲート線G及びソース線S3に電気的に接続された第3スイッチング素子SW3、第1スイッチング素子SW1に電気的に接続された第1画素電極PE1、第2スイッチング素子SW2に電気的に接続された第2画素電極PE2、第3スイッチング素子SW3に電気的に接続された第3画素電極PE3、各画素PX1乃至PX3の周辺に配置された壁部WL、図示しない対向基板を支持するスペーサSPなどを備えている。
アクティブエリアACTにおいて、複数本のゲート線G及び補助容量線Cは、第2方向Yに沿って交互に並列配置されている。また、ソース線S1乃至S3を含む複数本のソース線Sは、第1方向に沿って並列配置されている。ゲート線G及び補助容量線Cとソース線Sとは略直交するため、これらは格子状に形成され、アクティブエリアACTにおいてブラックマトリクスを形成する。例えば、補助容量線Cとソース線S1、S2、S3とが成すマス目がそれぞれ画素PX1、PX2、PX3の開口部に相当する。なお、ゲート線Gとソース線S1、S2、S3とが成すマス目がそれぞれ画素PX1、PX2、PX3の開口部に相当する場合もある。
第1スイッチング素子SW1及び第1画素電極PE1は、画素PX1に対応して配置されている。第2スイッチング素子SW2及び第2画素電極PE2は、画素PX2に対応して配置されている。第3スイッチング素子SW3及び第3画素電極PE3は、画素PX3に対応して配置されている。
第1乃至第3スイッチング素子SW1乃至SW3は、同一構造であり、例えば、nチャネル薄膜トランジスタ(TFT)によって構成されている。ここでは、第1スイッチング素子SW1の構造について説明し、第2スイッチング素子SW2及び第3スイッチング素子SW3の構造については説明を省略する。
第1スイッチング素子SW1は、半導体層SCを備えている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている例について説明する。
第1スイッチング素子SW1のゲート電極WGは、ゲート線Gに電気的に接続されている。図示した例では、ゲート電極WGはゲート線Gと一体的に形成されている。第1スイッチング素子SW1のソース電極WSは、ソース線S1に電気的に接続されている。図示した例では、ソース電極WSはソース線S1と一体に形成されている。
ゲート電極WG、ゲート線G、補助容量線Cなどは、同一の導電材料を用いて同一工程で形成可能である。ソース電極WS、ドレイン電極WD、ソース線S1などは、同一の導電材料を用いて同一工程で形成可能である。これらのゲート電極WGやソース電極WSなどは、例えばアルミニウム、モリブデン、タングステン、チタン、タンタル、クロムなどの低抵抗な導電材料によって形成されている。ここに示した導電材料は、いずれも光の透過率が極めて低い(あるいはほとんど透過率がゼロである)遮光性の材料である。
第1スイッチング素子SW1の上には、第1着色層CF1が配置されている。この第1着色層CF1は、例えば、緑色(G)に着色された樹脂材料によって形成されている。第1画素電極PE1は、第1着色層CF1の上に配置され、第1着色層CF1に形成されたコンタクトホールCH1を介して第1スイッチング素子SW1のドレイン電極WDと電気的に接続されている。
第2スイッチング素子SW2の上には、第2着色層CF2が配置されている。この第2着色層CF2は、第1着色層CF1とは異なる色、例えば、赤色(R)に着色された樹脂材料によって形成されている。第2画素電極PE2は、第2着色層CF2の上に配置され、第2着色層CF2に形成されたコンタクトホールCH2を介して第2スイッチング素子SW2のドレイン電極WDと電気的に接続されている。
第3スイッチング素子SW3の上には、第3着色層CF3が配置されている。この第3着色層CF3は、第1着色層CF1及び第2着色層CF2とは異なる色、例えば、青色(B)に着色された樹脂材料によって形成されている。第3画素電極PE3は、第3着色層CF3の上に配置され、第3着色層CF3に形成されたコンタクトホールCH3を介して第3スイッチング素子SW3のドレイン電極WDと電気的に接続されている。
図示した例では、第1着色層CF1は、格子状に形成され、画素PX1に対応した領域のみならず、第1方向Xに沿った各補助容量線Cの上にも配置されている。第2着色層CF2は、第1着色層CF1によって囲まれた領域のうち、画素PX2に対応した領域に配置されている。第3着色層CF3は、第1着色層CF1によって囲まれた領域のうち、画素PX3に対応した領域に配置されている。
壁部WLは、各画素PX1乃至PX3を囲む略矩形枠状に形成されている。特に、この第1構成例では、壁部WLは、途中で途切れることがない閉ループ状である。
スペーサSPは、例えば、第1着色層CF1の上に形成されている。このようなスペーサSPは、補助容量線Cなどの配線の直上に位置している。
次に、液晶表示パネルLPNの構造について、以下により詳細に説明する。
図3は、図1に示した液晶表示パネルLPNのうちの3つの画素PX1乃至PX3を含む概略断面図である。
アレイ基板ARは、プラスチック基板やガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。アレイ基板ARは、第1絶縁基板10の上に、第1乃至第3スイッチング素子SW1乃至SW3、第1乃至第3画素電極PE1乃至PE3などを備えている。
第1乃至第3スイッチング素子SW1乃至SW3のそれぞれの半導体層SCは、第1絶縁基板10の上に形成されている。この半導体層SCは、チャネル領域SCCを挟んだ両側にそれぞれソース領域SCS及びドレイン領域SCDを有している。半導体層SCは、ゲート絶縁膜11によって覆われている。また、ゲート絶縁膜11は、第1絶縁基板10の上にも配置されている。なお、第1絶縁基板10と半導体層SC及びゲート絶縁膜11との間には、絶縁膜であるアンダーコート層が介在していても良い。
ゲート電極WGは、ゲート絶縁膜11の上に形成され、半導体層SCのチャネル領域SCCの直上に位置している。ゲート電極WGは、層間絶縁膜12によって覆われている。また、この層間絶縁膜12は、ゲート絶縁膜11の上にも配置されている。これらのゲート絶縁膜11及び層間絶縁膜12は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。
第1乃至第3スイッチング素子SW1乃至SW3のそれぞれのソース電極WS及びドレイン電極WDは、層間絶縁膜12の上に形成されている。ソース電極WSは、ゲート絶縁膜11及び層間絶縁膜12を貫通するコンタクトホールを通して半導体層SCのソース領域SCSにコンタクトしている。ドレイン電極WDは、ゲート絶縁膜11及び層間絶縁膜12を貫通するコンタクトホールを通して半導体層SCのドレイン領域SCDにコンタクトしている。
画素PX1において、第1着色層CF1は、第1スイッチング素子SW1のソース電極WS及びドレイン電極WDを覆うとともに、層間絶縁膜12の上にも配置されている。この第1着色層CF1には、第1スイッチング素子SW1のドレイン電極WDに到達するコンタクトホールCH1が形成されている。第1画素電極PE1は、第1着色層CF1の上に形成され、コンタクトホールCH1を介して第1スイッチング素子SW1のドレイン電極WDとコンタクトしている。
画素PX2において、第2着色層CF2は、第2スイッチング素子SW2のソース電極WS及びドレイン電極WDを覆うとともに、層間絶縁膜12の上にも配置されている。この第2着色層CF2には、第2スイッチング素子SW2のドレイン電極WDに到達するコンタクトホールCH2が形成されている。第2画素電極PE2は、第2着色層CF2の上に形成され、コンタクトホールCH2を介して第2スイッチング素子SW2のドレイン電極WDとコンタクトしている。
画素PX3において、第3着色層CF3は、第3スイッチング素子SW3のソース電極WS及びドレイン電極WDを覆うとともに、層間絶縁膜12の上にも配置されている。この第3着色層CF3には、第3スイッチング素子SW3のドレイン電極WDに到達するコンタクトホールCH3が形成されている。第3画素電極PE3は、第3着色層CF3の上に形成され、コンタクトホールCH3を介して第3スイッチング素子SW3のドレイン電極WDとコンタクトしている。
なお、これらの第1乃至第3着色層CF1乃至CF3は、透明絶縁膜であるオーバーコート層によって覆われていても良い。この場合、第1乃至第3着色層CF1乃至CF3と、第1乃至第3画素電極PE1乃至PE3との間に、オーバーコート層が介在する。
第1乃至第3画素電極PE1乃至PE3は、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する導電材料によって形成されている。これらの第1乃至第3画素電極PE1乃至PE3は、第1配向膜14によって覆われている。すなわち、第1配向膜14は、アレイ基板ARの対向基板CTと向かい合う側の表面、つまり、液晶層LQに接する面に配置されている。
このようなアレイ基板ARの対向基板CTと対向する側には、スペーサSPが配置されている。このスペーサSPは、対向基板CTを支持し、アレイ基板ARと対向基板CTとの間にセルギャップを形成している。図示した例では、スペーサSPは、第1着色層CF1の上に配置されている。このようなスペーサSPは、例えば、樹脂材料によって形成されている。また、スペーサSPは、第1配向膜14によって覆われている。スペーサSPの上面あるいは対向基板CTを支持する支持面も第1配向膜14によって覆われており、後述する対向基板CT側の第2配向膜31と接触している。
また、アレイ基板ARの対向基板CTと対向する側において画素PX1乃至PX3の各々の周辺には、壁部WLが配置されている。この壁部WLは、対向基板CTから離間しており、対向基板CTとの間に空隙GPを形成している。図示した例では、壁部WLは、第1乃至第3画素電極PE1乃至PE3の各々の周縁に沿って配置されている。また、壁部WLは、スペーサSPと同様に、第1配向膜14によって覆われている。上記の空隙GPは、壁部WLの上面を覆う第1配向膜14と後述する第2配向膜31との間に形成される。
このような壁部WLを形成する材料には特に制限は無く、ポジ型あるいはネガ型のいずれの樹脂材料によっても形成可能であり、あるいは、アクリル系樹脂材料やノボラック系樹脂材料などの少なくとも露光プロセスを用いてパターニングできる感光性樹脂材料であれば使用可能である。また、壁部WLは、スペーサSPと同一材料によって形成することも可能である。
壁部WLが配置される位置について、より具体的に説明する。すなわち、壁部WLは、第1着色層CF1と第2着色層CF2との境界(つまり、画素PX1と画素PX2との境界)上、第2着色層CF2と第3着色層CF3との境界(つまり、画素PX2と画素PX3との境界)上、及び、第3着色層CF3と第1着色層CF1との境界(つまり、画素PX3と画素PX1との境界)上にそれぞれ位置している。
このとき、壁部WLは、第1画素電極PE1の周縁とこれに隣接する第2画素電極PE2の周縁とに跨って配置され、同様に、第2画素電極PE2の周縁とこれに隣接する第3画素電極PE3の周縁とに跨って配置され、第3画素電極PE3の周縁とこれに隣接する第1画素電極PE1の周縁とに跨って配置されている。
但し、壁部WLの幅については、開口部にはみ出さないように設計することが望ましく、この条件を満たしていれば所望の幅に設定することが可能となる。
アレイ基板ARのアクティブエリアACTの外側においては、遮光層BMが配置され、さらにその外側にはシール材5が配置されている。遮光層BMは、例えば、黒色に着色された樹脂材料によって形成されている。シール材5は、例えば、熱硬化型あるいは紫外線硬化型などの各種樹脂材料などによって形成されている。
一方、液晶表示パネルLPNの対向基板CTは、プラスチック基板やガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。この対向基板CTは、第2絶縁基板30の上に、対向電極CEなどを備えている。
対向電極CEは連続膜であり、アクティブエリアACTにおいては、液晶層LQを介して各画素電極PEと対向している。また、この対向電極CEは、アクティブエリアACTの外側にも延在し、シール材5よりも外側において図示しない導電部材を介してアレイ基板ARの側から所定の電圧が印加される。このような対向電極CEは、ITOやIZOなどの光透過性を有する導電材料によって形成されている。
対向電極CEの表面は、第2配向膜31によって覆われている。すなわち、第2配向膜31は、対向基板CTのアレイ基板ARと向かい合う側の表面、つまり液晶層LQに接する面に配置されている。第1配向膜14及び第2配向膜31は、例えば、ポリイミドによって形成されている。
上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜14及び第2配向膜31が対向するように配置されている。このとき、アレイ基板ARの第1配向膜14と対向基板CTの第2配向膜31との間には、スペーサSPが配置され、これにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態でシール材5によって貼り合わせられている。
液晶層LQは、上述したセルギャップに封入されている。すなわち、液晶層LQは、アレイ基板ARの画素電極PEと対向基板CTの対向電極CEとの間に保持された液晶材料によって構成されている。液晶層LQと画素電極PEとの間には、第1配向膜14が介在している。液晶層LQと対向電極CEとの間には、第2配向膜31が介在している。このような液晶層LQには、アレイ基板ARと対向基板CTとの間に形成される縦電界が印加される。この縦電界は、第1乃至第3画素電極PE1乃至PE3と対向電極CEとの間の電位差によって形成され、アレイ基板ARあるいは対向基板CTの法線と略平行な方向に沿っている。
液晶表示パネルLPNの一方の外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面には、第1偏光板PL1などの光学素子が接着剤などにより貼付されている。また、液晶表示パネルLPNの他方の外面、つまり、対向基板CTを構成する第2絶縁基板30の外面には、第2偏光板PL2などの光学素子が接着剤などにより貼付されている。
図3に示した例では、スペーサSP及び壁部WLは、アレイ基板ARに備えられたが、対向基板CTに備えられていても良く、この場合には、スペーサSP及び壁部WLは、第2配向膜31によって覆われる。また、図3に示した例では、第1乃至第3着色層CF1乃至CF3がアレイ基板に備えられたカラーフィルタ・オン・アレイ(COA)構造の液晶表示パネルLPNについて説明したが、第1乃至第3着色層CF1乃至CF3は、対向基板に備えられていても良い。また、ここでは、液晶表示パネルLPNが透過表示機能を有する構成について説明したが、液晶表示パネルLPNが反射表示機能を有する構成であっても良いし、透過表示機能及び反射表示機能の双方を有する構成であっても良い。
次に、上述した液晶表示パネルLPNの製造方法について簡単に説明する。
まず、第1絶縁基板10の上に第1乃至第3スイッチング素子SW1乃至SW3、ゲート絶縁膜11、層間絶縁膜12などを形成する。その後、第1乃至第3スイッチング素子SW1乃至SW3などの上に、緑色に着色されたレジスト液をスピンナーにより塗布し、約90℃で約5分間プリベークし、所定パターンのフォトマスクを用いて、150mJ/cmの強度の紫外線により露光する。その後、約0.1重量%のテトラメチルアンモニウムハイドライド(TMAH)水溶液を用いて約40秒間現像し、さらに水洗した後に、約200℃で1時間ほどポストベークをすることによって、緑色の第1着色層CF1を形成する。
その後、赤色に着色されたレジスト液を用いて同様の手法により赤色の第2着色層CF2を形成し、さらに、青色に着色されたレジスト液を用いて同様の手法により青色の第3着色層CF3を形成する。なお、これらの第1乃至第3着色層CF1乃至CF3を形成する過程では、それぞれコンタクトホールCH1乃至CH3も形成される。その後、黒色に着色されたレジスト液を用いて同様の手法により黒色の遮光層BMを形成する。
続いて、第1乃至第3着色層CF1乃至CF3の上に、スパッタリング法によりITOを堆積し、このITOを所定パターンのフォトマスクを用いてパターンニングすることにより第1乃至第3画素電極PE1乃至PE3を形成する。
続いて、第1乃至第3画素電極PE1乃至PE3などの上に、レジスト液をスピンナーにより塗布し、所定パターンのフォトマスクを用いてパターニングを行うことによって、スペーサSPを形成する。さらに、第1乃至第3画素電極PE1乃至PE3などの上に、レジスト液をスピンナーにより塗布し、所定パターンのフォトマスクを用いてパターニングを行うことによって、壁部WLを形成する。
なお、スペーサSPと壁部WLとを同一材料を使用して同一工程でパターニングすることも可能であり、この場合には、工程数を削減することが可能となる。このように、高さの異なるスペーサSP及び壁部WLを一括して形成する場合には、ハーフトーン露光などの手法が適用される。
続いて、第1乃至第3画素電極PE1乃至PE3、スペーサSP、壁部WLなどの上にポリイミドからなる配向膜材料を塗布した後に、配向処理を施すことにより、第1配向膜14を形成する。
一方で、第2絶縁基板30の上に、スパッタリング法によりITOを堆積し、対向電極CEを形成する。その後、ポリイミドからなる配向膜材料を基板全面に塗布した後に、配向処理を施すことにより第2配向膜31を形成する。
続いて、対向基板CTの外周周辺部にシール材5を塗布する。このとき、シール材5は、注入口6を形成するように塗布される。そして、アレイ基板ARと対向基板CTとをシール材5により貼り合わせ、枚葉方式の封着治具に入れて排気を行い、約170℃の硬化温度にて30分焼成することにより空状態のセルが完成する。
続いて、カイラル材が添加されたネマティック液晶材料を、注入口6からセル内に真空注入し、注入口6を封止材7としての紫外線硬化型樹脂材料を用いて封止し、液晶表示パネルLPNが得られる。その後、液晶表示パネルLPNの両側にそれぞれ第1偏光板PL1及び第2偏光板PL2を配置する。また、アレイ基板ARには、駆動ICチップ2やフレキシブル配線基板3などが実装される。そして、バックライト4やタッチパネルTPとともに組み立てられ、液晶表示装置1が完成する。
このような第1構成例によれば、液晶表示パネルLPNにおいて、壁部WLは、液晶層LQを構成する液晶材料に対して障害となり、液晶材料の流動を抑制するものである。このため、液晶表示パネルLPNに押圧する圧力などが加わった際に、液晶材料の流動が抑制されるため、その周辺領域との光透過率の差を低減することができ、表示ムラが視認されにくくなる。したがって、良好な表示品位を得ることが可能となる。
次に、本実施形態における液晶表示パネルLPNに適用可能な壁部WLの他の形状について説明する。
図4は、アレイ基板ARに形成された第2構成例の壁部WLを対向基板CTの側から見た概略上面図である。
すなわち、壁部WLは、各画素PX1乃至PX3を囲む略矩形枠状に形成され、その一部に切欠CPが形成されている。図示した例では、画素PX1を囲む壁部WLに切欠CPが形成されている。このような切欠CPは、画素PX1とその外部とを繋ぐパスとなる。また、画素PX1の第2方向Yに隣接する他の画素を囲む壁部WLにも同様の切欠CPが形成されており、画素PX1を囲む壁部WLの切欠CPと向かい合っている。
このような第2構成例によれば、液晶表示パネルLPNを製造する過程で、空状態のセル内に液晶材料を真空注入する際、壁部WLを乗り越える液晶材料の注入経路に加えて、切欠CPを介した液晶材料の注入経路が確保されるため、第1構成例と比較して、液晶材料の注入時間を短縮することが可能となる。
図5は、アレイ基板ARに形成された第3構成例の壁部WLを対向基板CTの側から見た概略上面図である。
すなわち、壁部WLは、各画素PX1乃至PX3を囲む略矩形枠状に形成されているが、複数の切欠CPX及びCTYが形成されている点で、第1構成例及び第2構成例と相違している。ここでは、1画素を囲む壁部WLの四方に切欠CPX及びCTYが形成されている。
切欠CPXは、第1方向Xに隣接する画素間を繋ぐパスとなる。また、切欠CPYは、画素とその外部とを繋ぐパス、あるいは、第2方向Yに隣接する画素間を繋ぐパスとなる。また、複数の切欠CPXは第1方向Xに沿って同一直線上に位置しており、同様に、複数の切欠CPYは第2方向Yに沿って同一直線上に位置している。
このような第3構成例によれば、第2構成例と比較して、さらに液晶材料の注入時間を短縮することが可能となる。
図6は、アレイ基板ARに形成された第4構成例の壁部WLを対向基板CTの側から見た概略上面図である。
すなわち、壁部WLは、各画素PX1乃至PX3を囲む略矩形枠状に形成されているが、切欠CPX及びCTYが形成された位置に対向して、切欠が形成されていない壁部WLが位置する点で、第1乃至第3構成例と相違している。
図示した例では、画素PX2を囲む壁部WLには、向かい合う辺にそれぞれ切欠CPXが形成されており、ここでは、これらの切欠CPXは、第1方向Xに沿って同一直線上に位置している。このような切欠CPXは、それぞれ画素PX2と画素PX1あるいは画素PX3とを繋ぐパスとなる。画素PX1を囲む壁部WLにおいては、切欠CPXと対向する位置には、切欠が形成されていない壁部WLが位置している。また、画素PX3を囲む壁部WLにおいては、切欠CPXと対向する位置には、切欠が形成されていない壁部WLが位置している。
また、図示した例では、画素PX2を囲む壁部WLには、向かい合う辺にそれぞれ切欠CPYが形成されており、ここでは、これらの切欠CPYは、第2方向Yに沿って同一直線上に位置している。このような切欠CPYは、画素PX2とその外部とを繋ぐパス、あるいは、画素PX2と第2方向Yに隣接した画素とを繋ぐパスとなる。画素PX2と第2方向Yに隣接する画素を囲む壁部WLにおいては、切欠CPYと対向する位置には、切欠が形成されていない壁部WLが位置している。
このような第4構成例によれば、上記の各構成例と同様に、液晶材料の注入経路を確保して、液晶材料の注入時間を短縮することが可能となる。これに加えて、液晶表示パネルLPNに押圧する圧力などが加わった際に、たとえ切欠CPXあるいは切欠CPYを介して液晶材料が流動したとしても、その液晶材料の流動方向には壁部WLが位置しているため、更なる液晶材料の流動を抑制することが可能となる。
(比較例)
上述の本実施形態と同様の工法で液晶表示装置を作成したが、壁部を形成しなかった。その結果、指やペンなどで液晶表示パネルLPNに圧力を加えると、その部分がムラとして視認された。
以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…液晶表示装置
LPN…液晶表示パネル
AR…アレイ基板 CT…対向基板 LQ…液晶層
SP…スペーサ
WL…壁部
CP(CPX、CPY)…切欠
PX1…画素 SW1…第1スイッチング素子 PE1…第1画素電極
CF1…第1着色層
PX2…画素 SW2…第2スイッチング素子 PE2…第2画素電極
CF2…第2着色層
PX3…画素 SW3…第3スイッチング素子 PE3…第3画素電極
CF3…第3着色層
CE…対向電極
TP…タッチパネル

Claims (9)

  1. 所定の間隔をおいて対向配置された第1基板及び第2基板と、
    前記第1基板の前記第2基板と対向する側に配置され、前記第2基板を支持し前記第2基板との間にセルギャップを形成するスペーサと、
    前記第1基板と前記第2基板との間の前記セルギャップに保持されるとともに、前記第1基板と前記第2基板とに間に形成される縦電界が印加される液晶層と、
    前記第1基板の前記第2基板と対向する側において各画素の周辺に配置され、前記第2基板から離間し前記第2基板との間に空隙を形成する壁部と、
    前記スペーサ及び前記壁部を覆う配向膜と、
    を備えたことを特徴とする液晶表示装置。
  2. 前記第1基板は、
    各画素に配置された第1乃至第3スイッチング素子と、
    前記第1スイッチング素子の上に配置された第1着色層、前記第2スイッチング素子の上に配置された第2着色層、及び、前記第3スイッチング素子の上に配置された第3着色層と、
    前記第1着色層の上に配置され前記第1スイッチング素子と電気的に接続された第1画素電極、前記第2着色層の上に配置され前記第2スイッチング素子と電気的に接続された第2画素電極、及び、前記第3着色層の上に配置され前記第3スイッチング素子と電気的に接続された第3画素電極と、を備え、
    前記壁部は、前記第1乃至第3画素電極の各々の周縁に沿って配置されたことを特徴とする請求項1に記載の液晶表示装置。
  3. 前記壁部は、前記第1着色層と前記第2着色層との境界上、前記第2着色層と前記第3着色層との境界上、及び、前記第3着色層と前記第1着色層との境界上にそれぞれ位置していることを特徴とする請求項2に記載の液晶表示装置。
  4. 前記壁部は、前記第1画素電極の周縁とこれに隣接する前記第2画素電極の周縁とに跨って配置され、前記第2画素電極の周縁とこれに隣接する前記第3画素電極の周縁とに跨って配置され、前記第3画素電極の周縁とこれに隣接する前記第1画素電極の周縁とに跨って配置されたことを特徴とする請求項2乃至3のいずれか1項に記載の液晶表示装置。
  5. 前記壁部は、前記スペーサと同一材料によって形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。
  6. 前記壁部は、各画素を囲む略矩形枠状に形成され、その一部に切欠が形成されたことを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。
  7. 前記壁部に形成された前記切欠は、同一直線上に位置していることを特徴とする請求項6に記載の液晶表示装置。
  8. 前記切欠が形成された位置に対向して、切欠が形成されていない前記壁部が位置することを特徴とする請求項6に記載の液晶表示装置。
  9. 前記第1基板の外面または前記第2基板の外面にタッチパネルが配置されたことを特徴とする請求項1乃至8のいずれか1項に記載の液晶表示装置。
JP2010291227A 2010-12-27 2010-12-27 液晶表示装置 Withdrawn JP2012137685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010291227A JP2012137685A (ja) 2010-12-27 2010-12-27 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010291227A JP2012137685A (ja) 2010-12-27 2010-12-27 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2012137685A true JP2012137685A (ja) 2012-07-19

Family

ID=46675132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010291227A Withdrawn JP2012137685A (ja) 2010-12-27 2010-12-27 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2012137685A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488015A (zh) * 2013-06-26 2014-01-01 友达光电股份有限公司 像素结构及具有此像素结构的显示面板
JP2018136381A (ja) * 2017-02-20 2018-08-30 株式会社Jvcケンウッド 液晶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488015A (zh) * 2013-06-26 2014-01-01 友达光电股份有限公司 像素结构及具有此像素结构的显示面板
JP2018136381A (ja) * 2017-02-20 2018-08-30 株式会社Jvcケンウッド 液晶装置
JP7055271B2 (ja) 2017-02-20 2022-04-18 株式会社Jvcケンウッド 液晶装置

Similar Documents

Publication Publication Date Title
JP6162322B2 (ja) 表示装置
JP5571759B2 (ja) 液晶表示素子及びその製造方法
JP5095858B2 (ja) 液晶表示装置及びその製造方法
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
US9136281B2 (en) Display device
KR101992884B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101799492B1 (ko) 액정표시장치
JP5526085B2 (ja) 液晶表示装置
WO2014148187A1 (ja) 表示パネル、及び表示パネルの製造方法
JP2014032346A (ja) 液晶表示パネル
JP2017111327A (ja) 液晶表示装置
KR101362960B1 (ko) 액정표시장치와 그 제조방법
JP2017191276A (ja) 液晶表示装置
JP5771550B2 (ja) 液晶表示装置
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US8477278B1 (en) Liquid crystal display panel
KR20130030975A (ko) 액정표시장치
JP2017111328A (ja) 液晶表示装置
JP2013007769A (ja) 液晶表示装置
JPWO2012124662A1 (ja) 液晶表示装置
JPWO2012124699A1 (ja) 液晶表示装置
JP2012137685A (ja) 液晶表示装置
JP5450516B2 (ja) 液晶表示装置
JP2009169162A (ja) 液晶表示装置
WO2013122184A1 (ja) 液晶ディスプレイの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130711

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140304