JP2007114808A - 薄膜半導体装置及び液晶表示装置とこれらの製造方法 - Google Patents
薄膜半導体装置及び液晶表示装置とこれらの製造方法 Download PDFInfo
- Publication number
- JP2007114808A JP2007114808A JP2007005103A JP2007005103A JP2007114808A JP 2007114808 A JP2007114808 A JP 2007114808A JP 2007005103 A JP2007005103 A JP 2007005103A JP 2007005103 A JP2007005103 A JP 2007005103A JP 2007114808 A JP2007114808 A JP 2007114808A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- thin film
- pixel
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】遮光帯5は、第一の導電層からなり少なくとも一部がゲート配線に使用されている。ゲート電極Gは、第一の導電層とは異なる第二の導電層からなる。ゲート配線に使用される第一の導電層と、ゲート電極Gになる第二の導電層とが、各画素内で互いにコンタクトGCNを介して電気的に接続されている。ゲート電極Gになる第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内でゲート配線に使用される第一の導電層と電気的に接続されている。補助容量13は第一の導電層の上に重ねて形成されている。
【選択図】図2
Description
Claims (12)
- 互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素とを絶縁性の基板上に備え、
各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、
該薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されている
薄膜半導体装置において、
前記遮光帯は、第一の導電層からなり少なくとも一部が該ゲート配線に使用され、
前記ゲート電極は、第一の導電層とは異なる第二の導電層からなり、
ゲート配線に使用される該第一の導電層と、ゲート電極になる該第二の導電層とが、各画素内で互いに電気的に接続され、
前記ゲート電極になる第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内で該ゲート配線に使用される該第一の導電層と電気的に接続されており、
前記補助容量は該第一の導電層の上に重ねて形成されていることを特徴とする薄膜半導体装置。 - 前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層からなり、
前記下側遮光層が第一の導電層として該ゲート配線に使用されており、前記上側遮光層は一定電位に保持された第三の導電層からなることを特徴とする請求項1記載の薄膜半導体装置。 - 前記補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続されていることを特徴とする請求項1記載の薄膜半導体装置。
- 所定の間隙を介して互いに接合した一対の基板と、該間隙に保持された液晶とからなり、
一方の基板は、互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素を有する一方、他方の基板は各画素に対向する電極を有し、
各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、
該薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されている液晶表示装置において、
前記遮光帯は、第一の導電層からなり少なくとも一部が該ゲート配線に使用され、
前記ゲート電極は、第一の導電層とは異なる第二の導電層からなり、
ゲート配線に使用される該第一の導電層と、ゲート電極になる該第二の導電層とが、各画素内で互いに電気的に接続され、
前記ゲート電極になる第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内で該ゲート配線に使用される該第一の導電層と電気的に接続されており、
前記補助容量は該第一の導電層の上に重ねて形成されていることを特徴とする液晶表示装置。 - 前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層からなり、
前記下側遮光層が第一の導電層として該ゲート配線に使用されており、前記上側遮光層は一定電位に保持された第三の導電層からなることを特徴とする請求項4記載の液晶表示装置。 - 前記補助容量は、誘電体を上側下側一対の電極で挟んだ構造を有し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続されていることを特徴とする請求項4記載の液晶表示装置。
- 互いに交差する複数の信号配線及びゲート配線と、両配線の各交差部に配された画素とを絶縁性の基板上に備え、各画素は、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを含み、該薄膜トランジスタのソースは該信号配線に接続され、ドレインは該画素電極に接続され、ゲート電極は該ゲート配線に接続されている薄膜半導体装置の製造方法において、
前記遮光帯は、第一の導電層で形成すると共に少なくともその一部を該ゲート配線に使用し、
前記ゲート電極は、第一の導電層とは異なる第二の導電層で形成し、
ゲート配線に使用する該第一の導電層とゲート電極になる該第二の導電層とを各画素内で互いに電気的に接続する際、
前記ゲート電極になる第二の導電層を各画素毎に分断すると共に、分断した個々の第二の導電層の部分を各画素内で該ゲート配線に使用する該第一の導電層と電気的に接続し、
前記補助容量は該第一の導電層の上に重ねて形成することを特徴とする薄膜半導体装置の製造方法。 - 前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層で形成し、
前記下側遮光層が第一の導電層として該ゲート配線に使用されており、前記上側遮光層は一定電位に保持された第三の導電層で形成することを特徴とする請求項7記載の薄膜半導体装置の製造方法。 - 前記補助容量は、誘電体を上側下側一対の電極で挟んで形成され、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続されていることを特徴とする請求項7記載の薄膜半導体装置の製造方法。
- 所定の間隙を介して互いに接合した一対の基板と、該間隙に保持された液晶とからなり、一方の基板には互いに交差する複数の信号配線及びゲート配線と両配線の各交差部に配された画素を形成する一方、他方の基板には各画素に対向する電極を形成し、各画素には、少なくとも画素電極と、これを駆動する薄膜トランジスタと、該薄膜トランジスタを外光から遮蔽する遮光帯と、該薄膜トランジスタを介して信号配線から該画素電極に書き込まれた信号電荷を保持する補助容量とを形成し、該薄膜トランジスタのソースを該信号配線に接続し、ドレインを該画素電極に接続し、ゲート電極を該ゲート配線に接続する液晶表示装置の製造方法において、
前記遮光帯は、第一の導電層で形成すると共に少なくともその一部を該ゲート配線に使用し、
前記ゲート電極は、第一の導電層とは異なる第二の導電層で形成し、
ゲート配線に使用する該第一の導電層とゲート電極になる該第二の導電層とを各画素内で互いに電気的に接続する際、
前記ゲート電極になる第二の導電層を各画素毎に分断すると共に、分断した個々の第二の導電層の部分を各画素内で該ゲート配線に使用する該第一の導電層と電気的に接続し、
前記補助容量は該第一の導電層の上に重ねて形成することを特徴とする液晶表示装置の製造方法。 - 前記遮光帯は、該薄膜トランジスタを上下の両方から遮蔽する上側遮光層及び下側遮光層で形成し、
前記下側遮光層が第一の導電層として該ゲート配線に使用されており、前記上側遮光層は一定電位に保持された第三の導電層で形成することを特徴とする請求項10記載の液晶表示装置の製造方法。 - 前記補助容量は、誘電体を上側下側一対の電極で挟んで形成し、下側電極が画素電極と同電位に接続され、上側電極が一定電位に接続されていることを特徴とする請求項10記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005103A JP4007412B2 (ja) | 2007-01-12 | 2007-01-12 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005103A JP4007412B2 (ja) | 2007-01-12 | 2007-01-12 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028859A Division JP3960314B2 (ja) | 2004-02-05 | 2004-02-05 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007114808A true JP2007114808A (ja) | 2007-05-10 |
JP4007412B2 JP4007412B2 (ja) | 2007-11-14 |
Family
ID=38096960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007005103A Expired - Lifetime JP4007412B2 (ja) | 2007-01-12 | 2007-01-12 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4007412B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019187069A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | トランジスタおよび表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823100A (ja) * | 1994-07-07 | 1996-01-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11298002A (ja) * | 1998-04-07 | 1999-10-29 | Hitachi Ltd | 液晶表示装置 |
JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
JP2001144301A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2007
- 2007-01-12 JP JP2007005103A patent/JP4007412B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823100A (ja) * | 1994-07-07 | 1996-01-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11298002A (ja) * | 1998-04-07 | 1999-10-29 | Hitachi Ltd | 液晶表示装置 |
JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
JP2001144301A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019187069A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | トランジスタおよび表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4007412B2 (ja) | 2007-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
US6927809B2 (en) | Active matrix substrate and display device | |
US6259200B1 (en) | Active-matrix display apparatus | |
JP4179393B2 (ja) | 表示装置及びその製造方法 | |
JP3992797B2 (ja) | 液晶表示装置 | |
JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
US8309960B2 (en) | Display device | |
JP5638833B2 (ja) | 画像表示装置及びその製造方法 | |
WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
JPH1031235A (ja) | 液晶表示装置 | |
JP2008305843A (ja) | 半導体装置およびその製造方法 | |
JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
JPH1048663A (ja) | 液晶表示装置 | |
US7388625B2 (en) | Thin-film transistor array substrate and liquid crystal display device | |
JPH10123567A (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
JP2000284723A (ja) | 表示装置 | |
WO2018168767A1 (ja) | 液晶表示装置 | |
JP4007412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
JP3960314B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
JPH06160900A (ja) | 液晶表示装置 | |
JP2008216940A (ja) | 電気光学装置の製造方法 | |
JP2002297058A (ja) | アクティブマトリクス型表示装置 | |
KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070202 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4007412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |