JP2000164875A - 液晶表示装置用薄膜トランジスタ基板およびその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板およびその製造方法Info
- Publication number
- JP2000164875A JP2000164875A JP10335834A JP33583498A JP2000164875A JP 2000164875 A JP2000164875 A JP 2000164875A JP 10335834 A JP10335834 A JP 10335834A JP 33583498 A JP33583498 A JP 33583498A JP 2000164875 A JP2000164875 A JP 2000164875A
- Authority
- JP
- Japan
- Prior art keywords
- shielding film
- film transistor
- thin film
- light
- lower light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴチャネル部への光入射をほぼ完全に防
止し得るＴＦＴ基板構造を提供する。 【解決手段】 透明絶縁性基板１上に形成された下部遮
光膜３と、該下部遮光膜上方に形成される薄膜トランジ
スタ（ＴＦＴ）１２と、該薄膜トランジスタ上方に形成
される上部遮光膜１４とを有する液晶表示装置用薄膜ト
ランジスタ基板において、ＴＦＴ１２のチャネル部側面
方向に少なくとも前記下部遮光膜３及び上部遮光膜１４
のいずれか一方が延在するように、例えば、基板１に凹
部２を設け、該凹部２内壁面全面に下部遮光膜３を形成
し、ＴＦＴのチャネル部が下部遮光膜上に形成される凹
部内に埋設するよう形成する。
止し得るＴＦＴ基板構造を提供する。 【解決手段】 透明絶縁性基板１上に形成された下部遮
光膜３と、該下部遮光膜上方に形成される薄膜トランジ
スタ（ＴＦＴ）１２と、該薄膜トランジスタ上方に形成
される上部遮光膜１４とを有する液晶表示装置用薄膜ト
ランジスタ基板において、ＴＦＴ１２のチャネル部側面
方向に少なくとも前記下部遮光膜３及び上部遮光膜１４
のいずれか一方が延在するように、例えば、基板１に凹
部２を設け、該凹部２内壁面全面に下部遮光膜３を形成
し、ＴＦＴのチャネル部が下部遮光膜上に形成される凹
部内に埋設するよう形成する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置用薄膜
トランジスタ（以下、ＴＦＴ）基板の構造およびその製
造方法に関し、詳しくは、ＴＦＴのチャネルへの光の入
射を防止する構造およびその製造方法に関する。
トランジスタ（以下、ＴＦＴ）基板の構造およびその製
造方法に関し、詳しくは、ＴＦＴのチャネルへの光の入
射を防止する構造およびその製造方法に関する。
【０００２】
【従来の技術】近年、壁掛けＴＶや投射型ＴＶ、あるい
は、ＯＡ機器用ディスプレイとして液晶パネルを用いた
各種表示装置の開発が行われている。液晶パネルの中で
もアクティブ素子である薄膜トランジスタを液晶表示装
置に組み込んだアクティブマトリックス液晶ディスプレ
イは、走査線数が増加してもコントラストや応答速度が
低下しない等の利点から、高品位のＯＡ機器用表示装置
やハイビジョン用表示装置を実現する上で有力であり、
液晶プロジェクションなどの投射型液晶ディスプレイに
おいては、大画面表示が容易に得られる。
は、ＯＡ機器用ディスプレイとして液晶パネルを用いた
各種表示装置の開発が行われている。液晶パネルの中で
もアクティブ素子である薄膜トランジスタを液晶表示装
置に組み込んだアクティブマトリックス液晶ディスプレ
イは、走査線数が増加してもコントラストや応答速度が
低下しない等の利点から、高品位のＯＡ機器用表示装置
やハイビジョン用表示装置を実現する上で有力であり、
液晶プロジェクションなどの投射型液晶ディスプレイに
おいては、大画面表示が容易に得られる。
【０００３】通常、液晶プロジェクション用途に使用さ
れる液晶素子では、小さな素子に強力な光を入射して、
ＴＦＴにより液晶をスイッチングすることにより画素毎
のＯＮ／ＯＦＦを行って、透過する光を画像情報に応じ
て制御し、透過した光をレンズなどの光学素子を介して
スクリーン上などに拡大投影しているが、その際、入射
光による影響はもちろんのこと、レンズなどの光学系か
らの反射光によってもＴＦＴのチャネル部において光励
起により発生するオフ時のリーク電流が問題となってい
る。
れる液晶素子では、小さな素子に強力な光を入射して、
ＴＦＴにより液晶をスイッチングすることにより画素毎
のＯＮ／ＯＦＦを行って、透過する光を画像情報に応じ
て制御し、透過した光をレンズなどの光学素子を介して
スクリーン上などに拡大投影しているが、その際、入射
光による影響はもちろんのこと、レンズなどの光学系か
らの反射光によってもＴＦＴのチャネル部において光励
起により発生するオフ時のリーク電流が問題となってい
る。
【０００４】従来、ＴＦＴのチャネル部への光入射を阻
止するため、ＴＦＴの上下に遮光膜を形成することが提
案されている。例えば、本発明者が先に提案した特開平
９−８０４７６号公報に開示の発明においては、図９に
示すように、ＴＦＴ９２の形成される透明絶縁性基板９
１の裏面に第２の遮光膜９４が形成されており、ＴＦＴ
９２の上には絶縁膜９５を介して第１の遮光膜９３が形
成された構成であり、第２の遮光膜９４が形成される透
明絶縁性基板９１表面は第２の遮光膜９４形成前に予め
粗面９６が形成されている。このようにＴＦＴ９２の上
面に第１の遮光膜９３が形成されることで、上部からの
入射光９７がＴＦＴ９２に入射することを防止できると
ともに、第１の遮光膜９３の形成されていない部分では
入射光９３は液晶セルを透過し、透過光９８がレンズ１
００などの光学系に入射して拡大投影されてスクリーン
上に画像を表示することができる。このとき、レンズ１
００で透過光９８の一部は反射されて反射光９９として
液晶セルへ再入射するが、ＴＦＴ９２の下部に第２の遮
光膜９４を設けることで、この反射光９９をも遮光する
ことができる。特にこの提案では、第２の遮光膜９４の
形成される透明絶縁性基板表面に粗面９６を形成するこ
とで、第２の遮光膜９４の形成されていない部分から入
射した反射光９９が透明絶縁性基板内で乱反射してＴＦ
Ｔ９２に入射するのを防止できるというものである。
止するため、ＴＦＴの上下に遮光膜を形成することが提
案されている。例えば、本発明者が先に提案した特開平
９−８０４７６号公報に開示の発明においては、図９に
示すように、ＴＦＴ９２の形成される透明絶縁性基板９
１の裏面に第２の遮光膜９４が形成されており、ＴＦＴ
９２の上には絶縁膜９５を介して第１の遮光膜９３が形
成された構成であり、第２の遮光膜９４が形成される透
明絶縁性基板９１表面は第２の遮光膜９４形成前に予め
粗面９６が形成されている。このようにＴＦＴ９２の上
面に第１の遮光膜９３が形成されることで、上部からの
入射光９７がＴＦＴ９２に入射することを防止できると
ともに、第１の遮光膜９３の形成されていない部分では
入射光９３は液晶セルを透過し、透過光９８がレンズ１
００などの光学系に入射して拡大投影されてスクリーン
上に画像を表示することができる。このとき、レンズ１
００で透過光９８の一部は反射されて反射光９９として
液晶セルへ再入射するが、ＴＦＴ９２の下部に第２の遮
光膜９４を設けることで、この反射光９９をも遮光する
ことができる。特にこの提案では、第２の遮光膜９４の
形成される透明絶縁性基板表面に粗面９６を形成するこ
とで、第２の遮光膜９４の形成されていない部分から入
射した反射光９９が透明絶縁性基板内で乱反射してＴＦ
Ｔ９２に入射するのを防止できるというものである。
【０００５】又、透明絶縁性基板の裏面からの光の回り
込みに起因して光リーク電流が増加するが、これを抑制
するためにＴＦＴのチャネル領域とソース領域との間及
びチャネル領域とドレイン領域との間にオフセット領域
と称される不純物イオンをソース領域及びドレイン領域
よりも低い濃度で注入したＬＤＤ（Lightly DopedDrai
n）領域と称される領域を形成することが提案されてい
る。たとえば、特開平９−２１３９６２号公報には、ゲ
ート電極よりも寸法が大きい遮光膜上にシリコン層を形
成後、ネガレジストを塗布して、基板裏面から露光し、
遮光膜をマスクとして第１のレジストパターンを形成
し、その開口部から露出しているシリコン層を薄膜化し
てチャネル領域及びオフセット領域となる領域のみを薄
膜化し、ゲート電極を形成後、ポジレジストを塗布して
基板裏面から露光し、遮光膜をマスクとして第２のレジ
ストパターンを形成し、これをマスクとしてイオン注入
してソース領域、ドレイン領域及びオフセット領域を遮
光膜と自己整合的に形成する方法が開示されている。
込みに起因して光リーク電流が増加するが、これを抑制
するためにＴＦＴのチャネル領域とソース領域との間及
びチャネル領域とドレイン領域との間にオフセット領域
と称される不純物イオンをソース領域及びドレイン領域
よりも低い濃度で注入したＬＤＤ（Lightly DopedDrai
n）領域と称される領域を形成することが提案されてい
る。たとえば、特開平９−２１３９６２号公報には、ゲ
ート電極よりも寸法が大きい遮光膜上にシリコン層を形
成後、ネガレジストを塗布して、基板裏面から露光し、
遮光膜をマスクとして第１のレジストパターンを形成
し、その開口部から露出しているシリコン層を薄膜化し
てチャネル領域及びオフセット領域となる領域のみを薄
膜化し、ゲート電極を形成後、ポジレジストを塗布して
基板裏面から露光し、遮光膜をマスクとして第２のレジ
ストパターンを形成し、これをマスクとしてイオン注入
してソース領域、ドレイン領域及びオフセット領域を遮
光膜と自己整合的に形成する方法が開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記特
開平９−８０４７６号公報に記載の方法では、透明絶縁
性基板の厚みによっては、十分に遮光できない場合が起
こりうる。又、透明絶縁性基板上に平面状に下部遮光膜
を形成し、層間膜を介してＴＦＴを形成する方法も提案
されているが、この構成によってもＴＦＴのチャネル部
への光の入射を完全に防止することはできていない。
開平９−８０４７６号公報に記載の方法では、透明絶縁
性基板の厚みによっては、十分に遮光できない場合が起
こりうる。又、透明絶縁性基板上に平面状に下部遮光膜
を形成し、層間膜を介してＴＦＴを形成する方法も提案
されているが、この構成によってもＴＦＴのチャネル部
への光の入射を完全に防止することはできていない。
【０００７】又、特開平９−２１３９６２号公報の方法
では、ＬＤＤ領域形成のための工程が追加されるため、
その製造工程が煩雑化するという問題もある。又、ＬＤ
Ｄ構造作製のため、低ドーズの制御が必要であるが、ポ
リシリコンでの低ドーズの制御は極めて困難であり、特
性バラツキの大きな要因となっていた。
では、ＬＤＤ領域形成のための工程が追加されるため、
その製造工程が煩雑化するという問題もある。又、ＬＤ
Ｄ構造作製のため、低ドーズの制御が必要であるが、ポ
リシリコンでの低ドーズの制御は極めて困難であり、特
性バラツキの大きな要因となっていた。
【０００８】従って、本発明では、ＴＦＴへの光の入射
をほぼ完全に遮断することのできる遮光膜の構成を提供
するものである。
をほぼ完全に遮断することのできる遮光膜の構成を提供
するものである。
【０００９】
【課題を解決するための手段】本発明では、透明絶縁性
基板上に形成された下部遮光膜と、該下部遮光膜上方に
形成される薄膜トランジスタと、該薄膜トランジスタ上
方に形成される上部遮光膜とを有する液晶表示装置用薄
膜トランジスタ基板において、前記薄膜トランジスタの
チャネル部側面方向に少なくとも前記下部遮光膜及び上
部遮光膜のいずれか一方が延在していることを特徴とす
る。
基板上に形成された下部遮光膜と、該下部遮光膜上方に
形成される薄膜トランジスタと、該薄膜トランジスタ上
方に形成される上部遮光膜とを有する液晶表示装置用薄
膜トランジスタ基板において、前記薄膜トランジスタの
チャネル部側面方向に少なくとも前記下部遮光膜及び上
部遮光膜のいずれか一方が延在していることを特徴とす
る。
【００１０】本発明の好ましい実施態様では、前記下部
遮光膜が少なくとも前記透明絶縁性基板に形成された凹
部内壁面すべてを覆っており、前記薄膜トランジスタの
チャネル部が前記下部遮光膜上端面より下に形成されて
おり、又、前記下部遮光膜が導電性材料から構成され、
前記凹部の周辺部に延在しており、該延在部において下
部遮光膜の電位調整のためのコンタクトが形成されてい
る。
遮光膜が少なくとも前記透明絶縁性基板に形成された凹
部内壁面すべてを覆っており、前記薄膜トランジスタの
チャネル部が前記下部遮光膜上端面より下に形成されて
おり、又、前記下部遮光膜が導電性材料から構成され、
前記凹部の周辺部に延在しており、該延在部において下
部遮光膜の電位調整のためのコンタクトが形成されてい
る。
【００１１】又、別の実施態様では、前記上部遮光膜の
最下端面が前記薄膜トランジスタのチャネル部の下端面
より下に形成されている。
最下端面が前記薄膜トランジスタのチャネル部の下端面
より下に形成されている。
【００１２】更に別の実施態様では、前記下部遮光膜が
少なくとも前記透明絶縁性基板に形成された凹部内壁面
すべてを覆っており、前記薄膜トランジスタのチャネル
部が前記凹部上端面より下に形成されており、且つ、前
記上部遮光膜の最下端面が下部遮光膜の上端面より下に
形成されている。
少なくとも前記透明絶縁性基板に形成された凹部内壁面
すべてを覆っており、前記薄膜トランジスタのチャネル
部が前記凹部上端面より下に形成されており、且つ、前
記上部遮光膜の最下端面が下部遮光膜の上端面より下に
形成されている。
【００１３】又本発明は、透明絶縁性基板上に形成され
た下部遮光膜と、該下部遮光膜上方に形成される薄膜ト
ランジスタと、該薄膜トランジスタ上方に形成される上
部遮光膜とを有する液晶表示装置用薄膜トランジスタ基
板の製造方法であって、前記透明絶縁性基板に凹部を形
成する工程、少なくとも前記凹部内壁面すべてに下部遮
光膜を形成する工程、前記凹部内であって下部遮光膜の
上端面より下に薄膜トランジスタのチャネル部が位置す
るように薄膜トランジスタを形成する工程、及び該薄膜
トランジスタ上に上部遮光膜を形成する工程とを有する
薄膜トランジスタ基板の製造方法、或いは、該透明絶縁
性基板上に下部遮光膜を形成する工程、該下部遮光膜の
形成され基板周辺部に側溝部を形成する工程、前記下部
遮光膜上に薄膜トランジスタを形成する工程、該薄膜ト
ランジスタ上及び、前記側溝部内であって、前記薄膜ト
ランジスタのチャネル部下端面より下の位置まで連続し
て上部遮光膜を形成する工程、とを有する薄膜トランジ
スタ基板の製造方法、或いは、前記透明絶縁性基板に凹
部を形成する工程、少なくとも前記凹部内壁面すべてに
下部遮光膜を形成する工程、該下部遮光膜の形成され基
板周辺部に側溝部を形成する工程、前記凹部内であって
下部遮光膜の上端面より下に薄膜トランジスタのチャネ
ル部が位置するように薄膜トランジスタを形成する工
程、及び該薄膜トランジスタ上及び、前記側溝部内であ
って、前記下部遮光膜の上端面より下の位置まで連続し
て上部遮光膜を形成する工程、とを有する薄膜トランジ
スタ基板の製造方法である。
た下部遮光膜と、該下部遮光膜上方に形成される薄膜ト
ランジスタと、該薄膜トランジスタ上方に形成される上
部遮光膜とを有する液晶表示装置用薄膜トランジスタ基
板の製造方法であって、前記透明絶縁性基板に凹部を形
成する工程、少なくとも前記凹部内壁面すべてに下部遮
光膜を形成する工程、前記凹部内であって下部遮光膜の
上端面より下に薄膜トランジスタのチャネル部が位置す
るように薄膜トランジスタを形成する工程、及び該薄膜
トランジスタ上に上部遮光膜を形成する工程とを有する
薄膜トランジスタ基板の製造方法、或いは、該透明絶縁
性基板上に下部遮光膜を形成する工程、該下部遮光膜の
形成され基板周辺部に側溝部を形成する工程、前記下部
遮光膜上に薄膜トランジスタを形成する工程、該薄膜ト
ランジスタ上及び、前記側溝部内であって、前記薄膜ト
ランジスタのチャネル部下端面より下の位置まで連続し
て上部遮光膜を形成する工程、とを有する薄膜トランジ
スタ基板の製造方法、或いは、前記透明絶縁性基板に凹
部を形成する工程、少なくとも前記凹部内壁面すべてに
下部遮光膜を形成する工程、該下部遮光膜の形成され基
板周辺部に側溝部を形成する工程、前記凹部内であって
下部遮光膜の上端面より下に薄膜トランジスタのチャネ
ル部が位置するように薄膜トランジスタを形成する工
程、及び該薄膜トランジスタ上及び、前記側溝部内であ
って、前記下部遮光膜の上端面より下の位置まで連続し
て上部遮光膜を形成する工程、とを有する薄膜トランジ
スタ基板の製造方法である。
【００１４】
【発明の実施の形態】本発明ではＴＦＴの側面に下部遮
光膜と上部遮光膜のいずれか一方が延在していることに
よりＴＦＴへ回り込んで進入する光をほぼ完全に遮光し
た構造が提供される。
光膜と上部遮光膜のいずれか一方が延在していることに
よりＴＦＴへ回り込んで進入する光をほぼ完全に遮光し
た構造が提供される。
【００１５】図面を参照して本発明の基本原理を説明す
る。図１は本発明のＴＦＴ基板の１画素あたりの概略を
説明する平面図であり、データ線Ｄとゲート線Ｇとの各
交差部にＴＦＴが形成されるが、この例では、ＴＦＴの
形成されるガラス基板などの透明絶縁性基板には、矩形
状に凹部２が形成されており、凹部内壁面には全面に下
部遮光膜３が形成されている。具体的には、図１のＡ−
Ａ’線での断面図である図２に示すように、ガラス基板
１に形成された凹部２の内壁面全面が下部遮光膜３で覆
われており、ソース・ドレイン領域に挟まれたチャネル
部を有する島状ポリシリコン７は下部遮光膜３上に第１
層間膜６を介して形成されており、該島状ポリシリコン
７の側面は凹部２の側壁に延在する下部遮光膜３により
ほぼ完全に遮光された構成であるため、光学系からの反
射光がＴＦＴのチャネル部に入射することはない。又、
この例では、上部遮光膜１４は画素電極２１の開口部２
２を除くすべてに形成されており、入射光を遮光してい
る。
る。図１は本発明のＴＦＴ基板の１画素あたりの概略を
説明する平面図であり、データ線Ｄとゲート線Ｇとの各
交差部にＴＦＴが形成されるが、この例では、ＴＦＴの
形成されるガラス基板などの透明絶縁性基板には、矩形
状に凹部２が形成されており、凹部内壁面には全面に下
部遮光膜３が形成されている。具体的には、図１のＡ−
Ａ’線での断面図である図２に示すように、ガラス基板
１に形成された凹部２の内壁面全面が下部遮光膜３で覆
われており、ソース・ドレイン領域に挟まれたチャネル
部を有する島状ポリシリコン７は下部遮光膜３上に第１
層間膜６を介して形成されており、該島状ポリシリコン
７の側面は凹部２の側壁に延在する下部遮光膜３により
ほぼ完全に遮光された構成であるため、光学系からの反
射光がＴＦＴのチャネル部に入射することはない。又、
この例では、上部遮光膜１４は画素電極２１の開口部２
２を除くすべてに形成されており、入射光を遮光してい
る。
【００１６】この例では、下部遮光膜をＴＦＴのチャネ
ル部側面方向に延在させる例を示したが、後述する実施
例に示すように、上部遮光膜をＴＦＴのチャネル部側面
方向に延在させる構成としても良く、又、上部遮光膜と
下部遮光膜との両方を延在させて二重に遮光するとより
完全な遮光効果が得られる。
ル部側面方向に延在させる例を示したが、後述する実施
例に示すように、上部遮光膜をＴＦＴのチャネル部側面
方向に延在させる構成としても良く、又、上部遮光膜と
下部遮光膜との両方を延在させて二重に遮光するとより
完全な遮光効果が得られる。
【００１７】遮光膜としては、特に制限されるものでは
なく、従来公知の材料を使用することができ、例えば、
タングステンシリサイド（ＷＳｉ）などの導電性材料
や、樹脂に遮光性の顔料や染料を添加した材料等が使用
できる。遮光膜の膜厚も特に限定されるものではなく、
使用する材料で遮光効果が得られる膜厚に形成すればよ
く、例えば、前記ＷＳｉの場合は、１６０ｎｍ以上の膜
厚とすればよい。
なく、従来公知の材料を使用することができ、例えば、
タングステンシリサイド（ＷＳｉ）などの導電性材料
や、樹脂に遮光性の顔料や染料を添加した材料等が使用
できる。遮光膜の膜厚も特に限定されるものではなく、
使用する材料で遮光効果が得られる膜厚に形成すればよ
く、例えば、前記ＷＳｉの場合は、１６０ｎｍ以上の膜
厚とすればよい。
【００１８】形成する凹部の深さも特に限定されず、形
成する遮光膜厚、任意に形成される層間膜の膜厚を考慮
し、少なくともＴＦＴのチャネル部が下部遮光膜の上端
面より下に配置できる深さとすればよい。又、上部遮光
膜をＴＦＴチャネル部の側面方向に延在させて遮光する
場合には、例えば、ＴＦＴの周辺部に当たるガラス基板
或いは層間膜等に側溝部を形成し、上部遮光膜の下端面
がＴＦＴチャネル部の下端面よりも下に位置するよう
に、該側溝部に遮光膜を形成すればよい。
成する遮光膜厚、任意に形成される層間膜の膜厚を考慮
し、少なくともＴＦＴのチャネル部が下部遮光膜の上端
面より下に配置できる深さとすればよい。又、上部遮光
膜をＴＦＴチャネル部の側面方向に延在させて遮光する
場合には、例えば、ＴＦＴの周辺部に当たるガラス基板
或いは層間膜等に側溝部を形成し、上部遮光膜の下端面
がＴＦＴチャネル部の下端面よりも下に位置するよう
に、該側溝部に遮光膜を形成すればよい。
【００１９】又、下部遮光膜を導電性の材料で形成する
場合は、下部遮光膜とチャネル部との距離によっては該
下部遮光膜がバックゲート電極として作用することがあ
り、遮光膜の電位によってはトランジスタのオフ時にリ
ーク電流が発生して、画素電極の電位保持ができず、表
示不良となる場合があるため、遮光膜にコンタクトを形
成して電位を調整する必要がある。本発明では、下部遮
光膜をガラス基板に形成した凹部内壁面に形成する場合
に、凹部周辺の基板表面上にも遮光膜を延在させて、該
延在部分でコンタクトを取るようにすると、遮光膜が上
に延びている分だけ、従来のＴＦＴのチャネル下部にの
み設ける場合に比べてコンタクトの深さを浅くすること
ができるため、コンタクト形成が容易となるという効果
もある。
場合は、下部遮光膜とチャネル部との距離によっては該
下部遮光膜がバックゲート電極として作用することがあ
り、遮光膜の電位によってはトランジスタのオフ時にリ
ーク電流が発生して、画素電極の電位保持ができず、表
示不良となる場合があるため、遮光膜にコンタクトを形
成して電位を調整する必要がある。本発明では、下部遮
光膜をガラス基板に形成した凹部内壁面に形成する場合
に、凹部周辺の基板表面上にも遮光膜を延在させて、該
延在部分でコンタクトを取るようにすると、遮光膜が上
に延びている分だけ、従来のＴＦＴのチャネル下部にの
み設ける場合に比べてコンタクトの深さを浅くすること
ができるため、コンタクト形成が容易となるという効果
もある。
【００２０】更に、ＴＦＴの主要部が凹部に埋没する構
成を取るため、ＴＦＴ基板自体を軽薄化することができ
る。加えて、ＴＦＴの上方への突出が少なくなり、平坦
性が向上するという効果もある。
成を取るため、ＴＦＴ基板自体を軽薄化することができ
る。加えて、ＴＦＴの上方への突出が少なくなり、平坦
性が向上するという効果もある。
【００２１】
【実施例】以下、実施例を参照して本発明を具体的に説
明するが、本発明はこれらの実施例のみに限定されるも
のではない。
明するが、本発明はこれらの実施例のみに限定されるも
のではない。
【００２２】実施例１ 図３及び図４に示す工程断面図を参照して、本発明の第
１の実施例について説明する。
１の実施例について説明する。
【００２３】まず図３（ａ）に示すように、ガラス基板
１にフォトエッチング技術を用いて、凹部２を、例え
ば、１μｍの深さに形成する。次に、図３（ｂ）に示す
ように、例えばタングステンシリサイド（ＷＳｉ）を１
６０ｎｍの膜厚にスパッタ法で成膜した後、フォトエッ
チング技術を用いて、凹部２内部及び周辺部に下部遮光
膜３を形成する。
１にフォトエッチング技術を用いて、凹部２を、例え
ば、１μｍの深さに形成する。次に、図３（ｂ）に示す
ように、例えばタングステンシリサイド（ＷＳｉ）を１
６０ｎｍの膜厚にスパッタ法で成膜した後、フォトエッ
チング技術を用いて、凹部２内部及び周辺部に下部遮光
膜３を形成する。
【００２４】次に図３（ｃ）に示すように、例えばＳｉ
Ｏ2からなる絶縁膜４を５００ｎｍ厚にＣＶＤ法で成膜
し、続いて、図３（ｄ）に示すように、いわゆるバック
フィル法を用いて、ポジ型ホトレジスト（ＰＲ）５をガ
ラス基板１の全面に塗布した後、ガラス基板１の裏面か
ら全面露光を行い、下部遮光膜３をマスクに下部遮光膜
３上にのみＰＲ５を形成した後、エッチングを行い、第
１層間膜６を形成する。
Ｏ2からなる絶縁膜４を５００ｎｍ厚にＣＶＤ法で成膜
し、続いて、図３（ｄ）に示すように、いわゆるバック
フィル法を用いて、ポジ型ホトレジスト（ＰＲ）５をガ
ラス基板１の全面に塗布した後、ガラス基板１の裏面か
ら全面露光を行い、下部遮光膜３をマスクに下部遮光膜
３上にのみＰＲ５を形成した後、エッチングを行い、第
１層間膜６を形成する。
【００２５】ＰＲ５除去後、図４（ａ）に示すように、
凹部２内にまず、ジシランガスを用いたＬＰＣＶＤ法に
より厚さ８０ｎｍのアモルファスシリコンを堆積した
後、窒素雰囲気中で熱処理を行って結晶化し、所定の形
状にエッチングして島状ポリシリコン７を形成する。次
に、ゲート酸化膜８となるＳｉＯ2膜を１００ｎｍの膜
厚にＣＶＤ法で成膜し、チャネルイオン注入（例えばリ
ン）を行う。続いて、前述した方法で、ＷＳｉ又はポリ
シリコンとＷＳｉの２層構成を１００ｎｍ成膜し、ゲー
ト電極形状にエッチングしてゲート電極９を形成する。
その後、ゲート電極をマスクにイオン注入（例えばＢＦ
2）を実施して島状ポリシリコン７にソース・ドレイン
領域を形成する。次に窒化シリコン膜を４００ｎｍの膜
厚にＣＶＤ法で成膜し第２層間膜１０を形成した後、ソ
ース・ドレイン領域へのコンタクトホールを形成し、ア
ルミニウム膜を３００ｎｍ成膜し、エッチングして金属
電極１１を形成することで、図示のＴＦＴ１２が形成さ
れる。
凹部２内にまず、ジシランガスを用いたＬＰＣＶＤ法に
より厚さ８０ｎｍのアモルファスシリコンを堆積した
後、窒素雰囲気中で熱処理を行って結晶化し、所定の形
状にエッチングして島状ポリシリコン７を形成する。次
に、ゲート酸化膜８となるＳｉＯ2膜を１００ｎｍの膜
厚にＣＶＤ法で成膜し、チャネルイオン注入（例えばリ
ン）を行う。続いて、前述した方法で、ＷＳｉ又はポリ
シリコンとＷＳｉの２層構成を１００ｎｍ成膜し、ゲー
ト電極形状にエッチングしてゲート電極９を形成する。
その後、ゲート電極をマスクにイオン注入（例えばＢＦ
2）を実施して島状ポリシリコン７にソース・ドレイン
領域を形成する。次に窒化シリコン膜を４００ｎｍの膜
厚にＣＶＤ法で成膜し第２層間膜１０を形成した後、ソ
ース・ドレイン領域へのコンタクトホールを形成し、ア
ルミニウム膜を３００ｎｍ成膜し、エッチングして金属
電極１１を形成することで、図示のＴＦＴ１２が形成さ
れる。
【００２６】その後、データ線及びゲート線等を形成後
（不図示）、図４（ｂ）に示すように、４００ｎｍ厚に
窒化シリコン膜を堆積して上部層間膜１３を形成し、膜
厚３００ｎｍのアルミニウムを用いて上部遮光膜１４を
形成してＴＦＴ基板が作製できる。この際、ＴＦＴ１２
は、下部及び側面を下部遮光膜３により、上部を上部遮
光膜１４により完全に覆われた構成となる。
（不図示）、図４（ｂ）に示すように、４００ｎｍ厚に
窒化シリコン膜を堆積して上部層間膜１３を形成し、膜
厚３００ｎｍのアルミニウムを用いて上部遮光膜１４を
形成してＴＦＴ基板が作製できる。この際、ＴＦＴ１２
は、下部及び側面を下部遮光膜３により、上部を上部遮
光膜１４により完全に覆われた構成となる。
【００２７】本実施例では、凹部２を１μｍの深さに形
成しているが、これは、下部遮光膜３が１６０ｎｍ、こ
の下部遮光膜３がバックゲートとしてＴＦＴ１２のチャ
ネル領域に影響を及ぼさないように第１層間膜６を５０
０ｎｍ、この上に形成される島状ポリシリコン７が約８
０ｎｍの膜厚であるため、合計で７４０ｎｍの高さにな
る。従って、反射光の影響を受けなくするためには、凹
部２の深さは最低でも７４０ｎｍ以上は必要となる。
又、平坦性を考慮すると、ゲート電極９も凹部２内に形
成されることが望ましいので、ゲート酸化膜８（１００
ｎｍ）とゲート電極９（１００ｎｍ）の合計２００ｎｍ
が上記７４０ｎｍに加わることとなり、最終的に最低で
も９４０ｎｍは必要であることを考慮して凹部２の深さ
を設定したものである。なお、それぞれの膜厚が変われ
ば必要となる凹部２の深さが変わることはいうまでもな
い。
成しているが、これは、下部遮光膜３が１６０ｎｍ、こ
の下部遮光膜３がバックゲートとしてＴＦＴ１２のチャ
ネル領域に影響を及ぼさないように第１層間膜６を５０
０ｎｍ、この上に形成される島状ポリシリコン７が約８
０ｎｍの膜厚であるため、合計で７４０ｎｍの高さにな
る。従って、反射光の影響を受けなくするためには、凹
部２の深さは最低でも７４０ｎｍ以上は必要となる。
又、平坦性を考慮すると、ゲート電極９も凹部２内に形
成されることが望ましいので、ゲート酸化膜８（１００
ｎｍ）とゲート電極９（１００ｎｍ）の合計２００ｎｍ
が上記７４０ｎｍに加わることとなり、最終的に最低で
も９４０ｎｍは必要であることを考慮して凹部２の深さ
を設定したものである。なお、それぞれの膜厚が変われ
ば必要となる凹部２の深さが変わることはいうまでもな
い。
【００２８】又、凹部２側面と島状ポリシリコン７との
距離も最低５００ｎｍとっておくことが好ましい。これ
は、チャネル領域の側面と凹部２との距離（紙面と垂直
方向）は、深さの理由と同様に、凹部２の側面に形成さ
れる下部遮光膜３がバックゲートとしてＴＦＴ１２のチ
ャネル領域に影響を及ぼさないようにするためである。
距離も最低５００ｎｍとっておくことが好ましい。これ
は、チャネル領域の側面と凹部２との距離（紙面と垂直
方向）は、深さの理由と同様に、凹部２の側面に形成さ
れる下部遮光膜３がバックゲートとしてＴＦＴ１２のチ
ャネル領域に影響を及ぼさないようにするためである。
【００２９】実施例２ 図５及び図６を用いて、本発明の第２の実施例を説明す
る。
る。
【００３０】まず、図５（ａ）に示すように、ガラス基
板１上に、たとえば、ＷＳｉを１６０ｎｍ厚に成膜した
後、フォトエッチング技術を用いて、下部遮光膜３を形
成する。この時、下部遮光膜３は後工程で形成されるＴ
ＦＴのチャネル部の幅より十分広く形成しておく必要が
ある。次に、図５（ｂ）に示すように、絶縁膜４をたと
えば５００ｎｍ厚で形成し、続いて、図５（ｃ）に示す
ように、フォトエッチング技術を用いて、ＰＲ５をマス
クに側溝部１５を、例えばガラス基板１において１μｍ
の深さになるように形成する。これにより、絶縁膜４は
ガラス基板１と同時にエッチングされ、第１層間膜６と
なる。ここで側溝部１５の深さをガラス基板１において
１μｍとしたのは、後工程で形成されるゲート酸化膜
（１００ｎｍ）、第２層間膜（４００ｎｍ）、上部層間
膜（４００ｎｍ）の合計で９００ｎｍは最低でも必要と
なるためである。なお、それぞれの膜厚が変われば側溝
部１５の深さも変わることはいうまでもない。
板１上に、たとえば、ＷＳｉを１６０ｎｍ厚に成膜した
後、フォトエッチング技術を用いて、下部遮光膜３を形
成する。この時、下部遮光膜３は後工程で形成されるＴ
ＦＴのチャネル部の幅より十分広く形成しておく必要が
ある。次に、図５（ｂ）に示すように、絶縁膜４をたと
えば５００ｎｍ厚で形成し、続いて、図５（ｃ）に示す
ように、フォトエッチング技術を用いて、ＰＲ５をマス
クに側溝部１５を、例えばガラス基板１において１μｍ
の深さになるように形成する。これにより、絶縁膜４は
ガラス基板１と同時にエッチングされ、第１層間膜６と
なる。ここで側溝部１５の深さをガラス基板１において
１μｍとしたのは、後工程で形成されるゲート酸化膜
（１００ｎｍ）、第２層間膜（４００ｎｍ）、上部層間
膜（４００ｎｍ）の合計で９００ｎｍは最低でも必要と
なるためである。なお、それぞれの膜厚が変われば側溝
部１５の深さも変わることはいうまでもない。
【００３１】次に、図６（ａ）に示すように、下部遮光
膜３上に、島状ポリシリコン７，ゲート酸化膜８、ゲー
ト電極９、層間膜１０及び金属電極１１からなるＴＦＴ
１２を実施例１と同様に作製する。その後、データ線及
びゲート線等を形成後（不図示）、図６（ｂ）に示すよ
うに、実施例１と同様に上部層間膜１３およびたとえば
膜厚３００ｎｍのアルミニウムを用いて上部遮光膜１４
を形成してＴＦＴ基板が作製できる。この際、ＴＦＴ１
２は、下部を下部遮光膜３により、側面及び上部を上部
遮光膜１４により完全に覆われた構成となる。
膜３上に、島状ポリシリコン７，ゲート酸化膜８、ゲー
ト電極９、層間膜１０及び金属電極１１からなるＴＦＴ
１２を実施例１と同様に作製する。その後、データ線及
びゲート線等を形成後（不図示）、図６（ｂ）に示すよ
うに、実施例１と同様に上部層間膜１３およびたとえば
膜厚３００ｎｍのアルミニウムを用いて上部遮光膜１４
を形成してＴＦＴ基板が作製できる。この際、ＴＦＴ１
２は、下部を下部遮光膜３により、側面及び上部を上部
遮光膜１４により完全に覆われた構成となる。
【００３２】実施例３ 図７及び図８を用いて、本発明の第３の実施例を説明す
る。
る。
【００３３】まず、図７（ａ）に示すように、ガラス基
板１上に、フォトエッチング技術を用いて、凹部２を、
実施例１と同様に、１μｍの深さに形成する。次に図７
（ｂ）に示すように、例えば、ＷＳｉを１６０ｎｍ厚に
成膜した後、フォトエッチング技術を用いて、下部遮光
膜３を形成する。次に、図７（ｃ）に示すように、絶縁
膜４をたとえば５００ｎｍ厚で形成し、続いて、図７
（ｄ）に示すように、フォトエッチング技術を用いて、
ＰＲ５をマスクに側溝部１５を、実施例２と同様に、ガ
ラス基板１において１μｍの深さに形成する。これによ
り、絶縁膜４はガラス基板１と同時にエッチングされ、
第１層間膜６となる。
板１上に、フォトエッチング技術を用いて、凹部２を、
実施例１と同様に、１μｍの深さに形成する。次に図７
（ｂ）に示すように、例えば、ＷＳｉを１６０ｎｍ厚に
成膜した後、フォトエッチング技術を用いて、下部遮光
膜３を形成する。次に、図７（ｃ）に示すように、絶縁
膜４をたとえば５００ｎｍ厚で形成し、続いて、図７
（ｄ）に示すように、フォトエッチング技術を用いて、
ＰＲ５をマスクに側溝部１５を、実施例２と同様に、ガ
ラス基板１において１μｍの深さに形成する。これによ
り、絶縁膜４はガラス基板１と同時にエッチングされ、
第１層間膜６となる。
【００３４】次に、図８（ａ）に示すように、下部遮光
膜３の形成された凹部２内に、島状ポリシリコン７、ゲ
ート酸化膜８、ゲート電極９、第２層間膜１０及び金属
電極１１からなるＴＦＴ１２を実施例１と同様に作製す
る。その後、データ線及びゲート線等を形成後（不図
示）、図８（ｂ）に示すように、実施例１と同様に上部
層間膜１３およびたとえば膜厚３００ｎｍのアルミニウ
ムを用いて上部遮光膜１４を形成してＴＦＴ基板が作製
できる。この際、ＴＦＴ１２は、下部遮光膜３及び上部
遮光膜１４により下部、側面及び上部を完全に覆われた
構成となり、特に側面部では上部遮光膜と下部遮光膜と
で２重に覆われており、前記の実施例１，２よりも遮光
効果が増している。
膜３の形成された凹部２内に、島状ポリシリコン７、ゲ
ート酸化膜８、ゲート電極９、第２層間膜１０及び金属
電極１１からなるＴＦＴ１２を実施例１と同様に作製す
る。その後、データ線及びゲート線等を形成後（不図
示）、図８（ｂ）に示すように、実施例１と同様に上部
層間膜１３およびたとえば膜厚３００ｎｍのアルミニウ
ムを用いて上部遮光膜１４を形成してＴＦＴ基板が作製
できる。この際、ＴＦＴ１２は、下部遮光膜３及び上部
遮光膜１４により下部、側面及び上部を完全に覆われた
構成となり、特に側面部では上部遮光膜と下部遮光膜と
で２重に覆われており、前記の実施例１，２よりも遮光
効果が増している。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
ＴＦＴのチャネル部への光の入射がほぼ完全に防止でき
る。この結果、煩雑で特性バラツキの大きな要因となっ
ていたＬＤＤ形成工程も不要となる。
ＴＦＴのチャネル部への光の入射がほぼ完全に防止でき
る。この結果、煩雑で特性バラツキの大きな要因となっ
ていたＬＤＤ形成工程も不要となる。
【００３６】これは、ＴＦＴの上下に遮光膜を有する構
成において、ＴＦＴのチャネル部側面方向に少なくとも
前記下部遮光膜及び上部遮光膜のいずれか一方が延在し
ていることで、チャネル部への側面方向からの光の入射
も防止できるためである。
成において、ＴＦＴのチャネル部側面方向に少なくとも
前記下部遮光膜及び上部遮光膜のいずれか一方が延在し
ていることで、チャネル部への側面方向からの光の入射
も防止できるためである。
【００３７】又、透明絶縁性基板に凹部を形成してＴＦ
Ｔの主要部が凹部に埋設されるように形成することで、
ＴＦＴ基板の軽薄化が図れ、表面の平坦性が向上すると
いう効果もある。
Ｔの主要部が凹部に埋設されるように形成することで、
ＴＦＴ基板の軽薄化が図れ、表面の平坦性が向上すると
いう効果もある。
【００３８】更に、下部遮光膜にコンタクトを介して電
位調整を行う場合には、コンタクト形成が容易となる効
果もある。
位調整を行う場合には、コンタクト形成が容易となる効
果もある。
【図１】本発明の一実施形態になる一画素あたりの概略
平面図である。
平面図である。
【図２】図１のＡ−Ａ’面での概略断面図である。
【図３】本発明の第１の実施例の製造工程を説明する工
程断面図である。
程断面図である。
【図４】本発明の第１の実施例の製造工程を説明する工
程断面図である。
程断面図である。
【図５】本発明の第２の実施例の製造工程を説明する工
程断面図である。
程断面図である。
【図６】本発明の第２の実施例の製造工程を説明する工
程断面図である。
程断面図である。
【図７】本発明の第３の実施例の製造工程を説明する工
程断面図である。
程断面図である。
【図８】本発明の第３の実施例の製造工程を説明する工
程断面図である。
程断面図である。
【図９】従来例になる薄膜トランジスタ基板の概略断面
図である。
図である。
１ ガラス基板 ２ 凹部 ３ 下部遮光膜 ４ 絶縁膜 ５ フォトレジスト ６ 第１層間膜 ７ 島状ポリシリコン ８ ゲート酸化膜 ９ ゲート電極 １０ 第２層間膜 １１ 金属電極 １２ ＴＦＴ １３ 上部層間膜 １４ 上部遮光膜 １５ 側溝部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H042 AA09 AA15 AA26 2H091 FA34Y FB02 FB06 FB12 FB13 FD01 FD04 FD06 GA02 GA07 GA11 GA13 LA03 MA07 2H092 JB52 JB53 JB54 KA04 KA05 KB25 MA05 MA07 MA16 MA17 MA28 NA01 PA01 PA06 PA09 5F110 AA18 AA30 CC02 DD21 EE04 EE05 EE09 EE14 FF02 FF29 GG02 GG13 GG15 GG32 GG47 GG52 GG58 HL03 NN03 NN24 NN35 NN42 NN44 NN45 NN47 NN54 QQ01 QQ12 QQ19
Claims (8)
- 【請求項１】 透明絶縁性基板上に形成された下部遮光
膜と、該下部遮光膜上方に形成される薄膜トランジスタ
と、該薄膜トランジスタ上方に形成される上部遮光膜と
を有する液晶表示装置用薄膜トランジスタ基板におい
て、前記薄膜トランジスタのチャネル部側面方向に少な
くとも前記下部遮光膜及び上部遮光膜のいずれか一方が
延在していることを特徴とする液晶表示装置用薄膜トラ
ンジスタ基板。 - 【請求項２】 前記下部遮光膜が少なくとも前記透明絶
縁性基板に形成された凹部内壁面すべてを覆っており、
前記薄膜トランジスタのチャネル部が前記下部遮光膜上
端面より下に形成されている請求項１に記載の薄膜トラ
ンジスタ基板。 - 【請求項３】 前記下部遮光膜が導電性材料から構成さ
れ、前記凹部の周辺部に延在しており、該延在部におい
て下部遮光膜の電位調整のためのコンタクトが形成され
ている請求項２に記載の薄膜トランジスタ基板。 - 【請求項４】 前記上部遮光膜の最下端面が前記薄膜ト
ランジスタのチャネル部の下端面より下に形成されてい
ることを特徴とする請求項１に記載の薄膜トランジスタ
基板。 - 【請求項５】 前記下部遮光膜が少なくとも前記透明絶
縁性基板に形成された凹部内壁面すべてを覆っており、
前記薄膜トランジスタのチャネル部が前記凹部上端面よ
り下に形成されており、且つ、前記上部遮光膜の最下端
面が下部遮光膜の上端面より下に形成されていることを
特徴とする請求項１に記載の薄膜トランジスタ基板。 - 【請求項６】 透明絶縁性基板上に形成された下部遮光
膜と、該下部遮光膜上方に形成される薄膜トランジスタ
と、該薄膜トランジスタ上方に形成される上部遮光膜と
を有する液晶表示装置用薄膜トランジスタ基板の製造方
法であって、 前記透明絶縁性基板に凹部を形成する工程、 少なくとも前記凹部内壁面すべてに下部遮光膜を形成す
る工程、 前記凹部内であって下部遮光膜の上端面より下に薄膜ト
ランジスタのチャネル部が位置するように薄膜トランジ
スタを形成する工程、及び該薄膜トランジスタ上に上部
遮光膜を形成する工程とを有する薄膜トランジスタ基板
の製造方法。 - 【請求項７】 透明絶縁性基板上に形成された下部遮光
膜と、該下部遮光膜上方に形成される薄膜トランジスタ
と、該薄膜トランジスタ上方に形成される上部遮光膜と
を有する液晶表示装置用薄膜トランジスタ基板の製造方
法であって、 該透明絶縁性基板上に下部遮光膜を形成する工程、 該下部遮光膜の形成され基板周辺部に側溝部を形成する
工程、 前記下部遮光膜上に薄膜トランジスタを形成する工程、 該薄膜トランジスタ上及び、前記側溝部内であって、前
記薄膜トランジスタのチャネル部下端面より下の位置ま
で連続して上部遮光膜を形成する工程、とを有する薄膜
トランジスタ基板の製造方法。 - 【請求項８】 透明絶縁性基板上に形成された下部遮光
膜と、該下部遮光膜上方に形成される薄膜トランジスタ
と、該薄膜トランジスタ上方に形成される上部遮光膜と
を有する液晶表示装置用薄膜トランジスタ基板の製造方
法であって、 前記透明絶縁性基板に凹部を形成する工程、 少なくとも前記凹部内壁面すべてに下部遮光膜を形成す
る工程、 該下部遮光膜の形成され基板周辺部に側溝部を形成する
工程、 前記凹部内であって下部遮光膜の上端面より下に薄膜ト
ランジスタのチャネル部が位置するように薄膜トランジ
スタを形成する工程、及び該薄膜トランジスタ上及び、
前記側溝部内であって、前記下部遮光膜の上端面より下
の位置まで連続して上部遮光膜を形成する工程、とを有
する薄膜トランジスタ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33583498A JP3230669B2 (ja) | 1998-11-26 | 1998-11-26 | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33583498A JP3230669B2 (ja) | 1998-11-26 | 1998-11-26 | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164875A true JP2000164875A (ja) | 2000-06-16 |
| JP3230669B2 JP3230669B2 (ja) | 2001-11-19 |
Family
ID=18292935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33583498A Expired - Fee Related JP3230669B2 (ja) | 1998-11-26 | 1998-11-26 | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230669B2 (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057341A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP2002174825A (ja) * | 2000-12-07 | 2002-06-21 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JP2002352955A (ja) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | 表示装置の製造方法及び表示装置並びに電子機器 |
| JP2004134356A (ja) * | 2002-05-24 | 2004-04-30 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| US6734463B2 (en) | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| JP2004303646A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 電気光学装置、及び電気光学装置の製造方法、並びに電子機器 |
| US6836069B2 (en) * | 2002-02-12 | 2004-12-28 | Samsung Sdi Co., Ltd. | Organic EL display device |
| JP2006258965A (ja) * | 2005-03-15 | 2006-09-28 | Nec Lcd Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP2007114808A (ja) * | 2007-01-12 | 2007-05-10 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP2007212499A (ja) * | 2006-02-07 | 2007-08-23 | Seiko Epson Corp | 液晶装置及びプロジェクタ |
| JP2008122648A (ja) * | 2006-11-13 | 2008-05-29 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP2008191205A (ja) * | 2007-02-01 | 2008-08-21 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| JP2009198762A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US20090219471A1 (en) * | 2008-02-29 | 2009-09-03 | Seiko Epson Corporation | Electro-optical device and method of manufacturing electro-optical device |
| JP2009198763A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US20120286270A1 (en) * | 2011-05-12 | 2012-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN107170829A (zh) * | 2017-05-15 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN107507867A (zh) * | 2017-08-24 | 2017-12-22 | 京东方科技集团股份有限公司 | 顶栅自对准薄膜晶体管层叠结构及其制作方法 |
| WO2018184403A1 (en) | 2017-04-06 | 2018-10-11 | Boe Technology Group Co., Ltd. | Thin-film transistor, manufacturing method thereof, array substrate and display device |
| CN108807549A (zh) * | 2018-06-01 | 2018-11-13 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| CN110993696A (zh) * | 2019-05-24 | 2020-04-10 | 友达光电股份有限公司 | 半导体装置 |
| CN111077712A (zh) * | 2020-01-02 | 2020-04-28 | 上海中航光电子有限公司 | 液晶装置及其制作方法、光固化打印设备 |
| CN113540131A (zh) * | 2021-09-15 | 2021-10-22 | 惠科股份有限公司 | 阵列基板、显示面板以及阵列基板的制备方法 |
-
1998
- 1998-11-26 JP JP33583498A patent/JP3230669B2/ja not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057341A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP2002174825A (ja) * | 2000-12-07 | 2002-06-21 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| US6806917B2 (en) | 2000-12-07 | 2004-10-19 | Nec Corporation | Active matrix type liquid crystal display device |
| JP2002352955A (ja) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | 表示装置の製造方法及び表示装置並びに電子機器 |
| US6734463B2 (en) | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| US7095046B2 (en) | 2001-05-23 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7301275B2 (en) * | 2002-02-12 | 2007-11-27 | Samsung Sdi Co., Ltd. | Organic EL display device including a step alleviation in light emitting area |
| US6836069B2 (en) * | 2002-02-12 | 2004-12-28 | Samsung Sdi Co., Ltd. | Organic EL display device |
| JP2004134356A (ja) * | 2002-05-24 | 2004-04-30 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP4540303B2 (ja) * | 2002-05-24 | 2010-09-08 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置 |
| JP2004303646A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 電気光学装置、及び電気光学装置の製造方法、並びに電子機器 |
| JP2006258965A (ja) * | 2005-03-15 | 2006-09-28 | Nec Lcd Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP4543385B2 (ja) * | 2005-03-15 | 2010-09-15 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| JP2007212499A (ja) * | 2006-02-07 | 2007-08-23 | Seiko Epson Corp | 液晶装置及びプロジェクタ |
| JP2008122648A (ja) * | 2006-11-13 | 2008-05-29 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP2007114808A (ja) * | 2007-01-12 | 2007-05-10 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP2008191205A (ja) * | 2007-02-01 | 2008-08-21 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| JP2009198762A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009198763A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US20090219471A1 (en) * | 2008-02-29 | 2009-09-03 | Seiko Epson Corporation | Electro-optical device and method of manufacturing electro-optical device |
| US20120286270A1 (en) * | 2011-05-12 | 2012-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8847233B2 (en) * | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
| US9087855B2 (en) | 2011-05-12 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9530852B2 (en) | 2011-05-12 | 2016-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN108695394A (zh) * | 2017-04-06 | 2018-10-23 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
| EP3507834A4 (en) * | 2017-04-06 | 2019-11-06 | Boe Technology Group Co. Ltd. | THIN-LAYER TRANSISTOR, MANUFACTURING METHOD, ARRAY SUBSTRATE AND DISPLAY DEVICE |
| WO2018184403A1 (en) | 2017-04-06 | 2018-10-11 | Boe Technology Group Co., Ltd. | Thin-film transistor, manufacturing method thereof, array substrate and display device |
| CN107170829A (zh) * | 2017-05-15 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN107507867A (zh) * | 2017-08-24 | 2017-12-22 | 京东方科技集团股份有限公司 | 顶栅自对准薄膜晶体管层叠结构及其制作方法 |
| CN108807549A (zh) * | 2018-06-01 | 2018-11-13 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| CN108807549B (zh) * | 2018-06-01 | 2021-03-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| US11302822B2 (en) | 2018-06-01 | 2022-04-12 | Boe Technology Group Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof |
| CN110993696A (zh) * | 2019-05-24 | 2020-04-10 | 友达光电股份有限公司 | 半导体装置 |
| CN110993696B (zh) * | 2019-05-24 | 2023-06-20 | 友达光电股份有限公司 | 半导体装置 |
| CN111077712A (zh) * | 2020-01-02 | 2020-04-28 | 上海中航光电子有限公司 | 液晶装置及其制作方法、光固化打印设备 |
| CN113540131A (zh) * | 2021-09-15 | 2021-10-22 | 惠科股份有限公司 | 阵列基板、显示面板以及阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3230669B2 (ja) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230669B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7700495B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
| KR100708240B1 (ko) | 박막 트랜지스터, 이를 사용한 액정 표시장치, 및 이를제조하는 방법 | |
| JP3107075B2 (ja) | 液晶表示装置 | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| EP1396019B1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JP3332083B2 (ja) | 液晶表示装置 | |
| US6410358B1 (en) | Manufacturing method for reflection type liquid crystal display | |
| JP4692699B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20050073620A1 (en) | Active matrix substrate and display device having the same | |
| JPH05181159A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2005159115A (ja) | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 | |
| JPH08171101A (ja) | 液晶表示装置の製造方法 | |
| JP2001264816A (ja) | 液晶ライトバルブ | |
| JP2006178235A (ja) | 薄膜トランジスタアレイ基板及び液晶表示装置 | |
| JP2000196094A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP2003197917A (ja) | 半導体装置及びその製造方法 | |
| JPH09326493A (ja) | 薄膜トランジスタおよびその製法 | |
| JP2001209067A (ja) | 液晶表示装置 | |
| JP2024072996A (ja) | 電気光学装置および電子機器 | |
| JP2003179235A (ja) | 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置 | |
| JP2002134753A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP2004031612A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |