JP2002057341A - 薄膜半導体装置及び液晶表示装置とこれらの製造方法 - Google Patents
薄膜半導体装置及び液晶表示装置とこれらの製造方法Info
- Publication number
- JP2002057341A JP2002057341A JP2000242170A JP2000242170A JP2002057341A JP 2002057341 A JP2002057341 A JP 2002057341A JP 2000242170 A JP2000242170 A JP 2000242170A JP 2000242170 A JP2000242170 A JP 2000242170A JP 2002057341 A JP2002057341 A JP 2002057341A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- pixel
- thin film
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
(57)【要約】
【課題】 アクティブマトリクス型液晶表示装置の駆動
基板として使われる薄膜半導体装置の画素開口率を改善
する。 【解決手段】 薄膜半導体装置は、互いに交差する複数
の信号配線１２及びゲート配線と、両配線の各交差部に
配された画素とを絶縁性の基板上に備える。各画素は、
少なくとも画素電極と、これを駆動する薄膜トランジス
タと、薄膜トランジスタを外光から遮蔽する遮光帯５と
を含む。薄膜トランジスタのソースは信号配線１２に接
続され、ドレインは画素電極に接続され、ゲート電極Ｇ
はゲート配線に接続されている。遮光帯５は、第一の導
電層からなり少なくとも一部がゲート配線に使用され
る。ゲート電極Ｇは、第一の導電層とは異なる第二の導
電層からなる。ゲート配線に使用される第一の導電層
と、ゲート電極Ｇになる第二の導電層とが、コンタクト
ホールＧＣＮを介して各画素内で互いに電気的に接続さ
れている。
基板として使われる薄膜半導体装置の画素開口率を改善
する。 【解決手段】 薄膜半導体装置は、互いに交差する複数
の信号配線１２及びゲート配線と、両配線の各交差部に
配された画素とを絶縁性の基板上に備える。各画素は、
少なくとも画素電極と、これを駆動する薄膜トランジス
タと、薄膜トランジスタを外光から遮蔽する遮光帯５と
を含む。薄膜トランジスタのソースは信号配線１２に接
続され、ドレインは画素電極に接続され、ゲート電極Ｇ
はゲート配線に接続されている。遮光帯５は、第一の導
電層からなり少なくとも一部がゲート配線に使用され
る。ゲート電極Ｇは、第一の導電層とは異なる第二の導
電層からなる。ゲート配線に使用される第一の導電層
と、ゲート電極Ｇになる第二の導電層とが、コンタクト
ホールＧＣＮを介して各画素内で互いに電気的に接続さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体装置及
び液晶表示装置とこれらの製造方法に関する。より詳し
くは、薄膜半導体装置に集積形成される薄膜トランジス
タのゲート配線構造及び遮光構造に関する。
び液晶表示装置とこれらの製造方法に関する。より詳し
くは、薄膜半導体装置に集積形成される薄膜トランジス
タのゲート配線構造及び遮光構造に関する。
【０００２】
【従来の技術】薄膜トランジスタや画素電極を集積形成
した薄膜半導体装置は、液晶表示装置の駆動基板に多用
されている。特に、プロジェクタ用の液晶表示装置に組
み込まれる薄膜半導体装置は、薄膜トランジスタをプロ
ジェクタの強い光源光から遮蔽する為に遮光構造が必須
となっており、図５にその一例を示す。図示する様に、
液晶表示装置は画素電極８を駆動する為に薄膜トランジ
スタを用いている。この薄膜トランジスタは、例えば高
温ポリシリコンＴＦＴであるが、これに代えて低温ポリ
シリコンＴＦＴや非晶質シリコンＴＦＴを用いることも
可能である。図示の液晶表示装置は、例えば特開平２０
００−１３１７１６号公報に開示されている。図示する
様に、本液晶表示装置は、画素トランジスタであるＴＦ
Ｔ７を有する基板１（ＴＦＴを担持する石英からなる）
と、対向基板２とを備え、基板１と対向基板２との間に
は液晶３が保持される。対向基板２は対向電極６を備え
ている。
した薄膜半導体装置は、液晶表示装置の駆動基板に多用
されている。特に、プロジェクタ用の液晶表示装置に組
み込まれる薄膜半導体装置は、薄膜トランジスタをプロ
ジェクタの強い光源光から遮蔽する為に遮光構造が必須
となっており、図５にその一例を示す。図示する様に、
液晶表示装置は画素電極８を駆動する為に薄膜トランジ
スタを用いている。この薄膜トランジスタは、例えば高
温ポリシリコンＴＦＴであるが、これに代えて低温ポリ
シリコンＴＦＴや非晶質シリコンＴＦＴを用いることも
可能である。図示の液晶表示装置は、例えば特開平２０
００−１３１７１６号公報に開示されている。図示する
様に、本液晶表示装置は、画素トランジスタであるＴＦ
Ｔ７を有する基板１（ＴＦＴを担持する石英からなる）
と、対向基板２とを備え、基板１と対向基板２との間に
は液晶３が保持される。対向基板２は対向電極６を備え
ている。
【０００３】基板１は、上層部に画素電極８を有し、下
層部にＴＦＴ（薄膜トランジスタ、ここではトップゲー
ト構造のＴＦＴ）７を有する。ＴＦＴ７は、画素電極８
を駆動するスイッチング素子としての役割を果たす。Ｔ
ＦＴ７は、例えば多結晶シリコンからなる半導体薄膜１
０を活性層としている。この半導体薄膜１０は、第一層
ポリシリコン（１ｐｏｌｙ）で構成される。半導体薄膜
１０の上には、ＳｉＯ 2 などからなるゲート絶縁膜１１
を介して、ゲート電極Ｇが形成されている。このゲート
電極Ｇは、第二層ポリシリコン（２ｐｏｌｙ）で構成さ
れる。ＴＦＴ７は、ゲート電極Ｇの両側にソース領域Ｓ
及びドレイン領域Ｄを有する。ソース／ドレイン端部に
ＬＤＤ領域が形成されている。ソース領域Ｓ及びドレイ
ン領域Ｄには、各々引き出し電極１２Ａ，１２Ｂが接続
している。各引き出し電極１２Ａ，１２Ｂは、アルミニ
ウムなどのアルミニウム系材料で形成できる。引き出し
電極１２ＡはコンタクトホールＳＣＮを介してＴＦＴ７
のソース領域Ｓに電気接続し、他方の引き出し電極１２
Ｂは同じくコンタクトホールＤＣＮを介してＴＦＴ７の
ドレイン領域Ｄに電気接続している。
層部にＴＦＴ（薄膜トランジスタ、ここではトップゲー
ト構造のＴＦＴ）７を有する。ＴＦＴ７は、画素電極８
を駆動するスイッチング素子としての役割を果たす。Ｔ
ＦＴ７は、例えば多結晶シリコンからなる半導体薄膜１
０を活性層としている。この半導体薄膜１０は、第一層
ポリシリコン（１ｐｏｌｙ）で構成される。半導体薄膜
１０の上には、ＳｉＯ 2 などからなるゲート絶縁膜１１
を介して、ゲート電極Ｇが形成されている。このゲート
電極Ｇは、第二層ポリシリコン（２ｐｏｌｙ）で構成さ
れる。ＴＦＴ７は、ゲート電極Ｇの両側にソース領域Ｓ
及びドレイン領域Ｄを有する。ソース／ドレイン端部に
ＬＤＤ領域が形成されている。ソース領域Ｓ及びドレイ
ン領域Ｄには、各々引き出し電極１２Ａ，１２Ｂが接続
している。各引き出し電極１２Ａ，１２Ｂは、アルミニ
ウムなどのアルミニウム系材料で形成できる。引き出し
電極１２ＡはコンタクトホールＳＣＮを介してＴＦＴ７
のソース領域Ｓに電気接続し、他方の引き出し電極１２
Ｂは同じくコンタクトホールＤＣＮを介してＴＦＴ７の
ドレイン領域Ｄに電気接続している。
【０００４】半導体薄膜１０には、補助容量１３（Ｃ
ｓ）が形成されている。この補助容量１３（Ｃｓ）は、
半導体薄膜１０即ちＴＦＴ７を構成する第一層ポリシリ
コン（１ｐｏｌｙ）と、半導体薄膜１４即ちゲート電極
Ｇを構成する第二層ポリシリコン（２ｐｏｌｙ）とで、
ゲート絶縁膜１１を構成するＳｉＯ2 などの誘電体膜を
挟んだものである。
ｓ）が形成されている。この補助容量１３（Ｃｓ）は、
半導体薄膜１０即ちＴＦＴ７を構成する第一層ポリシリ
コン（１ｐｏｌｙ）と、半導体薄膜１４即ちゲート電極
Ｇを構成する第二層ポリシリコン（２ｐｏｌｙ）とで、
ゲート絶縁膜１１を構成するＳｉＯ2 などの誘電体膜を
挟んだものである。
【０００５】画素電極８を有する上層部と、ＴＦＴ７が
形成されている下層部との間の中層部には、遮光層４
Ｍ，４Ｐが形成されている。これは、ＴＦＴ７に対して
対向基板２側、即ち入射側にある遮光層であり、「上層
遮光層」と呼ばれる。上層遮光層は、マスク遮光層４Ｍ
及びパッド遮光層４Ｐとからなる。対向基板２側からの
入射光に対しては二つの上層遮光層（マスク遮光層４Ｍ
及びバッド遮光層４Ｐ）と引き出し電極１２Ａ及び１２
Ｂ（ここではアルミニウムにより形成）の重ね合わせに
より、画素開口以外の領域全ての遮光を成している。マ
スク遮光層４Ｍ及びパッド遮光層４Ｐは、共に導電性を
有する材料、例えばＴｉなどの金属膜からなる。マスク
遮光層４Ｍは画素の行方向（横方向）に沿って連続的に
パタニングされており、少なくとも部分的にＴＦＴを遮
光する。パッド遮光層４Ｐは画素毎に離散的にパタニン
グされ、画素電極８とのコンタクトに寄与している。即
ち、画素電極８はコンタクトホールＰＣＮを介してパッ
ド遮光層４Ｐに接続する。パッド遮光層４Ｐはコンタク
トホールＪＣＮを介して引き出し電極１２Ｂに接続す
る。前述した様に引き出し電極１２Ｂはコンタクトホー
ルＤＣＮを介してＴＦＴ７のドレイン領域Ｄに電気接続
している。マスク遮光層４Ｍ及びパッド遮光層４Ｐと、
引き出し電極１２Ａ及び１２Ｂの重ね合わせにより、画
素開口以外の領域の全てが対向基板側からの入射に対し
て遮光される。
形成されている下層部との間の中層部には、遮光層４
Ｍ，４Ｐが形成されている。これは、ＴＦＴ７に対して
対向基板２側、即ち入射側にある遮光層であり、「上層
遮光層」と呼ばれる。上層遮光層は、マスク遮光層４Ｍ
及びパッド遮光層４Ｐとからなる。対向基板２側からの
入射光に対しては二つの上層遮光層（マスク遮光層４Ｍ
及びバッド遮光層４Ｐ）と引き出し電極１２Ａ及び１２
Ｂ（ここではアルミニウムにより形成）の重ね合わせに
より、画素開口以外の領域全ての遮光を成している。マ
スク遮光層４Ｍ及びパッド遮光層４Ｐは、共に導電性を
有する材料、例えばＴｉなどの金属膜からなる。マスク
遮光層４Ｍは画素の行方向（横方向）に沿って連続的に
パタニングされており、少なくとも部分的にＴＦＴを遮
光する。パッド遮光層４Ｐは画素毎に離散的にパタニン
グされ、画素電極８とのコンタクトに寄与している。即
ち、画素電極８はコンタクトホールＰＣＮを介してパッ
ド遮光層４Ｐに接続する。パッド遮光層４Ｐはコンタク
トホールＪＣＮを介して引き出し電極１２Ｂに接続す
る。前述した様に引き出し電極１２Ｂはコンタクトホー
ルＤＣＮを介してＴＦＴ７のドレイン領域Ｄに電気接続
している。マスク遮光層４Ｍ及びパッド遮光層４Ｐと、
引き出し電極１２Ａ及び１２Ｂの重ね合わせにより、画
素開口以外の領域の全てが対向基板側からの入射に対し
て遮光される。
【０００６】一方、画素トランジスタ部の対向基板２と
は逆の側に、遮光層５が形成されている。これを「下層
遮光層」と称する。少なくとも画素トランジスタ７のソ
ース／ドレイン端部は、この下層遮光層５で遮光されて
いる。この様に遮光されているソース／ドレイン端部
に、ＬＤＤ領域７１，７２が形成されているのである。
下層遮光層５は、一般に高融点金属のシリサイドから形
成される。例えば、ＷＳｉからなり２００ｎｍの厚みを
有する。
は逆の側に、遮光層５が形成されている。これを「下層
遮光層」と称する。少なくとも画素トランジスタ７のソ
ース／ドレイン端部は、この下層遮光層５で遮光されて
いる。この様に遮光されているソース／ドレイン端部
に、ＬＤＤ領域７１，７２が形成されているのである。
下層遮光層５は、一般に高融点金属のシリサイドから形
成される。例えば、ＷＳｉからなり２００ｎｍの厚みを
有する。
【０００７】
【発明が解決しようとする課題】近年加速する液晶プロ
ジェクタの高輝度化に対応して、図５に示した様な液晶
パネルの透過率向上が要求されている。合わせて、プロ
ジェクタ用光源から発する大光量下における画像品位の
維持が要求されている。従来、その為の手法として、
（１）画素開口率向上による透過率改善と（２）補助容
量（Ｃｓ面積）増による画像品位の維持が実施されてお
り、市場の要求に答えてきた。しかしながら、手法
（１）と（２）は本質的に相反している。即ち、Ｃｓ面
積の増大はそのまま開口率の低下に直結する。従来、
（１）と（２）の手法を平行して進めることができたの
は、画素レイアウト上余裕があったからである。しか
し、液晶プロジェクタの高精細化が進むに連れ、レイア
ウト上の余裕はなくなってきており、一層の高開口率化
を達成する為には、従来の画素構造の延長線上では最早
不可能になっている。
ジェクタの高輝度化に対応して、図５に示した様な液晶
パネルの透過率向上が要求されている。合わせて、プロ
ジェクタ用光源から発する大光量下における画像品位の
維持が要求されている。従来、その為の手法として、
（１）画素開口率向上による透過率改善と（２）補助容
量（Ｃｓ面積）増による画像品位の維持が実施されてお
り、市場の要求に答えてきた。しかしながら、手法
（１）と（２）は本質的に相反している。即ち、Ｃｓ面
積の増大はそのまま開口率の低下に直結する。従来、
（１）と（２）の手法を平行して進めることができたの
は、画素レイアウト上余裕があったからである。しか
し、液晶プロジェクタの高精細化が進むに連れ、レイア
ウト上の余裕はなくなってきており、一層の高開口率化
を達成する為には、従来の画素構造の延長線上では最早
不可能になっている。
【０００８】図６は、図５に示した従来の液晶表示装置
の模式的な平面図であり、一画素分のみを表わしてい
る。図示する様に、液晶表示装置は、互いに交差する複
数の信号配線１２及びゲート配線を備えている。列方向
（縦方向）に配された信号配線１２と行方向（横方向）
に配されたゲート配線との交差部に、画素が設けられて
いる。画素は、画素電極と、これを駆動する薄膜トラン
ジスタと、薄膜トランジスタを外光から遮蔽する遮光帯
（遮光層）とを含む。薄膜トランジスタは半導体薄膜１
０を活性層としており、そのソース領域はコンタクトホ
ールＳＣＮを介して信号配線１２に接続し、ドレイン領
域は同じくコンタクトホールＤＣＮを介して画素電極
（図示せず）に接続している。又、ゲート電極Ｇはゲー
ト配線の一部として形成されている。尚、ゲート配線は
半導体薄膜（１ｐｏｌｙ）１０とは別の層になる半導体
薄膜（２ｐｏｌｙ）で形成されている。更に、画素には
補助容量１３が形成されている。この補助容量１３は、
半導体薄膜（１ｐｏｌｙ）１０と、半導体薄膜（２ｐｏ
ｌｙ）１４との間にゲート絶縁膜と同層の誘電体薄膜を
挟持した積層構造となっている。補助容量１３の下側電
極となる半導体薄膜１０は薄膜トランジスタのドレイン
と同電位となる一方、補助容量１３の上側電極となる半
導体薄膜１４は、コンタクトホールＣＣＮを介して上層
のアルミニウムからなる引き出し電極（図示せず）に接
続されている。この引き出し電極は更にコンタクトホー
ルＭＣＮを介して上層のマスク遮光層に接続されてい
る。尚、画素電極（図示せず）はコンタクトホールＰＣ
Ｎ，ＪＣＮ及びＤＣＮを介して薄膜トランジスタのドレ
イン領域Ｄに接続している。図示する様に、ゲート電極
Ｇは半導体薄膜１４（２ｐｏｌｙ）で形成されており、
そのまま横方向に延長されてゲート配線を形成する。こ
の半導体薄膜１４は補助容量１３の上側電極ともなる
が、ゲート配線と電位は異なる。この為、同じ半導体薄
膜１４で形成されているにも関わらず、ゲート配線と補
助容量１３の上側電極は電気的に分離する必要があり、
両者の間に所定の間隙（ＧＡＰ）を確保する必要があ
る。この画素構造では、ゲート配線と補助容量１３の上
側電極とを互いに平行に配置している為、両者の間にＧ
ＡＰを取る必要があり、この為開口率が制限される。開
口率を改善する為には、ゲート配線と補助容量１３の上
側電極とを別層にて形成することが有効であることが容
易に推定されるが、図６に示す従来構造ではその様にな
っていない。
の模式的な平面図であり、一画素分のみを表わしてい
る。図示する様に、液晶表示装置は、互いに交差する複
数の信号配線１２及びゲート配線を備えている。列方向
（縦方向）に配された信号配線１２と行方向（横方向）
に配されたゲート配線との交差部に、画素が設けられて
いる。画素は、画素電極と、これを駆動する薄膜トラン
ジスタと、薄膜トランジスタを外光から遮蔽する遮光帯
（遮光層）とを含む。薄膜トランジスタは半導体薄膜１
０を活性層としており、そのソース領域はコンタクトホ
ールＳＣＮを介して信号配線１２に接続し、ドレイン領
域は同じくコンタクトホールＤＣＮを介して画素電極
（図示せず）に接続している。又、ゲート電極Ｇはゲー
ト配線の一部として形成されている。尚、ゲート配線は
半導体薄膜（１ｐｏｌｙ）１０とは別の層になる半導体
薄膜（２ｐｏｌｙ）で形成されている。更に、画素には
補助容量１３が形成されている。この補助容量１３は、
半導体薄膜（１ｐｏｌｙ）１０と、半導体薄膜（２ｐｏ
ｌｙ）１４との間にゲート絶縁膜と同層の誘電体薄膜を
挟持した積層構造となっている。補助容量１３の下側電
極となる半導体薄膜１０は薄膜トランジスタのドレイン
と同電位となる一方、補助容量１３の上側電極となる半
導体薄膜１４は、コンタクトホールＣＣＮを介して上層
のアルミニウムからなる引き出し電極（図示せず）に接
続されている。この引き出し電極は更にコンタクトホー
ルＭＣＮを介して上層のマスク遮光層に接続されてい
る。尚、画素電極（図示せず）はコンタクトホールＰＣ
Ｎ，ＪＣＮ及びＤＣＮを介して薄膜トランジスタのドレ
イン領域Ｄに接続している。図示する様に、ゲート電極
Ｇは半導体薄膜１４（２ｐｏｌｙ）で形成されており、
そのまま横方向に延長されてゲート配線を形成する。こ
の半導体薄膜１４は補助容量１３の上側電極ともなる
が、ゲート配線と電位は異なる。この為、同じ半導体薄
膜１４で形成されているにも関わらず、ゲート配線と補
助容量１３の上側電極は電気的に分離する必要があり、
両者の間に所定の間隙（ＧＡＰ）を確保する必要があ
る。この画素構造では、ゲート配線と補助容量１３の上
側電極とを互いに平行に配置している為、両者の間にＧ
ＡＰを取る必要があり、この為開口率が制限される。開
口率を改善する為には、ゲート配線と補助容量１３の上
側電極とを別層にて形成することが有効であることが容
易に推定されるが、図６に示す従来構造ではその様にな
っていない。
【０００９】図７は、図６に示した従来構造における開
口率と補助容量（Ｃｓ）面積との関係を示すグラフであ
る。開口率を大きく取ろうとすると、補助容量面積が犠
牲となる為、開口率アップと共に補助容量面積が急激に
減少してしまう。これは、ゲート配線と補助容量の上側
電極（補助容量配線）が同層で且つ平行配置されている
為である。この様な平行配置構造では、開口率の改善と
補助容量面積の確保は両立し得ず、解決すべき課題とな
っている。
口率と補助容量（Ｃｓ）面積との関係を示すグラフであ
る。開口率を大きく取ろうとすると、補助容量面積が犠
牲となる為、開口率アップと共に補助容量面積が急激に
減少してしまう。これは、ゲート配線と補助容量の上側
電極（補助容量配線）が同層で且つ平行配置されている
為である。この様な平行配置構造では、開口率の改善と
補助容量面積の確保は両立し得ず、解決すべき課題とな
っている。
【００１０】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス型液晶表示装
置の駆動基板として使われる薄膜半導体装置の画素開口
率を改善することを目的とする。係る目的を達成する為
に以下の手段を講じた。即ち、本発明は、互いに交差す
る複数の信号配線及びゲート配線と、両配線の各交差部
に配された画素とを絶縁性の基板上に備え、各画素は、
少なくとも画素電極と、これを駆動する薄膜トランジス
タと、該薄膜トランジスタを外光から遮蔽する遮光帯と
を含み、該薄膜トランジスタのソースは該信号配線に接
続され、ドレインは該画素電極に接続され、ゲート電極
は該ゲート配線に接続されている薄膜半導体装置におい
て、前記遮光帯は、第一の導電層からなり少なくとも一
部が該ゲート配線に使用され、前記ゲート電極は、第一
の導電層とは異なる第二の導電層からなり、ゲート配線
に使用される該第一の導電層と、ゲート電極になる該第
二の導電層とが、各画素内で互いに電気的に接続されて
いることを特徴とする。
題に鑑み、本発明はアクティブマトリクス型液晶表示装
置の駆動基板として使われる薄膜半導体装置の画素開口
率を改善することを目的とする。係る目的を達成する為
に以下の手段を講じた。即ち、本発明は、互いに交差す
る複数の信号配線及びゲート配線と、両配線の各交差部
に配された画素とを絶縁性の基板上に備え、各画素は、
少なくとも画素電極と、これを駆動する薄膜トランジス
タと、該薄膜トランジスタを外光から遮蔽する遮光帯と
を含み、該薄膜トランジスタのソースは該信号配線に接
続され、ドレインは該画素電極に接続され、ゲート電極
は該ゲート配線に接続されている薄膜半導体装置におい
て、前記遮光帯は、第一の導電層からなり少なくとも一
部が該ゲート配線に使用され、前記ゲート電極は、第一
の導電層とは異なる第二の導電層からなり、ゲート配線
に使用される該第一の導電層と、ゲート電極になる該第
二の導電層とが、各画素内で互いに電気的に接続されて
いることを特徴とする。
【００１１】好ましくは、前記ゲート電極を構成する第
二の導電層は各画素毎に分断されており、分断された個
々の第二の導電層の部分は各画素内で該ゲート配線に使
用される該第一の導電層と電気的に接続されている。或
いは、前記ゲート配線を構成する第一の導電層は各画素
毎に分断されており、分断された個々の第一の導電層の
部分は各画素内で該ゲート電極となる該第二の導電層と
電気的に接続されている。又、前記遮光帯は、該薄膜ト
ランジスタを上下の両方から遮蔽する二層の導電層から
なり、その片方が第一の導電層として該ゲート配線に使
用されている。或いは、前記遮光帯は、該薄膜トランジ
スタを上下の内片側から遮蔽する単層の導電層からな
り、これが第一の導電層として該ゲート配線に使用され
ている。又、各画素は、該薄膜トランジスタを介して信
号配線から該画素電極に書き込まれた信号電荷を保持す
るために誘電体を上下一対の電極で挟んだ補助容量を含
み、該上下一対の電極の一方が該ゲート電極を構成する
第二の導電層と同層である。
二の導電層は各画素毎に分断されており、分断された個
々の第二の導電層の部分は各画素内で該ゲート配線に使
用される該第一の導電層と電気的に接続されている。或
いは、前記ゲート配線を構成する第一の導電層は各画素
毎に分断されており、分断された個々の第一の導電層の
部分は各画素内で該ゲート電極となる該第二の導電層と
電気的に接続されている。又、前記遮光帯は、該薄膜ト
ランジスタを上下の両方から遮蔽する二層の導電層から
なり、その片方が第一の導電層として該ゲート配線に使
用されている。或いは、前記遮光帯は、該薄膜トランジ
スタを上下の内片側から遮蔽する単層の導電層からな
り、これが第一の導電層として該ゲート配線に使用され
ている。又、各画素は、該薄膜トランジスタを介して信
号配線から該画素電極に書き込まれた信号電荷を保持す
るために誘電体を上下一対の電極で挟んだ補助容量を含
み、該上下一対の電極の一方が該ゲート電極を構成する
第二の導電層と同層である。
【００１２】本発明によれば、薄膜トランジスタを外光
から遮蔽する遮光帯が第一の導電層からなり、少なくと
もその一部をゲート配線に使用している。一方、ゲート
電極は第一の導電層とは異なる第二の導電層からなり、
ゲート電極と遮光帯を各画素内で互いに電気的に接続し
ている。この様に、遮光層をゲート配線に利用すること
で、ゲート配線と補助容量線を同層で形成する必要がな
くなる。例えば、下層遮光層をゲート配線に使用すれ
ば、その上に重ねてゲート電極と同層で補助容量配線を
形成できる。従来の様に、同層のゲート配線と補助容量
配線の間に線間ＧＡＰを確保する必要がなくなるので、
その分開口率の改善につながる。
から遮蔽する遮光帯が第一の導電層からなり、少なくと
もその一部をゲート配線に使用している。一方、ゲート
電極は第一の導電層とは異なる第二の導電層からなり、
ゲート電極と遮光帯を各画素内で互いに電気的に接続し
ている。この様に、遮光層をゲート配線に利用すること
で、ゲート配線と補助容量線を同層で形成する必要がな
くなる。例えば、下層遮光層をゲート配線に使用すれ
ば、その上に重ねてゲート電極と同層で補助容量配線を
形成できる。従来の様に、同層のゲート配線と補助容量
配線の間に線間ＧＡＰを確保する必要がなくなるので、
その分開口率の改善につながる。
【００１３】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は、本発明に係る液晶表
示装置の一例の模式的な平面図であり、特に一画素分を
示してある。図１は、特に液晶表示装置の駆動基板側と
なる薄膜半導体装置の平面構成を表わしている。図示す
る様に、薄膜半導体装置は、互いに交差する複数の信号
配線１２及びゲート配線と、両配線の各交差部に配され
た画素とを絶縁性の基板の上に備えている。図では、縦
方向に配した一本の信号配線１２と、横方向に配した一
本のゲート配線との交差部に、一個の画素が配されてい
る。各画素は、少なくとも画素電極（図示せず）と、こ
れを駆動する薄膜トランジスタと、薄膜トランジスタを
外光から遮蔽する遮光層（遮光帯）５とを含んでいる。
薄膜トランジスタは、下層にある遮光層５の上に形成さ
れた半導体薄膜１０を素子領域としている。薄膜トラン
ジスタのソースはコンタクトホールＳＣＮを介して信号
配線１２に接続され、ドレインはコンタクトホールＤＣ
Ｎ、ＪＣＮ及びＰＣＮを介して画素電極（図示せず）に
接続され、ゲート電極Ｇはゲート配線に接続されてい
る。尚、このゲート電極Ｇは半導体薄膜（１ｐｏｌｙ）
１０より上層にある別の半導体薄膜（２ｐｏｌｙ）１４
で形成されている。
の形態を詳細に説明する。図１は、本発明に係る液晶表
示装置の一例の模式的な平面図であり、特に一画素分を
示してある。図１は、特に液晶表示装置の駆動基板側と
なる薄膜半導体装置の平面構成を表わしている。図示す
る様に、薄膜半導体装置は、互いに交差する複数の信号
配線１２及びゲート配線と、両配線の各交差部に配され
た画素とを絶縁性の基板の上に備えている。図では、縦
方向に配した一本の信号配線１２と、横方向に配した一
本のゲート配線との交差部に、一個の画素が配されてい
る。各画素は、少なくとも画素電極（図示せず）と、こ
れを駆動する薄膜トランジスタと、薄膜トランジスタを
外光から遮蔽する遮光層（遮光帯）５とを含んでいる。
薄膜トランジスタは、下層にある遮光層５の上に形成さ
れた半導体薄膜１０を素子領域としている。薄膜トラン
ジスタのソースはコンタクトホールＳＣＮを介して信号
配線１２に接続され、ドレインはコンタクトホールＤＣ
Ｎ、ＪＣＮ及びＰＣＮを介して画素電極（図示せず）に
接続され、ゲート電極Ｇはゲート配線に接続されてい
る。尚、このゲート電極Ｇは半導体薄膜（１ｐｏｌｙ）
１０より上層にある別の半導体薄膜（２ｐｏｌｙ）１４
で形成されている。
【００１４】特徴事項として、遮光層５は第一の導電層
からなり少なくとも一部がゲート配線に使用されてい
る。ゲート電極Ｇは、第一の導電層とは異なる第二の導
電層（即ち、不純物が高濃度で注入された半導体薄膜１
４）からなる。ゲート配線に使用される第一の導電層
と、ゲート電極Ｇになる第二の導電層（半導体薄膜１
４）とが、各画素内でコンタクトホールＧＣＮを介し互
いに電気的に接続されている。即ち、本発明では、ゲー
ト電極Ｇとゲート配線が別層であり、両者がコンタクト
ホールＧＣＮを介して画素単位で互いに接続する立体構
成となっている。ここで、ゲート電極Ｇを構成する第二
の導電層（半導体薄膜１４）は、各画素毎に分断されて
おり、分断された個々の第二の導電層の部分（ゲート電
極Ｇ）は、各画素内でゲート配線に使用されている第一
の導電層（遮光層５）と電気的に接続されている。
からなり少なくとも一部がゲート配線に使用されてい
る。ゲート電極Ｇは、第一の導電層とは異なる第二の導
電層（即ち、不純物が高濃度で注入された半導体薄膜１
４）からなる。ゲート配線に使用される第一の導電層
と、ゲート電極Ｇになる第二の導電層（半導体薄膜１
４）とが、各画素内でコンタクトホールＧＣＮを介し互
いに電気的に接続されている。即ち、本発明では、ゲー
ト電極Ｇとゲート配線が別層であり、両者がコンタクト
ホールＧＣＮを介して画素単位で互いに接続する立体構
成となっている。ここで、ゲート電極Ｇを構成する第二
の導電層（半導体薄膜１４）は、各画素毎に分断されて
おり、分断された個々の第二の導電層の部分（ゲート電
極Ｇ）は、各画素内でゲート配線に使用されている第一
の導電層（遮光層５）と電気的に接続されている。
【００１５】画素は、上述した薄膜トランジスタ及び画
素電極に加え、補助容量１３を備えている。補助容量１
３は、薄膜トランジスタを介して信号配線１２から画素
電極に書き込まれた信号電荷を保持して、画品位を維持
するものであり、誘電体を上下一対の電極で挟んだ積層
構造となっている。補助容量１３の上側電極は、ゲート
電極Ｇを構成する第二の導電層（半導体薄膜１４）と同
層である一方、下側電極は半導体薄膜１０と同層であ
る。従って、誘電体は上下一対の電極１４，１０の間に
挟持されたゲート絶縁膜と同層の絶縁膜からなる。図か
ら明らかな様に、補助容量１３はゲート配線を構成する
遮光層５の上に重ねて形成することが可能となる。従っ
て、従来に比べ画素開口率を大幅に改善可能である。こ
れは、従来、ゲート電極Ｇと同層であったゲート配線の
一部を、別層の遮光層５で代用することにより、実現さ
れた構造である。即ち、ゲート配線は例えばＷＳｉから
なる下層遮光層５で形成される一方、ゲート電極Ｇは従
来と同様に半導体薄膜（２ｐｏｌｙ）１４にて形成され
る。両者は、コンタクトホールＧＣＮを介して互いに電
気的に接続される。一方、補助容量１３の上側電極は、
ゲート電極Ｇと同層の半導体薄膜（２ｐｏｌｙ）１４に
て形成される。ゲート配線と補助容量１３の上側電極
（補助容量配線）とは、別レイヤーにて形成されるの
で、ゲート配線となる遮光層５の上に補助容量１３を形
成することが可能となり、開口率を格段に向上すること
ができる。
素電極に加え、補助容量１３を備えている。補助容量１
３は、薄膜トランジスタを介して信号配線１２から画素
電極に書き込まれた信号電荷を保持して、画品位を維持
するものであり、誘電体を上下一対の電極で挟んだ積層
構造となっている。補助容量１３の上側電極は、ゲート
電極Ｇを構成する第二の導電層（半導体薄膜１４）と同
層である一方、下側電極は半導体薄膜１０と同層であ
る。従って、誘電体は上下一対の電極１４，１０の間に
挟持されたゲート絶縁膜と同層の絶縁膜からなる。図か
ら明らかな様に、補助容量１３はゲート配線を構成する
遮光層５の上に重ねて形成することが可能となる。従っ
て、従来に比べ画素開口率を大幅に改善可能である。こ
れは、従来、ゲート電極Ｇと同層であったゲート配線の
一部を、別層の遮光層５で代用することにより、実現さ
れた構造である。即ち、ゲート配線は例えばＷＳｉから
なる下層遮光層５で形成される一方、ゲート電極Ｇは従
来と同様に半導体薄膜（２ｐｏｌｙ）１４にて形成され
る。両者は、コンタクトホールＧＣＮを介して互いに電
気的に接続される。一方、補助容量１３の上側電極は、
ゲート電極Ｇと同層の半導体薄膜（２ｐｏｌｙ）１４に
て形成される。ゲート配線と補助容量１３の上側電極
（補助容量配線）とは、別レイヤーにて形成されるの
で、ゲート配線となる遮光層５の上に補助容量１３を形
成することが可能となり、開口率を格段に向上すること
ができる。
【００１６】図２は、図１に示したＸ−Ｘ線に沿って切
断した液晶表示装置の断面構造を示している。図示する
様に、本液晶表示装置は、所定の間隙を介して互いに接
合した一対の基板１，２と、この間隙に保持された液晶
３とからなる。一方の基板１は、互いに交差する複数の
信号配線１２及びゲート配線と、両配線の各交差部に配
された画素を有する一方、他方の基板（対向基板）２
は、各画素に対向する電極（対向電極）６を有してい
る。
断した液晶表示装置の断面構造を示している。図示する
様に、本液晶表示装置は、所定の間隙を介して互いに接
合した一対の基板１，２と、この間隙に保持された液晶
３とからなる。一方の基板１は、互いに交差する複数の
信号配線１２及びゲート配線と、両配線の各交差部に配
された画素を有する一方、他方の基板（対向基板）２
は、各画素に対向する電極（対向電極）６を有してい
る。
【００１７】下側の基板１の表面には下層遮光層５が形
成されており、その上に絶縁膜９を介して薄膜トランジ
スタと補助容量１３が形成されている。薄膜トランジス
タはデュアル構造のゲート電極１０の上に、ゲート絶縁
膜１１を介してゲート電極Ｇを配したトップゲート構造
となっている。前述した様に、ゲート電極Ｇは各画素毎
に分断されており、コンタクトホールＧＣＮを介して、
ゲート配線を兼ねる遮光層５に電気接続している。一
方、補助容量１３は、下側の半導体薄膜１０と、上側の
半導体薄膜１４と、両者の間に保持されたゲート絶縁膜
１１とで構成されている。図から明らかな様に、補助容
量１３の上側電極とゲート電極Ｇとは、同層の半導体薄
膜（２ｐｏｌｙ）１４で構成されている。係る構成を有
する薄膜トランジスタ及び補助容量１３は、層間絶縁膜
により被覆されており、その上には前述した信号配線１
２や引き出し電極１２Ｃが形成されている。これらの信
号配線１２及び引き出し電極１２Ｃはアルミニウムから
なり、その表面は平坦化膜で被覆されている。平坦化膜
の上には、上層遮光層４が形成されている。この様に、
本実施形態では外光を遮断する為の遮光帯は、薄膜トラ
ンジスタを上下の両方から遮蔽する二層の導電層からな
り、その片方が第一の導電層としてゲート配線に使用さ
れている。これに代えて、遮光帯は薄膜トランジスタを
上下の内片側から遮蔽する単層の導電層からなり、これ
が第一の導電層としてゲート配線に使用される構成でも
よい。本例では、補助容量１３の上側電極はコンタクト
ホールＣＣＮを介して引き出し電極１２Ｃに電気接続し
ている。更にこの引き出し電極１２Ｃはコンタクトホー
ルＭＣＮを介して上層遮光層４に電気接続している。こ
れにより、補助容量１３の上側電極には一定の電位が印
加される。更に上層遮光層４は保護膜で覆われており、
その上に画素電極（図示せず）が形成されている。
成されており、その上に絶縁膜９を介して薄膜トランジ
スタと補助容量１３が形成されている。薄膜トランジス
タはデュアル構造のゲート電極１０の上に、ゲート絶縁
膜１１を介してゲート電極Ｇを配したトップゲート構造
となっている。前述した様に、ゲート電極Ｇは各画素毎
に分断されており、コンタクトホールＧＣＮを介して、
ゲート配線を兼ねる遮光層５に電気接続している。一
方、補助容量１３は、下側の半導体薄膜１０と、上側の
半導体薄膜１４と、両者の間に保持されたゲート絶縁膜
１１とで構成されている。図から明らかな様に、補助容
量１３の上側電極とゲート電極Ｇとは、同層の半導体薄
膜（２ｐｏｌｙ）１４で構成されている。係る構成を有
する薄膜トランジスタ及び補助容量１３は、層間絶縁膜
により被覆されており、その上には前述した信号配線１
２や引き出し電極１２Ｃが形成されている。これらの信
号配線１２及び引き出し電極１２Ｃはアルミニウムから
なり、その表面は平坦化膜で被覆されている。平坦化膜
の上には、上層遮光層４が形成されている。この様に、
本実施形態では外光を遮断する為の遮光帯は、薄膜トラ
ンジスタを上下の両方から遮蔽する二層の導電層からな
り、その片方が第一の導電層としてゲート配線に使用さ
れている。これに代えて、遮光帯は薄膜トランジスタを
上下の内片側から遮蔽する単層の導電層からなり、これ
が第一の導電層としてゲート配線に使用される構成でも
よい。本例では、補助容量１３の上側電極はコンタクト
ホールＣＣＮを介して引き出し電極１２Ｃに電気接続し
ている。更にこの引き出し電極１２Ｃはコンタクトホー
ルＭＣＮを介して上層遮光層４に電気接続している。こ
れにより、補助容量１３の上側電極には一定の電位が印
加される。更に上層遮光層４は保護膜で覆われており、
その上に画素電極（図示せず）が形成されている。
【００１８】引き続き図２を参照して本液晶表示装置の
製造法を説明する。本液晶表示装置は、所定の間隙を介
して互いに接合した一対の基板１，２と、この間隙に保
持された液晶３とからなる。これを製造する為に、一方
の基板１には互いに交差する複数の信号配線１２及びゲ
ート配線と両配線の各交差部に配された画素を形成する
一方、他方の基板２には各画素に対向する電極６を形成
する。各画素には、少なくとも画素電極と、これを駆動
する薄膜トランジスタと、該薄膜トランジスタを外光か
ら遮蔽する遮光帯５とを形成する。薄膜トランジスタの
ソースを信号配線１２に接続し、ドレインを画素電極に
接続し、ゲート電極Ｇをゲート配線に接続する。その
際、遮光帯５は、第一の導電層で形成すると共に少なく
ともその一部をゲート配線に使用する。又、ゲート電極
Ｇは、第一の導電層とは異なる第二の導電層１４で形成
する。そして、ゲート配線に使用する第一の導電層とゲ
ート電極Ｇになる第二の導電層１４とを各画素内でコン
タクトホールＧＣＮにより互いに電気的に接続する。本
例では、遮光帯は、薄膜トランジスタを上下の両方から
遮蔽する二層の導電層で形成し、片方の遮光帯５を第一
の導電層としてゲート配線に使用する。又、信号配線１
２から薄膜トランジスタを介して画素電極に書き込まれ
る信号電荷を保持するために、誘電体となるゲート絶縁
膜１１を上下一対の電極（１０，１４）で挟んだ補助容
量１３を各画素に形成し、上下一対の電極の一方がゲー
ト電極Ｇを構成する第二の導電層１４と同層になる様に
形成する。
製造法を説明する。本液晶表示装置は、所定の間隙を介
して互いに接合した一対の基板１，２と、この間隙に保
持された液晶３とからなる。これを製造する為に、一方
の基板１には互いに交差する複数の信号配線１２及びゲ
ート配線と両配線の各交差部に配された画素を形成する
一方、他方の基板２には各画素に対向する電極６を形成
する。各画素には、少なくとも画素電極と、これを駆動
する薄膜トランジスタと、該薄膜トランジスタを外光か
ら遮蔽する遮光帯５とを形成する。薄膜トランジスタの
ソースを信号配線１２に接続し、ドレインを画素電極に
接続し、ゲート電極Ｇをゲート配線に接続する。その
際、遮光帯５は、第一の導電層で形成すると共に少なく
ともその一部をゲート配線に使用する。又、ゲート電極
Ｇは、第一の導電層とは異なる第二の導電層１４で形成
する。そして、ゲート配線に使用する第一の導電層とゲ
ート電極Ｇになる第二の導電層１４とを各画素内でコン
タクトホールＧＣＮにより互いに電気的に接続する。本
例では、遮光帯は、薄膜トランジスタを上下の両方から
遮蔽する二層の導電層で形成し、片方の遮光帯５を第一
の導電層としてゲート配線に使用する。又、信号配線１
２から薄膜トランジスタを介して画素電極に書き込まれ
る信号電荷を保持するために、誘電体となるゲート絶縁
膜１１を上下一対の電極（１０，１４）で挟んだ補助容
量１３を各画素に形成し、上下一対の電極の一方がゲー
ト電極Ｇを構成する第二の導電層１４と同層になる様に
形成する。
【００１９】図３は、一画素分の等価回路を示す模式図
である。（Ａ）は本発明の回路を示し、（Ｂ）は参考例
を表わしている。まず（Ｂ）の参考例であるが、これは
下層遮光層５がゲート配線の一部となっておらず、接地
電位に接続されている。係る構成では、金属遮光層５に
よる寄生トランジスタが点線で囲む様にＬＤＤ領域にで
きてしまう。遮光層５の電位は固定で通常接地されてい
る為、寄生トランジスタを常にオフしようとする方向に
働く。これを防ぐ為に、ＬＤＤ領域の不純物濃度を一定
限度以上下げることが不可能である。しかし近年の大光
量化に伴い、画品位維持の為にはＬＤＤ領域の不純物濃
度を現状より１／３程度まで下げたいという要求があ
る。
である。（Ａ）は本発明の回路を示し、（Ｂ）は参考例
を表わしている。まず（Ｂ）の参考例であるが、これは
下層遮光層５がゲート配線の一部となっておらず、接地
電位に接続されている。係る構成では、金属遮光層５に
よる寄生トランジスタが点線で囲む様にＬＤＤ領域にで
きてしまう。遮光層５の電位は固定で通常接地されてい
る為、寄生トランジスタを常にオフしようとする方向に
働く。これを防ぐ為に、ＬＤＤ領域の不純物濃度を一定
限度以上下げることが不可能である。しかし近年の大光
量化に伴い、画品位維持の為にはＬＤＤ領域の不純物濃
度を現状より１／３程度まで下げたいという要求があ
る。
【００２０】一方（Ａ）に示した本発明の構成では、参
考例と同様に金属遮光層５による寄生トランジスタはで
きるものの、遮光層５の電位は常にコンタクトホールＧ
ＣＮを介してゲート電位と等しく保たれている。従っ
て、点線で囲った寄生トランジスタのオン／オフは、実
体的な薄膜トランジスタと完全に同期する。この為、Ｌ
ＤＤ領域の不純物濃度を劇的に低減可能であり、その結
果画品位の維持向上が実現できる。尚、図中、信号配線
１２に供給された画像信号Ｖｓｉｇは薄膜トランジスタ
ＴＦＴのソース領域Ｓからドレイン領域Ｄを介して画素
電極に書き込まれる。図では、画素電極に書き込まれた
電位をＶｐｘｌで表わしてある。一方、薄膜トランジス
タのゲート電極Ｇに印加される電位をＶｇで表わしてあ
る。
考例と同様に金属遮光層５による寄生トランジスタはで
きるものの、遮光層５の電位は常にコンタクトホールＧ
ＣＮを介してゲート電位と等しく保たれている。従っ
て、点線で囲った寄生トランジスタのオン／オフは、実
体的な薄膜トランジスタと完全に同期する。この為、Ｌ
ＤＤ領域の不純物濃度を劇的に低減可能であり、その結
果画品位の維持向上が実現できる。尚、図中、信号配線
１２に供給された画像信号Ｖｓｉｇは薄膜トランジスタ
ＴＦＴのソース領域Ｓからドレイン領域Ｄを介して画素
電極に書き込まれる。図では、画素電極に書き込まれた
電位をＶｐｘｌで表わしてある。一方、薄膜トランジス
タのゲート電極Ｇに印加される電位をＶｇで表わしてあ
る。
【００２１】図４は、ゲート電極Ｇと、ゲート配線に代
用される遮光層５との接続関係を示す模式図である。
（Ａ）は、図１に示した実施形態の接続関係を模式的に
表わしたものであり、各画素電極Ｇが画素単位で分断さ
れている一方、ゲート配線となる遮光層５は画素間で連
続している。各分断されたゲート電極Ｇは、対応するコ
ンタクトホールＧＣＮを介して下層遮光層５に電気接続
されている。金属薄膜層や半導体薄膜層を重ねて形成す
る多層化の副作用として、基板の変形量が増大しつつあ
る。これは、パネルの組立や実装工程における制御に深
刻な影響を与えている。特に、従来半導体薄膜（２ｐｏ
ｌｙ）からなるゲート配線をパネルの横方向に沿って連
続的に形成していることが、基板変形の大きな要因であ
ることが判明している。これに対し、本発明では（Ａ）
に模式的に表わした様に、２ｐｏｌｙからなるゲート電
極Ｇを画素毎に分断している為、基板変形量の低減化が
期待できる。更には、従来の様に配線として使用しない
のでゲート電極Ｇ自体の膜厚を薄くできる。これによっ
ても、基板変形量を下げることが可能である。
用される遮光層５との接続関係を示す模式図である。
（Ａ）は、図１に示した実施形態の接続関係を模式的に
表わしたものであり、各画素電極Ｇが画素単位で分断さ
れている一方、ゲート配線となる遮光層５は画素間で連
続している。各分断されたゲート電極Ｇは、対応するコ
ンタクトホールＧＣＮを介して下層遮光層５に電気接続
されている。金属薄膜層や半導体薄膜層を重ねて形成す
る多層化の副作用として、基板の変形量が増大しつつあ
る。これは、パネルの組立や実装工程における制御に深
刻な影響を与えている。特に、従来半導体薄膜（２ｐｏ
ｌｙ）からなるゲート配線をパネルの横方向に沿って連
続的に形成していることが、基板変形の大きな要因であ
ることが判明している。これに対し、本発明では（Ａ）
に模式的に表わした様に、２ｐｏｌｙからなるゲート電
極Ｇを画素毎に分断している為、基板変形量の低減化が
期待できる。更には、従来の様に配線として使用しない
のでゲート電極Ｇ自体の膜厚を薄くできる。これによっ
ても、基板変形量を下げることが可能である。
【００２２】（Ｂ）は、ゲート電極Ｇに加え、ゲート配
線を構成する下層遮光層５も画素単位で分断した構成で
ある。それぞれ分断されたゲート電極Ｇ及び下層遮光層
５を一画素当たり二個設けたコンタクトホールＧＣＮで
連続的に電気接続していく構成となっている。下層遮光
層５も分断したので、基板変形量を更に小さくすること
が可能である。
線を構成する下層遮光層５も画素単位で分断した構成で
ある。それぞれ分断されたゲート電極Ｇ及び下層遮光層
５を一画素当たり二個設けたコンタクトホールＧＣＮで
連続的に電気接続していく構成となっている。下層遮光
層５も分断したので、基板変形量を更に小さくすること
が可能である。
【００２３】（Ｃ）は、遮光層５を分断する一方、ゲー
ト電極Ｇは画素間で連続的に形成している。更に（Ｄ）
の場合は、ゲート電極Ｇ及び下層遮光層５を連続的に保
持したまま、両者を画素毎に設けたコンタクトホールＧ
ＣＮで互いに接続している。この様な構成では、上下二
層の導電層の内一方が断線しても、他方で導通を確保で
きる為、結果的に故障が発生しないというメリットが得
られる。
ト電極Ｇは画素間で連続的に形成している。更に（Ｄ）
の場合は、ゲート電極Ｇ及び下層遮光層５を連続的に保
持したまま、両者を画素毎に設けたコンタクトホールＧ
ＣＮで互いに接続している。この様な構成では、上下二
層の導電層の内一方が断線しても、他方で導通を確保で
きる為、結果的に故障が発生しないというメリットが得
られる。
【００２４】
【発明の効果】以上説明した様に、本発明によれば、遮
光層をゲート配線に利用することで、開口率の改善が可
能になる。又、ゲート配線を兼ねる遮光層とゲート電極
とで薄膜トランジスタの活性層となる半導体薄膜を上下
から挟むダブルゲート構造が実現でき、薄膜トランジス
タの設計マージンの拡大につながる。例えば、ダブルゲ
ート構造とすることでＬＤＤ領域の不純物濃度を低減化
可能となり、その分光リークの少ない薄膜トランジスタ
が得られる。更に、ゲート電極もしくはゲート配線とし
て使われる遮光層を画素単位で分断することにより、基
板の変形を抑制することが可能である。
光層をゲート配線に利用することで、開口率の改善が可
能になる。又、ゲート配線を兼ねる遮光層とゲート電極
とで薄膜トランジスタの活性層となる半導体薄膜を上下
から挟むダブルゲート構造が実現でき、薄膜トランジス
タの設計マージンの拡大につながる。例えば、ダブルゲ
ート構造とすることでＬＤＤ領域の不純物濃度を低減化
可能となり、その分光リークの少ない薄膜トランジスタ
が得られる。更に、ゲート電極もしくはゲート配線とし
て使われる遮光層を画素単位で分断することにより、基
板の変形を抑制することが可能である。
【図１】本発明に係る液晶表示装置の模式的な平面図で
ある。
ある。
【図２】図１に示した液晶表示装置の模式的な断面図で
ある。
ある。
【図３】図１及び図２に示した液晶表示装置の一画素分
の等価回路図である。
の等価回路図である。
【図４】本発明に係る液晶表示装置の画素電極と遮光層
の電気的な接続関係を示す模式図である。
の電気的な接続関係を示す模式図である。
【図５】従来の液晶表示装置の一例を示す断面図であ
る。
る。
【図６】従来の液晶表示装置の一例を示す平面図であ
る。
る。
【図７】画素開口率と補助容量面積との関係を示すグラ
フである。
フである。
５・・・遮光層（ゲート配線）、１０・・・半導体薄
膜、１２・・・信号配線、１３・・・補助容量、１４・
・・半導体薄膜、Ｇ・・・ゲート電極
膜、１２・・・信号配線、１３・・・補助容量、１４・
・・半導体薄膜、Ｇ・・・ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｎ Ｆターム(参考） 2H092 JA25 JA34 JA40 JA41 JA46 JB51 JB54 JB68 KA04 KA05 NA07 5C094 AA10 AA15 BA03 BA43 CA19 EA04 EA07 EB02 EB05 ED15 FB14 5F110 AA30 BB01 CC02 DD03 EE09 EE30 HL03 HM15 NN03 NN44 NN46 NN73
Claims (24)
- 【請求項１】 互いに交差する複数の信号配線及びゲー
ト配線と、両配線の各交差部に配された画素とを絶縁性
の基板上に備え、 各画素は、少なくとも画素電極と、これを駆動する薄膜
トランジスタと、該薄膜トランジスタを外光から遮蔽す
る遮光帯とを含み、 該薄膜トランジスタのソースは該信号配線に接続され、
ドレインは該画素電極に接続され、ゲート電極は該ゲー
ト配線に接続されている薄膜半導体装置において、 前記遮光帯は、第一の導電層からなり少なくとも一部が
該ゲート配線に使用され、 前記ゲート電極は、第一の導電層とは異なる第二の導電
層からなり、 ゲート配線に使用される該第一の導電層と、ゲート電極
になる該第二の導電層とが、各画素内で互いに電気的に
接続されていることを特徴とする薄膜半導体装置。 - 【請求項２】 前記ゲート電極を構成する第二の導電層
は各画素毎に分断されており、分断された個々の第二の
導電層の部分は各画素内で該ゲート配線に使用される該
第一の導電層と電気的に接続されていることを特徴とす
る請求項１記載の薄膜半導体装置。 - 【請求項３】 前記ゲート配線を構成する第一の導電層
は各画素毎に分断されており、分断された個々の第一の
導電層の部分は各画素内で該ゲート電極となる該第二の
導電層と電気的に接続されていることを特徴とする請求
項１記載の薄膜半導体装置。 - 【請求項４】 前記遮光帯は、該薄膜トランジスタを上
下の両方から遮蔽する二層の導電層からなり、その片方
が第一の導電層として該ゲート配線に使用されているこ
とを特徴とする請求項１記載の薄膜半導体装置。 - 【請求項５】 前記遮光帯は、該薄膜トランジスタを上
下の内片側から遮蔽する単層の導電層からなり、これが
第一の導電層として該ゲート配線に使用されていること
を特徴とする請求項１記載の薄膜半導体装置。 - 【請求項６】 各画素は、該薄膜トランジスタを介して
信号配線から該画素電極に書き込まれた信号電荷を保持
するために誘電体を上下一対の電極で挟んだ補助容量を
含み、該上下一対の電極の一方が該ゲート電極を構成す
る第二の導電層と同層であることを特徴とする請求項１
記載の薄膜半導体装置。 - 【請求項７】 所定の間隙を介して互いに接合した一対
の基板と、該間隙に保持された液晶とからなり、 一方の基板は、互いに交差する複数の信号配線及びゲー
ト配線と、両配線の各交差部に配された画素を有する一
方、他方の基板は各画素に対向する電極を有し、 各画素は、少なくとも画素電極と、これを駆動する薄膜
トランジスタと、該薄膜トランジスタを外光から遮蔽す
る遮光帯とを含み、 該薄膜トランジスタのソースは該信号配線に接続され、
ドレインは該画素電極に接続され、ゲート電極は該ゲー
ト配線に接続されている液晶表示装置において、 前記遮光帯は、第一の導電層からなり少なくとも一部が
該ゲート配線に使用され、 前記ゲート電極は、第一の導電層とは異なる第二の導電
層からなり、 ゲート配線に使用される該第一の導電層と、ゲート電極
になる該第二の導電層とが、各画素内で互いに電気的に
接続されていることを特徴とする液晶表示装置。 - 【請求項８】 前記ゲート電極を構成する第二の導電層
は各画素毎に分断されており、分断された個々の第二の
導電層の部分は各画素内で該ゲート配線に使用される該
第一の導電層と電気的に接続されていることを特徴とす
る請求項７記載の液晶表示装置。 - 【請求項９】 前記ゲート配線を構成する第一の導電層
は各画素毎に分断されており、分断された個々の第一の
導電層の部分は各画素内で該ゲート電極となる該第二の
導電層と電気的に接続されていることを特徴とする請求
項７記載の液晶表示装置。 - 【請求項１０】 前記遮光帯は、該薄膜トランジスタを
上下の両方から遮蔽する二層の導電層からなり、その片
方が第一の導電層として該ゲート配線に使用されている
ことを特徴とする請求項７記載の液晶表示装置。 - 【請求項１１】 前記遮光帯は、該薄膜トランジスタを
上下の内片側から遮蔽する単層の導電層からなり、これ
が第一の導電層として該ゲート配線に使用されているこ
とを特徴とする請求項７記載の液晶表示装置。 - 【請求項１２】 各画素は、該薄膜トランジスタを介し
て該信号配線から該画素電極に書き込まれた信号電荷を
保持するために誘電体を上下一対の電極で挟んだ補助容
量を含み、該上下一対の電極の一方が該ゲート電極を構
成する第二の導電層と同層であることを特徴とする請求
項７記載の液晶表示装置。 - 【請求項１３】 互いに交差する複数の信号配線及びゲ
ート配線と、両配線の各交差部に配された画素とを絶縁
性の基板上に備え、各画素は、少なくとも画素電極と、
これを駆動する薄膜トランジスタと、該薄膜トランジス
タを外光から遮蔽する遮光帯とを含み、該薄膜トランジ
スタのソースは該信号配線に接続され、ドレインは該画
素電極に接続され、ゲート電極は該ゲート配線に接続さ
れている薄膜半導体装置の製造方法において、 前記遮光帯は、第一の導電層で形成すると共に少なくと
もその一部を該ゲート配線に使用し、 前記ゲート電極は、第一の導電層とは異なる第二の導電
層で形成し、 ゲート配線に使用する該第一の導電層とゲート電極にな
る該第二の導電層とを各画素内で互いに電気的に接続す
ることを特徴とする薄膜半導体装置の製造方法。 - 【請求項１４】 前記ゲート電極を構成する第二の導電
層を各画素毎に分断すると共に、分断した個々の第二の
導電層の部分を各画素内で該ゲート配線に使用する該第
一の導電層と電気的に接続することを特徴とする請求項
１３記載の薄膜半導体装置の製造方法。 - 【請求項１５】 前記ゲート配線を構成する第一の導電
層を各画素毎に分断すると共に、分断した個々の第一の
導電層の部分を各画素内で該ゲート電極となる該第二の
導電層と電気的に接続することを特徴とする請求項１３
記載の薄膜半導体装置の製造方法。 - 【請求項１６】 前記遮光帯は、該薄膜トランジスタを
上下の両方から遮蔽する二層の導電層で形成し、その片
方を第一の導電層として該ゲート配線に使用することを
特徴とする請求項１３記載の薄膜半導体装置の製造方
法。 - 【請求項１７】 前記遮光帯は、該薄膜トランジスタを
上下の内片側から遮蔽する単層の導電層で形成し、これ
を第一の導電層として該ゲート配線に使用することを特
徴とする請求項１３記載の薄膜半導体装置の製造方法。 - 【請求項１８】 該信号配線から該薄膜トランジスタを
介して該画素電極に書き込まれる信号電荷を保持するた
めに誘電体を上下一対の電極で挟んだ補助容量を各画素
に形成し、該上下一対の電極の一方が該ゲート電極を構
成する第二の導電層と同層になる様に形成することを特
徴とする請求項１３記載の薄膜半導体装置の製造方法。 - 【請求項１９】 所定の間隙を介して互いに接合した一
対の基板と、該間隙に保持された液晶とからなり、一方
の基板には互いに交差する複数の信号配線及びゲート配
線と両配線の各交差部に配された画素を形成する一方、
他方の基板には各画素に対向する電極を形成し、各画素
には、少なくとも画素電極と、これを駆動する薄膜トラ
ンジスタと、該薄膜トランジスタを外光から遮蔽する遮
光帯とを形成し、該薄膜トランジスタのソースを該信号
配線に接続し、ドレインを該画素電極に接続し、ゲート
電極を該ゲート配線に接続する液晶表示装置の製造方法
において、 前記遮光帯は、第一の導電層で形成すると共に少なくと
もその一部を該ゲート配線に使用し、 前記ゲート電極は、第一の導電層とは異なる第二の導電
層で形成し、 ゲート配線に使用する該第一の導電層とゲート電極にな
る該第二の導電層とを各画素内で互いに電気的に接続す
ることを特徴とする液晶表示装置の製造方法。 - 【請求項２０】 前記ゲート電極を構成する第二の導電
層を各画素毎に分断すると共に、分断した個々の第二の
導電層の部分を各画素内で該ゲート配線に使用する該第
一の導電層と電気的に接続することを特徴とする請求項
１９記載の液晶表示装置の製造方法。 - 【請求項２１】 前記ゲート配線を構成する第一の導電
層を各画素毎に分断すると共に、分断した個々の第一の
導電層の部分を各画素内で該ゲート電極となる該第二の
導電層と電気的に接続することを特徴とする請求項１９
記載の液晶表示装置の製造方法。 - 【請求項２２】 前記遮光帯は、該薄膜トランジスタを
上下の両方から遮蔽する二層の導電層で形成し、その片
方を第一の導電層として該ゲート配線に使用することを
特徴とする請求項１９記載の液晶表示装置の製造方法。 - 【請求項２３】 前記遮光帯は、該薄膜トランジスタを
上下の内片側から遮蔽する単層の導電層で形成し、これ
を第一の導電層として該ゲート配線に使用することを特
徴とする請求項１９記載の液晶表示装置の製造方法。 - 【請求項２４】 該信号配線から該薄膜トランジスタを
介して該画素電極に書き込まれる信号電荷を保持するた
めに誘電体を上下一対の電極で挟んだ補助容量を各画素
に形成し、該上下一対の電極の一方が該ゲート電極を構
成する第二の導電層と同層になる様に形成することを特
徴とする請求項１９記載の液晶表示装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242170A JP3918412B2 (ja) | 2000-08-10 | 2000-08-10 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| TW090118807A TW544906B (en) | 2000-08-10 | 2001-08-01 | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof |
| US09/922,137 US6587165B2 (en) | 2000-08-10 | 2001-08-03 | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof |
| EP01118909A EP1180716B1 (en) | 2000-08-10 | 2001-08-03 | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof |
| KR1020010048246A KR100857039B1 (ko) | 2000-08-10 | 2001-08-10 | 박막 반도체 장치 및 액정 표시 장치와 그의 제조 방법 |
| CNB011245689A CN1185530C (zh) | 2000-08-10 | 2001-08-10 | 薄膜半导体器件与液晶显示单元及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242170A JP3918412B2 (ja) | 2000-08-10 | 2000-08-10 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028859A Division JP3960314B2 (ja) | 2004-02-05 | 2004-02-05 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057341A true JP2002057341A (ja) | 2002-02-22 |
| JP3918412B2 JP3918412B2 (ja) | 2007-05-23 |
Family
ID=18733229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242170A Expired - Lifetime JP3918412B2 (ja) | 2000-08-10 | 2000-08-10 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6587165B2 (ja) |
| EP (1) | EP1180716B1 (ja) |
| JP (1) | JP3918412B2 (ja) |
| KR (1) | KR100857039B1 (ja) |
| CN (1) | CN1185530C (ja) |
| TW (1) | TW544906B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005055178A1 (en) * | 2003-12-02 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
| US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| CN100445812C (zh) * | 2002-05-13 | 2008-12-24 | 株式会社半导体能源研究所 | 显示器件 |
| JP2009175198A (ja) * | 2008-01-21 | 2009-08-06 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| JP2010157514A (ja) * | 2010-01-29 | 2010-07-15 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| JP2011023728A (ja) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| WO2011027650A1 (ja) | 2009-09-01 | 2011-03-10 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| WO2012102158A1 (ja) * | 2011-01-27 | 2012-08-02 | シャープ株式会社 | 液晶表示パネル用基板及び液晶表示装置 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2020531897A (ja) * | 2017-08-22 | 2020-11-05 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 液晶ディスプレイ |
| JP2021196529A (ja) * | 2020-06-16 | 2021-12-27 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001231215A1 (en) * | 2000-02-03 | 2001-08-14 | Vrex, Inc. | System and method for displaying 3d imagery using a dual projector 3d stereoscopic projection system |
| JP5046452B2 (ja) * | 2000-10-26 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6828584B2 (en) * | 2001-05-18 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4798907B2 (ja) * | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2004045576A (ja) * | 2002-07-09 | 2004-02-12 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JP2005045017A (ja) * | 2003-07-22 | 2005-02-17 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| US20050017244A1 (en) * | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
| TWI224234B (en) | 2003-08-12 | 2004-11-21 | Quanta Display Inc | Pixel structure and fabricating method thereof |
| CN100451784C (zh) * | 2004-01-29 | 2009-01-14 | 夏普株式会社 | 显示装置 |
| JP2005223047A (ja) | 2004-02-04 | 2005-08-18 | Casio Comput Co Ltd | アクティブマトリクスパネル |
| JP4276965B2 (ja) | 2004-02-04 | 2009-06-10 | シャープ株式会社 | 表示装置 |
| US7223641B2 (en) | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| CN100447642C (zh) * | 2004-03-29 | 2008-12-31 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| JP4628040B2 (ja) * | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
| CN101630098B (zh) * | 2008-07-18 | 2010-12-08 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101902922B1 (ko) * | 2011-03-03 | 2018-10-02 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 |
| US9236496B2 (en) * | 2011-03-11 | 2016-01-12 | Sharp Kabushiki Kaisha | Thin film transistor and display device |
| KR102151751B1 (ko) | 2013-07-19 | 2020-10-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| CN103713792B (zh) * | 2013-12-23 | 2016-06-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和触摸显示装置 |
| US10564779B2 (en) | 2014-04-25 | 2020-02-18 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, and touch display device |
| CN105679765A (zh) * | 2016-01-12 | 2016-06-15 | 武汉华星光电技术有限公司 | Tft阵列基板结构 |
| JP6844845B2 (ja) | 2017-05-31 | 2021-03-17 | 三国電子有限会社 | 表示装置 |
| JP7246681B2 (ja) | 2018-09-26 | 2023-03-28 | 三国電子有限会社 | トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置 |
| JP7444436B2 (ja) * | 2020-02-05 | 2024-03-06 | 三国電子有限会社 | 液晶表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823100A (ja) * | 1994-07-07 | 1996-01-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH11298002A (ja) * | 1998-04-07 | 1999-10-29 | Hitachi Ltd | 液晶表示装置 |
| JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JP2001144301A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143469A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 薄膜トランジスタ |
| JPH01177020A (ja) * | 1987-12-28 | 1989-07-13 | Sharp Corp | アクティブマトリックス表示装置 |
| JP3307144B2 (ja) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | 表示装置 |
| JPH0980476A (ja) * | 1995-09-12 | 1997-03-28 | Nec Corp | アクティブマトリックス基板とその製造方法 |
| JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
| TWI236556B (en) * | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| JPH10240162A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | アクティブマトリクス表示装置 |
| JP3343645B2 (ja) * | 1997-03-25 | 2002-11-11 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP3291249B2 (ja) * | 1998-07-16 | 2002-06-10 | アルプス電気株式会社 | アクティブマトリクス型液晶表示装置およびそれに用いる基板 |
| JP3141860B2 (ja) * | 1998-10-28 | 2001-03-07 | ソニー株式会社 | 液晶表示装置の製造方法 |
| KR100660350B1 (ko) * | 1999-11-15 | 2006-12-21 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
-
2000
- 2000-08-10 JP JP2000242170A patent/JP3918412B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-01 TW TW090118807A patent/TW544906B/zh not_active IP Right Cessation
- 2001-08-03 EP EP01118909A patent/EP1180716B1/en not_active Expired - Lifetime
- 2001-08-03 US US09/922,137 patent/US6587165B2/en not_active Expired - Lifetime
- 2001-08-10 KR KR1020010048246A patent/KR100857039B1/ko active IP Right Grant
- 2001-08-10 CN CNB011245689A patent/CN1185530C/zh not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823100A (ja) * | 1994-07-07 | 1996-01-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH11298002A (ja) * | 1998-04-07 | 1999-10-29 | Hitachi Ltd | 液晶表示装置 |
| JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JP2001144301A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| CN100445812C (zh) * | 2002-05-13 | 2008-12-24 | 株式会社半导体能源研究所 | 显示器件 |
| US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
| US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2005055178A1 (en) * | 2003-12-02 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| US8742421B2 (en) | 2003-12-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| US8174633B2 (en) | 2006-01-11 | 2012-05-08 | Sony Corporation | Display device |
| JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| US10467955B2 (en) | 2008-01-21 | 2019-11-05 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US8633875B2 (en) | 2008-01-21 | 2014-01-21 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US8698707B2 (en) | 2008-01-21 | 2014-04-15 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US9001011B2 (en) | 2008-01-21 | 2015-04-07 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| JP2009175198A (ja) * | 2008-01-21 | 2009-08-06 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| US10217405B2 (en) | 2008-01-21 | 2019-02-26 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| JP2011023728A (ja) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| WO2011027650A1 (ja) | 2009-09-01 | 2011-03-10 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| JP2010157514A (ja) * | 2010-01-29 | 2010-07-15 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| WO2012102158A1 (ja) * | 2011-01-27 | 2012-08-02 | シャープ株式会社 | 液晶表示パネル用基板及び液晶表示装置 |
| JP2020531897A (ja) * | 2017-08-22 | 2020-11-05 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 液晶ディスプレイ |
| JP2021196529A (ja) * | 2020-06-16 | 2021-12-27 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100857039B1 (ko) | 2008-09-05 |
| TW544906B (en) | 2003-08-01 |
| US20020089616A1 (en) | 2002-07-11 |
| CN1338658A (zh) | 2002-03-06 |
| KR20020013774A (ko) | 2002-02-21 |
| JP3918412B2 (ja) | 2007-05-23 |
| EP1180716A3 (en) | 2003-10-01 |
| CN1185530C (zh) | 2005-01-19 |
| US6587165B2 (en) | 2003-07-01 |
| EP1180716A2 (en) | 2002-02-20 |
| EP1180716B1 (en) | 2011-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002057341A (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| EP0450941B1 (en) | An active matrix display device | |
| JP3141860B2 (ja) | 液晶表示装置の製造方法 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| JP4876548B2 (ja) | 電気光学装置の製造方法 | |
| US7667287B2 (en) | Thin film transistor and method of fabricating thin film transistor substrate | |
| WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| JPH09160075A (ja) | 液晶表示素子 | |
| JPH1048663A (ja) | 液晶表示装置 | |
| JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JP2006330201A (ja) | 液晶表示装置及びその製造方法 | |
| KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| JPH06160875A (ja) | 液晶表示装置 | |
| JP2004271903A (ja) | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 | |
| JP4007412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JP3960314B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3918412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |