JPH10240162A - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置

Info

Publication number
JPH10240162A
JPH10240162A JP9061969A JP6196997A JPH10240162A JP H10240162 A JPH10240162 A JP H10240162A JP 9061969 A JP9061969 A JP 9061969A JP 6196997 A JP6196997 A JP 6196997A JP H10240162 A JPH10240162 A JP H10240162A
Authority
JP
Japan
Prior art keywords
signal wiring
wiring
gate
light
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9061969A
Other languages
English (en)
Inventor
Shintaro Morita
真太郎 森田
Yuuki Tashiro
勇樹 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9061969A priority Critical patent/JPH10240162A/ja
Priority to US09/030,506 priority patent/US6259200B1/en
Priority to KR10-1998-0006089A priority patent/KR100486133B1/ko
Publication of JPH10240162A publication Critical patent/JPH10240162A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス表示装置に形成された
信号配線回りの遮光幅を縮小化して画素の開口率を改善
する。 【解決手段】 アクティブマトリクス表示装置は所定の
間隙を介して互いに接合した透明な一対の絶縁基板１，
６０と、この間隙に保持された液晶５０などの電気光学
物質とを備えている。下側の絶縁基板１は、互いに交差
する不透明な信号配線１０及びゲート配線と、各交差部
に配されたボトムゲート型の薄膜トランジスタと、信号
配線１０及びゲート配線によって囲まれた開口部に配さ
れ且つ対応する薄膜トランジスタに接続した透明な画素
電極１４とを備えている。上側の絶縁基板６０は、透明
な対向電極６１と、少くともゲート配線に整合した遮光
性のブラックマスクとを備えている。特徴事項として、
下側の絶縁基板１には遮光膜５が形成されている。この
遮光膜５は信号配線１０及び画素電極１４の下方に位置
し、信号配線１０に隣接する画素電極１４の端部に及ぶ
様に配され、且つゲート配線と同一材料で同時に形成さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、所定の間隙を介し
て互いに接合した透明な一対の絶縁基板と、この間隙に
保持された液晶などの電気光学物質とを備えたアクティ
ブマトリクス表示装置に関する。より詳しくは、薄膜ト
ランジスタ及び画素電極とともに一方の絶縁基板に形成
された信号配線の遮光構造に関する。
【０００２】
【従来の技術】図７を参照して従来のアクティブマトリ
クス表示装置の一般的な構成を簡潔に説明する。この表
示装置は、下側の絶縁基板１と上側の絶縁基板６０との
間に液晶５０などからなる電気光学物質を保持したフラ
ットパネル構造となっている。下側の絶縁基板１には画
素アレイ部と周辺回路部とが集積形成されている。周辺
回路部は垂直走査回路４１と水平走査回路４２とに分か
れている。又、絶縁基板１の上端側には外部接続用の端
子電極４７も形成されている。各端子電極４７は配線４
８を介して垂直走査回路４１及び水平走査回路４２に接
続している。画素アレイ部には互いに交差するゲート配
線４３と信号配線１０が形成されている。ゲート配線４
３は垂直走査回路４１に接続し、信号配線１０は水平走
査回路４２に接続している。両配線４３，１０の交差部
には画素電極１４とこれを駆動する薄膜トランジスタ３
とが形成されている。一方、上側の絶縁基板６０の内表
面には図示しないが対向電極やブラックマスクが形成さ
れている。絶縁基板１としてガラスなどの比較的耐熱性
が低い材料を用いた場合、薄膜トランジスタ３は６００
℃以下の低温プロセスで絶縁基板１上に形成する必要が
ある。薄膜トランジスタはトップゲート型とボトムゲー
ト型があるが、後者の方が低温プロセスに適している。
ボトムゲート型は、下から順にゲート電極、ゲート絶縁
膜及び半導体薄膜を重ねた構造である。
【０００３】
【発明が解決しようとする課題】画素電極１４は信号配
線１０及びゲート配線４３によって囲まれた開口部に配
されており、対応する薄膜トランジスタ３に接続されて
いる。開口部以外を遮光する為、上側の絶縁基板（対向
基板）６０にはブラックマスク（図示せず）が形成され
ている。ブラックマスクは通常互いに交差した信号配線
１０及びゲート配線４３のパタンに合わせて、格子状
（マトリクス状）にパタニングされている。アクティブ
マトリクス表示装置を組み立てる場合、下側の絶縁基板
１と上側の絶縁基板６０とを互いに位置合わせして貼り
合わせる必要がある。位置合わせの誤差を吸収する為、
上側の絶縁基板６０に形成されたブラックマスクにはあ
らかじめマージンが設けてあり、設計上必要な寸法に対
し、通常３μｍ以上余分にパタン幅を設けている。この
分、画素電極１４の開口率が犠牲となり、画面の明るさ
が低下し、解決すべき課題となっていた。低温プロセス
でボトムゲート構造の薄膜トランジスタを集積形成する
場合、現在の技術水準では下側の絶縁基板１にブラック
マスクを形成する構造（オンチップブラック）が確立さ
れておらず、前述した様にブラックマスクは上側の絶縁
基板（対向基板）６０に設けざるを得なかった。これで
は、開口率など画素の設計上大きな制限があり、解決す
べき課題である。
【０００４】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。本発明によれば、
アクティブマトリクス表示装置は基本的な構成として、
所定の間隙を介して互いに接合した透明な一対の絶縁基
板と、該間隙に保持された電気光学物質とを備えてい
る。一方の絶縁基板は、互いに交差する不透明な信号配
線及びゲート配線と、各交差部に配されたボトムゲート
型の薄膜トランジスタと、該信号配線及びゲート配線に
よって囲まれた開口部に配され且つ対応する薄膜トラン
ジスタに接続した透明な画素電極とを備えている。他方
の絶縁基板は、透明な対向電極と、少くともゲート配線
に整合した遮光性のブラックマスクとを備えている。特
徴事項として、一方の絶縁基板に遮光膜が形成されてい
る。この遮光膜は該信号配線及び画素電極の下方に位置
し、少くとも信号配線に隣接する画素電極の端部に及ぶ
様に配され、且つ該ゲート配線と同一材料で同時に形成
されている。
【０００５】好ましくは前記信号配線は比較的高い光反
射率を有する金属膜からなり、その上に重ねて比較的低
い光反射率を有する別の金属膜が形成されている。ある
いは、前記信号配線は比較的高い光反射率を有する金属
膜からなるとともに、他方の絶縁基板には該信号配線と
整合する様に比較的低い光反射率を有する別の金属膜が
形成されている。好ましくは、前記遮光膜は、互いに隣
接する信号配線と画素電極の境界に沿って配されている
とともに信号配線の直下から除かれている。
【０００６】本発明によれば、低温プロセスで作成した
多結晶シリコンなどを活性層とするボトムゲート型の薄
膜トランジスタを備えたアクティブマトリクス表示装置
において、信号配線と画素電極との間の光抜けなどを防
ぐ為、薄膜トランジスタを集積形成した側の絶縁基板に
遮光膜を形成している。この遮光膜はゲート配線と同一
材料で且つ同時に形成できる為、プロセス上の負担は少
い。一方、ゲート配線回りや薄膜トランジスタ回りの光
抜けを防ぐ為、対向電極が形成された他方の絶縁基板に
ブラックマスクを設けている。このブラックマスクは従
来と異なり、行状のゲート配線のみを遮光すればよい
為、マトリクス（格子）状ではなくストライプ状にパタ
ニングすればよい。従って、一方の絶縁基板に対する他
方の絶縁基板のアライメントは基本的に一次元方向に取
ればよく、その分位置合わせが楽になる。又、薄膜トラ
ンジスタ側の絶縁基板に形成される遮光膜も基本的には
ストライプ状となる。この遮光膜は信号配線の幅より若
干広く形成する。遮光膜の幅は画素電極端部における光
抜けや液晶配向の乱れた部分（ドメイン）を遮蔽するの
に充分な幅とする。それでも、この遮光膜の幅は対向電
極側の絶縁基板にブラックマスクを形成する場合に比
べ、マージンは小さくできる。この為、画素電極の開口
率を大きく取ることが可能である。以上の様に、本発明
では従来、対向電極が形成されていた絶縁基板側に設け
たマトリクス状のブラックマスクの一部を、薄膜トラン
ジスタなどが集積形成された一方の絶縁基板側に遮光膜
の形で持ってきている。この遮光膜はゲート材料を用い
て形成できるので、半導体プロセスに必要なフォトマス
クの枚数を増やすことなく作成可能である。
【０００７】
【発明の実施の形態】以下図面を参照して本発明の実施
形態を詳細に説明する。図１は、本発明に係るアクティ
ブマトリクス表示装置の第１実施形態を示す。（Ａ）は
部分断面図であり、（Ｂ）は部分平面図である。図示す
る様に、本アクティブマトリクス表示装置は、所定の間
隙を介して互いに接合した透明な一対の絶縁基板１，６
０と、この間隙に保持された液晶５０などの電気光学物
質とを備えている。下側の絶縁基板１は、互いに交差す
る不透明な信号配線１０及びゲート配線（図示せず）
と、各交差部に配されたボトムゲート型の薄膜トランジ
スタ（図示せず）と、信号配線１０及びゲート配線によ
って囲まれた開口部に配され且つ対応する薄膜トランジ
スタに接続した透明な画素電極１４とを備えている。一
方、上側の絶縁基板（対向基板）６０には透明な対向電
極６１と、少くともゲート配線に整合した遮光性のブラ
ックマスク（図示せず）とが形成されている。特徴事項
として、下側の絶縁基板１に遮光膜５が形成されてい
る。この遮光膜５は信号配線１０及び画素電極１４の下
方に位置し、信号配線１０に隣接する画素電極１４の端
部に及ぶように配され、且つゲート配線（図示せず）と
同一材料で同時に形成されている。
【０００８】（Ａ）に示す様に、ガラスなどからなる下
側の絶縁基板１の表面には遮光膜５が形成されている。
この遮光膜５はゲート配線と同一の材料（例えばＣｒ）
を用い且つゲート配線と同時に形成される。従って、遮
光膜５をパタニングする為に追加のフォトマスクを使用
する必要はなく、ゲート配線用のフォトマスクのパタン
を改良すればよい。遮光膜５の表面はゲート絶縁膜４及
び層間絶縁膜９により被覆されている。層間絶縁膜９の
上にはＡｌなどからなる信号配線１０がパタニング形成
されている。この信号配線１０を被覆する様に平坦化膜
１２が塗工されている。この平坦化膜１２の上にＩＴＯ
などの透明な導電膜からなる画素電極１４がパタニング
されている。図示する様に、遮光膜５は信号配線１０と
整合してその直下に位置し、絶縁基板１側から入射され
るバックライトを遮断し、対向基板６０側に漏れること
を防止している。
【０００９】（Ｂ）に示す様に、遮光膜５は信号配線１
０と整合してストライプ状にパタニングされており、信
号電極１０に隣接する画素電極１４の端部に及ぶ様にそ
の幅が設定されている。なお、平面的に見て信号配線１
０と重なる様に画素電極１４をパタニングすると、両者
の間で寄生容量が発生する為好ましくない。従って、信
号配線１０と画素電極１４との間には必然的に隙間があ
り、これを遮蔽する為に遮光膜５が必要である。
【００１０】図２は、本発明に係るアクティブマトリク
ス表示装置の第２実施形態を示す模式的な部分断面図で
ある。図１に示した第１実施形態と対応する部分には対
応する参照番号を付して理解を容易にしている。本実施
形態では、信号配線１０は比較的高い光反射率を有する
金属膜（例えばＡｌ）からなり、その上に重ねて比較的
低い光反射率を有する別の金属膜（例えばＣｒ）１０ｘ
が形成されている。本発明によれば、対向基板６０側に
は信号配線１０に整合したブラックマスクの部分がな
い。この為、信号配線１０の最上部層がＡｌとなると、
表面反射率が大きくなり表示品位が損なわれる。これを
防ぐ為、本実施形態では最上部層としてＡｌの上に比較
的低反射率の材料（例えばＣｒ）を形成し、不要な光反
射を防いでいる。
【００１１】図３は、本発明に係るアクティブマトリク
ス表示装置の第３実施形態を示す模式的な部分断面図で
ある。図１に示した第１実施形態と対応する部分には対
応する参照番号を付して理解を容易にしている。本実施
形態では、信号配線１０は比較的高い光反射率を有する
金属膜（例えばＡｌ）からなるとともに、対向基板６０
側には信号配線１０と整合する様に比較的低い光反射率
を有する別の金属膜（例えばＣｒ）６５が形成されてい
る。この様に、本実施形態では、信号配線１０の表面反
射を防ぐ為、対向基板６０側に信号配線１０に沿った細
い金属膜６５を設けている。この反射防止用の金属膜６
５は、下側の絶縁基板１に設けた遮光膜５の幅よりも細
くてよく、信号配線１０を隠すことができれば充分であ
る。なお、金属膜６５と対向電極６１の間に層間膜６１
ａが介在している。
【００１２】図４は、本発明に係るアクティブマトリク
ス表示装置のパタン設計例を示す模式的な部分平面図で
ある。図示する様に、下側の絶縁基板の表面には、行状
に信号配線４３及び補助配線４４がパタニング形成され
ている。その上にはゲート絶縁膜を介して多結晶シリコ
ンなどからなる半導体薄膜２がアイランド状にパタニン
グ形成されている。半導体薄膜２の一部は平面的に見
て、ゲート配線４３から延設されたゲート電極Ｇと重な
っており、ボトムゲート構造の薄膜トランジスタ３を構
成する。又、半導体薄膜２の他の部分は同じく平面的に
見て補助配線４４の一部と重なっており、補助容量Ｃｓ
を構成する。この半導体薄膜２の上には層間絶縁膜を介
して信号配線１０が列状にパタニングされている。従っ
て、ゲート配線４３と信号配線１０は互いに格子状に交
差することになる。この交差部に、薄膜トランジスタ３
及び補助容量Ｃｓが形成されている。信号配線１０はコ
ンタクトホールＳを介して薄膜トランジスタ３のソース
領域と電気接続している。信号配線１０の上には平坦化
膜を介して画素電極１４がパタニングされている。図示
する様に、この画素電極１４は信号配線１０及びゲート
配線４３によって囲まれた開口部に配されている。画素
電極１４はコンタクトホールＤを介して薄膜トランジス
タ３のドレイン領域に電気接続している。更に、対向基
板側にはストライプ状のブラックマスク６２がパタニン
グ形成されている。このブラックマスク６２はゲート配
線４３、補助配線４４及び薄膜トランジスタ３を遮蔽し
ている。特徴事項として、下側の絶縁基板には列状に遮
光膜５が形成されている。この遮光膜５はゲート配線４
３及び補助配線４４と同時にパタニングされたものであ
り、層間絶縁膜やゲート絶縁膜を介して信号配線１０の
直下に位置する。遮光膜５は信号配線１０と画素電極１
４との間の隙間を埋める為に必要な幅寸法Ｗ１を有して
いる。以上により、対向基板側の行状のブラックマスク
６２と絶縁基板側の列状の遮光膜５とが互いに交差して
画素電極１４の周囲を囲んでいる。
【００１３】図５は従来のアクティブマトリクス表示装
置のパタン設計例を示す模式的な部分平面図である。理
解を容易にする為、図４に示したパタンと対応する部分
には対応する参照番号を付して理解を容易にしている。
図示する様に、従来のパタン設計では、薄膜トランジス
タなどが集積形成された絶縁基板側には遮光膜５が配さ
れておらず、これに代えて対向基板側に格子状（マトリ
クス状）のブラックマスク６２が形成されていた。即
ち、ブラックマスク６２の行状部分はゲート配線４３及
び補助配線４４を遮蔽するとともに、列状部分が信号配
線１０及びこれと隣接する画素電極１４の端部を遮蔽し
ている。このブラックマスク６２の列状部分の幅寸法Ｗ
２は上下の絶縁基板間のアライメント誤差を吸収する
為、マージンを与えなければならず、図４に示した遮光
膜５の幅寸法Ｗ１に比べて大きくなる。この結果、画素
電極１４の開口率が犠牲になってしまう。
【００１４】この様に、本発明では、薄膜トランジスタ
を集積形成したアクティブマトリクス表示装置におい
て、信号配線１０と画素電極１４との間の光抜けや、画
素電極１４端部における液晶の配向の乱れ（ドメイン）
を吸収する為のブラックマスクとして、ゲート配線と同
時に形成可能な遮光膜５を用いている。一方、ゲート配
線４３、補助配線４４、薄膜トランジスタ３及び補助容
量Ｃｓの部分の光抜けを防ぐ為、対向基板側にストライ
プ状のブラックマスク６２を形成している。遮光膜５は
信号配線１０に比べてその幅寸法Ｗ１が広い。この幅寸
法Ｗ１は画素間の光抜けやドメインを吸収できる為に充
分なものである。それでも、この幅寸法Ｗ１は対向基板
側にブラックマスクを設けた場合の幅寸法Ｗ２に比べて
マージンは小さく、その分画素の開口率を大きく取るこ
とができる。
【００１５】図６は本発明に係るアクティブマトリクス
表示装置のデバイス構造例を示す模式的な部分断面図で
ある。図示する様に、本表示装置は下から順にゲート電
極Ｇ、ゲート絶縁膜及び半導体薄膜２を積層したボトム
ゲート構造の薄膜トランジスタ３をガラスなどからなる
絶縁基板１上に集積形成したものである。ゲート電極Ｇ
はゲート配線（図示せず）から延設されたものである。
ゲート配線と同時に本発明の特徴要素である遮光膜（図
示せず）も同時に形成される。ゲート電極Ｇ、ゲート配
線及び遮光膜は例えば１００ｎｍの厚みを有するＣｒか
らなる。ゲート電極Ｇは、ＣＶＤ法などにより成膜され
た厚みが例えば５０ｎｍのＳｉＮ膜４ａにより被覆され
ている。更にその上には、ＣＶＤ法で連続成膜された厚
みが１００ｎｍのＳｉＯ2 膜４ｂが配されている。これ
らＳｉＮ膜４ａ及びＳｉＯ2 膜４ｂの２層構造でゲート
絶縁膜が構成される。ゲート絶縁膜の上には多結晶シリ
コンなどからなる半導体薄膜２が成膜されている。この
半導体薄膜２は例えば非晶質シリコンを成膜した後レー
ザアニールで多結晶シリコンに転換したものであり、低
温プロセスで形成可能である。半導体薄膜２の上にはゲ
ート電極Ｇと整合する様にストッパ６がパタニング形成
されている。このストッパ６は例えば２００ｎｍの厚み
を有するＳｉＯ2 からなる。ストッパ６の直下に位置す
る半導体薄膜２の部分が薄膜トランジスタ３のチャネル
領域となる。又、半導体薄膜２には不純物が高濃度で注
入されたソース領域７及びドレイン領域８が形成されて
いる。更に、不純物が低濃度で注入されたＬＤＤ領域７
１及び８１も形成されている。この薄膜トランジスタ３
と同時に補助容量Ｃｓも形成される。図から明らかな様
に、補助容量Ｃｓは薄膜トランジスタ３と基本的に同一
の層構造となっている。補助容量Ｃｓの一方の電極Ｃは
補助配線（図示せず）の一部であり、他方の電極は半導
体薄膜２の延設部分からなる。両電極の間には誘電体と
してＳｉＮ膜４ａ及びＳｉＯ2 膜４ｂが介在する。
【００１６】以上のデバイス構成を有する薄膜トランジ
スタ３及び補助容量Ｃｓは例えば１００ｎｍの厚みを有
するＳｉＯ2 膜９ａと３００ｎｍ程度の厚みを有するＳ
ｉＮ膜９ｂとにより被覆されている。これらＳｉＯ2 膜
９ａ及びＳｉＮ膜９ｂが層間絶縁膜を構成する。層間絶
縁膜の上には配線電極１０ａがパタニング形成されてお
り、コンタクトホールを介して薄膜トランジスタ３のソ
ース領域７に電気接続している。この配線電極１０ａは
信号配線（図示せず）の一部である。この配線電極１０
ａは最大で１．２μｍ程度の厚みを有する平坦化膜１２
により被覆されている。平坦化膜１２の上にはＩＴＯな
どからなる画素電極１４がパタニング形成されている。
この画素電極１４は平坦化膜１２や層間絶縁膜に開口し
たコンタクトホールを介して薄膜トランジスタ３のドレ
イン領域８に電気接続している。
【００１７】薄膜トランジスタ３、補助容量Ｃｓ及び画
素電極１４などが集積形成された下側の絶縁基板１の上
には、所定の間隙を介して上側の絶縁基板（対向基板）
６０が接合されている。両絶縁基板１，６０の間には液
晶５０などの電気光学物質が配されている。対向基板６
０の内表面には同じくＩＴＯなどの透明導電膜からなる
対向電極６１が全面的に形成されている。又、薄膜トラ
ンジスタ３などを遮蔽する為にブラックマスク６２が形
成されている。加えて、画素電極１４の開口部に対応し
てマイクロカラーフィルタ６３も形成されている。
【００１８】本発明では、信号配線と画素電極間の光抜
け防止用にＣｒゲート電極と同一層の遮光膜で遮光す
る。この場合、図８に示す様に遮光膜５を導入すること
でＡｌ信号配線１０とＣｒ遮光膜５とＩＴＯ画素電極１
４間に寄生容量Ｃｐが発生する。その容量は信号配線１
０への充放電時間に影響するだけでなく、いったん書き
込まれた画素電位を揺らす原因となり、コントラスト低
下等を引き起こす。Ｃｒ遮光膜５はどの電位にも固定さ
れず、浮遊した状態であるが、Ａｌ信号配線１０−Ｃｒ
遮光膜５間とＣｒ遮光膜５−ＩＴＯ画素電極１４間がそ
れぞれオーバーラップしており、結局Ａｌ信号配線１０
−ＩＴＯ画素電極１４間の寄生容量Ｃｐが増加すること
となる。この容量は信号配線１０の負荷容量として増加
されるだけでなく、信号配線１０−画素電極１４間のカ
ップリング量の増加も招く。信号配線負荷容量の増加は
それを充放電する水平走査回路のトランジスタサイズを
増大させ、パネルの狭額縁化を困難とするだけでなく、
外部回路の負荷も増大させる。また、信号配線−画素電
極間のカップリング量の増加によりコントラスト低下な
どが起きる可能性が大きくなる。したがって、Ｃｒ遮光
膜５を導入した場合、寄生容量Ｃｐをできるだけ少くし
た方が好ましい。
【００１９】Ｃｒ遮光膜５を導入した場合、図１に示し
た先の実施形態ではＡｌ信号配線１０の直下にＡｌ信号
配線１０より幅広く配置させている。しかし、図９に示
す様にＣｒ遮光膜５で実際に遮光に寄与しているのはＡ
ｌ信号配線１０の両端付近のみであり、中央部はＡｌ信
号配線１０とＣｒ遮光膜５がオーバーラップしている範
囲でスリットを設けても問題はない。これにより、Ａｌ
信号配線１０−Ｃｒ遮光膜５間のオーバーラップ面積は
必要最低限となり、Ａｌ信号配線１０−Ｃｒ遮光膜５間
の容量Ｃｐ１（図８）を低く抑えることができる。この
様に、図９に示した本発明の第４実施形態では低温技術
を用いた画素部の遮光膜として薄膜トランジスタ及びゲ
ート配線４３を隠すのは対向基板側のブラックマスクを
用い、信号配線部の光抜けを防ぐのには絶縁基板側のＣ
ｒ遮光膜５を用いる。このときＡｌ信号配線−Ｃｒ遮光
膜−ＩＴＯ画素電極間に発生する寄生容量Ｃｐを低減す
るため、Ｃｒ遮光膜５を分割し、Ａｌ信号配線−Ｃｒ遮
光膜のオーバーラップ領域を低減する。結果として、画
素電極１４−信号配線１０間の寄生容量Ｃｐを極力抑え
ることができる。これにより、信号配線容量や信号配線
及び画素電極間のカップリング量の低減化につながる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス表示装置において、薄膜トランジ
スタや画素電極などが集積形成された一方の絶縁基板に
遮光膜を設けている。この遮光膜は信号配線及び画素電
極の下方に位置し、信号配線に隣接する画素電極の端部
に及ぶ様に配され、且つゲート配線と同一材料で同時に
形成されている。この遮光膜を用いることで、信号配線
に沿った遮光領域を従来に比べ縮小化でき、画素の開口
率の改善につながる。又、信号配線の表面反射を外部か
ら遮蔽する為、信号配線の上に低反射率の金属膜を形成
するか、もしくは対向基板側に信号配線に整合した比較
的低反射率の金属膜を形成することで、不要な表面反射
を抑制し表示品位の改善を図っている。さらに、遮光膜
の不要部分を信号配線の直下から除去することで寄生容
量を低減できる。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリクス表示装置の
第１実施形態を示す模式的な部分断面図及び部分平面図
である。
【図２】本発明に係るアクティブマトリクス表示装置の
第２実施形態を示す部分断面図である。
【図３】本発明に係るアクティブマトリクス表示装置の
第３実施形態を示す部分断面図である。
【図４】本発明に係るアクティブマトリクス表示装置の
パタン設計例を示す部分平面図である。
【図５】従来のアクティブマトリクス表示装置のパタン
設計例を示す部分平面図である。
【図６】本発明に係るアクティブマトリクス表示装置の
デバイス構成例を示す部分断面図である。
【図７】従来のアクティブマトリクス表示装置の一般的
な構成を示す模式的な斜視図である。
【図８】画素電極と信号配線との間に生じる寄生容量を
示す模式図である。
【図９】本発明に係るアクティブマトリクス表示装置の
第４実施形態を示す模式的な部分断面図及び部分平面図
である。
【符号の説明】
１・・・絶縁基板、２・・・半導体薄膜、３・・・薄膜
トランジスタ、４・・・ゲート絶縁膜、５・・・遮光
膜、９・・・層間絶縁膜、１０・・・信号配線、１４・
・・画素電極、５０・・・液晶、６０・・・対向基板、
６１・・・対向電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 所定の間隙を介して互いに接合した透明
    な一対の絶縁基板と、該間隙に保持された電気光学物質
    とを備え、 一方の絶縁基板は、互いに交差する不透明な信号配線及
    びゲート配線と、各交差部に配されたボトムゲート型の
    薄膜トランジスタと、該信号配線及びゲート配線によっ
    て囲まれた開口部に配され且つ対応する薄膜トランジス
    タに接続した透明な画素電極と、該信号配線及び画素電
    極の下方に位置し且つ少くとも信号配線に隣接する画素
    電極の端部に及ぶ様に配されるとともに該ゲート配線と
    同一材料で同時に形成された遮光膜とを備え、 他方の絶縁基板は、透明な対向電極と、少くともゲート
    配線に整合した遮光性のブラックマスクとを備えたアク
    ティブマトリクス表示装置。
  2. 【請求項２】 前記信号配線は比較的高い光反射率を有
    する金属膜からなり、その上に重ねて比較的低い光反射
    率を有する別の金属膜が形成されている請求項１記載の
    アクティブマトリクス表示装置。
  3. 【請求項３】 前記信号配線は比較的高い光反射率を有
    する金属膜からなるとともに、他方の絶縁基板には該信
    号配線と整合する様に比較的低い光反射率を有する別の
    金属膜が形成されている請求項１記載のアクティブマト
    リクス表示装置。
  4. 【請求項４】 前記遮光膜は、隣接する信号配線と画素
    電極の境界に沿って配されているとともに信号配線の直
    下から除かれている請求項１記載のアクティブマトリク
    ス表示装置。
JP9061969A 1997-02-28 1997-02-28 アクティブマトリクス表示装置 Pending JPH10240162A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9061969A JPH10240162A (ja) 1997-02-28 1997-02-28 アクティブマトリクス表示装置
US09/030,506 US6259200B1 (en) 1997-02-28 1998-02-25 Active-matrix display apparatus
KR10-1998-0006089A KR100486133B1 (ko) 1997-02-28 1998-02-26 액티브매트릭스 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9061969A JPH10240162A (ja) 1997-02-28 1997-02-28 アクティブマトリクス表示装置

Publications (1)

Publication Number Publication Date
JPH10240162A true JPH10240162A (ja) 1998-09-11

Family

ID=13186524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9061969A Pending JPH10240162A (ja) 1997-02-28 1997-02-28 アクティブマトリクス表示装置

Country Status (3)

Country Link
US (1) US6259200B1 (ja)
JP (1) JPH10240162A (ja)
KR (1) KR100486133B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559273B1 (ko) * 2002-07-30 2006-03-15 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치
KR100806801B1 (ko) * 2000-12-29 2008-02-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 그 제조방법
WO2013086743A1 (zh) * 2011-12-14 2013-06-20 深圳市华星光电技术有限公司 减小液晶显示装置的寄生电容的方法及液晶显示装置
JP2020160254A (ja) * 2019-03-26 2020-10-01 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP4312851B2 (ja) * 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR100370030B1 (ko) * 2000-10-06 2003-01-30 엘지전자 주식회사 평판표시소자 및 그 제조 방법
JP3695308B2 (ja) * 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2002202732A (ja) * 2000-12-28 2002-07-19 Pioneer Electronic Corp フラットパネル表示装置
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
US7164228B2 (en) * 2002-12-27 2007-01-16 Seiko Epson Corporation Display panel and electronic apparatus with the same
JP2004219991A (ja) * 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
US7372528B2 (en) * 2003-06-09 2008-05-13 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자
JP4837942B2 (ja) * 2005-05-25 2011-12-14 シャープ株式会社 液晶表示装置
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
US20080049176A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Thin film transistor-array substrate, transflective liquid crystal display device with the same, and method for manufacturing the same
JP5305190B2 (ja) * 2007-06-21 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置
JP4756178B2 (ja) * 2009-04-01 2011-08-24 奇美電子股▲ふん▼有限公司 表示装置
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102116986B (zh) * 2009-12-31 2013-03-27 上海天马微电子有限公司 电子纸显示装置及其制造方法
JP5466973B2 (ja) * 2010-03-04 2014-04-09 株式会社ジャパンディスプレイ 液晶表示装置
KR102298361B1 (ko) * 2015-08-24 2021-09-06 삼성디스플레이 주식회사 액정 표시 장치
JP2019128429A (ja) * 2018-01-24 2019-08-01 三菱電機株式会社 液晶表示装置
CN110824795A (zh) * 2019-10-18 2020-02-21 深圳市华星光电半导体显示技术有限公司 一种基板及液晶显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5822026A (en) 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
JP3556364B2 (ja) 1995-12-27 2004-08-18 富士通ディスプレイテクノロジーズ株式会社 アクティブマトリクス型液晶表示パネル及び投射型表示装置
US5953088A (en) 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806801B1 (ko) * 2000-12-29 2008-02-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR100559273B1 (ko) * 2002-07-30 2006-03-15 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치
WO2013086743A1 (zh) * 2011-12-14 2013-06-20 深圳市华星光电技术有限公司 减小液晶显示装置的寄生电容的方法及液晶显示装置
JP2020160254A (ja) * 2019-03-26 2020-10-01 株式会社ジャパンディスプレイ 表示装置
WO2020195758A1 (ja) * 2019-03-26 2020-10-01 株式会社ジャパンディスプレイ 表示装置
US11579482B2 (en) 2019-03-26 2023-02-14 Japan Display Inc. Display device

Also Published As

Publication number Publication date
KR100486133B1 (ko) 2005-08-05
KR19980071744A (ko) 1998-10-26
US6259200B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
JPH10240162A (ja) アクティブマトリクス表示装置
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US7576824B2 (en) Liquid crystal display device and method for fabricating the same
JP3307181B2 (ja) 透過型表示装置
JP3307150B2 (ja) アクティブマトリクス型表示装置
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
KR940004322B1 (ko) 액정표시장치 및 그 제조방법
US5610738A (en) Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line
JP4445077B2 (ja) アクティブマトリクス型の液晶表示装置
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
JP4266793B2 (ja) 液晶表示装置用アレイ基板
JPH1039336A (ja) アクティブマトリクス型液晶表示装置
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
US20040135939A1 (en) Liquid crystal display device with light shielding structure and method for forming the same
JPH0990425A (ja) 表示装置
JP2777545B2 (ja) アクティブマトリクス液晶表示素子
US7167218B1 (en) Liquid crystal display and method of manufacture
US7317496B2 (en) Liquid crystal display wiring pattern having gate lines and storage electrode lines
US20040090406A1 (en) Liquid crystal display
JP2950737B2 (ja) アクティブマトリクス基板及びその製造方法
JP2008040123A (ja) 液晶表示装置
JP2000206560A (ja) アクティブマトリクス型液晶表示装置
KR20050003498A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20050038116A (ko) 액정표시장치용 기판 및 그 제조방법
WO2023184426A1 (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308