JP4312851B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP4312851B2 JP4312851B2 JP11743098A JP11743098A JP4312851B2 JP 4312851 B2 JP4312851 B2 JP 4312851B2 JP 11743098 A JP11743098 A JP 11743098A JP 11743098 A JP11743098 A JP 11743098A JP 4312851 B2 JP4312851 B2 JP 4312851B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum
- tantalum oxide
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 164
- 239000003990 capacitor Substances 0.000 claims description 64
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 54
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 44
- 229910052715 tantalum Inorganic materials 0.000 claims description 26
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010407 anodic oxide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Description
【発明が属する技術分野】
本願発明は半導体薄膜で形成された薄膜トランジスタ(以下、TFTと呼ぶ)で構成された回路を有する半導体装置およびその作製方法に関する。特に、アクティブマトリクス型液晶表示装置の各画素に形成される補助容量の構成に関する技術である。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記液晶表示装置に代表される電気光学装置およびその様な表示装置をディプレイとして搭載した電子機器をも半導体装置の範疇に含むものとする。
【0003】
【従来の技術】
近年、ポリシリコン膜を利用した薄膜トランジスタ(以下、TFTと呼ぶ)で回路構成したアクティブマトリクス型液晶表示装置が注目されている。これはマトリクス状に配置された複数の画素によって液晶にかかる電界をマトリクス状に制御し、高精細な画像表示を実現するものである。
【0004】
この様なアクティブマトリクス型液晶表示装置では、各画素毎に形成された画素電極と液晶を介して対向側に形成された対向電極とで容量(コンデンサ)を形成しているが、これだけでは容量が小さいため、通常はそれとは別に補助容量(Csとも呼ばれる)を形成して補っている。
【0005】
例えば、ゲイト電極と同一の層に同一材料でもって容量配線を形成し、その容量配線と活性層の一部(容量形成部と呼ぶ)とでゲイト絶縁膜を誘電体とする補助容量を形成する構造がある。
【0006】
しかしながら、この様な構造では容量配線を形成する前に予め容量形成部に対して不純物を添加して導電性を持たせておかなければならない。即ち、容量配線を形成した後に不純物添加工程を行っても容量形成部には不純物が添加されないので容量電極として機能しない。従って、自己整合的にソース領域やドレイン領域を形成するといったプロセスの利点を活かすことができない。
【0007】
また、その様な問題を解決するために不純物を添加しない容量形成部を電極として活用するための工夫も発案されている。即ち、容量配線に対して常に定電圧を印加して、容量形成部に常にチャネル領域が形成されている様にし、そのチャネル領域を電極として用いるのである。しかしながら、この様な構成は液晶表示装置の消費電力を増加させてしまうため好ましいものではない。
【0008】
この様に、自己整合プロセスで作製されたトップゲイト型TFTを画素TFTとして利用する液晶表示装置において、自己整合プロセスを有効に活かした補助容量の形成方法は確立されていない。
【0009】
【発明が解決しようとする課題】
本願発明では、各画素に大容量の補助容量を備えた開口率の高い電気光学装置及びその作製方法を提供することを課題とする。また、その様な電気光学装置を表示ディスプレイとして搭載した電子機器を提供することを課題とする。
【0010】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
マトリクス状に配置された複数の画素の各々にトップゲイト型TFT及び補助容量を有する構成を含む半導体装置において、
前記補助容量は酸化タンタル膜をタンタル膜と半導体薄膜とで挟んだ構造からなり、前記半導体薄膜は前記トップゲイト型TFTの活性層の一部であると共に、前記タンタル膜は前記半導体薄膜よりも下方に存在することを特徴とする。
【0011】
また、他の発明の構成は、
マトリクス状に配置された複数の画素の各々にトップゲイト型TFT及び補助容量を有する構成を含む半導体装置において、
前記補助容量は酸化タンタル膜及び珪素を含む絶縁膜とでなる積層膜をタンタル膜と半導体薄膜とで挟んだ構造からなり、前記半導体薄膜は前記トップゲイト型TFTの活性層の一部であると共に、前記タンタル膜は前記半導体薄膜よりも下方に存在することを特徴とする。
【0012】
上記構成において、前記酸化タンタル膜は前記タンタル膜を熱酸化することによって形成される。酸化タンタル膜は熱酸化法以外にも陽極酸化法によっても形成することができるが、熱酸化膜と陽極酸化膜とでは耐圧が異なるので電気的評価によって判別することは容易である。
【0013】
また、他の発明の構成は、
絶縁表面を有する基板上にタンタル膜でなる容量配線を形成する工程と、
前記容量配線の表面に熱酸化法によって酸化タンタル膜を形成する工程と、
前記酸化タンタル膜を覆って半導体薄膜を形成する工程と、
有し、
前記半導体薄膜を活性層としてトップゲイト型TFTを作製する工程を有することを特徴とする。
【0014】
また、他の発明の構成は、
絶縁表面を有する基板上にタンタル膜でなる容量配線を形成する工程と、
前記容量配線の表面に熱酸化法によって酸化タンタル膜を形成する工程と、
前記酸化タンタル膜を覆って半導体薄膜を形成する工程と、
前記半導体薄膜上にゲイト絶縁膜及びゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして不純物元素を添加し、ソース領域及びドレイン領域を形成する工程と、
を有することを特徴とする。
【0015】
上記構成において、前記熱酸化法は 450〜600 ℃の温度範囲で行われる。本願発明では熱に敏感な活性層/ゲイト絶縁膜界面を形成する前に酸化タンタルを形成するための熱処理工程を済ませてしまう点に特徴がある。また、この熱処理工程が 450〜600 ℃という比較的低温で行われるため、ガラス基板上に形成する場合であってもガラスの反り等の問題を生じない。
【0016】
【発明の実施の形態】
本願発明の実施形態について図1を用いて説明する。図1に示した断面図は、本願発明による液晶表示装置のアクティブマトリクス基板(TFTを形成する側の基板)の断面を示している。
【0017】
図1において、101は絶縁表面を有する基板、102はタンタル膜でなる容量配線(補助容量の下部電極として機能する)、103は容量配線102を熱酸化して得た酸化タンタル膜である。そして、104は半導体薄膜でなる活性層であり、TFTの活性層であると同時に補助容量の上部電極として機能する。
【0018】
即ち、タンタル膜でなる容量配線102と半導体薄膜でなる活性層104とで酸化タンタル膜103を挟み込み、酸化タンタル膜103を誘電体とする補助容量が形成される。本願発明では、比誘電率の高い酸化タンタル膜を誘電体として利用しているため、少ない面積で非常に大容量の補助容量を実現することが可能である点に特徴がある。
【0019】
また、活性層104の上にはゲイト絶縁膜105、ゲイト電極106が設けられる。図1ではゲイト電極106としては低抵抗なアルミニウム系材料が用いられ、ヒロック防止のためにその表面を無孔性の陽極酸化膜107で保護している。勿論、ゲイト電極として他の金属膜や導電性を付与したシリコン膜を用いることもできる。
【0020】
そして、その上には珪素を含む絶縁膜でなる第1層間絶縁膜108が設けられ、コンタクトホールを介してソース配線109、ドレイン配線110が設けられる。これらの配線上には樹脂材料でなる第2層間絶縁膜111、遮光性材料でなるブラックマスク112、樹脂材料でなる第3層間絶縁膜113が設けられ、コンタクトホールを介して透明導電膜でなる画素電極114とドレイン配線110とが電気的に接続される。
【0021】
以上の様に、本願発明は補助容量を形成する電極としてタンタル膜でなる容量配線102と半導体薄膜でなる活性層104とを利用し、誘電体として酸化タンタル膜103を利用している点に特徴がある。
【0022】
前述の様に酸化タンタル膜103の誘電率が高いため、画素内において容量配線102が占める面積を極力少なくすることができる。従って、補助容量を形成するのに必要な面積が低減され、高い開口率の画素領域を得ることができる。
【0023】
また、酸化タンタル膜103を熱酸化で形成する点も本願発明の重要な特徴である。熱酸化により形成された酸化タンタル膜はJ−E特性による電気的評価でも良好な電気特性を示す。なお、J−E特性による電気的評価とは、電流密度(J)と電界強度(E)とで絶縁膜の絶縁性を評価する手法である。
【0024】
一方、タンタル膜を陽極酸化することによっても酸化タンタル膜を得ることは可能であるが、陽極酸化膜は熱酸化膜に較べてJ−E特性が良くないので補助容量の誘電体としては不適当である。このJ−E特性の差によって熱酸化によって形成されたか陽極酸化によって形成されたかが判別できる。
【0025】
また、タンタル膜を熱酸化する工程では、プロセス温度として 400〜550 ℃程度を必要とするため、本願発明では活性層及びゲイト絶縁膜を作製する前に酸化タンタル膜の形成工程を済ませておく。なぜならば、活性層/ゲイト絶縁膜間の界面特性などは熱処理によって変化することが多く、できるだけ界面特性に影響を与えうるプロセスは済ませておいた方が良いからである。
【0026】
以上の様な構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0027】
【実施例】
〔実施例1〕
本実施例では本願発明を利用した液晶表示装置の作製工程について図2を用いて説明する。なお、本実施例ではアクティブマトリクス基板の中でも画素マトリクス回路を構成する単位画素の断面を例にとって説明する。
【0028】
まず、絶縁表面を有する基板201として、酸化シリコン膜でなる下地膜を備えたガラス基板を準備した。次に、スパッタ法により 250nm厚のタンタル膜を成膜した後でパターニングを行ない、タンタル膜でなる容量配線202を形成した。勿論、タンタル膜の膜厚はこれに限定されるものではない。
【0029】
次に、450℃1時間の加熱処理(ファーネスアニール)を行ない、容量配線202の熱酸化工程を行った。この熱酸化工程では容量配線202の表面に 100nm程度の膜厚の酸化タンタル膜が形成された。この酸化タンタル膜は後に補助容量の誘電体として機能する。
【0030】
なお、容量配線202の熱酸化工程は 450〜600 ℃の温度範囲で行うことができる。温度が高いほど同一時間に形成される酸化タンタル膜の膜厚は厚くなるが、基板としてガラス基板を用いる時はガラスの反りを考慮して 450〜500 ℃の温度範囲に収めることが望ましい。
【0031】
また、容量配線の周囲(具体的には上面及び側面)のみにしか酸化タンタル膜が形成されないという点が、本願発明において熱酸化法を用いる利点の一つである。その理由について説明する。
【0032】
一般的には酸化タンタル膜の成膜方法としてスパッタ法やCVD法が用いられる。しかし、これらの成膜方法を用いると基板全面に酸化タンタル膜が形成されることになり、必然的に酸化タンタル膜上にシリコン膜でなる活性層が形成されることになる。
【0033】
ところが、酸化タンタル膜とシリコン膜とが接した状態で高い温度をかけると、酸化タンタルとシリコンとの間で相互反応が起こってしまうことが知られている。そのため、活性層(特にチャネル形成領域)の下には酸化タンタル膜が形成されない様にしておくことが望ましい。
【0034】
そういった意味からも、本実施例の様に熱酸化法を採用すれば容量配線の周囲(上面及び側面)のみにしか酸化タンタル膜が形成されないので、チャネル形成領域の下に酸化タンタル膜が存在しない様にすることができる。本実施例の場合、容量配線202の周囲では酸化タンタル膜とシリコン膜とが接することになるが、TFT特性には影響しないので問題とはならない。
【0035】
こうして容量配線202とその周囲に形成された酸化タンタル膜203とが形成されたら、非晶質シリコン膜(図示せず)を50nm厚に成膜し、特開平7−130652号公報に記載された技術を用いて結晶化を行った。そして、この結晶化工程により得られた結晶シリコン膜(図示せず)をパターニングして、島状の結晶シリコン膜でなる活性層204を形成した。
【0036】
なお、非晶質シリコン膜の結晶化工程としては、公知のあらゆる手段を用いることが可能である。上述の本出願人による特開平7−130652号公報に記載された技術は、触媒元素(代表的にはニッケル)の作用により低温、短時間で結晶化が終了するので好ましい。
【0037】
非晶質シリコン膜の結晶化工程をファーネスアニールによって行う場合、処理雰囲気を不活性雰囲気とし、なるべく短時間で済ませないと容量配線の熱酸化反応が進行してしまう可能性がある。そういった意味で上記公報は非常に好適な技術であると言える。
【0038】
また、エキシマレーザーアニールを用いたレーザー結晶化工程を採用することも可能である。さらに、非晶質シリコン膜の代わりにSix Ge1-x (0<X<1)で示される様なシリコンゲルマニウム膜を利用することも可能である。
【0039】
こうして結晶シリコン膜でなる活性層204を形成時点で図2(A)に示す状態が得られた。この状態を得た後、特開平7−135318号公報に記載された技術を応用して図2(B)の状態を得た。この技術についての詳細な説明は同公報の実施例を参考にすると良い。
【0040】
図2(B)に示す状態において、205は酸化シリコン膜でなるゲイト絶縁膜、206はアルミニウム系材料でなるゲイト電極、207はゲイト電極206を陽極酸化して得られた陽極酸化膜である。
【0041】
なお、アルミニウム系材料とは、アルミニウムまたは不純物が添加されたアルニウムでなる材料を指す。また、陽極酸化膜207は緻密な無孔性のアルミナ膜であり、3重量%酒石酸のエチレングリコール溶液に5重量%のアンモニア水を混ぜて中和した電解溶液中で作製した。
【0042】
こうして図2(B)に示す状態が得られたら、n型を付与する不純物(n型不純物と略記する)をイオンドーピング法により添加した。この不純物の添加工程も前述の特開平7−135318号公報に記載された技術を用いれば良い。(図2(C))
【0043】
なお、本実施例では画素マトリクス回路をNチャネル型TFTで作製する例を示すが、Pチャネル型TFTで作製するのであれば、ここでp型を付与する不純物(p型不純物と略記する)を添加すれば良い。n型不純物としてはリン(P)、砒素(As)またはアンチモン(Sb)が代表的に挙げられる。また、p型不純物としてはボロン(B)またはガリウム(Ga)が挙げられる。
【0044】
この様に、特開平7−135318号公報に記載された技術を利用して不純物の添加工程を行うことで、TFTのソース領域208、ドレイン領域209が形成された。なお、ドレイン領域209のうち、容量配線202と重なった部分(210で示される)は不純物の添加により導電性を有するため、補助容量の上部電極として機能する。
【0045】
この様に、ソース領域及びドレイン領域の形成と同時に、補助容量の電極として用いる活性層の一部に導電性を持たせることができる点は、本願発明の大きな利点の一つである。即ち、不純物の添加工程が完全に自己整合的に行えるためパターニング精度の影響を受けず、歩留りの向上に寄与するのである。
【0046】
また、ソース領域208、ドレイン領域209の内側には低濃度不純物領域(LDD領域とも呼ばれる)211が形成され、そのさらに内側にはチャネル形成領域212が形成された。
【0047】
次に、酸化シリコン膜でなる第1層間絶縁膜213を1μmの厚さに形成し、コンタクトホールを開けてソース電極214、ドレイン電極215を形成した。なお、層間絶縁膜213は他の絶縁膜としても良い。また、ソース電極214、ドレイン電極215は金属膜などの導電膜で形成すれば良い。(図2(D))
【0048】
図2(D)の状態が得られたら、透光性を有する有機樹脂膜でなる第2層間絶縁膜216を1μmの厚さに形成した。本実施例では有機樹脂膜としてアクリル材料を利用した。
【0049】
そして、その上に遮光性材料でなるブラックマスク217を形成した。本実施例ではブラックマスク217として 100nm厚のチタン膜を利用したが、黒色に着色した樹脂材料や他の金属膜を利用しても構わない。
【0050】
ブラックマスク217を形成したら、再び透光性を有する樹脂材料(本実施例ではアクリル)を1μmの厚さに第3層間絶縁膜218を形成した。そして、コンタクトホールを形成して画素電極219を形成した。本実施例では画素電極219としてITO膜を用いたが、他の透明導電膜であっても良い。
【0051】
また、本実施例の構造で画素電極として透明導電膜を利用する場合は、透過型の液晶表示装置を作製することができるが、画素電極として反射性の高い材料(例えばアルミニウム系材料)を利用した場合には、反射型の液晶表示装置を作製することが可能である。
【0052】
また、本実施例ではブラックマスク217としてチタン膜を用いているので、ブラックマスク217と画素電極219との間で、第3層間絶縁膜218を誘電体とする補助容量を形成することも可能である。その様な構造とした場合、その下方に形成された容量配線を用いた補助容量と並列に接続された状態となるのでより大容量の補助容量を確保することが可能である。
【0053】
以上の作製工程を経て、図2(E)に示す様な構造のアクティブマトリクス基板が完成した。この後、画素電極を覆う様にして配向膜を形成し、対向電極と配向膜とを備えた対向基板を用意してアクティブマトリクス基板と対向基板との間に液晶材料を封入した。これらのセル組み工程は実施者が公知の手段の中から適宜選択すれば良いので説明は省略する。
【0054】
こうして図3に示す様な構造のアクティブマトリクス型液晶表示装置が完成する。なお、図3において301は絶縁表面を有する基板、302は画素マトリクス回路、303はソースドライバー回路、304はゲイトドライバー回路、305は対向基板、306はFPC(フレキシブルプリントサーキット)、307及び308は外付けされたICチップである。
【0055】
ICチップ307、308は必要に応じて取り付ければ良く、場合によってはICチップの代わりに同等の機能を有する回路をソースドライバー回路やゲイトドライバー回路などと一体形成してしまっても構わない。即ち、D/Aコンバータやγ補正回路などの信号処理回路をTFTでもって構成しても良い。
【0056】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればEL(エレクトロルミネッセンス)表示装置やEC(エレクトロクロミックス)表示装置に本願発明を適用することも可能であることは言うまでもない。
【0057】
〔実施例2〕
本実施例では実施例1に示した作製工程において、非晶質シリコン膜を形成する前に酸化タンタル膜203を覆って珪素を含む絶縁膜を形成した例を示す。
【0058】
図4に示す構造は殆ど図1に示す構造と同じであるが、酸化タンタル膜401を覆う様にして珪素を含む絶縁膜402が形成されている点で異なる。
【0059】
前述の様に、酸化タンタル膜とシリコン膜とが接した場合、高い温度をかけると酸化タンタルとシリコンとが相互に反応してしまうという問題が生じうる。ただし、実施例1で示した構造では容量配線の周囲のみで酸化タンタル膜とシリコン膜とが接するのでTFT特性には影響しない旨を述べた。
【0060】
しかしながら、例え補助容量の部分ならさほど問題にならないとはいえ、その様な反応が起こってしまっては製造プロセスが安定せず好ましいものではない。従って、その様な相互反応は極力なくす様な工夫が望まれる。
【0061】
そこで、本実施例では酸化タンタル膜401と活性層403との間に珪素を含む絶縁膜402を形成し、酸化タンタルとシリコンとの相互反応を防止した。珪素を含む絶縁膜402としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOx Ny で示される)を用いることができる。ただし、窒化シリコン膜は応力が大きく、活性層への影響も強いため、酸化シリコン膜や酸化窒化シリコン膜の方が好適であると言える。
【0062】
本実施例の構成を採用する場合、実施例1の作製工程において非晶質シリコン膜を形成する前に酸化シリコン膜等の絶縁膜を形成すれば良い。珪素を含む絶縁膜402の膜厚は相互反応を防止することができれば良いので50nm以上形成されていれば十分である。また、厚すぎると補助容量の誘電体が厚くなり容量が減少してしまうので、 100nmを上限と考えている。
【0063】
本実施例の構造を採用することで、酸化タンタル膜とシリコン膜との相互反応を完全に防止してさらに信頼性の高い製造プロセスを実現し、プロセスに起因するバラツキのない補助容量を形成することが可能となった。
【0064】
〔実施例3〕
実施例1、2の構成を有する本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図5に示す。
【0065】
図5(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発明を表示装置2004等に適用することができる。
【0066】
図5(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明を表示装置2102に適用することができる。
【0067】
図5(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本願発明は表示装置2205等に適用できる。
【0068】
図5(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2303で構成される。本発明は表示装置2302に適用することができる。
【0069】
図5(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。
【0070】
図5(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。
【0071】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【0072】
【発明の効果】
本願発明を実施することで、トップゲイト型TFTを画素TFTとして利用する液晶表示装置において、各画素に酸化タンタル膜を誘電体とする補助容量を簡易な作製工程で作製することが可能となった。
【0073】
この酸化タンタル膜の比誘電率は約11.6と高いため、補助容量の面積を小さくすることが可能である。そのため、画素内を占める補助容量の面積が小さくなり、透過型液晶表示装置の開口率を向上することが可能となった。
【0074】
この様に、各画素に大容量の補助容量を備えた開口率の高い電気光学装置を実現することができ、さらにはその様な電気光学装置を表示ディスプレイとして搭載した電子機器を実現することが可能となった。
【図面の簡単な説明】
【図1】 本願発明の画素構造を示す図。
【図2】 本願発明の画素構造の作製工程を示す図。
【図3】 本願発明の液晶表示装置の外観を示す図。
【図4】 本願発明の画素構造を示す図。
【図5】 電子機器の一例を示す図。
Claims (8)
- マトリクス状に配置された複数の画素を有する半導体装置において、
前記複数の画素は各々、TFTと補助容量とを有し、
前記TFTは、半導体薄膜中に形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域の上方に形成されたゲイト電極とを少なくとも有し、
前記補助容量は、酸化タンタル膜をタンタル膜と前記半導体薄膜とで挟んだ構造からなり、前記タンタル膜は前記半導体薄膜よりも下方に存在し、
前記タンタル膜及び前記酸化タンタル膜は前記チャネル形成領域とは重畳しない様に設けられていることを特徴とする半導体装置。 - マトリクス状に配置された複数の画素を有する半導体装置において、
前記複数の画素は各々、TFTと補助容量とを有し、
前記TFTは、半導体薄膜中に形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域の上方に形成されたゲイト電極とを少なくとも有し、
前記補助容量は、酸化タンタル膜及び珪素を含む絶縁膜でなる積層膜をタンタル膜と前記半導体薄膜とで挟んだ構造からなり、
前記タンタル膜は前記半導体薄膜よりも下方に存在し、
前記タンタル膜及び前記酸化タンタル膜は前記チャネル形成領域とは重畳しない様に設けられていることを特徴とする半導体装置。 - 請求項1又は2において、前記酸化タンタル膜は前記タンタル膜の周囲のみに形成されていることを特徴とする半導体装置。
- 請求項1乃至3のいずれか一に記載の半導体装置は、液晶表示装置、EL表示装置又はEC表示装置であることを特徴とする半導体装置。
- 請求項1乃至4のいずれか一に記載の半導体装置を用いることを特徴とする携帯電話、ビデオカメラ、モバイルコンピュータ、ヘッドマウントディスプレイ、リア型プロジェクター又はフロント型プロジェクター。
- 絶縁表面を有する基板上にタンタル膜でなる容量配線を形成し、
前記容量配線の表面に熱酸化法によって酸化タンタル膜を形成し、
前記酸化タンタル膜を覆って半導体薄膜を形成し、
前記半導体薄膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上で、且つ前記タンタル膜及び前記酸化タンタル膜とは重畳しないようにゲイト電極を形成し、
前記ゲイト電極をマスクとして不純物元素を添加し、ソース領域及びドレイン領域を形成する工程を有することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上にタンタル膜でなる容量配線を形成し、
前記容量配線の表面に熱酸化法によって酸化タンタル膜を形成し、
前記酸化タンタル膜上に珪素を含む絶縁膜を形成し、
前記絶縁膜上に半導体薄膜を形成し、
前記半導体薄膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上で、且つ前記タンタル膜及び前記酸化タンタル膜とは重畳しないようにゲイト電極を形成し、
前記ゲイト電極をマスクとして不純物元素を添加し、ソース領域及びドレイン領域を形成する工程を有することを特徴とする半導体装置の作製方法。 - 請求項6又は7において、前記熱酸化法は450〜600℃の温度範囲で行われることを特徴とする半導体装置の作製方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11743098A JP4312851B2 (ja) | 1998-04-27 | 1998-04-27 | 半導体装置およびその作製方法 |
US09/289,982 US6380561B1 (en) | 1998-04-27 | 1999-04-13 | Semiconductor device and process for producing the same |
US10/087,795 US6552362B2 (en) | 1998-04-27 | 2002-03-05 | Semiconductor device and process for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11743098A JP4312851B2 (ja) | 1998-04-27 | 1998-04-27 | 半導体装置およびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312808A JPH11312808A (ja) | 1999-11-09 |
JP4312851B2 true JP4312851B2 (ja) | 2009-08-12 |
Family
ID=14711460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11743098A Expired - Fee Related JP4312851B2 (ja) | 1998-04-27 | 1998-04-27 | 半導体装置およびその作製方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6380561B1 (ja) |
JP (1) | JP4312851B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541294B1 (en) | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
JP3604002B2 (ja) * | 2000-06-02 | 2004-12-22 | シャープ株式会社 | 半導体装置 |
TW504846B (en) * | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US6734924B2 (en) | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2002124652A (ja) * | 2000-10-16 | 2002-04-26 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
US7167226B2 (en) * | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
US6801267B2 (en) * | 2000-11-10 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP4210041B2 (ja) * | 2001-03-30 | 2009-01-14 | 東京エレクトロン株式会社 | 熱処理装置 |
JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4798907B2 (ja) * | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6919552B2 (en) * | 2002-11-25 | 2005-07-19 | Agilent Technologies, Inc. | Optical detector and method for detecting incident light |
US7629661B2 (en) * | 2006-02-10 | 2009-12-08 | Noble Peak Vision Corp. | Semiconductor devices with photoresponsive components and metal silicide light blocking structures |
US7863612B2 (en) | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
JP6186127B2 (ja) * | 2013-01-25 | 2017-08-23 | 株式会社ジャパンディスプレイ | 表示装置 |
TWI559064B (zh) | 2012-10-19 | 2016-11-21 | Japan Display Inc | Display device |
JP6369801B2 (ja) * | 2014-07-24 | 2018-08-08 | Tianma Japan株式会社 | 液晶表示装置 |
KR20200110573A (ko) * | 2019-03-15 | 2020-09-24 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3307150B2 (ja) * | 1995-03-20 | 2002-07-24 | ソニー株式会社 | アクティブマトリクス型表示装置 |
JPS6045219A (ja) | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
JPS60213062A (ja) | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
JPH0777264B2 (ja) | 1986-04-02 | 1995-08-16 | 三菱電機株式会社 | 薄膜トランジスタの製造方法 |
JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
JPH0421823A (ja) | 1990-05-16 | 1992-01-24 | Hosiden Corp | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 |
JPH06194687A (ja) * | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
JPH10240162A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | アクティブマトリクス表示装置 |
-
1998
- 1998-04-27 JP JP11743098A patent/JP4312851B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-13 US US09/289,982 patent/US6380561B1/en not_active Expired - Lifetime
-
2002
- 2002-03-05 US US10/087,795 patent/US6552362B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6552362B2 (en) | 2003-04-22 |
JPH11312808A (ja) | 1999-11-09 |
US20020096682A1 (en) | 2002-07-25 |
US6380561B1 (en) | 2002-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4312851B2 (ja) | 半導体装置およびその作製方法 | |
KR100654927B1 (ko) | 반도체 장치 및 그의 제작방법 | |
JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
JP4700156B2 (ja) | 半導体装置 | |
KR100919938B1 (ko) | 디스플레이 디바이스 | |
JP2018197859A (ja) | 液晶表示装置 | |
US6888160B1 (en) | Semiconductor device and fabrication method thereof | |
JPH11160735A (ja) | 電気光学装置およびその作製方法並びに電子機器 | |
JP2009055008A (ja) | 液晶表示装置及び電子機器 | |
JP4896314B2 (ja) | 表示装置 | |
JP2000223715A (ja) | 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法 | |
JP2000252473A (ja) | 配線およびその作製方法、半導体装置およびその作製方法 | |
JPH11261076A (ja) | 半導体装置およびその作製方法 | |
JP2008282897A (ja) | 半導体装置、電気光学装置、および半導体装置の製造方法 | |
JP4190612B2 (ja) | 半導体装置の作製方法 | |
JP5046445B2 (ja) | 半導体装置の作製方法 | |
JP5685613B2 (ja) | 表示装置 | |
JP6488328B2 (ja) | 表示装置 | |
JP4447584B2 (ja) | 表示装置および電子デバイス | |
JP4481363B2 (ja) | 表示装置及び電子デバイス | |
JP4700510B2 (ja) | 半導体装置の作製方法 | |
JP5526187B2 (ja) | 表示装置 | |
JP5593435B2 (ja) | 液晶表示装置 | |
JP2019168695A (ja) | 表示装置 | |
JPH11177105A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |